CN103579339A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN103579339A
CN103579339A CN201210426451.2A CN201210426451A CN103579339A CN 103579339 A CN103579339 A CN 103579339A CN 201210426451 A CN201210426451 A CN 201210426451A CN 103579339 A CN103579339 A CN 103579339A
Authority
CN
China
Prior art keywords
section
semiconductor
semiconductor layer
groove
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210426451.2A
Other languages
English (en)
Other versions
CN103579339B (zh
Inventor
D.彼得斯
R.西米尼克
P.弗瑞依德瑞茨思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103579339A publication Critical patent/CN103579339A/zh
Application granted granted Critical
Publication of CN103579339B publication Critical patent/CN103579339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种制造方法提供具有半导体主体的半导体器件，所述半导体主体限定源极区段、主体区段、漂移区段和二极管区段。漂移区段具有第一漂移区段部分和第二漂移区段部分。二极管区段被掩埋在漂移区段内，并且具有与漂移区段相反的半导体类型从而形成二极管。二极管区段通过在垂直方向上从二极管区段延伸的第一漂移区段部分而与栅极电极分开。栅极电极与主体区段邻近并且通过栅极电介质与主体区段绝缘。源极电极电连接到源极区段、主体区段和二极管区段。在第一漂移区段部分与源极电极之间设置与漂移区段的掺杂类型相反的掺杂类型的半导体区段。

Description

半导体器件
技术领域
本申请涉及一种半导体器件，特别是包括垂直晶体管器件和与所述晶体管器件并联连接的二极管的半导体器件。
背景技术
功率晶体管是具有高达几百伏特的电压阻断能力并且具有高额定电流的晶体管，其可以被实施为垂直沟槽晶体管。在这种情况下，晶体管的栅极电极被设置在半导体主体的垂直方向上延伸的沟槽中。栅极电极与晶体管的源极、主体和漂移区段电介质绝缘，并且在半导体主体的侧向方向上与主体区段邻近。漏极区段通常与漂移区段邻接，并且源极电极连接到源极区段。
在许多应用中期望具有与晶体管的负载路径（漏极-源极路径）并联连接的二极管。晶体管的主体二极管可以被用于这一目的。主体二极管由主体区段与漂移区段之间的pn结形成。为了将主体二极管与晶体管的负载路径并联连接，可以简单地把主体区段电连接到源极电极。然而，主体二极管的额定电流可能低于某些应用中所期望的。
功率晶体管可以利用传统的半导体材料来实施，比如硅（Si）或碳化硅（SiC）。由于SiC的具体属性，SiC的使用允许实施（在给定接通电阻下）具有高于Si的电压阻断能力的功率晶体管。然而，高阻断电压导致半导体主体中的高电场，特别在主体区段与漂移区段之间的pn结处尤其如此。通常存在被设置成靠近该pn结的栅极电极和栅极电介质的部分。然而当栅极电介质的电介质强度不足以获得晶体管器件的所期望的电压阻断能力时就可能出现问题。在这种情况下，栅极电介质可能过早击穿。
需要提供一种具有晶体管器件和二极管的半导体器件，其中保护晶体管的栅极电极免受高电场，并且其中二极管具有高额定电流和低损耗。
发明内容
第一方面涉及一种半导体器件。所述半导体器件包括半导体主体，并且在半导体主体中所述半导体器件包括源极区段、主体区段以及具有第一漂移区段部分和第二漂移区段部分的漂移区段。源极区段与漂移区段在半导体主体的垂直方向上远离，其中主体区段被设置在源极区段与漂移区段之间，并且其中第二漂移区段部分在半导体主体的垂直方向上邻接第一漂移区段部分。栅极电极与主体区段邻近并且通过栅极电介质与主体区段电介质绝缘，并且与漂移区段的半导体类型互补的半导体类型的二极管区段被设置在漂移区段中并且在半导体主体的垂直方向上远离栅极电极。此外，源极电极电连接到源极区段、主体区段和二极管区段，其中源极电极的至少第一部分被设置在邻近源极区段、主体区段和漂移区段的第一部分延伸到二极管区段的沟槽中。
第二方面涉及一种产生半导体器件的方法。所述方法包括提供半导体主体，所述半导体主体具有第一掺杂类型的第一半导体层、第一半导体层上的与第一掺杂类型互补的第二掺杂类型的第二半导体层、第二半导体层上的第一掺杂类型的第三半导体层并且具有在半导体主体的垂直方向上与第二半导体层间隔开的、第一半导体层中的第二掺杂类型的至少一个第一半导体区段。所述方法还包括：形成穿过第三半导体层、第二半导体层延伸到第一半导体层的第一沟槽；形成至少在半导体主体的侧向方向上邻近第二半导体层的一部分并且通过电介质层与第二半导体层的该部分电介质绝缘的第一电极；形成穿过第三半导体层、第二半导体层和第一半导体层的一部分延伸到所述至少一个第一半导体区段的第二沟槽；以及至少在第二沟槽中形成第二电极，所述第二电极在第二沟槽的底部与所述至少一个第一半导体区段电接触，并且在第二沟槽的至少一个侧壁上与第二半导体层电接触。
附图说明
现在将参照附图解释各个实例。附图用来示出这里所公开的实施例的基本原理，从而只示出了对于理解基本原理所必要的方面。附图不是按比例绘制的。在附图中，相同的附图标记指代同样的特征。
图1示出了根据第一实施例的垂直晶体管器件的垂直剖面图。
图2示出了图2的半导体器件的顶视图。
图3示出了的图1的半导体器件的一种修改。
图4包括图4A到4L，示出了用于产生如图1和2中所示的垂直晶体管器件的方法的一个实施例。
图5包括图5A和5B，示出了用于提供如用在图4A到4L的方法中的半导体主体的方法。
图6示出了根据第二实施例的垂直晶体管器件的垂直剖面图。
图7包括图7A到7L，示出了用于产生如图6中所示的垂直晶体管器件的方法的一个实施例。
图8示出了根据另一个实施例的垂直晶体管器件的垂直剖面图。
图9包括图9A到9Q，示出了用于产生图8的垂直晶体管器件的方法的一个实施例。
具体实施方式
在下面的详细描述中参照形成其一部分的附图，在附图中通过说明的方式示出了可以实践本发明的具体实施例。
图1示出了半导体器件的垂直剖面图，特别是垂直半导体器件，并且更特别是具有集成二极管的垂直晶体管器件。所述半导体器件包括半导体主体100。在半导体主体100中，所述半导体器件包括源极区段13、主体区段14和漂移区段11，漂移区段11包括第一漂移区段部分111和第二漂移区段部分112。源极区段13和漂移区段11在半导体主体100的垂直方向上间隔开，其中主体区段14被设置在源极区段13与漂移区段11之间。第二漂移区段部分112在半导体主体100的垂直方向上邻接第一漂移区段部分111。半导体主体100的“垂直方向”是垂直于半导体主体100的第一（主）表面101的方向。图1中所示的剖面垂直于该第一表面101。
参照图1，所述半导体器件还包括邻接主体区段14并且通过栅极电介质21与主体区段14电介质绝缘的栅极电极21。栅极电极21被设置在一条沟槽中，所述沟槽从第一表面101延伸到半导体主体中并且穿过源极区段13和主体区段14延伸到第一漂移区段部分111或者延伸到第一漂移区段部分111中。
参照图1，所述半导体器件还包括邻接漂移区段11的漏极区段12。可选地，可以在漂移区段11与漏极区段12之间设置一个场停止区段（未示出），其掺杂类型与漂移区段11相同但比漂移区段11更高掺杂。漏极区段12电连接到漏极端子D（只在图1中示意性地示出），栅极电极21连接到栅极端子G，并且源极区段13连接到源极端子S。源极区段13通过源极电极30连接到源极端子S，源极电极30电连接到半导体器件的源极区段13和主体区段14。
源极电极30的至少一个部分301被设置在另一条沟槽中。该沟槽从第一表面101穿过源极区段13、主体区段14和第一漂移区段部分111延伸到二极管区段15。二极管区段15在半导体主体100的垂直方向上远离主体区段14，从而二极管区段15被“掩埋”在漂移区段11中。此外，二极管区段15的掺杂类型与漂移区段11的掺杂类型互补。源极电极30的沟槽部分301在沟槽的侧壁电连接到源极区段13和主体区段14，并且在沟槽的底部电连接到二极管区段15。可选地，源极电极30也被设置在半导体主体100的表面101上方，并且在第一表面101的区段中电连接到源极区段13。栅极电极21之上的绝缘层23将源极电极30与栅极电极21电绝缘。
参照图1，在沟槽中的第一漂移区段部分111与源极电极30之间形成结隔离。为此，将与漂移区段11的掺杂类型互补的掺杂类型的半导体区段16设置在第一漂移区段部分111与源极电极30之间。参照图1的右侧部分中的说明，该半导体区段16可以只被提供在第一漂移区段部分111中。根据图1的左侧部分中所示的另一个实施例，还可以在主体区段14和二极管区段15中提供掺杂类型与主体区段14和二极管区段15相同的半导体区段16。半导体区段16的掺杂浓度可以高于主体区段14和二极管区段15，并且可以帮助提供源极电极30与主体区段14和二极管区段15之间的欧姆接触。
第一漂移区段部分111和第二漂移区段部分112可以具有相同的掺杂浓度或者可以具有不同的掺杂浓度。根据一个实施例，第一漂移区段部分111的掺杂浓度高于第二漂移区段部分112。第二漂移区段部分112的掺杂浓度例如处于1E14 cm-3与1E16 cm-3之间。第一漂移区段部分111的掺杂浓度例如处于第二漂移区段部分112的掺杂浓度与几E17 cm-3（比如5E17 cm-3）之间。
可选地，漂移区段11可以包括第三漂移区段部分114，其在一侧邻接第一漂移区段部分111、在相对侧邻接第二漂移区段部分并且邻接二极管区段15。第三漂移区段部分114的掺杂浓度可以处于与第一漂移区段部分111的掺杂浓度相同的范围（例如1E14 cm-3与1E16 cm-3之间）。第一和第二漂移区段部分111、112的掺杂浓度可以类似或者可以不同。主体区段14的掺杂浓度例如处于5E16 cm-3与5E17 cm-3之间。源极和漏极区段13、12的掺杂浓度例如高于1E19 cm-3。二极管区段15的掺杂浓度例如处于1E18 cm-3与1E19 cm-3之间。半导体区段16的掺杂浓度例如处于1E19 cm-3与1E20 cm-3之间。
图1的晶体管器件是MOS晶体管器件。所述晶体管器件可以被实施为n型器件或p型器件。在n型器件中，源极区段13和漂移区段11是n型掺杂，而主体区段14则是p型掺杂。在p型器件中，源极区段13和漂移区段11是p型掺杂，而主体区段14则是n型掺杂。所述晶体管器件可以被实施为增强型器件或耗尽型器件。在增强型器件中，主体区段14邻接栅极电介质22。在耗尽型器件中，沿着栅极电介质存在沟道区段17，其掺杂类型与源极区段13和漂移区段11相同。该沟道区段17从源极区段13沿着栅极电介质22延伸到漂移区段11，并且可以在晶体管器件被关断时耗尽电荷载流子。备选地，栅极电介质22包括固定电荷，所述固定电荷在栅极驱动电压（栅极-源极电压）为零时导致沿着栅极电介质在主体区段14中生成导通沟道。此外，所述晶体管器件可以被实施为MOSFET或IGBT。在MOSFET中，漏极区段12的掺杂类型与源极区段13和漂移区段11相同，而在IGBT中，漏极区段12的掺杂类型与漂移区段11的掺杂类型互补。在IGBT中，漏极区段12也被称作集电极区段。
在图1的半导体器件中，二极管区段15、漂移区段11和漏极区段12形成二极管，其与MOS晶体管的负载路径（漏极-源极路径）D-S并联连接。该二极管的电路符号也在图1中示出（图1中所示的电路符号的极性与n型半导体器件相关；在p型器件中极性改变）。该二极管当具有第一极性的电压被施加在漏极和源极端子D、S之间时阻断，并且当具有第二极性的电压被施加在漏极和源极端子D、S之间时导通。在n型半导体器件中，所述二极管当正电压被施加在漏极和源极端子D、S之间时阻断，并且所述二极管当负电压被施加在漏极和源极端子D、S之间（其为源极和漏极端子S、D之间的正电压）时导通。所述二极管与MOS晶体管的主体二极管并联，其中所述主体二极管是由主体区段14和漂移区段11形成的二极管。然而，与主体二极管不同，可以独立于MOS晶体管的属性广泛地调节所述附加二极管的属性。特别地，所述附加二极管可以被实施成在实施掩埋二极管区段15时具有高额定电流，从而使得二极管区段15与漂移区段11之间的pn结具有相对大的面积。
所述半导体器件可以利用多个完全相同的器件单元10来实施。在图1中示出了这些器件单元当中的两个。每一个器件单元包括源极区段13、主体区段14、栅极电极21、栅极电介质22和二极管区段15以及源极电极30的沟槽部分301。参照图1，两个相邻器件单元10可以共享一个栅极电极21，并且两个相邻器件单元可以共享源极电极30的一个沟槽部分301和一个二极管区段15。在图1的实施例中，在图1的右侧部分中示出的器件单元10与在图1的左侧部分中示出的器件单元共享栅极电极21，并且与右侧的器件单元10（该器件单元没有在图1中完全示出）共享源极电极30的沟槽部分301和二极管区段15。单独的器件单元共享漂移区段11和漏极区段12，其中第一漂移区段部分111具有通过带有源极电极30的沟槽而彼此分开的几个部分，其中这些部分当中的每一个共用于两个器件单元。在图1的实施例中，两个相邻器件单元关于穿过栅极电极21的中心线（对称轴）CL1（在图1中被示出为点线）是对称的，或者相对于穿过源极电极30的沟槽部分301的中心线CL2（在图1中被示出为点线）是对称的。在图1的实施例中，所标记出的器件单元（利用附图标记10标记出的器件单元）关于中心线CL1与其左侧的器件单元对称，并且该器件单元关于中心线CL2与其右侧的器件单元对称。
单独的器件单元并联连接，这是通过将单独器件单元的栅极电极21连接到栅极端子G并且将源极电极30连接到单独器件单元的源极区段13、主体区段14和二极管区段15而实现的。
通过在漏极和源极端子D、S之间施加负载电压并且通过向栅极电极G施加驱动电势，图1的半导体器件可以像传统的MOS晶体管那样操作。参照n型半导体器件简要解释操作原理。然而，该操作原理也适用于p型器件，其中在这种情况下必须改变下面解释的电压的极性。当在漏极和源极端子D、S之间施加反向偏置主体二极管和附加二极管的负载电压时，半导体器件处于正向操作模式。该电压在n型器件中是正电压。在正向操作模式下，可以通过施加到栅极端子G的驱动电势来接通及关断半导体器件，其中当施加到栅极端子G的驱动电势在源极区段13与漂移区段11之间的主体区段14中生成导通沟道17时半导体器件被接通，并且当导通沟道17被中断时半导体器件被关断。
当在漏极和源极端子D、S之间施加正向偏置主体二极管和附加二极管的电压时，半导体器件处于反向操作模式。在该操作模式下，只能通过负载电压的极性而不能通过施加到栅极端子G的驱动电势来控制半导体器件。
当半导体器件处于正向操作模式时并且当半导体器件被关断时，二极管区段15与漂移区段11之间的pn结和主体区段14与漂移区段11（特别是第一漂移区段部分111）之间的pn结被反向偏置，从而使得耗尽区段在漂移区段11中扩大。当负载电压增大时，耗尽区段在漏极区段12的方向上扩大到漂移区段11中的更深处。当负载电压增大并且耗尽区段扩大到漂移区段11中的更深处时，所述pn结处的电场强度也增大。由于这些pn结之一（即主体区段14与第一漂移区段部分111之间的pn结）靠近栅极电介质22，因此当施加高负载电压时栅极电介质22可能受到破坏，从而可能出现高场强度。然而，在图1的半导体器件中，两个相邻器件单元的二极管区段15与漂移区段11一起充当JFET（结型场效应晶体管）。该JFET具有栅极电极21下方的沟道区段113。随着负载电压增大并且随着漂移区段11的电势增大，JFET夹断沟道区段113并且防止主体区段14与第一漂移区段部分111之间的pn结处的电场的场强度在负载电压进一步增大时进一步增大。使JFET的沟道113夹断的负载电压例如取决于两个相邻二极管区段15之间在半导体主体100的侧向方向上的距离。半导体主体100的“侧向方向”垂直于垂直方向。该距离例如处于0.5μm与2μm之间，或者处于栅极电极21的宽度的0.25倍与1.5倍之间。在图1的实施例中，每一个晶体管单元的二极管区段15在水平方向上与相应的栅极电极21重叠，从而使得两个相邻二极管区段15之间的距离小于栅极电极21的宽度。在这种情况下，每一个主体区段14被一个二极管区段15完全重叠。“栅极电极21的宽度”是在两个主体区段14之间栅极电极21的尺寸。
半导体主体100可以包括传统的半导体材料，特别是宽带隙半导体材料，比如碳化硅（SiC）等等。图1中所示出的器件拓扑特别适合用于利用SiC技术实施的半导体器件。当例如半导体主体100包括SiC时，栅极电介质22可以被实施为氧化硅（SiO2）。SiO2的栅极电介质22在暴露于可能出现在高电压器件中的高场强度时可能经受恶化。在这样的器件中，由二极管区段15和漂移区段11形成的JFET在半导体器件被关断并且在漏极和源极端子D、S之间施加高负载电压时高效地保护栅极电介质22。在反向操作模式下，直接连接到源极电极30的附加二极管是与MOS晶体管的负载路径并联连接的具有低损耗的高效二极管。
参照图2——示出了半导体主体100在图1所示的水平剖面A-A中的水平剖面图，单独的器件单元可以被实施为细长器件单元。在这种情况下，源极区段13、主体区段14、栅极电极21和源极电极30的沟槽部分301是细长器件结构。参照图2，单独的栅极电极21可以通过连接电极28彼此电连接。连接电极28可以被设置在垂直于具有栅极电极21的沟槽延伸的沟槽中，并且通过绝缘层29与主体区段14（以及在图2中不可见的源极区段13）电绝缘。连接电极28在该实施例中连接到栅极端子G。
备选地，单独的栅极电极21在其连接到栅极端子G的纵向末端延伸到半导体主体100的表面101。
参照图1，源极电极30可以包括几个电极层，比如与二极管区段15、主体区段14和源极区段13接触的第一电极层31以及覆盖第一电极层31的第二电极层32。第一电极层31例如包括钛（Ti）、铂（Pt）、镍合金等等。第二电极层32例如包括铝（Al）、铜（Cu）等等。
图3示出了图1的半导体器件的一种修改。在图3的半导体器件中，一个肖特基（Schottky）二极管与主体区段14和另一个二极管并联连接。Schottky二极管由源极电极30与漂移区段11的穿过二极管区段15延伸到具有源极电极30的沟槽的底部的部分之间的Schottky接触形成。至少在沟槽部分301与漂移区段11接触的沟槽部分301的底部，沟槽部分301可以包括钛、钨、镍、铂从而与漂移区段11形成Schottky接触。
下面参照图4A到4L解释用于产生图1的半导体器件的方法的第一实施例。在这些图中示出了在所述方法的不同方法步骤期间的半导体主体100的垂直剖面图。
参照图4A，在第一方法步骤中，提供半导体主体100。半导体主体100包括第一掺杂类型的第一半导体层11、第一半导体层11上的与第一掺杂类型互补的第二掺杂类型的第二半导体层14以及第二半导体层14上的第一掺杂类型的第三半导体层13。第一半导体层11形成通过所述工艺获得的半导体器件的漂移区段，第二半导体层14形成主体区段，并且第三半导体层13形成源极区段。出于说明的目的并且为了更好地理解，半导体层的附图标记对应于由在半导体器件中单独的半导体层形成的半导体区段的附图标记。参照图4A，半导体主体100还包括处于第一半导体层11中并且与第二半导体层14间隔开的第二掺杂类型的至少一个二极管区段15。
参照图5A和5B，形成图4A的半导体主体100可以包括：提供第一掺杂类型的半导体衬底110（图5A）；并且利用注入掩模201将第二掺杂类型的掺杂剂原子注入到半导体衬底110中，从而形成所述至少一个二极管区段15（图5B）。半导体衬底110的在注入和/或扩散工艺中未被掺杂的那些区段形成半导体器件的第二漂移区段部分112，其中可以通过注入工艺产生漏极区段12（图5A中未示出）。备选地，图5A中所示的衬底110包括形成漏极区段12的生长在高度掺杂的半导体衬底上的外延层。
基于图5B中示出的结构，图4A的半导体主体可以通过在衬底110上形成第一掺杂类型的中间半导体层111、通过在中间层111上形成第一层14以及通过在第一层14上形成第二层13而获得。中间层111形成第一漂移区段部分111。可选的第三漂移区段部分（图1和图3中的114）可以通过在形成二极管区段15之前或之后将掺杂剂原子注入到半导体衬底110中而获得。
形成在衬底110上的半导体层例如是可以在外延工艺期间原位掺杂的外延层。备选地，在形成主体区段14的第一半导体层中通过注入工艺产生形成半导体器件的源极区段的第二半导体层13。根据另一种备选方案，在通过注入工艺形成二极管区段15时可以省略形成第一漂移区段部分111的中间层，从而使其远离半导体衬底110的表面111。在这种情况下，衬底110的处于二极管区段15与表面111之间的半导体区段形成第一漂移区段部分111。
前面和下面所解释的每一项注入工艺都要求激活所注入的掺杂原子的激活工艺。激活工艺包括温度工艺，其中至少把半导体主体100的注入了掺杂剂原子的那些区段加热高达激活温度。在SiC中，激活温度例如处于大约1500℃与1800℃之间。可以对于每一项注入工艺施行激活工艺。然而，也有可能在施行了两项或更多项注入工艺之后施行一次激活工艺。根据一个实施例，在产生电介质层（比如图1的栅极电介质层22）之前激活所注入的掺杂剂原子。
参照图4B，在半导体主体100中形成至少两条沟槽131、132，即用于形成栅极电极（图1中的21）的第一沟槽131和用于形成源极电极的沟槽部分（图1中的301）的第二沟槽132。可以利用蚀刻掩模201在蚀刻工艺中形成沟槽131、132。沟槽131、132被形成为使其从半导体主体100的第一表面101穿过源极区段13、主体区段14延伸到第一漂移区段部分111或延伸到第一漂移区段部分111中。
在图4C中所示的接下来的方法步骤中，在第一沟槽131的底部和侧壁上形成保护层202，并且将第二沟槽132延伸到半导体主体100中的更深处，从而使得第二沟槽132延伸到二极管区段15或者延伸到二极管区段15中。被用来把第二沟槽132延伸到半导体主体100中的更深处的蚀刻工艺例如是蚀刻半导体主体100的半导体材料并且还对蚀刻掩模201进行蚀刻的蚀刻工艺。这导致第二沟槽132的锥化侧壁。保护第一沟槽131的保护层202例如包括在蚀刻工艺中未被蚀刻的光致抗蚀剂。根据一个实施例，在蚀刻工艺中蚀刻掩模201和半导体主体100的半导体材料在大约1:1的选择性下被蚀刻，这意味着这些材料在该工艺中被同等地蚀刻。一般来说，所述选择性处于大约2:1与大约1:2之间。
参照图4D，在第二沟槽132中形成半导体区段16，其与第一漂移区段部分111形成pn结。形成该半导体区段16可以包括注入工艺，其中在第二沟槽132的侧壁上将掺杂剂原子至少引入到第一漂移区段部分111中。在图4D所示的实施例中，半导体区段16在源极区段13、主体区段14、第一漂移区段部分111和二极管区段15中被形成在第二沟槽132的侧壁和底部上。
在图4E和4F中示出的接下来的方法步骤中，去除蚀刻掩模201和保护层202（图4E），并且在具有第一和第二沟槽131、132的半导体结构上形成电介质层22’，即在第一表面101上以及在第一和第二沟槽131、132的侧壁和底部上形成。该电介质层22’形成半导体器件的栅极电介质。此外，在电介质层22’上沉积电极层21’。在本实施例中，电极层21’完全填充第一和第二沟槽131、132并且覆盖第一表面101上方的电介质层22’。电极层21’可以只包括一种电极材料。根据另一个实施例，所述电极层包括沉积在彼此上方的几个子层（未示出）。
电介质层22’可以包括氧化物（比如半导体氧化物），并且可以在沉积工艺中产生。根据一个实施例，半导体主体100的半导体材料是SiC，而栅极电介质则是氧化硅（SiO2）。电极层21’包括导电材料，比如例如金属或高度掺杂的多晶半导体材料（比如多晶硅）。
在图4G中所示的接下来的方法步骤中，露出半导体主体100的第一表面101，并且在第一表面101上方形成绝缘层23’。露出第一表面101可以包括平面化方法，比如例如化学机械抛光（CMP）、机械抛光或化学抛光。在该工艺中，将电极层21’分成几个电极部分，并且将电介质层22’分成几个层部分。处于先前的第一沟槽131中的电介质层22’的第一层部分22形成栅极电介质，并且栅极电介质22上的电极层21’的第一层部分形成栅极电极。栅极电极21和栅极电介质22保留在第一沟槽131中，而第二沟槽132中的电极部分21’’和电介质部分22’’则是将最终被去除的牺牲层。
在图4H中示出的接下来的方法步骤中，图案化绝缘层23’。图案化绝缘层23’可以包括：在绝缘层23’的应当保留的那些部分上形成蚀刻掩模203，并且在未被蚀刻掩模203覆盖的那些区段中蚀刻绝缘层23’。蚀刻绝缘层23’还包括蚀刻半导体主体100的未被蚀刻掩模203覆盖的部分以及处于第二沟槽132中的电极层21’’和电介质层22’’的部分。在图4H中所示的实施例中，蚀刻半导体主体100包括蚀刻掉源极区段13的未被蚀刻掩模203覆盖的那些区段，从而在第一表面上露出主体区段14。蚀刻绝缘层23’的蚀刻工艺和蚀刻半导体主体100的蚀刻工艺可以是各向异性蚀刻工艺，从而在蚀刻工艺结束时使蚀刻掩模203的侧壁与绝缘层23和源极区段13的侧壁对准。
参照图4I，在接下来的方法步骤中，从第二沟槽132去除电极层和电介质层的剩余部分21’’。
在图4J到4L中示出的接下来的方法步骤包括形成源极电极30。参照图4J，这些方法步骤可以包括露出源极区段13的处于蚀刻掩模203下方的部分。这可以包括利用各向同性蚀刻工艺来蚀刻绝缘层23。作为该工艺的结果，源极区段13的邻接第一表面101的一部分被露出。该工艺还可以包括从第二沟槽132的底部和侧壁去除电介质层22’’。
在图4K中示出的接下来的方法步骤中，在第二沟槽的底部和侧壁上并且在第一表面101上的源极和主体区段13、14上形成接触层31。该工艺可以包括在未被蚀刻掩模203覆盖的那些部分上沉积第一接触层311。第一接触层311包括硅（Si）、多晶硅、镍或铝（Al）。该第一接触层311被沉积在第二沟槽132的底部和侧壁上，并且被沉积在主体区段14的未被蚀刻掩模203覆盖的那些部分上。此外，在第一接触层311上形成第二接触层312。可以使用蒸发或溅射工艺来形成第二接触层312。因此，第二接触层312也被形成在蚀刻掩模203下方的源极区段13上。第二接触层312例如包括Ni1-xAlx。
最后，去除蚀刻掩模203并且在接触层31与半导体主体100的半导体材料之间形成合金，并且在第一接触层和绝缘层32上形成第二接触层32，从而完成源极电极30。例如形成所述合金包括RTP（快速热退火）工艺，其至少把在该处产生合金的那些区段加热到大约800℃与1000℃之间的温度达大约1分钟与2分钟之间的持续时间。第二接触层32例如包括钛（Ti）、铝（Al）。
图6示出了根据另一个实施例的垂直半导体器件的垂直剖面图，其是图1的实施例的一种修改。在图1的实施例中，栅极电极21、主体区段14和具有源极电极301的沟槽被交替地设置，从而使得一个栅极电极21与每一个相邻的沟槽部分301通过主体区段14分开。换句话说，两个相邻的器件单元10相对于共同栅极电极21对称或者相对于共同沟槽部分301对称。主体区段14在栅极电极21的两侧邻接栅极电介质22。
在图6的半导体器件中，单独的器件单元10是完全相同的，但是相邻的器件单元不是对称的。每一个器件单元包括源极区段13、主体区段14、漂移区段的第一部分111、栅极电极21和把栅极电极21与主体区段14分开的栅极电介质22、二极管区段15以及源极电极30的沟槽部分301。与图1的实施例对比，主体区段14仅仅在栅极电极21的一侧与栅极电极21邻近。主体区段14位于一个器件单元的栅极电极21与相邻器件单元的沟槽和源极电极之间。在栅极电极21的背对主体区段14的该侧与源极电极30之间设置绝缘层23。在图6的半导体器件中，主体区段中的沟道区段在每一个器件单元中关于半导体主体100的半导体晶体的指向具有相同的指向。沟道区段是主体区段14的邻接栅极电介质22的该区段。
根据一个实施例，半导体主体100包括SiC，并且沟道区段处于SiC半导体主体100的晶格的a平面内。众所周知，SiC半导体主体中的a平面在电子迁移率方面优于SiC晶格中的其他平面。因此在其中每一个沟道区段都处于a平面内的晶体管器件中，可以获得与SiC技术中的传统晶体管器件相比得到改进的器件特性。
与图1的半导体器件中一样，源极电极30的沟槽部分301在半导体主体中延伸到比栅极电极21更深的位置，并且电连接到二极管区段15。然而，这仅仅是一个例子。根据另一个实施例（未示出），栅极电极21在半导体主体100中延伸到比源极电极30的沟槽部分301更深的位置。在源极电极30的沟槽部分301与第一漂移区段部分111之间存在pn结。参照图1的半导体器件所解释的所有其他内容相应地适用于图6的半导体器件。此外，图6的半导体器件可以容易地被修改成在具有源极电极的沟槽的底部包括Schottky二极管，正如参照图3所解释的那样。
下面参照图7A到7L解释用于形成图6中所示的该类半导体器件的方法的一个实施例。参照图7A，所述方法开始于提供半导体主体100，其具有第一掺杂类型的第一半导体层11、第一半导体层11上的第二掺杂类型的第二半导体层14以及第二半导体层14上的第一掺杂类型的第三半导体层13并且具有第一半导体层11中的第二掺杂类型的至少一个掩埋二极管区段15。与前面解释的实施例中一样，第一半导体层11形成半导体器件的漂移区段，第二半导体层14形成主体区段，并且第三半导体层13形成源极区段。可以如参照图4A、5A和5B所解释的那样产生具有第一、第二和第三半导体层11、14和13并且具有掩埋二极管区段15的半导体主体100。与前面解释的实施例中一样，漂移区段11在其中嵌入了二极管区段15的该区段中可以包括更高掺杂的区段114。
在图7D中示出其结果的接下来的方法步骤中，在半导体主体100中形成第一沟槽141。第一沟槽141从半导体主体100的第一表面101穿过源极区段13和主体区段14延伸到第一漂移区段部分111或者延伸到第一漂移区段部分111中。第一沟槽141可以被形成为具有锥化侧壁，这意味着限定与半导体主体100的第一表面101成除了90°之外的角度α的侧壁。根据一个实施例中，所述角度α处于90°与100°之间，特别是处于92°与98°之间。在包括SiC的半导体主体100中，角度α对应于SiC晶体的100平面与SiC晶体中的c轴（六边形主轴）之间的角度。
参照图7B和7C，形成第一沟槽141可以包括蚀刻工艺，其在半导体主体100的第一表面101上使用第一蚀刻掩模301并且在第一蚀刻掩模301上使用第二蚀刻掩模302。第一蚀刻掩模例如是氧化物，而第二蚀刻掩模302则例如是光致抗蚀剂。首先图案化第二蚀刻掩模，正如图7C中所示出的那样。随后在第一蚀刻工艺中利用第二蚀刻掩模302图案化第一蚀刻掩模301，从而使得第二蚀刻掩模301具有锥化侧壁。在图7D中用虚线示出了该工艺步骤的结束。在该工艺步骤结束时，第一蚀刻掩模301的一部分可以保留在半导体主体100的第一表面101上。此外，可以利用蚀刻工艺来圆化第一蚀刻掩模301的底部与侧壁之间的角落。在第二工艺步骤中，随后利用第一蚀刻掩模301将半导体主体100向下蚀刻到第一漂移区段部分111。由于第一蚀刻掩模301具有锥化侧壁，因此利用第一蚀刻掩模301蚀刻到半导体主体100中的沟槽也具有锥化侧壁。每一条第一沟槽141具有第一侧壁1411和与第一侧壁1411相对的第二侧壁1412。
在图7E中所示的接下来的方法步骤中，利用覆盖沟槽141的第二侧壁1412和底部部分的一部分的保护层303部分地填充第一沟槽141。保护层303例如包括光致抗蚀剂。该保护层303使在第一表面101上源极区段13的一部分和在第一沟槽141的底部上第一漂移区段部分111的一些部分露出（参见图7E）。
参照图7F，在每一条第一沟槽141中形成第二沟槽142，这是通过在底部将第一沟槽141向下蚀刻到二极管区段15而实现的。在图7F所示的实施例中，在第一表面101处露出的那些部分中去除源极区段13。此外，至少在第一漂移区段部分111中在第一侧壁1411处形成第二掺杂类型的半导体区段16。在图7的实施例中，与第一漂移区段部分111形成pn结的半导体区段16被形成在主体区段14、第一漂移区段部分111和二极管区段15中。漂移区段11、漏极区段12、源极区段13和主体区段14的掺杂浓度可以对应于前面解释的相应器件区段的掺杂浓度。
参照图7G，去除保护层303，并且在半导体结构上均匀地沉积电介质层22’，这意味着在第一表面101以及第一和第二沟槽141、142的底部和侧壁上沉积。第一和第二沟槽141、142在该实施例中彼此邻接。换句话说，存在一条具有两个沟槽部分的沟槽，即将在其中形成栅极电极的第一沟槽部分和将在其中形成源极电极的第二沟槽部分，其中第二沟槽部分在半导体主体中可以延伸到比第一沟槽部分更深的位置。根据另一个实施例，第二沟槽部分在半导体主体中没有延伸到比第一沟槽部分更深的位置。在电介质层22’上形成电极层21’。
在图7H中示出的接下来的方法步骤中，蚀刻电极层21’，从而使得电极层21的各个部分沿着第一侧壁1411和第二侧壁1412保留，其中沿着第二侧壁的电极部分形成栅极电极21。沿着第二侧壁1412的电介质层22’形成栅极电介质。此外，形成覆盖栅极电极21的隔离层24。绝缘层24可以被沉积成完全覆盖半导体结构。
参照图7I，在绝缘层24上形成蚀刻掩模304。蚀刻掩模304被形成为使其在第一侧壁1411上方和第一表面101的邻接第一侧壁1411的部分上方露出绝缘层24。利用蚀刻掩模304，从第一表面1411、邻接第一侧壁1411的底部部分并且在第一表面101的部分上方去除绝缘层24，并且去除电极层21的沿着第一侧壁1411的部分。
在图7J中示出了该处理的结果。用于蚀刻绝缘层24的蚀刻工艺可以是各向同性蚀刻工艺，从而绝缘层24的处于蚀刻掩模304下方的各部分也被去除。换句话说，蚀刻掩模304被底切。在该蚀刻工艺中（或者在后续的蚀刻工艺中），还从第二侧壁1411、邻接第一侧壁1411的底部部分和第一表面101去除电介质层22’。
在图7K中所示的接下来的方法步骤中，在半导体主体100的表面的未被蚀刻掩模304覆盖的那些部分上形成第一电极层31，同时蚀刻掩模仍然处于原位。形成第一电极层21可以包括利用前面参照图4K解释的方法步骤形成第一和第二接触层311、312。
参照图7L，最终去除蚀刻掩模304并且形成第二电极层32，从而完成源极电极30。
图8示出了图6的半导体器件的一种修改。虽然在图6的半导体器件中二极管区段15与主体区段14重叠，但是在图8的半导体器件中，二极管区段15不与主体区段14重叠。此外，在图8的半导体器件中，在其中设置了栅极电极21并且沟道区段沿其延伸的沟槽的侧壁不是锥化的，而是垂直的。然而，图8的半导体器件也可以被实施为具有栅极电极沟槽的锥化侧壁。
下面参照图9A到9Q解释用于产生图8的半导体器件的方法的一个实施例。
参照图9A，提供了半导体主体100，其包括第一掺杂类型的第一半导体层11、第一半导体层11上的第二掺杂类型的第二半导体层14以及第二半导体层14上的第一掺杂类型的第三半导体层13。第二和第三半导体层14、13可以利用外延生长工艺被形成在第一半导体层11上。根据另一个实施例，提供具有第一半导体层11的基本掺杂的半导体主体，并且利用注入和/或扩散工艺形成第二和第三半导体层13、14。第一半导体层11可以包括两个子层，即形成第二漂移区段部分112的第一子层和形成第一漂移区段部分111的第二子层。在形成第二和第三半导体层14、13之前，可以把漂移区段部分111形成为第二漂移区段部分112上的外延层。根据另一个实施例，利用注入工艺产生第一漂移区段部分111。在该实施例中，形成半导体主体100的基础的半导体主体具有对应于第二漂移区段部分112的掺杂的基本掺杂。
在图9B和9C中示出的接下来的工艺步骤中，在第一半导体层11中形成至少一个二极管区段15，其形成半导体器件的漂移区段。形成二极管区段15包括形成沟槽151，其穿过形成主体区段和源极区段的第二和第三半导体层14、13延伸到漂移区段11或者延伸到漂移区段11中。可以利用蚀刻掩模401蚀刻沟槽151（图9B）。在形成沟槽151之后，将掺杂剂原子注入到沟槽151的底部中。可以通过注入工艺中的注入能量调节沟槽底部与二极管区段15之间的距离。可选地，在注入掺杂剂原子之前至少在沟槽底部上形成比如氧化物之类的散射层402。
接下来的方法步骤对应于前面参照图7E到7L解释的方法步骤。这些方法步骤包括：在沟槽151的第一侧壁1511和底部的一部分上形成保护层303（图9D）；在沟槽151的底部以及在第一表面101的未被保护层303覆盖的那些区段上蚀刻半导体主体（图9E）；至少在沟槽中露出的第一漂移区段部分111中形成半导体区段16（图9F）；去除保护层303（图9G）；以及形成电介质层22’和电极层21’（图9H）。
与参照图7A到7L解释的方法对比，利用覆盖电极层21’的仍然保留的那些区段的另一个蚀刻掩模305，从电极层21’形成栅极电极21。利用蚀刻掩模305，在沟槽的第一表面1511上方、在沟槽151向下延伸到二极管区段15的沟槽151的那些底部部分上方以及在第一表面101的各部分上方去除电极层21’。在图9J中示出了该蚀刻工艺的结果。在形成了栅极电极21之后，去除蚀刻掩模305，并且在栅极电极21上形成绝缘层24。可以在半导体结构上全部沉积绝缘层24，这意味着也在沟槽的底部和第一侧壁1511上沉积。电介质层22’在制造工艺的阶段可以仍然覆盖沟槽151的第一侧壁1511和底部。
参照图9M，形成了对应于参照图7K解释的蚀刻掩模的另一个蚀刻掩模304。利用该蚀刻掩模304，从沟槽的邻接二极管区段15的该底部部分并且从半导体主体的第一表面101的各部分去除绝缘层24和电介质层22’，从而沿着第一侧壁1511并且沿着沟槽151的底部露出半导体区段16并且从而露出第一表面101上的源极区段13。在接下来的方法步骤中，形成源极电极30。这些方法步骤对应于参照图7K和7L解释的方法步骤并且包括：形成具有第一和第二接触层311、312的第一电极层31（图9P），并且在第一电极层31上形成第二电极层32（图9Q）。
在前面的详细描述中，参照所描述的附图的指向使用了比如“顶部”、“底部”、“正面”、“背面”、“在前”、“在后”、“之下”、“以下”、“下”、“之上”、“上”等等之类的方向术语。由于各实施例的组件可以被定位在若干种不同的指向中，因此所述方向术语被用于说明的目的而绝不是进行限制。要理解的是，除非明确地另行声明，否则可以将这里描述的各个示例性实施例的特征彼此组合。
此外，比如“第一”、“第二”等等之类的术语也被用来描述各个元件、区段、部分等等，并且也不意图进行限制。同样的术语在整个说明书中指代同样的元件。
这里所使用的术语“具有”、“含有”、“包含”、“包括”等等是开放性术语，其表明所述元件或特征的存在而不排除附加的元件或特征。除非上下文清楚地另行表明，否则“一个”、“一项”和“所述”意图包括复数和单数。
虽然这里说明并描述了具体实施例，但是本领域普通技术人员将认识到，在不背离本发明的范围的情况下，可以针对所示出并描述的具体实施例替换多种备选方案和/或等效实现方式。本申请意图覆盖这里所讨论的具体实施例的任何适配或变型。因此，意图本发明仅由权利要求书及其等效表述限制。

Claims (24)

1.一种半导体器件，包括
半导体主体；
在半导体主体中的源极区段、主体区段以及具有第一漂移区段部分和第二漂移区段部分的漂移区段，其中源极区段与漂移区段在半导体主体的垂直方向上远离，其中主体区段被设置在源极区段与漂移区段之间，并且第二漂移区段部分在半导体主体的垂直方向上邻接第一漂移区段部分；
与主体区段邻近并且通过栅极电介质与主体区段电介质绝缘的栅极电极；
与漂移区段的半导体类型互补的半导体类型的二极管区段，所述二极管区段被设置在漂移区段中并且在半导体主体的垂直方向上远离栅极电极；以及
电连接到源极区段、主体区段和二极管区段的源极电极，其中源极电极的至少第一部分被设置在邻近源极区段、主体区段和漂移区段的第一部分延伸到二极管区段的沟槽中。
2.权利要求1的半导体器件，其中，二极管区段在半导体主体的侧向方向上与栅极电极重叠。
3.权利要求1的半导体器件，其中，与二极管区段相同的掺杂类型的半导体区段被设置在漂移区段的第一部分与源极电极的第一部分之间。
4.权利要求1的半导体器件，还包括：
第一源极电极部分与漂移区段的第二部分之间的Schottky接触。
5.权利要求1的半导体器件，其中，第一漂移区段部分的掺杂浓度高于第二漂移区段部分。
6.权利要求1的半导体器件，还包括：
多个器件单元，每一个器件单元包括源极区段、主体区段、第一漂移区段部分、栅极电极、栅极电介质和二极管区段。
7.权利要求6的半导体器件，其中，两个相邻器件单元共享一个栅极电极，并且其中两个相邻器件单元共享一个第一源极电极部分。
8.权利要求6的半导体器件，其中，每一个器件单元的第一源极电极部分通过绝缘层与相应的器件单元的栅极电极分开。
9.权利要求8的半导体器件，
其中，半导体主体包括SiC晶体，并且
其中，主体区段与栅极电介质之间的界面是SiC晶体的a平面。
10.权利要求1的半导体器件，其中，第一漂移区段部分和主体区段是外延生长的半导体区段。
11.权利要求10的半导体器件，其中，源极区段是外延生长的半导体区段。
12.权利要求1的半导体器件，其中，第一漂移区段部分、主体区段和源极区段是注入区段。
13.一种产生半导体器件的方法，所述方法包括：
提供半导体主体，所述半导体主体具有第一掺杂类型的第一半导体层、第一半导体层上的与第一掺杂类型互补的第二掺杂类型的第二半导体层、第二半导体层上的第一掺杂类型的第三半导体层并且具有在半导体主体的垂直方向上与第二半导体层间隔开的、第一半导体层中的第二掺杂类型的至少一个第一半导体区段；
形成穿过第三半导体层、第二半导体层延伸到第一半导体层的第一沟槽；
形成至少在半导体主体的侧向方向上邻近第二半导体层的一部分并且通过电介质层与第二半导体层的所述部分电介质绝缘的第一电极；
形成穿过第三半导体层、第二半导体层和第一半导体层的一部分延伸到所述至少一个第一半导体区段的第二沟槽；以及
至少在第二沟槽中形成第二电极，所述第二电极在第二沟槽的底部与所述至少一个第一半导体区段电接触并且在第二沟槽的至少一个侧壁上与第二半导体层电接触。
14.权利要求13的方法，还包括：
在形成第二电极之前在第一半导体层的暴露于第二沟槽的侧壁上的那些区段中形成第二掺杂类型的第二半导体层，从而提供第二半导体层与第二电极之间的结隔离。
15.权利要求13的方法，其中，提供半导体主体包括：
提供第一半导体层的第一部分层；
在第一部分层中形成所述至少一个第一半导体区段；
在第一部分层上形成第一半导体层的第二部分层；
在第一半导体层上形成第二层；以及
在第二半导体层上形成第三层。
16.权利要求15的方法，其中，第二和第三半导体层是外延生长的。
17.权利要求15的方法，其中，形成第二和第三半导体层包括：
在第一半导体层上形成外延半导体层；以及
施行至少一个注入和/或扩散工艺以便把掺杂剂原子引入到外延半导体层中，从而形成第三和第二半导体层中的至少一个。
18.权利要求13的方法，其中，提供半导体主体包括：
在形成第二沟槽之前提供第一半导体层、第二半导体层和第三半导体层；以及
在形成第二沟槽之后并且在形成第二电极之前在第二沟槽的底部形成所述至少一个第一半导体区段。
19.权利要求18的方法，其中，利用注入和/或扩散工艺形成第二和第三半导体层中的至少一个。
20.权利要求13的方法，其中，第一沟槽和第二沟槽被形成为在半导体主体的侧向方向上间隔开。
21.权利要求13的方法，其中，第一和第二沟槽被形成为彼此邻接。
22.权利要求21的方法，其中，在第一电极与第二电极之间形成绝缘层。
23.权利要求21的方法，其中，半导体主体的半导体材料是SiC，并且其中第一沟槽被形成为使得沟槽的邻接第二半导体层的所述部分的侧壁处于半导体主体的半导体晶体的a平面内。
24.权利要求21的方法，其中，形成第一和第二沟槽包括：
形成第一沟槽；以及
通过将第一沟槽的一部分延伸到半导体主体中的更深处来形成第二沟槽。
CN201210426451.2A 2012-07-19 2012-10-31 半导体器件 Active CN103579339B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/553,573 US8637922B1 (en) 2012-07-19 2012-07-19 Semiconductor device
US13/553573 2012-07-19

Publications (2)

Publication Number Publication Date
CN103579339A true CN103579339A (zh) 2014-02-12
CN103579339B CN103579339B (zh) 2016-08-17

Family

ID=49880068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210426451.2A Active CN103579339B (zh) 2012-07-19 2012-10-31 半导体器件

Country Status (3)

Country Link
US (1) US8637922B1 (zh)
CN (1) CN103579339B (zh)
DE (2) DE102013214196B4 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876485A (zh) * 2017-03-06 2017-06-20 北京世纪金光半导体有限公司 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
CN109661728A (zh) * 2016-08-31 2019-04-19 住友电气工业株式会社 碳化硅半导体装置及其制造方法
CN110265357A (zh) * 2014-05-23 2019-09-20 英飞凌科技股份有限公司 半导体器件
CN111354796A (zh) * 2018-12-21 2020-06-30 英飞凌科技股份有限公司 包括碳化硅主体的半导体器件以及制造方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293558B2 (en) 2012-11-26 2016-03-22 Infineon Technologies Austria Ag Semiconductor device
JP6135364B2 (ja) * 2013-07-26 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
WO2015028838A1 (en) 2013-08-27 2015-03-05 Freescale Semiconductor, Inc. Semiconductor device and method of manufacture therefor
US10868169B2 (en) * 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
DE102014117780B4 (de) 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
US9837526B2 (en) 2014-12-08 2017-12-05 Nxp Usa, Inc. Semiconductor device wtih an interconnecting semiconductor electrode between first and second semiconductor electrodes and method of manufacture therefor
US9577073B2 (en) 2014-12-11 2017-02-21 Infineon Technologies Ag Method of forming a silicon-carbide device with a shielded gate
DE102014119465B3 (de) 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
US9472662B2 (en) * 2015-02-23 2016-10-18 Freescale Semiconductor, Inc. Bidirectional power transistor with shallow body trench
DE102015103067B3 (de) * 2015-03-03 2016-09-01 Infineon Technologies Ag Halbleitervorrichtung mit trenchgatestrukturen in einem halbleiterkörper mit hexagonalem kristallgitter
US9472664B1 (en) * 2015-07-19 2016-10-18 Inotera Memories, Inc. Semiconductor device and manufacturing method thereof
US10348295B2 (en) 2015-11-19 2019-07-09 Nxp Usa, Inc. Packaged unidirectional power transistor and control circuit therefore
KR101786664B1 (ko) * 2015-12-11 2017-10-18 현대자동차 주식회사 반도체 소자 및 그 제조 방법
DE102016205331A1 (de) * 2016-03-31 2017-10-05 Robert Bosch Gmbh Vertikaler SiC-MOSFET
US20170345905A1 (en) 2016-05-24 2017-11-30 Infineon Technologies Ag Wide-Bandgap Semiconductor Device with Trench Gate Structures
CN106784011A (zh) * 2017-03-23 2017-05-31 北京世纪金光半导体有限公司 具有浪涌电压自抑和自过压保护的碳化硅umosfet器件元胞结构
DE102018104581B4 (de) 2017-03-24 2021-11-04 Infineon Technologies Ag Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE102017108738B4 (de) * 2017-04-24 2022-01-27 Infineon Technologies Ag SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE102017110508B4 (de) 2017-05-15 2023-03-02 Infineon Technologies Ag Halbleitervorrichtung mit Transistorzellen und einer Driftstruktur und Herstellungsverfahren
JP6729523B2 (ja) 2017-08-31 2020-07-22 株式会社デンソー 炭化珪素半導体装置およびその製造方法
DE102017128633A1 (de) 2017-12-01 2019-06-06 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement mit grabengatestrukturen und abschirmgebieten
DE102018103973B4 (de) 2018-02-22 2020-12-03 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
DE102019111308A1 (de) 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
US10580878B1 (en) 2018-08-20 2020-03-03 Infineon Technologies Ag SiC device with buried doped region
DE102018124740A1 (de) 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
US10985248B2 (en) 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
US10903322B2 (en) 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
JP7279394B2 (ja) * 2019-02-15 2023-05-23 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102019119121B3 (de) 2019-07-15 2020-09-03 Infineon Technologies Ag Graben-kontaktstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE102019121859B3 (de) * 2019-08-14 2020-11-26 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit graben-gate
DE102021119199A1 (de) 2021-07-23 2023-01-26 Infineon Technologies Ag Gate-Grabenstruktur enthaltende Halbleitervorrichtung
WO2023219135A1 (ja) * 2022-05-13 2023-11-16 株式会社日立製作所 電力変換装置、電力変換装置の制御方法、半導体装置および半導体装置の制御方法
DE102022210859A1 (de) 2022-10-14 2024-04-25 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur und entsprechende vertikale Feldeffekttransistorstruktur

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057558A (en) * 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
US20060060916A1 (en) * 2004-08-27 2006-03-23 International Rectifier Corporation Power devices having trench-based source and gate electrodes
CN101889334A (zh) * 2007-10-04 2010-11-17 飞兆半导体公司 具有集成肖特基的高密度fet

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177335A (ja) 2007-01-18 2008-07-31 Fuji Electric Device Technology Co Ltd 炭化珪素絶縁ゲート型半導体装置。
US7582922B2 (en) 2007-11-26 2009-09-01 Infineon Technologies Austria Ag Semiconductor device
US7989882B2 (en) 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
JP4640439B2 (ja) 2008-04-17 2011-03-02 株式会社デンソー 炭化珪素半導体装置
JP5525940B2 (ja) 2009-07-21 2014-06-18 ローム株式会社 半導体装置および半導体装置の製造方法
US8525254B2 (en) 2010-08-12 2013-09-03 Infineon Technologies Austria Ag Silicone carbide trench semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057558A (en) * 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
US20060060916A1 (en) * 2004-08-27 2006-03-23 International Rectifier Corporation Power devices having trench-based source and gate electrodes
CN101889334A (zh) * 2007-10-04 2010-11-17 飞兆半导体公司 具有集成肖特基的高密度fet

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265357A (zh) * 2014-05-23 2019-09-20 英飞凌科技股份有限公司 半导体器件
CN110265357B (zh) * 2014-05-23 2023-07-14 英飞凌科技股份有限公司 半导体器件
CN109661728A (zh) * 2016-08-31 2019-04-19 住友电气工业株式会社 碳化硅半导体装置及其制造方法
CN106876485A (zh) * 2017-03-06 2017-06-20 北京世纪金光半导体有限公司 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
WO2018161412A1 (zh) * 2017-03-06 2018-09-13 北京世纪金光半导体有限公司 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
CN106876485B (zh) * 2017-03-06 2020-11-10 北京世纪金光半导体有限公司 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
CN111354796A (zh) * 2018-12-21 2020-06-30 英飞凌科技股份有限公司 包括碳化硅主体的半导体器件以及制造方法
CN111354796B (zh) * 2018-12-21 2023-08-04 英飞凌科技股份有限公司 包括碳化硅主体的半导体器件以及制造方法

Also Published As

Publication number Publication date
CN103579339B (zh) 2016-08-17
DE102013214196A1 (de) 2014-01-23
DE102013214196B4 (de) 2019-03-28
US20140021484A1 (en) 2014-01-23
DE102013022570B4 (de) 2023-10-05
US8637922B1 (en) 2014-01-28

Similar Documents

Publication Publication Date Title
CN103579339B (zh) 半导体器件
CN103855221B (zh) 半导体器件和制造半导体器件的方法
US11031390B2 (en) Bidirectional switch having back to back field effect transistors
JP7283107B2 (ja) 絶縁ゲート型半導体装置及びその製造方法
TWI580035B (zh) A semiconductor device, and a method of manufacturing a semiconductor device
US7825449B2 (en) Silicon carbide semiconductor device and related manufacturing method
CN102856182B (zh) 制造绝缘栅极半导体装置的方法及结构
CN103928516B (zh) 具有双平行沟道结构的半导体器件及其制造方法
JP4777630B2 (ja) 半導体装置
CN210296387U (zh) 沟槽二极管和功率半导体器件
US10381475B2 (en) Semiconductor device comprising a transistor cell including a source contact in a trench, method for manufacturing the semiconductor device and integrated circuit
JP6092749B2 (ja) 半導体装置及び半導体装置の製造方法
CN106024894B (zh) 沟槽栅功率mosfet结构及其制造方法
JP2006093382A (ja) 半導体装置
CN103208424B (zh) 用于制造半导体元件的方法及场效应半导体元件
US9349834B2 (en) Method of manufacturing a semiconductor device
CN103855222A (zh) 半导体器件和制造半导体器件的方法
CN107910267A (zh) 功率半导体器件及其制造方法
US9685511B2 (en) Semiconductor device and method for manufacturing a semiconductor device
TWI702722B (zh) 半導體裝置及半導體裝置之製造方法
CN103579236B (zh) 横向半导体器件及其制造方法
CN104600067B (zh) 集成电路和制造集成电路的方法
CN105470140A (zh) 制造半导体器件的方法和半导体器件
CN113224133B (zh) 多栅极变化的场效晶体管结构及其制造方法、芯片装置
CN207781611U (zh) 功率半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant