TWI229936B - MOS transistor having a mesh-type gate electrode - Google Patents

MOS transistor having a mesh-type gate electrode Download PDF

Info

Publication number
TWI229936B
TWI229936B TW93110322A TW93110322A TWI229936B TW I229936 B TWI229936 B TW I229936B TW 93110322 A TW93110322 A TW 93110322A TW 93110322 A TW93110322 A TW 93110322A TW I229936 B TWI229936 B TW I229936B
Authority
TW
Taiwan
Prior art keywords
electrode
source
region
dielectric layer
semiconductor device
Prior art date
Application number
TW93110322A
Other languages
English (en)
Other versions
TW200425475A (en
Inventor
Duk-Min Yi
Han-Su Oh
Chul-Ho Chung
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2003-0024780A external-priority patent/KR100493059B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200425475A publication Critical patent/TW200425475A/zh
Application granted granted Critical
Publication of TWI229936B publication Critical patent/TWI229936B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1229936 五、發明說明（1) 發明所屬之技術領域 本發明是有關於一種金氧半導體（MOS)裝置。特別是， 本發明有關於一種具有網狀式（mesh-type)閘電極之M 0S電晶 體。 先前技術 互補MOSCCMOS)技術已被目前與下世代射頻應用所 注意。运是因為CMOS技術之特徵在於較少的製程成本，高速 性能與S0C的容易整合。對於RF應用而言，CM〇s電晶體必需 具有大的寬長（W/L)比以得到足夠驅動功率，以及電晶 體更必需具有低閘極電阻與低寄生電容以操作於高頻。然 而，增加W/L比會導致閘極電阻的增加與操作速度的降低。 因此，為增加W/L比與降低閘極電阻，已發展出手指式 (f inger-type)MOS電晶體，如第1圖所示。 參考第1圖，該手指式M0S電晶體之特徵在於，一閘電極 1具有延伸於兩連接電極la間之複數帶狀電極lb。源極區2盥 汲極區3係交錯排列於該帶狀電極lb之間。在該圖中，界代^ 閘極寬度，L代表位於該源極區2與汲極區3間之該帶狀電極 lb之長度。因為該帶狀電極lb之相鄰對係共享一汲極區3， 該手指式M0S電晶體之各帶狀電極lb具有2W/L之有效寬 比。因此，該手指式M0S電晶體之閘極電阻值會下降。 可利用如第2A與2B圖之網狀式結構來更進一步減·少 體ί閑極電阻值。先參考第2B圖’該網狀式_電晶體 結構之特徵在於’網狀式間極1〇〇具有交 電；： 電極100b之複數第一帶狀電極 是数弟一可狀 π队电極1ϋϋ&，以在一主動區12〇内定
1229936 五、發明說明（2)
二出：極。如所示，該第-帶狀電極 100a之一鈿、，，；止於一共同電極1〇〇c。在該圖中W Ϊ Ϊ ’ L/k表/吉於/極與没極間之各帶狀電極100a與1。。:之 長度。直接垂直與水平相鄰於源極區s之四個區全都是 區D，以及直接垂直與水平相鄰於汲極區都 極區S。網狀式M0S結構之各單元區因而具有= = 比’但本質上可維持閘極電阻。因而，雖 但可在低閘極電阻下獲得足夠驅動功率。 第2A圖顯示該網狀式_電晶體之另一詳細結構。在該 圖中’參考符號123與124代表導贈4士播 甘去真 ^ 100(透過一或多中介絕緣層，未示出）以及其為電性連接至 該主動區120之源極與汲極區。參考符號14〇與16〇代表分別 將源極與汲極區連接至該導體結構123與124之接點洞。 第2C，是沿著第2B圖之線卜Γ剖面所得之該網狀式_ 電晶體之單位區之剖面。如所示，一閘極氧化物丨〇ι係介於 該閘極1〇〇與矽基極之該主動區12〇間。源極與汲極區3與1)係 定義於該閘極1 0 〇之相對侧邊上。 如上述’該網狀式CM0S佈局之閘極電阻遠小於該手指式 CMOS佈局（4W/L對2W/L)，這是由於該網狀式結構之任一點之 平行路徑數所導致。然而，缺點在於，該網狀式CM〇s佈局之 閘極電容大於手指式佈局。如第2β圖所示，該垂直與水平帶 狀電極100a與l〇〇b彼此交又以定義複數交又閘極區。各交又 閘極區在該閘極產生寄生電容。當導通該電晶體時，有電流 從各源極區S經由該帶狀電極1〇〇3與1〇〇1)下方之通道流至各 1229936 五、發明說明（3) ΐ 3 Π:另一方面’電流不會流經該閘極100之交又閘極區 盘$ t #「區。然而，一薄閘極氧化層係存於該閘極交又區 =該主動區之間，以及該些區會促進該閘極之寄生電容之存 =網狀式漏佈局令存在小閉極電阻。然而，閉極 电谷非吊大，.使得難於達成高功率增益。 f，雖然網狀式CM0S電晶體之閘極電阻相 更減少網狀式閘極M0S電晶體之電阻特 厂好月b 發明内容 搞.本發明一觀點，提供一種半導體裝置，包括：一基I籲 極，位於該基極之-表面上，包括在該閉電極之 Uj交叉之至少第一與第二長型導線；一閘極介電 ^”於該閘電極與該基極之該表面之間；以及至少一氧化 =二位於該基極内之該閘電極之該交叉區下方，其中該氧 化物區之厚度係大於該閘極介電層之厚度。 根據本發明另一觀點’提供一種半導體裝置，包括：一 。炻：：狀式閘電極’位於該基極之一表面上，該網狀式 ^ ^ 對準於该基極之源極/汲極區之複數開口； 一閘 電層，介於該網狀式閘電極與該基極之該表面之間；以 及至 >、一氧化物區，位於該基極内之該閘電極下方，苴中該 乳化物區之厚度係大於該閘極介電層之厚度。 /、 根據本發明另一觀點，提供一種半導體裝置，包括：一 土 j，-網狀式問電極，位於該基極之_表面上，該網狀式 甲' 至具有對準於該基極之源極/汲極區之複數開口，以及 m~^m 13517pif.ptd 第10頁 1229936 五、發明說明（4) 定義一閘極《叉區陣列⑨該基極之該表面上與定義該基極之 源極/汲極區陣列，一閘極介電層，介於該網狀式閘電極 與該基極之該表面之間；_氧化物區陣列，位於該基極内之 區下方；一第一介電層，形成於該 ίί ίίί 式閘電極上；複數長型第-電極，位於 以第一；丨電層上，彼此平行且斜置於該源極/汲極區陣列上 方；一第二介電層，形成於該第一介電層與該此第一雷極 上；以及複數長型第二電極，位於該第二介電層 及極區陣列上方；其中該些第-電極係 區或;極。層:至= 沒極區陣列之源極k Μ及該些第二電極係透過該第一盥 而電性連接至該源極/没極區陣列之源極區或沒極區之 其炻根？f發明另一觀點’提供一種半導體裝置，包括：-;電極且閘電極，位於該基極之-表面上，該網狀式 搞ΐ雪^有對準 基極之源極/汲極區之複數開口； 一閘 物？於該網狀式開電極與該基極之該表面之間；至 U 位於該基極内之該網狀式閘電極之下方；- 電：成Γ該半導體基極與該網狀式間電極上；複數長 以上：於：：=，彼此平行且斜置於該源極/ 上，彼此平行：斜=數長型源極電極，位於該介電層 源極電極盥令此及搞當纟極/汲極區陣列上方；其中該些 _ Μ Γ =二電係交錯式排列於該介電層上。 χ 号明另一觀點，提供一種半導體裝置，包括：一 13517pif.ptd 第Π頁 1229936 .......... .. 五、發明說明（5) 基極，一第一網狀式電極，位於該基極之一表面上，該網狀 式電極具有對齊於該基極之源極/汲極區之複數開口，· 一介 電層，介於該第一網狀式電極與該基極之該表面之間；一第 一介電層，形成於該第一網狀式電極之上；一第二網狀式電 極，位於該第二介電層之上；一第二介電層，形成於該第一 、、罔狀式電極之上，以及一第三網狀式電極，位於該第二介電 層之上。 根據本發明另一觀點，提供一種半導體裝置，包括：一 基極具有疋義於其内部之一源極/汲極區陣列；一網狀式 :::极位於該基極之一表面上，該網狀式閘電極具有對齊 Ϊ二ϋ 極區陣列之該些源極/汲極區之複數開口； 一閘 =電”介於該網狀式閘電極與該基極之該表面之間；以 甘士 = 一乳化物區，位於該基極内之該網狀式電極之下方； 此平行之滿I笛ί 複數第一長型導線，彼 + 一 一長尘導線與沿著該源極/汲極區陣列之至 >、一側邊延伸之一共同導線。 為讓本發明之上述和苴他 易懂，下文特舉數較佳：徵、和優點能更明顯 明如下： 數車乂佳貫施例，並配合所附圖式，作詳細說 實施方式： 利用非限制式較佳實施例來詳述本發明ν 本發明之某些特徵係在部份M〇s電晶 極MOS電晶體)之閘極下方形成一氧化物區。。：：二式閘 加部份閘極之整體介雷厪痒甘a、盆 該乳化物區係增 正體電厚度，其會導致M〇s電晶體之閘極電 13517pif.ptd 第12頁 1229936
容降低。 本發明其他特徵是在源極/汲極及/或閘電極之架構内， 以將網狀式閘極M〇s電晶體之整體接點電阻變為最小。 第3 A〜3 C圖顯示根據本發明第一實施例。先參考第3 b 圖’一半導體基極之一主動區320包括氧化物區340之陣列。 各氧化物區340佔住該主動區320之二維表面區並延伸至該基 極内之既定深度。該既定深度係深於閘極介電（稍後再述）之 厚度。雖然本發明不受限於此，此實施例之氧化物區係實施 成深度比如為至少1 000埃之場氧化物區（f ield 〇xide
region) 〇
接著參考第3A圖，一網狀式閘極300係位於該主動區32〇 之上。該網狀式閘極3〇〇包括複數第一帶狀電極3〇〇a，其交 叉於複數第二帶狀電極300b以在該主動區32〇内定義出源極/ 汲極區S，D之陣列。另，在此實施例中，該第一帶狀電極 3 0 0a之一端終止於位於該主動區32〇外側之一共同電極 3 0 0c。如所示，該第一與第二帶狀電極3〇〇a與3〇〇1)之交叉部 份380重疊於該場氧化物區34〇上。直接垂直與水平相鄰於各 源極區S之此四區全為汲極區d ;以及直接垂直與水平相鄰於 各没極區D之此四區全為源極區δ。該網狀式m〇s結構之各單 位區因而具有4W/L之有效閘極寬長比，但實質上可維持住閘 極電阻。因而，儘管增加了 W/L比，仍可在低閘極電阻下得 到足夠驅動功率。 甚至’因為該場氧化物區340之存在，第3A〜3B圖中之實 施例具有相當小的閘極電容，相比於習知網狀式M〇s電晶
13517pif.ptd 第13頁 1229936 五、發明說明（7) 體。這可由第3C圖之剖面圖看出，第3C圖是從第3人圖之線 II-II‘剖面而得。閘極氧化物360與場氧化物340之組合導致 整體介電厚度大於只具有閘極氧化物之習知裝置之整體介電 厚度。 因此，此實施例之網狀式M0S電晶體具有低閘極電阻與 低閘極電容之特性。 、 第4A與4B圖顯示根據本發明另一實施例。先參考第4八 圖，該實施例之特徵在於，形成一長型場氧化物區44〇於半 導體基極之該主動區420内。如第4B圖所示，該場氧化物區 440位於該閘極400之帶狀電極4〇〇a底下。另外，該場氧化物 區440可位於該閘極400之帶狀電極4〇〇b底下。 相同於第一實施例，第乜與“圖之架構增加整體介電厚 度，因為位於該帶狀電極4〇〇a或4〇 〇b底下之該場氧化物區 4 4 0的關係。因此，閘極電容可大大地減少。 第5A與5B圖顯示根據本發明又一實施例。先參考第5八 圖，此實施例之特徵在於形成一長型主動區52〇於半導體美 極之該場區540内。參考第5B^，該主動區52()係、分 土 該閘極500之帶狀電極5〇〇&之間。另，該主動區52斟 準於該閘極500之帶狀電極5〇〇b之間。 刀別對 相同於上述實施例，第5A與5B圖之架構增加整體介雷 又，因為位於該帶狀電極5〇〇a或50 0b底下之該場氧化·物F 54〇的關係。因此，問極電容可大大地減少。…匕物& =上述，可藉由將一或多個場氧化物區置於該網妝 亟之&疋部份之下方來減少該網狀式M0S電晶體之閘極電"甲
13517pif.ptd 第14頁 1229936 五、發明說明（8) 一 容。 現將描述該網狀式MOS電晶體内之其他改良，特別是閘 極/源極/沒極電極架構。 第6 A〜6D圖顯示根據本發明又一實施例。先參考第6八 圖，一源極金屬板（電極）660係位於一網狀式閘極6〇〇上。比 如，該網狀式閘極與下方結構可選擇性相同於第3a〜5b圖之 實施例。該源極電極660係由複數長型帶狀電極661a定義， 該些長型帶狀電極661a傾斜延伸於該網狀式閘極M〇s電晶體 之該主動區620内之該些源極區64〇上。該些帶狀電極661&之 一端係連接至一共同電極6 61b。 接著參考第6B圖，一汲極電極680也位於該網狀式閘極 600之上。該汲極電極68〇係由複數長型帶狀電極681&定義， 該些長型帶狀電極681a傾斜延伸且連接至於該M〇s電晶體之 該主動區620内之該些汲極區650上。如所示般，該汲極電極 680之該些帶狀電極681a係平行且交錯式排列於該源極電極 660之該帶狀電極661a之間。另，該帶狀電極681&之一端係 連接至一共同電極681b。 在第6A與6B圖中，該些帶狀電極661&與681&如所示般傾 斜地延伸於該網狀式閘極之下方帶狀電極。雖然這是連接至 源極與汲極區之最佳連接，也可能將該帶狀電極661&及/或 68 1 a平行延伸於該網狀式閘極之下方帶狀電極。 較好是，各共同電極6611)與6811)是L型且 主動區620之兩側邊延伸。依此方式，會增加電極之:屬面 積，這會減少整體的源極與汲極接點電阻。
13517pif.ptd
第15頁 1229936 五、發明說明（9) " ' —*—- 在此實施例中，該源極電極66〇與汲極電極68〇係處於 一平面上，如第6C圖所示，第6C圖是從第“圖之線ΠΙ —πι‘ 剖面而得。亦即，該源極電極66〇與汲極電極68〇係形成於同 一介層介電層630上。各源極區s係經由貫穿該介層介電層 630之一接點洞662而連接至該源極電極66〇。相同的，各曰沒 極區D係經由貫穿該介層介電層63〇之一接點洞682而連接至 該汲極電極680。因為該源極與汲極電極係形成於同一介層 w電層上，比如，其可利用習知顯影技術來同時形成。 在另一實施例中，該源極電極660與汲極電極68〇係形成 於不同層上，如第6D圖之剖面圖所示。在此例下，該汲極電 極680係形成於第一介層介電層63〇上，以及該源極電極係形 成於第二介層介電層670上。各源極區s係經由貫穿第一與第 二介層介電層630，670之一接點洞664而連接至源極電極 660。相同地，各没極區d係經由貫穿第一介層介電層mo之 一接點洞665而連接至汲極電極680。 在第6D圖之例中，該源極電極660之長型帶狀電極66la 未必要如第6B圖般之平行於該汲極電極680之長型帶狀電極 681a。甚至，比如，該源極電極660之長型帶狀電極⑼^可 垂直於該汲極電極680之長型帶狀電極681a。 如上述，形成該L型共同電極661b與681b可減少整體源 極與汲極接點電阻。利用第7A圖與第7C圖之實施例可·更進一 步減少電阻。先參考第7A圖，一源極金屬板（電極）760係位 於一網狀式閘極7 0 0上方。比如，該網狀式閘極7 〇 〇與下方結 構可選擇性相同於第1 A〜1C圖之實施例。該源極電極760係由
13517pif.ptd 第16頁 1229936 五、發明說明（ίο) 複數第一長型帶狀電極761a定義’該些長型帶狀電極冗“傾 斜延伸於該MOS電晶體之源極區。該帶狀電極了^“之一端係 連接至一共同L型電極761b。該源極電極76〇更由複數第二長 型帶狀電極761c定義，該些長型帶狀電極761c傾斜延伸:該 源極區但本質上垂直於第一長型帶狀電極。 該汲極電極之架構係相似。亦即，參考第7β圖，一汲極 金屬板（電極）780係位於該源極電極上。該沒極電極mo 係由複數第一長型帶狀電極78 la定義，該些長型帶狀電極 761a傾斜延伸於該MOS電晶體之汲極區。該帶狀電極^^之 一端係連接至一共同L型電極781b。該汲極電極780更由複數 第二長型帶狀電極781c定義，該些長型帶狀電極78lc傾斜延 伸於該源極區但本質上垂直於第一長型帶狀電極781a。 第7C圖係沿著第7B圖之線IV—IV‘剖面而得。該源極電極 760係形成於一第一介層介電層wo上，以及該源極電極78{) 係形成於一第二介層介電層77〇上。各源極區s係經由貫穿該 第一與第二介層介電層730，770之一接點洞764而連接至源 極電極760。相同地，各汲極區D係經由貫穿該第一介層介電 層730之一接點洞782至連接至汲極電極78〇。 現將描述網狀式MOS電晶體内之其他改良，特別是閘電 極結構。 第8 A圖顯示根據本發明實施例之網狀式閘電極。該網狀 式閘電極包括複數第一帶狀電極8〇〇a，其交叉於複數第二帶 狀電極800b以在半導體基極之一主動區上定義出源極/汲極 區陣列。如所示，該第一帶狀電極8〇 〇a之一端終止於該共同
Η 第17頁 13517pif.ptd 1229936
m極8〇oc之一側’以及該第二帶狀電極8〇〇b之-端終止 :=二同L型電極8〇〇c之另一側。該共同L型電極之各側 ，’、、、i由或夕接點洞8 0 3而連接至一上層金屬導體8 q 4。 第8B圖顯示根據本發明實施例之另一種網狀式閘電極。 在此例中，该共同電極8〇〇c延伸於該主動區之四個側邊上。 亦即該第一^帶狀電極800a之兩端終止於該共同l型電極 80 0c之相對側邊，以及該第二帶狀電極⑽心之兩端終止於該 共同L型電極800c之另兩側邊。另，該共同L型電極之各 側邊係經由一或多接點洞80 3而連接至一上層金屬導體8 〇4。 因為該網狀式閘極係以多重與共享點連接至金屬導線， 第8A與8B圖之實施例具有閘電極之接點電阻降下的優點。 雖然本發明已以數個較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作些許之更動與潤飾，因此本發明之保護範 圍當視後附之申請專利範圍所界定者為準。
13517pif.ptd 第18頁 1229936 圖式簡單說明 圖式簡單說明 第1圖顯示具手指式關恭 第2 A〜2C圖顯示具網狀，柘之習知M0S電晶體； 第3 A〜3C圖顯示根據太f閘電極之習知M0S電晶體； MOS電晶體； 务明實施例之具網狀式閘電極之 第4 A與4 B圖顯示根據太 極之MOS電晶體； I發明另一實施例之具網狀式閘電
-實施例之具網狀式閘電 實施例之網狀式閘極M0S 第5A與5B圖顯示根據本 極之MOS電晶體； 月又 第6A〜6D圖顯示根據本發明又一 電晶體之源極與汲極電極； :7A:7C圖顯示根據本發明又一實施例之網狀式閘極_ 電晶體之源極與没極電極；以及 _ Λ81與8 B圖顯示根據本發明又-實施例之網狀式間極 MOS電晶體之閘電極。 圖式標示說明： 1 ·間電極 1 a ·連接電極 lb ， 100a ， l〇〇b , 300a ， 300b ， 400a ， 400b ， 500a ， 500b ， 661a，681a，761a，761c，781a，781，800a，800b :帶狀 電極 2，6 4 0，S :源極區 3，6 5 0，D :沒極區 100，30 0，40 0，500，600，700 :網狀式閘極
13517pif.ptd 第19頁 1229936 圖式簡單說明 100c，300c，661b，681b， 761b，781b，800c :共同電極 1 0 1，3 6 0 :閘極氧化物 120，320，420，520，620 ··主動區 123，124 :導體結構 1 4 0，1 6 0 :接點洞 340，440，540 :氧化物區 3 8 0 :交叉部份 630，670，730，770 :介層介電層 660，760 :源極電極
662，664，665，682，764，782 :接點洞 680，780 :汲極電極 804 :金屬導體
13517pif.ptd 第20頁

Claims (1)

1229936 六、申請專利範圍 1· 一種半導體裝置，包括： 一基極； 一閘電極，位於該基極之一表面上，包括在該閘電極之 一交叉區處交叉之至少第一與第二長型導線； 一閘極介電層，介於該閘電極與該基極之該表面之間； 以及 至少一氧化物區，位於該基極内之該閘電極之該交叉區 下方，其中該氧化物區之厚度係大於該閘極介電層之厚度。 2·如申請專利範圍第1項所述之半導體裝置，其中該氧 化物區係一場氧化物區。 3· —種半導體裝置，包括·· 一基極； 一網狀式閘電極，位於該基極之一表面上，該網狀式閘 電極具有對準於該基極之源極/汲極區之複數開口； 一閘極介電層，介於該網狀式閘電極與該基極之該表面 之間；以及 至少一氧化物區，位於該基極内之該閘電極下方，其中 該氧化物區之厚度係大於該閘極介電層之厚度。 4 ·如申請專利範圍第3項所述之半導體裝置，其中該網春 狀式閘電極包括彼此平行之複數第一長型導線以及彼此平行 之複數第二長型導線；以及該些第一長型導線交叉於該些第 二長型導線以在該基極之該表面上定義出一閘極交叉區陣列 以及更定義該基極之一源極/汲極區陣列。 5·如申請專利範圍第4項所述之半導體裝置，其中該氧
13517pif.ptd 第21頁 1229936 六、申請專利範圍 化物區包括位於該閘極交叉區陣列下方之氧化物區陣列。 6·如申請專利範圍第4項所述之半導體裝置，其中該氧 化物區包括彼此縱長平行及位於該網狀式閘電極之該些第一 長型導線下方之複數長型氧化物區。 7·如申請專利範圍第6項所述之半導體裝置，其中該些 長型氧化物區〃之各長型氧化物區具有終止於垂直延伸於該些 長型氧化物區之第一與第二長型側邊氧化物區之相對末端。 8·如申請專利範圍第4項所述之半導體裝置，更包括一 共同導線，沿著該源極/汲極區陣列之至少一側邊，其中各 第一與第二長型導線係連接至該共同導線。 9·如申請專利範圍第8項所述之半導體裝置，其中該共 同導線環繞著該源極/沒極區陣列。 1 0 ·如申請專利範圍第4項所述之半導體裝置，其中該源 極/汲極區陣列包括複數交錯間隔之源極與汲極區，使得各 汲極區係由四個源極區環繞以及各源極區係由四個汲極區環 繞0 其中該氧 11 ·如申請專利範圍第3項所述之半導體裝置 化物區係至少一場氧化物區。 12·如申請專利範圍第4項所述之半導體裝置，更包括 、—二電層、’形成於該半導體基極與與網狀式閘電極； 稷數長型汲極電極，位於該介電層上 於該源極/汲極區陣列上方；以及 义ο卞仃且針罝 複數長型源極電極，位於該介電層上，彼此平行且钭置 於該源極/汲極區陣列上方； 十仃且斜置
13517pif.ptd 第22頁 1229936 六、申請專利範圍 '' - '一" 其中該源極電極係透過該介電層電性連接至該源極/沒 極區陣列内之源極區，以及其中該汲極電極係透過該介電層 電性連接至該源極/汲極區陣列内之汲極區；以及該源極電 極與該没極電極係交錯排列於該介電層上。 括 13.如申請專利範圍第12項所述之半導體裝置，更包 一共同源極電極，連接至該些源極電極；以及 一共同及極電極，連接至該些沒極電極。 上 14·如申請專利範圍第4項所述之半導體裝置，更包括： 一第一介電層，形成於該半導體基極與該網狀式閘電極 複數長型第一電極，位於該第一介電層上，彼此平行且 斜置於該源極/;及極區陣列上方； 一第二介電層，形成於該第一介電層與該些第一電極 上；以及 複數長型第一電極，位於該第二介電層上，彼此平行且 斜置於該源極/沒極區陣列上方； 其中該些第一電極係透過該第一介電層而電性連接至該 源極/汲極區陣列之源極區或汲極區，以及該些第二電極係 透過該第一與第二介電層而電性連接至該源極/汲極區陣列 之另一源極區或沒極區。 15·如申凊專利範圍第丨4項所述之半導體裝置，其中該 些第一電極與該些第二電極係交錯排列於該基極上。 1 6 ·如申請專利範圍第1 4項所述之半導體裝置，其中該
第23頁 13517pif.ptd 1229936 六、申請專利範圍 些第一電極與該些第二電極係彼此垂直排列於該基極上。 17·如申請專利範圍第14項所述之半導體裝置，更包 括： 一共同第一電極，連接至該些第一電極；以及 一共同第二電極，連接至該些第二電極。 18·如申請專利範圍第4項所述之半導體裝置，更包括： 一第一介電層，形成於該半導體基極與該網狀式閘電極 上； 、一第一網狀式電極，位於該第一介電層上，該第一網狀 式電極包括彼此平行且斜置於該源極/汲極區陣列上方之複 數第三長型導線，以及彼此平行且斜置於該源極/汲極區陣 列上方之複數第四長型導線；其中該些第三長型導線係交又 於該些第四長型導線； μ 一第二介電層，形成於該第一介電層與該第一網狀 極上；以及 -第二網狀式電極’位於該第二介電層上，該第二網狀 式電極包括：包括彼此平行且斜置於該源極/汲極區陣列上 方，，數第五長型導線’以及彼此平行且斜置於該源極/没 極區陣列上方之複數第六長型導線；其中該些第 係交叉於該些第六長型導線； i导線 上其中該第一網狀式電極係透過該第一介電層而電·性 至該源極/汲極區陣列之源極區或汲極區之一，以 網狀式電極係透過該第一與第二介電層而電性連接至s^二 /汲極區陣列之源極區或汲極區之另一。 / 和
13517pif.ptd 第24頁 1229936 六、申請專利範圍 19· 一種半導體裝置，包括 一基極，· 一網狀式閘電極，位於該基極之一表面上，該 極具有對準於該基極之源極/汲極區之複數開口以甲 義一閘極交又區陣列於該基極之該表面上盥疋 源極/汲極區陣列； ”義Μ基極之一 之間了閘極介電層，介於該網狀式閘電極與該基極之該表面 交又乳區位於該基極内之該網狀式閘電極之該 下方，其中該氧化物區之厚度係大於該閘極介電層之 上；第"電層，形成於該半導體基極與該網狀式閘電極 钭署ΪΪ長型第一電極，位於該第-介電層上，彼此平行且 斜置於該源極/汲極區陣列上方； 丁彳丁且 • y第二介電層，形成於該第一介電層與該些第一電極 上，以及 斜置ΞίΐΞ第二電極’位於該第二介電層上’彼此平行且 斜置於忒源極/ 及極區陣列上方； 其中該些第一電極係透過該第一介電層而電性連 源極/、汲極區陣列之源極區或汲極區之一，以及該些第二電/ 透過該第一與第二介電層而電性連接至該源極/汲 陣列之源極區或汲極區之另一。 2 〇 ·如申請專利範圍第1 9項所述之半導體裝置，其中該 13517pif.ptd 第25頁 1229936 六、申請專利範圍 ---- 氧化物區包括位於該閘極交叉區陣列下方之一氧化物區陣 列。 21·如申請專利範圍第19項所述之半導體裝置，其中該 氧化物區包括彼此平行之複數長型氧化物區。 22·如申請專利範圍第21項所述之半導體裝置，其中各 長型氧化物區〃具有終止於垂直於該些長型氧化物區之第一與 第二長型侧邊氧化物區之相對末端。 23·如申請專利範圍第19項所述之半導體裝置，其中該 些第一電極與該些第二電極係交錯排列於該基極上。 24·如申請專利範圍第19項所述之半導體裝置，其中該 些第一電極與該些第二電極係彼此垂直排列於該基極上。 25·如申請專利範圍第19項所述之半導體裝置，更包 括·共同第一電極，連接至該些第一電極；以及一共同第 二電極，連接至該些第二電極。 /、 ^ 26·如申請專利範圍第19項所述之半導體裝置，其中談 氧化物區係一場氧化物區。 人 27· —種半導體裝置，包括： 一基極； 一網狀式閘電極， 電極具有對準於該基極 一閘極介電層，介 之間；
位於該基極之一表面上，該網狀式間 之源極/汲極區之複數開口； 於該網狀式閘電極與該基極之·該表面 方 至少一氧化物區 其中該氧化物區 ，位於該基極内之該網狀式閘電極之下 之厚度係大於該閘極介電層之厚度·，
1229936 六、申請專利範圍 「介電層，形成於該半導體基極與該網狀式閘電極上 複數長型汲極電極，位於該介電層上，彼此平行且斜置 於5亥源極/>及極區陣列上方；以及 複數長型源極電極，位於該介電層上，彼此平行且斜置 於該源極/沒極區陣列上方； 其中該些源極電極與該些汲極電極係交錯式排列於該介 電層上。 ^ 28·如申請專利範圍第27項所述之半導體裝置，其中該 氧化物區包括位於該網狀式閘電極之閘極交叉區陣列下方之 一氧化物區陣列。 | 29·如申請專利範圍第27項所述之半導體裝置，其中該 氧化物區包括彼此縱長平行及位於該網狀式閘電極之長塑導 線下方之複數長型氧化物區。 30·如申請專利範圍第29項所述之半導體裝置，其中各 長型氧化物區具有終止於垂直於該些長型氧化物區之第一與 第二長型側邊氧化物區之相對末端。 31 ·如申請專利範圍第27項所述之半導體裝置，其中各 長型汲極電極之一端終止於一第一L型共同導線，以及各長 型源極電極之一端終止於一第二L型共同導線。 32.如申請專利範圍第27項所述之半導體裝置，其中該 些長型沒極電極與該些長型源極電極係位於同一平面上。 33·如申請專利範圍第27項所述之半導體裝置，其中該 氧化物區係一場氧化物區。
13517pif.ptd 34· —種半導體裝置，包括： 第27頁 1229936 六、申請專利範圍 一基極 第一網狀式電極，位於該基極之一表面上； 面之間 第一介電層，介於該第一網狀式電極與該基極之該表 一第二介電層，形成於該第一網狀式電極之上； 第一酶狀式電極，位於該第二介電層之上； 一第三介電層，形成於該第二網狀式電極之上；以及 一第二網狀式電極，位於該第三介電層之上。 35·如申請專利範圍第34項所述之半導體裝置，其中該 第一網狀式電極係閘電極，而該第一介電層是閘極介電層。 36·如申請專利範圍第35項所述之半導體裝置，其中該 第一網狀式電極包括對齊於該基極上之複數開口，以及定/義 出一閘極交叉區陣列於該基極上與定義出一源極/ 列於該基極上。 r匕平 37·如申請專利範圍第36項所述之半導體裝置，更包括 至少一氧化物區，位於該基極内之該第一網狀式電極下，其 中該氧化物區之厚度係大於該第一介電層之厚度。 、 ^ 38·如申請專利範圍第37項所述之半導體裝置，其中該 氧化物區是一場氧化物區。 39·如申請專利範圍第36項所述之半導體裝置，其中該 第二網狀式電極連接至該源極/汲極區之一，以及該索三網 狀式電極連接至該源極/汲極區之另一。
13517pif.ptd
TW93110322A 2003-04-18 2004-04-14 MOS transistor having a mesh-type gate electrode TWI229936B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2003-0024780A KR100493059B1 (ko) 2003-04-18 2003-04-18 게이트 캐패시턴스를 감소시킬 수 있는 트랜지스터
US10/797,604 US7078775B2 (en) 2003-04-18 2004-03-11 MOS transistor having a mesh-type gate electrode

Publications (2)

Publication Number Publication Date
TW200425475A TW200425475A (en) 2004-11-16
TWI229936B true TWI229936B (en) 2005-03-21

Family

ID=36083235

Family Applications (1)

Application Number Title Priority Date Filing Date
TW93110322A TWI229936B (en) 2003-04-18 2004-04-14 MOS transistor having a mesh-type gate electrode

Country Status (4)

Country Link
EP (1) EP1471581A3 (zh)
JP (1) JP2004320040A (zh)
CN (1) CN100505306C (zh)
TW (1) TWI229936B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324819B1 (en) 2014-11-26 2016-04-26 Delta Electronics, Inc. Semiconductor device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355225B2 (en) * 2005-10-26 2008-04-08 Motorola, Inc. Semiconductor device and method for providing a reduced surface area electrode
US7701065B2 (en) * 2007-10-26 2010-04-20 Infineon Technologies Ag Device including a semiconductor chip having a plurality of electrodes
JP2011159755A (ja) 2010-01-29 2011-08-18 Sanyo Electric Co Ltd 半導体装置
DE102010001788A1 (de) * 2010-02-10 2011-08-11 Forschungsverbund Berlin e.V., 12489 Skalierbarer Aufbau für laterale Halbleiterbauelemente mit hoher Stromtragfähigkeit
CN102623496B (zh) * 2011-01-27 2014-11-05 无锡华润上华半导体有限公司 矩阵型mos场效应晶体管
KR101859253B1 (ko) 2011-11-09 2018-05-18 스카이워크스 솔루션즈, 인코포레이티드 전계 효과 트랜지스터 구조 및 관련된 무선-주파수 스위치
JP2015008280A (ja) 2013-05-30 2015-01-15 日亜化学工業株式会社 電界効果トランジスタ
JP6217158B2 (ja) 2013-06-14 2017-10-25 日亜化学工業株式会社 電界効果トランジスタ
EP3062349B1 (en) 2015-02-25 2019-10-09 Nxp B.V. Semiconductor device comprising a switch
EP3352224B1 (en) * 2017-01-24 2020-03-11 Nxp B.V. Semiconductor device comprising a switch
KR101993596B1 (ko) * 2017-10-31 2019-06-27 한국원자력연구원 원자력 발전 제어 계측용 반도체 스위칭 소자
CN111599862A (zh) * 2020-05-21 2020-08-28 Oppo广东移动通信有限公司 晶体管以及集成电路
CN112366145A (zh) * 2020-10-26 2021-02-12 上海华力集成电路制造有限公司 一种用于ac校准的测试结构和测试方法
CN116344530A (zh) * 2021-12-24 2023-06-27 长鑫存储技术有限公司 晶体管单元及其阵列、集成电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3355817B2 (ja) * 1994-10-20 2002-12-09 株式会社デンソー 半導体装置
JPH11261056A (ja) * 1998-03-12 1999-09-24 Toshiba Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324819B1 (en) 2014-11-26 2016-04-26 Delta Electronics, Inc. Semiconductor device

Also Published As

Publication number Publication date
CN100505306C (zh) 2009-06-24
TW200425475A (en) 2004-11-16
EP1471581A2 (en) 2004-10-27
JP2004320040A (ja) 2004-11-11
EP1471581A3 (en) 2005-07-13
CN1571164A (zh) 2005-01-26

Similar Documents

Publication Publication Date Title
TWI229936B (en) MOS transistor having a mesh-type gate electrode
US7078775B2 (en) MOS transistor having a mesh-type gate electrode
JP6096109B2 (ja) アイランドトポロジを用いる高密度窒化ガリウム装置
JP6131114B2 (ja) 半導体装置及びその製造方法
US7821013B2 (en) Silicon carbide semiconductor device
CN106415837A (zh) 半导体装置
TW201230344A (en) Device
JP3057757B2 (ja) トランジスタ
CN106558605A (zh) 半导体器件及其制造方法
TW200522349A (en) Vertical gate semiconductor device and method for fabricating the same
TW201232711A (en) Capacitor of nonvolatile memory device
JPS61148881A (ja) 集積電力ｍｏｓブリツジ回路
TW523928B (en) Semiconductor device
JP2003008009A (ja) 半導体装置
JP4966351B2 (ja) 半導体装置
US11664448B2 (en) Semiconductor device
JPH0955506A (ja) 低いオン抵抗を有する縦型ｉｇｆｅｔ構造および方法
JPS58171861A (ja) 半導体装置
CN116844964A (zh) 一种屏蔽栅沟槽mos结构及其制备方法
JP2009135354A (ja) 半導体装置の製造方法および半導体装置
JP2004207706A (ja) 半導体装置および半導体装置の製造方法
JPS60229364A (ja) 半導体装置
JP2004228553A (ja) 絶縁ゲート型半導体素子及びその製造方法
JP5061443B2 (ja) 横型絶縁ゲートバイポーラトランジスタ
JP2004335778A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees