CN102171813B - 具有独立源漏设计的三栅静态随机存取存储器及由其制成的器件 - Google Patents

具有独立源漏设计的三栅静态随机存取存储器及由其制成的器件 Download PDF

Info

Publication number
CN102171813B
CN102171813B CN200980139208.9A CN200980139208A CN102171813B CN 102171813 B CN102171813 B CN 102171813B CN 200980139208 A CN200980139208 A CN 200980139208A CN 102171813 B CN102171813 B CN 102171813B
Authority
CN
China
Prior art keywords
drop
passage region
down area
region
type diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980139208.9A
Other languages
English (en)
Other versions
CN102171813A (zh
Inventor
R·皮拉雷西蒂
W·拉奇马迪
B·多伊尔
R·S·仇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN102171813A publication Critical patent/CN102171813A/zh
Application granted granted Critical
Publication of CN102171813B publication Critical patent/CN102171813B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种静态随机存取存储器电路包括：至少一个存取器件，其包括通路区域的源和漏部分；至少一个上拉器件；以及至少一个下拉器件，其包括下拉区域的源和漏部分。静态随机存取存储器电路被配置为下拉区域的外部电阻率(Rext)低于通路区域的Rext。获得静态随机存取存储器电路的工艺包括源和漏外延。

Description

具有独立源漏设计的三栅静态随机存取存储器及由其制成的器件
技术领域
所公开的实施例涉及半导体存储器器件以及制造它们的工艺。
背景技术
随着集成电路半导体技术继续缩放到更小的几何尺寸，在最小的几何尺寸下的本征阈值电压(Vt)的变化影响质量。例如，在互补金属氧化物半导体(CMOS)静态随机存取存储器(SRAM)单元中的静态噪声容限(SNM)可能被本征Vt变化不利地影响。由日益更小的晶体管几何尺寸导致的SNM的该减小可能导致困难。当Vcc缩放到更低的电压时，SNM将进一步减小。
Vt变化给电源电压、晶体管尺寸、以及因此最小六晶体管(6T)CMOSSRAM单元尺寸的缩放造成了障碍。由于管芯尺寸和成本约束，对于常规的6TSRAM主导的高性能CMOS器件(例如专用集成电路(ASIC)以及微处理器)，这些阻碍限制了总的晶体管产率。
附图说明
为了理解获得实施例的方式，上面简要描述的各种实施例的更具体的说明将参照附图给出。这些附图描绘的实施例不必是按照比例绘制的也不应被认为是对范围的限制。将通过使用附图以附加的特征和细节来说明和解释一些实施例，附图中：
图1是根据一个实施例的具有三栅晶体管的六晶体管CMOS SRAM电路图的图示；
图2是根据一个示例实施例的6T CMOS SRAM单元布局的俯视图；
图2a是根据一个示例实施例的、在初步处理期间图2所示的SRAM单元布局的截面正视图；
图2b是根据一个实施例的、在进一步的处理后图2a所示的SRAM单元布局的截面正视图；
图2c是根据一个实施例的、在进一步的处理后图2b所示的SRAM单元布局的截面正视图；
图2d是根据一个示例实施例的、在进一步的处理后图2c所示的SRAM单元布局的截面正视图；
图2e是根据一个实施例的、在进一步的处理后图2d所示的SRAM单元布局的俯视图；
图2f是根据一个实施例的、在进一步的处理后图3所示的SRAM单元布局的俯视图；
图2g是根据一个示例实施例的、在进一步的处理后图4所示的SRAM单元布局的截面正视图；
图3是根据一个实施例的、在进一步的处理后图2e所示的SRAM单元布局的截面正视图；
图4是根据一个实施例的、在处理期间图2f所示的SRAM单元布局的截面正视图；
图5是根据一个示例实施例的SRAM单元布局的俯视图；
图6是根据一个示例实施例的SRAM单元布局的截面正视图；
图6a是从图6中所示的部分6a所取的详细部分；
图7是根据一个示例实施例的SRAM单元布局的截面正视图；
图8a是根据一个示例实施例的在处理期间的SRAM单元布局的截面正视图；
图8b是根据一个实施例的、在进一步的处理后图8a所示的SRAM单元布局的截面正视图；
图9是根据一个示例实施例的工艺流程图；以及
图10是根据一个实施例的电子系统的示意图。
具体实施方式
现在将参考附图，其中相同的结构可以设有相同的后缀参考标记。为了更清楚地示出各实施例的结构，这里包括的附图是集成电路结构的图解。因此，所制造的结构的实际外观，例如在显微照片中，可能表现得不同，然而仍然合并了所示实施例的要求保护的结构。而且，附图可能仅示出对于理解所示的实施例而言必要的结构。可能没有包括在本领域中已知的附加结构以保持附图的清晰。虽然在同一句子中可能提及处理器芯片和存储器芯片，但是不应解释为它们是等同的结构。
在整个本公开中提及的“一个实施例”或“实施例”意味着结合该实施例描述的特定的特征、结构或特性包含在本发明的至少一个实施例中。在整个本公开中各个位置出现的短语“在一个实施例中”或“在实施例中”不一定全部指代相同的实施例。而且，特定的特征、结构或特性可以以任何合适的方式组合在一个或多个实施例中。
例如“上”和“下”的术语可以通过参考X-Z坐标来理解，并且例如“相邻”的术语可以参考示出的X-Y坐标来理解。
图1是根据实施例的具有三栅晶体管的6T CMOS SRAM电路图100的图示。该SRAM单元示出了根据实施例的使用三栅晶体管的6T CMOS SRAM单元电路图。该SRAM单元包括两个N型存取器件102，两个N型下拉(pull-down)器件104和两个P型上拉(pull-up)器件106。该存取器件也可以称作通路器件，因为它们是字线晶体管以允许位线数据或操作进入该下拉和上拉器件。在一个实施例中，每个N型存取器件102包括具有独立源和漏(S/D)部分的单鳍三栅晶体管。在一个实施例中，每个P型上拉器件106是单鳍三栅晶体管。以及在一个实施例中，每个N型下拉器件104是具有独立S/D部分的单鳍三栅晶体管。使用独立的S/D部分允许电路设计者获得用于SRAM单元的更高单元比(cell ratio)。在该存取和下拉器件中的该独立的S/D部分可以递送更多的电流，因此增加了单元比而不增加单元布局尺寸。
图2是根据一个示例实施例的6T CMOS SRAM单元布局的俯视图。在一个实施例中，该单元布局是不对称的，其中存取器件242被配置为彼此处于对角线上，如由X-Y坐标所示，下拉器件244和上拉器件246也是如此。每个存取器件的栅极位于半导电衬底210之上的区域242(两次出现)中。利用这里所提到的进一步处理，每个存取器件242将包括独立S/D部分。每个下拉器件244的栅极位于半导电衬底210之上的区域244(两次出现)中。利用这里所提到的进一步处理，每个下拉器件244将包括独立S/D部分。每个上拉器件246的栅极位于半导电衬底210之上的区域246中。
关于存取器件242，区域242由布置在N型扩散区222上的多晶硅膜212表示。关于下拉器件244，区域244由位于其中它们布置在N型扩散区222上的位置处的多晶硅膜224表示。以及关于上拉器件246，区域246由位于其中它们布置在P型扩散区226上的位置处的多晶硅膜224表示。
单元布局的完成可以用金属层来执行，所述金属层可以提供如图1所示的电源(Vcc)和地(Vss)连接。金属层也可以将SRAM单元中的一个三栅晶体管的栅/源/漏极连接到SRAM单元中的另一个三栅晶体管的栅/源/漏极。其他金属层可以将第一SRAM单元实施例连接到第二SRAM单元实施例。
如本文所述，N型三栅器件作为可以具有独立S/D部分的下拉器件244以及N型三栅器件作为也可以具有独立S/D部分的存取器件242的使用允许三栅SRAM单元被设计为在与平面SRAM单元相同的布局面积内具有更高的单元比。
图2a是根据一个示例实施例的在初步处理期间图2所示的SRAM单元布局的截面正视图。SRAM单元201被示为具有半导电衬底210。两个N型前驱(precursor)扩散区221被示为在半导电衬底201中，P型前驱扩散区225也如此。通过沉积和图案化掩模214以准备形成将支撑三栅结构的半导电鳍来继续进行处理。
图2b是根据一个实施例的在进一步的处理后图2a所示的SRAM单元布局的截面正视图。示出了在蚀刻超过掩模214(图2a)来形成凹陷216以留下在Z维度延伸的鳍形扩散区之后的SRAM单元202。如所示，两个鳍形N型扩散区222已经由图2a中所示的两个N型前驱扩散区221形成。类似地，鳍形P型扩散区226已经由P型前驱扩散区225形成。
图2c是根据一个实施例的在进一步的处理后图2b所示的SRAM单元布局的截面正视图。示出了在形成浅沟槽隔离(STI)结构218后的SRAM单元203。在一个实施例中，电介质材料被毡毯状沉积、抛光以及回蚀以获得露出鳍形扩散区222和226的STI结构218。在一个实施例中，电介质材料为硅石(SiO2)。
图2d是根据一个示例实施例的在进一步的处理后图2c所示的SRAM单元布局的截面正视图。沿着图2中看到的截面线2d取截面。处理SRAM单元204以便通过沉积多晶硅膜并且将其图案化为多晶硅膜212来形成晶体管，其中多晶硅膜212布置在三栅配置中的存取(也称作通路栅)区域242处的N型扩散区222上。栅电介质层209和金属栅电极211布置在多晶硅膜212之下并且该三个结构一起被图案化。在一个实施例中，栅电介质层209为高k材料，例如二氧化铪HfO2。在一个实施例中，栅电介质层209为高k材料，例如氧化锆(ZrO2)。在一个实施例中，栅电介质层209为高k材料，例如氧化铝(Al2O3)。在一个实施例中，栅电介质层209为高k材料，例如二氧化硅(SiO2)。金属栅电极211为例如氮化钛(TiN)的材料。在一个实施例中，金属栅电极211为例如氮化钽(TaN)的材料。在一个实施例中，金属栅电极211为例如铝(Al)的材料。根据具体的有用应用，也可以使用其他金属。
通过图案化布置在下拉区域244处的N型扩散区222上的多晶硅膜224来进一步处理晶体管的形成。在三栅配置中，多晶硅膜224也布置在上拉区域246处的P型扩散区226上。栅电介质层219和金属栅电极221布置在多晶硅膜224之下。
图2e是根据一个实施例的在进一步的处理后的图2d所示的SRAM单元布局的俯视图。SRAM单元205被示为具有在处理期间保护上拉区域246和存取区域242的第一阻挡掩模228。第一阻挡掩模228被仅仅以覆盖轮廓示出以说明其主要保护上拉区域246和存取区域242，但是留下露出的用于下拉区域244的S/D部分以获得独立的S/D部分。
图3是根据一个实施例的在处理期间的图2e所示的SRAM单元布局的截面正视图。沿着图2e中所示的截面线3取该截面正视图。第一阻挡掩模228被显示为保护鳍形P型扩散区226以及支撑存取区域242(图2e)的鳍形N型扩散区222。
在一个处理实施例中，第一外延膜230生长在通过阻挡掩模228露出的并且是下拉区域244的一部分的鳍形N型扩散区222上。在一个实施例中，首先生长第一外延膜230，之后植入232掺杂剂以关于S/D块体(bulk)和S/D掺杂来增强S/D结构。在一个实施例中，第一外延膜230是通过硅烷工艺沉积的硅。在一个实施例中，使用关于S/D块体和S/D掺杂二者获得独立S/D结构的原位掺杂来生长第一外延膜230。在一个实施例中，第一外延膜230既不是通过植入232也不是通过原位掺杂来生长的。
图2f是根据一个实施例的在进一步的处理后的图3所示的SRAM单元布局的俯视图。SRAM单元206被示为具有在处理期间保护上拉区域246和下拉区域242的第二阻挡掩模234。第二阻挡掩模234被仅仅以覆盖轮廓示出以说明其主要保护上拉区域246和下拉区域244，但是留下露出的用于存取区域242的S/D部分以便于获得独立的S/D部分。
图4是根据一个实施例的在处理期间的图2f所示的SRAM单元布局的截面正视图。沿着图2f中示出的截面线4取该截面正视图。第二阻挡掩模234被示为保护鳍形P型扩散区226以及作为下拉区域242(图2f)的一部分的鳍形N型扩散区222。
在一个处理实施例中，第二外延膜236生长在通过第二阻挡掩模234露出并且作为存取区域242的一部分的鳍形N型扩散区222上。在一个实施例中，首先生长第二外延膜236，之后植入238掺杂剂来关于S/D块体和S/D掺杂二者增强S/D结构。在一个实施例中，使用获得关于S/D块体和S/D掺杂二者的独立S/D结构的原位掺杂来生长第二外延膜236。在一个实施例中，仅第二外延膜236既不是通过植入232也不是通过原位掺杂来生长的。
第一外延膜230也可以被称作外延下拉S/D膜230。类似地，第二外延膜236也可以被称作外延存取S/D膜236.
现在可以理解，下拉区域的S/D部分优于SRAM中S/D部分存取区域的增强可以通过例如仅在下拉区域的S/D部分处至少发生一次外延来实现。结果，定义为下拉的总电导率与存取的总电导率的比率的贝塔(beta)比通过获得比存取外部电阻率更低的下拉外部电阻率(Rext)而得到改善。
图2g是根据一个示例实施例的在进一步的处理后的图4所示的SRAM单元布局的截面正视图。已经通过剥离第二阻挡掩模234对SRAM单元207进行了进一步的处理。第一外延膜230布置在作为下拉区域244一部分的N型扩散区222的上方和上面。第二外延膜236暴露在作为存取区域242的一部分的N型扩散区222的上方和上面。
在一个实施例中，在第一外延膜230和第二外延膜236之间的掺杂是有差别的。掺杂差别化有利于改变SRAM单元的行为。在一个实施例中，进行外延膜的掺杂以使得包含在下拉244区域中的晶体管具有比包含在存取区域242中的晶体管低的Rext。在一个工艺实施例中，支撑下拉区域244的外延膜体积大小不同于支撑存取区域242的外延膜大小，以至于下拉区域244的Rext比存取区域242的Rext低。在一个工艺实施例中，在下拉区域244中的S/D部分的掺杂不同于在存取区域242中的S/D部分的掺杂，以至于下拉区域244的Rext比存取区域242的Rext低。
在一个实施例中，作为下拉区域242一部分的鳍形N型扩散区222的掺杂通过首先使用N型掺杂剂在从1×1019cm-3到5×1019cm-3的范围植入N型扩散区222来实现。在处理期间，外延部分(例如第一外延膜230和第二外延膜236)在从1×1020cm-3到1×1022cm-3的范围内掺杂，并且在外延膜中获得掺杂差异以允许下拉的Rext比存取的Rext低。
在一个实施例中，鳍形N型扩散区222植入有在从1×1019cm-3到5×1019cm-3的范围内的N型掺杂剂，第一外延膜230的掺杂在从1×1020cm-3到5×1020cm-3的范围内，并且第二外延膜236的掺杂在从1×1021cm-3到1×1022cm-3的范围内。
现在可以理解，可以进行体积大小和掺杂差异的组合以便于有益的配置获得比存取Rext低的下拉Rext。在一个实施例中，体积大小是不同的以获得该有益的配置。在一个实施例中，在存取S/D外延和下拉S/D外延之间体积大小基本上是相等的，但是掺杂是不同的以获得该有益的配置。在一个实施例中，在存取S/D外延236和下拉S/D外延230之间体积大小和掺杂都是不同的以获得该有益的配置。
在一个实施例中，差异可以通过对存取S/D外延236和下拉S/D外延230的至少一个使用原位掺杂来实现。在一个示例实施例中，在外延生长后植入存取S/D外延236，但是在外延生长期间原位掺杂下拉S/D外延230。在一个示例实施例中，在外延生长后植入下拉S/D外延230，但是在外延生长期间原位掺杂存取S/D外延236。
现在应当理解的是SRAM单元可以根据本公开中所提及的技术来构造，其中下拉和存取器件的至少一个包括非平面配置。典型地，根据若干实施例，所有的扩散区都可以是鳍形的，但是并不是全都需要是鳍形的。
图5是根据一个实施例的图2g中所示的SRAM单元布局的俯视图。SRAM单元207被示为具有独立的S/D部分230和236。能够看到显示了一个外延生长的实施例。
图6是根据一个示例实施例的SRAM单元布局的截面正视图。SRAM单元600类似于在图2g中所示的SRAM单元207，除了处理条件导致外延膜630和636的形状独特之外。当在该截面观察时，外延膜630和636呈现类金刚石轮廓。其他所示结构包括半导电衬底610，STI结构618，鳍形N型扩散区622以及P型扩散区626。
图6a是从图6中所示的部分6a所取的详细部分。在一个实施例中，外延膜的量化(quantification)可以被定义为在外延膜体积除以在STI上方延伸的鳍片体积623之间的比。如从图6a具体所看到的，在STI 618上方延伸的鳍片体积623是N型扩散区622的一部分。在STI 618上方延伸的鳍片体积623除以外延体积636的该度量可以被称为外延636的“外延高度”或“高”。
在一个实施例中，外延高度小于一。在一个实施例中，外延高度等于一。在一个实施例中，外延高度在1到4的范围内。在一个实施例中，外延高度约为2。在一个实施例中，外延高度约为3。在一个实施例中，外延高度在3到4的范围内。
图7是根据一个示例实施例的SRAM单元的截面正视图。SRAM单元700类似于SRAM单元207和600，除了处理条件导致外延膜730和736的形状独特之外。当在该截面观察时，外延膜730和736呈现类圆形轮廓。其他结构包括半导电衬底710，STI结构718，鳍形N型扩散区722以及鳍形P型扩散区726。
在外延730和736可以具有基本上圆形的轮廓的情况下，现在可以看出外延膜的外延高度也可以通过比较扩散区体积和外延体积来量化。
图8a是根据一个示例实施例的在处理期间的SRAM单元800的截面正视图。可以沿着图2e中所示的截面线3取该截面正视图。第一阻挡掩模828被显示为保护鳍形P型扩散区826以及与存取区域相邻的鳍形N型扩散区822。
在一个处理中，进行掺杂剂的植入832以进入通过第一阻挡掩模828露出的鳍形N型扩散区822。该植入832关于S/D掺杂增强了S/D部分。形成存取富集区域833，其掺杂不同于由STI 818防护的N型扩散区822的块体。
图8b是根据一个实施例的在进一步的处理后的图8a所示的SRAM单元布局的截面正视图。通过与图2e中所示的截面线3处于相同位置的截面线在截面正视图中观察SRAM单元801。第二阻挡掩膜834被显示为保护鳍形P型扩散区826以及与下拉区域相邻的鳍形N型扩散区822。
在一个处理实施例中，进行掺杂剂的植入838以关于S/D块体和S/D掺杂增强S/D结构。形成下拉富集区域838，其掺杂不同于由STI 818防护的N型扩散区822的块体。
现在可以理解，图8a和8b中所示的S/D部分增强可以在具有或者没有外延的情况下进行。在一个实施例中，掺杂差异遵循着上面对于图2g和5中所示的SRAM布局提及的外延掺杂差异实施例的掺杂差异。
图9是根据一个示例实施例的工艺流程图900。
在910，该工艺包括在SRAM布局中形成鳍形N和P型扩散区。在非限制的示例实施例中，并不是全部的扩散区都是鳍形的，而是至少一个是非平面扩散区。
在920，该工艺包括在鳍形扩散区上形成通路、上拉和下拉区域。在非限制的示例实施例中，并不是全部的扩散区都是鳍形的，而是至少一个是非平面扩散区。
在930，该工艺包括增强通路和下拉区域的至少一个S/D部分。
在932，在930的工艺被修改，其中增强包括在至少一个鳍形扩散区上生长外延膜。在非限制的示例中，仅在通路区域的S/D部分上生长外延以至于下拉区域具有比通路区域低的Rext。
在934，在930的工艺被修改，其中增强包括在鳍形扩散区上生长有差异的外延膜，其中差异是在通路区域和下拉区域的S/D部分上的外延之间以至于下拉区域具有比通路区域低的Rext。
在936，在930的工艺被修改，其中增强包括有差别地掺杂S/D部分，其中差异是在通路区域的S/D部分的掺杂与下拉区域的S/D部分的掺杂之间，以至于下拉区域具有比通路区域低的Rext。
现在可以通过文中提及以及图9中所示的公开内容理解，可以进行工艺932、934和936的组合以至于下拉区域具有比通路区域低的Rext。在940，以总结的形式表示工艺以至于在使得下拉区域具有比通路区域低的Rext的条件下进行增强。在一个实施例中，工艺从910开始并且在940终止，其中包括从工艺932、934和936中一个工艺到所有工艺。
在950所示的方法实施例中，SRAM布局实施例被安装到计算机系统内。
图10是根据实施例的计算机系统的示意图。
如所示的计算机系统1000(也称为电子系统1000)可以具体化为根据本公开中提及的几个公开实施例以及它们的等效物的任何一个的6T SRAM单元，该单元具有独立的S/D存取和下拉部分以至于下拉区域具有比通路区域低的Rext。在一个实施例中，电子系统1000是计算机系统，其包括电耦合电子系统1000的各个部件的系统总线1020。根据各个实施例，该系统总线1020为单个总线或总线的任何组合。该电子系统1000包括电压源1030，其向集成电路1010供电。在某些实施例中，电压源1030通过系统总线1020向集成电路1010提供电流。
根据实施例，集成电路1010电耦合到系统总线1020并且包括任何电路或电路的组合。在一个实施例中，集成电路1010包括处理器1012，其可以是任何类型。如这里所使用的，处理器1012可以意指任何类型的电路，例如但不限于，微处理器，微控制器，图形处理器，数字信号处理器，或其他处理器。在一个实施例中，SRAM实施例在处理器的存储器高速缓存中被找到。可以包括在集成电路1010中的其他类型的电路是常规电路或专用集成电路(ASIC)，例如用于在无线设备中使用的通信电路1014，所述无线设备如蜂窝电话，寻呼机，便携式计算机，双向无线电设备以及类似的电子系统。在一个实施例中，处理器1010包括管芯上存储器1016，例如静态随机存取存储器(SRAM)并且该SRAM可以包括具有独立的存取和下拉区域的S/D部分的6T SRAM单元。在一个实施例中，处理器1010包括嵌入式管芯上存储器1016，例如嵌入式动态随机存取存储器(eDRAM)。
在一个实施例，电子系统1000也包括外部存储器1040，其又可以包括一个或多个适于特定应用的存储器元件，例如RAM形式的主存储器1042，一个或多个硬盘驱动器1044，和/或一个或多个处理可移除介质1046的驱动器，所述可移除介质1046例如盘、紧致盘(CD)，数字可变盘(DVD)，闪存钥匙，以及其他本领域已知的可移除介质。
在一个实施例中，电子系统1000也包括显示设备1050，音频输出1060。在一个实施例中，电子系统1000包括控制器1070，例如键盘，鼠标，轨迹球，游戏控制器，麦克风，语音识别设备，或将信息输入电子系统1000的任何其他设备。
如这里所示，集成电路1010可以以若干不同的实施例来实现，包括根据几个所公开实施例和它们的等效物的任一个的具有独立的S/D存取和下拉部分的6T SRAM单元、电子系统、计算机系统、制造集成电路的一个或多个方法、以及制造电子组件的一个或多个方法，该电子组件包括根据各个实施例中记载的几个公开实施例以及它们的本领域认知的等效物的任一个的具有独立的S/D存取和下拉部分的6T SRAM单元。元件、材料、几何形状，尺寸以及操作的顺序都可以被改变以适应特定的I/O耦合需要，该需要包括根据几个公开的实施例和它们的等效物的任一个的具有独立的S/D存取和下拉部分的6T SRAM单元的阵列接触计数，阵列接触配置。
提供摘要以符合要求摘要的37C.F.R§1.72(b)，摘要允许读者快速地确定技术公开的特性和要点。应当理解提交摘要不是将其用来解释或限制权利要求的范围或含义。
在前面的具体说明中，为了简化公开的目的，各种特征被一起分组在单个实施例中。该公开方法不应被解释为反映以下意图：本发明所要求保护的实施例要求比在每个权利要求中清楚地表述的更多的特征。相反，如下面的权利要求所反映的，发明的主题在于少于单个所公开实施例的全部特征。因此，下面的权利要求在此并入具体说明中，每个权利要求作为单独的优选实施例代表其本身。
本领域技术人员将容易地理解，可以在不脱离如所附权利要求中表述的本发明的原则和范围的情况下，对为了解释本发明的特性而已经说明和示出的细节、材料以及部件和方法阶段的排列上做出各种其他改变。

Claims (16)

1.一种制造静态随机存取存储器电路的工艺，包括：
在半导电衬底的静态随机存取存储器SRAM布局中形成鳍形N型和P型扩散区；
在该鳍形N型和P型扩散区上形成通路区域、上拉区域和下拉区域；
增强所述通路区域的源和漏S/D部分、增强所述下拉区域的S/D部分或者增强所述通路区域的S/D部分以及增强所述下拉区域的S/D部分这二者，包括如下项之一：
　　在所述通路区域的S/D部分和所述下拉区域的S/D部分之间获得有差别的外延体积量；
　　在所述通路区域的S/D部分和所述下拉区域的S/D部分之间获得有差别的外延掺杂剂量；以及
　　在所述通路区域的S/D部分和所述下拉区域的S/D部分之间获得有差别的外延掺杂剂量和有差别的外延体积量。
2.权利要求1的工艺，其中增强通路区域的S/D部分包括在所述鳍形N型扩散区上生长外延膜。
3.权利要求1的工艺，其中增强通路区域的S/D部分包括在所述鳍形N型扩散区上生长外延膜，接着将N型掺杂剂植入该外延膜内。
4.权利要求1的工艺，其中增强通路区域的S/D部分包括在所述鳍形N型扩散区上生长外延膜，同时原位生长N型掺杂剂到该外延膜内。
5.权利要求1的工艺，其中在使得所述下拉区域的外部电阻率低于所述通路区域的外部电阻率的条件下进行增强。
6.权利要求1的工艺，其中所述SRAM布局是6晶体管（6T）布局，并且其中所述下拉区域布置在所述上拉区域和所述通路区域之间。
7.一种制造静态随机存取存储器电路的工艺，包括：
在半导电衬底的静态随机存取存储器（SRAM）布局中形成N型和P型扩散区；
在该N型和P型扩散区上形成通路区域、上拉区域和下拉区域；以及
在使得所述下拉区域的外部电阻率低于所述通路区域的外部电阻率的条件下增强所述通路区域的源和漏S/D部分、增强所述下拉区域的S/D部分、或增强所述通路区域的S/D部分以及增强所述下拉区域的S/D部分这二者，包括如下项之一：
　　在所述通路区域的S/D部分和所述下拉区域的S/D部分之间获得有差别的外延体积量；
　　在所述通路区域的S/D部分和所述下拉区域的S/D部分之间获得有差别的外延掺杂剂量；以及
　　在所述通路区域的S/D部分和所述下拉区域的S/D部分之间获得有差别的外延掺杂剂量和有差别的外延体积量。
8.权利要求7的工艺，其中该N型扩散区是鳍形N型扩散区，并且其中增强通路区域的S/D部分包括在所述鳍形N型扩散区上生长外延膜。
9.权利要求7的工艺，其中该N型扩散区是鳍形N型扩散区，并且其中增强通路区域的S/D部分包括在所述鳍形N型扩散区上生长外延膜，接着将N型掺杂剂植入该外延膜内。
10.权利要求7的工艺，其中该N型扩散区是鳍形N型扩散区，并且其中增强通路区域的S/D部分包括在所述鳍形N型扩散区上生长外延膜，同时原位生长N型掺杂剂到该外延膜内。
11.一种静态随机存取存储器电路，包括：
至少一个存取器件，其包括通路区域的源和漏S/D部分；
至少一个上拉器件；以及
至少一个下拉器件，其包括下拉区域的S/D部分，其中所述下拉区域的外部电阻率Rext低于所述通路区域的Rext，且其中所述通路区域的S/D部分、所述下拉区域的S/D部分、或二者，包括如下项之一：
　　在所述通路区域的S/D部分和所述下拉区域的S/D部分之间的有差别的外延体积量；
　　在所述通路区域的S/D部分和所述下拉区域的S/D部分之间的有差别的外延掺杂剂量；以及
　　在所述通路区域的S/D部分和所述下拉区域的S/D部分之间的有差别的外延掺杂剂量和有差别的外延体积量。
12.权利要求11的存储器电路，其中所述下拉器件和存取器件的至少一个包括非平面配置。
13.权利要求11的存储器电路，其中所述通路区域的S/D部分和所述下拉区域的S/D部分的至少一个包括外延。
14.权利要求11的存储器电路，其中所述下拉器件和存取器件的至少一个包括非平面配置，以及其中所述通路区域的S/D部分和所述下拉区域的S/D部分的至少一个包括外延。
15.一种计算系统，包括：
微电子管芯，其包括静态随机存取存储器电路，所述静态随机存取存储器电路包括：
　　至少一个存取器件，其包括通路区域的源和漏S/D部分；
　　至少一个上拉器件；和
　　至少一个下拉器件，其包括下拉区域的S/D部分，其中所述下拉区域的外部电阻率Rext低于所述通路区域的Rext，且其中所述通路区域的S/D部分、所述下拉区域的S/D部分、或二者，包括如下项之一：
　　　　在所述通路区域的S/D部分和所述下拉区域的S/D部分之间的有差别的外延体积量；
　　　　在所述通路区域的S/D部分和所述下拉区域的S/D部分之间的有差别的外延掺杂剂量；和
　　　　在所述通路区域的S/D部分和所述下拉区域的S/D部分之间的有差别的外延掺杂剂量和有差别的外延体积量；以及
外部存储器，其耦合到该微电子管芯。
16.权利要求15的计算系统，其中所述计算系统是蜂窝电话、寻呼机、便携式计算机、台式计算机、双向无线电设备之一的一部分。
CN200980139208.9A 2008-12-24 2009-12-09 具有独立源漏设计的三栅静态随机存取存储器及由其制成的器件 Active CN102171813B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US12/317,536 2008-12-24
US12/317,536 US8361871B2 (en) 2008-12-24 2008-12-24 Trigate static random-access memory with independent source and drain engineering, and devices made therefrom
US12/317536 2008-12-24
PCT/US2009/067281 WO2010074973A2 (en) 2008-12-24 2009-12-09 Trigate static random-access memory with indepenent source and drain engineering, and devices made therefrom

Publications (2)

Publication Number Publication Date
CN102171813A CN102171813A (zh) 2011-08-31
CN102171813B true CN102171813B (zh) 2014-10-15

Family

ID=42264785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980139208.9A Active CN102171813B (zh) 2008-12-24 2009-12-09 具有独立源漏设计的三栅静态随机存取存储器及由其制成的器件

Country Status (6)

Country Link
US (2) US8361871B2 (zh)
EP (2) EP3208849B1 (zh)
JP (1) JP5442752B2 (zh)
KR (1) KR101243448B1 (zh)
CN (1) CN102171813B (zh)
WO (1) WO2010074973A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7312120B2 (en) * 2004-09-01 2007-12-25 Micron Technology, Inc. Method for obtaining extreme selectivity of metal nitrides and metal oxides
US8361871B2 (en) 2008-12-24 2013-01-29 Intel Corporation Trigate static random-access memory with independent source and drain engineering, and devices made therefrom
US9484462B2 (en) * 2009-09-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of fin field effect transistor
US8980719B2 (en) * 2010-04-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8946829B2 (en) * 2011-10-14 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Selective fin-shaping process using plasma doping and etching for 3-dimensional transistor applications
US9337258B2 (en) 2013-12-20 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
KR102352153B1 (ko) 2015-03-25 2022-01-17 삼성전자주식회사 집적회로 장치 및 이의 제조 방법
KR102570946B1 (ko) * 2017-06-22 2023-08-28 인텔 코포레이션 Sram 및 레지스터 파일 비트 셀을 위한 균일한 레이아웃

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1890798A (zh) * 2003-10-02 2007-01-03 英特尔公司 用于改善6t cmos sram单元稳定性的方法和装置
CN1926672A (zh) * 2004-02-07 2007-03-07 三星电子株式会社 形成有均匀特征尺寸的有源图案的多栅极晶体管及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI289530B (en) * 2002-05-16 2007-11-11 Sig Technology Ltd Pouring closure for liquid packagings
US7005330B2 (en) * 2003-06-27 2006-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for forming the gate electrode in a multiple-gate transistor
US6921982B2 (en) * 2003-07-21 2005-07-26 International Business Machines Corporation FET channel having a strained lattice structure along multiple surfaces
WO2005036651A1 (ja) * 2003-10-09 2005-04-21 Nec Corporation 半導体装置及びその製造方法
DE10351008B4 (de) * 2003-10-31 2008-07-10 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe sowie ein Halbleiterbauelement
JP5057739B2 (ja) * 2006-10-03 2012-10-24 株式会社東芝 半導体記憶装置
US7821061B2 (en) * 2007-03-29 2010-10-26 Intel Corporation Silicon germanium and germanium multigate and nanowire structures for logic and multilevel memory applications
US8361871B2 (en) 2008-12-24 2013-01-29 Intel Corporation Trigate static random-access memory with independent source and drain engineering, and devices made therefrom

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1890798A (zh) * 2003-10-02 2007-01-03 英特尔公司 用于改善6t cmos sram单元稳定性的方法和装置
CN1926672A (zh) * 2004-02-07 2007-03-07 三星电子株式会社 形成有均匀特征尺寸的有源图案的多栅极晶体管及其制造方法

Also Published As

Publication number Publication date
WO2010074973A2 (en) 2010-07-01
KR20110050721A (ko) 2011-05-16
WO2010074973A3 (en) 2010-10-21
US8361871B2 (en) 2013-01-29
JP5442752B2 (ja) 2014-03-12
CN102171813A (zh) 2011-08-31
EP3208849A1 (en) 2017-08-23
EP2368267A2 (en) 2011-09-28
JP2012509601A (ja) 2012-04-19
US8674448B2 (en) 2014-03-18
EP3208849B1 (en) 2021-05-19
KR101243448B1 (ko) 2013-03-13
EP2368267B1 (en) 2018-08-22
EP2368267A4 (en) 2014-06-18
US20100155848A1 (en) 2010-06-24
US20120292709A1 (en) 2012-11-22

Similar Documents

Publication Publication Date Title
CN102171813B (zh) 具有独立源漏设计的三栅静态随机存取存储器及由其制成的器件
US9299811B2 (en) Methods of fabricating semiconductor devices
US10020231B2 (en) Semiconductor device and method for fabricating the same
CN106057869B (zh) 半导体器件及其制造方法
US7149109B2 (en) Single transistor vertical memory gain cell
US9536881B2 (en) Semiconductor devices having fin shaped channels
US10347634B2 (en) Apparatuses including buried digit lines
US20150035061A1 (en) Semiconductor Device and Method for Fabricating the Same
US20110062523A1 (en) Semiconductor memory device and production method thereof
US8901673B2 (en) Semiconductor device having ring-shaped gate electrode, design apparatus, and program
JP2008166786A (ja) 集積回路および集積回路の形成方法
KR20090007393A (ko) 나노핀 터널링 트랜지스터
CN103579242B (zh) 具有埋藏鞍形鳍式场效晶体管的sram集成电路及其制造方法
US10050044B2 (en) Static random-access memory device
US8289754B2 (en) SRAM cells, memory circuits, systems, and fabrication methods thereof
JP4911976B2 (ja) ノード・キャパシタンスを増加した半導体メモリ・デバイス
TWI453868B (zh) 記憶體陣列、半導體結構與電子系統，以及形成記憶體陣列、半導體結構與電子系統之方法
KR20120048903A (ko) 반도체 소자 및 그의 제조 방법
US20240079048A1 (en) Memory array circuit
JP2005268245A (ja) 半導体装置の製造方法
JP2004200407A (ja) 半導体集積回路及び製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant