JPS60153117A - 不純物の拡散方法 - Google Patents

不純物の拡散方法

Info

Publication number
JPS60153117A
JPS60153117A JP908884A JP908884A JPS60153117A JP S60153117 A JPS60153117 A JP S60153117A JP 908884 A JP908884 A JP 908884A JP 908884 A JP908884 A JP 908884A JP S60153117 A JPS60153117 A JP S60153117A
Authority
JP
Japan
Prior art keywords
region
diffusion
area
impurity
impurity concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP908884A
Other languages
English (en)
Inventor
Tetsuo Toyooka
豊岡 哲夫
Takeshi Takanori
高乗 健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP908884A priority Critical patent/JPS60153117A/ja
Publication of JPS60153117A publication Critical patent/JPS60153117A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、1度の不純物拡散処理で、半導体基板内へ不
純物濃度が異なる複数の拡散領域を形成する不純物拡散
方法に関する。
従来例の構成とその問題点 従来、単一の半導体基板の中に高不純物濃度の領域と低
不純物濃度の領域とを選択的に形成する場合、写真食刻
法による拡散用窓開は工程と不純物拡散工程とからなる
拡散処理を繰り返して、不純物濃度の異なる領域を形成
していた。
ところで、この方法では拡散用窓開は工程と不純物拡散
工程とからなる拡散処理が繰り返されるため、時間、人
員、材料等が大幅に増加する。このため、半導体装置の
製作費用が大幅に増えるばかりでなく、拡散処理毎のマ
スク合ぜのために合せ精度を考慰しなければならないこ
と、さらに、拡散時間も長くなるため他の拡散領域の拡
散も進む不都合も生じた。
発明の目的 本発明は、上記の不都合をことごと〈排除することがで
きる不純物の拡散方法、すなわち、1回の拡散用窓開は
工程と拡散処理で、高不純物濃度の領域と低不純物濃度
の領域を選択的に形成することができる不純物の拡散方
法を提供するものである。
発明の構成 本発明の不純物の拡散方法は、−導電形の半導体基板上
を覆う不純物拡散用マスクの所定部分に多数の微小開口
により形成された第1の不純物拡散用窓領域と、前記微
小開口よりも大きな開口面積をもつ第2の不純物拡散用
窓領域とを形成したのち、前記第1および第2の不純物
拡散用窓領域から所定導電形の不純物を拡散する方法で
ある。
本発明の不純物拡散方法によれば、同時拡散処理で多数
の微小開口で形成された不純物拡散用窓領域に形成され
る不純物拡散領域の拡散深さおよび不純物濃度が、大き
な開口で形成された不純物拡散用窓領域に形成される不
純物拡散領よりも浅く、しかも低くなり、低不純物濃度
の領域と高不純物濃度の領域とが選択的に同時に形成で
きる。
実施例の説明 本発明の不純物の拡散方法の一実施例を第1図〜第3図
の製造断面図を参照にして説明する。
まず、p形のシリコン基板1を準備し、表面全域に不純
物拡散のマスクとなる酸化シリコン膜2を所定の厚さに
形成する(第1図)。
ついで、周知の写真食刻法により、第2図で示すように
領域Aには、例えば幅が2μm程度の微細なストライブ
状の開口3を多数形成し、一方、領域Bには幅の広い開
口4を形成する(第2図)。
このように開口を形成したのち、これらの開口内に露出
するシリコン基板面上に、たとえば、不純物源としてオ
キシ塩化リン(Poc15 )を用い、この不純物源に
キャリアガスを通す方法によるリンの蒸着を約926℃
の温度条件下で施し、さらに、1200℃酸化性雰囲気
中でリンを拡散させる。この処理によって領域Aの部分
には、不純物濃度が相対的に低く、しかも、拡散深さの
浅いn形拡散領域5が、また、領域Bの部分には不純物
濃度が相対的に高く、しかも、拡散深さの深いn+形拡
散領域6が形成される(第3図)。
ところで、以上の実施例では、微細な開口の形状として
ストライブ状を例示したが、この形状に限られるもので
はなく、たとえば、格子状などであってもよい。捷だ、
n形の不純物拡散の例で示したがp形の不純物拡散にお
いても同様のことがいえる。また、不純物の蒸着も、上
記の例に限られるものではなく、スピンオン法などにか
えてもよい。なお、微細な開口の面積をかえることによ
り拡散領域の不純物濃度を変えることもできる。
次に、本発明の方法を利用して形成した半導体素子の実
施例を第4図〜第6図の構造断面図を参照にして説明す
る。
第4図は、本発明を用いた高耐圧の接合容量(あるいは
ダイオード)の実施例である。p形シリコン基板7の上
にn形シリコンエピタキシャル層を成長させ、こののち
、n形シリコンエピタキシャル層を貫通し、p形シリコ
ン基板7まで達する深さのp形分離層8を形成して、n
形シリコンエピタキシャル層を島領域9と10に分離す
る。島領域9の中にnpn形トランジスタのベース領域
11を形成すると同時に、島領域10の中にp形拡散領
域12を形成する。つぎに、ベース領域11の中にエミ
ッタ領域13を形成すると同時に、島領域10のp形拡
散領域12の中に多数の微小開口で形成された不純物拡
散用窓を通して不純物を拡散することによりn形拡散領
域14を形成する。
この処理で、n形拡散領域14の不純物濃度がエミッタ
領域13の不純物濃度より低くなる。つぎに、各領域に
電極15を形成することにより島領域9にはトランジス
タが、一方、島領域10にはpn接合による接合容量(
あるいはダイオード)が形成される。なお、16はコレ
クタコンタクト′を取るためのn形のオーミック接触層
、17は酸化シリコン膜である。
この構造にすれば、エミッタ領域は高不純物濃度である
ため注入効率がよく、また、n形拡散領域14は低不純
物濃度であるため、トランジスタのエミッタペース耐圧
よりも、接合容量(あるいはダイオード)の耐圧の方を
高くすることができる。
第6図に本発明を用いた抵抗形成の実施例を示す。n形
エピタキシャル層18の中に抵抗を形成する場合、抵抗
領域19となる部分上には、多数の微小開口からなる不
純物拡散用窓を形成し、一方、抵抗のコンタクト領域2
oとなる部分上には、大きな開口からなる不純物拡散用
窓を形成し、これらの不純物拡散用窓を通してp形の不
純物を拡散する。その結果、個々の開口を通して形成さ
れる拡散領域は、すべてが繋がり抵抗領域19には不純
物濃度の低いp形拡散領域が、また、抵抗のコンタクト
領域20にはオーミック接触がi」能な高不純物濃度の
p拡散領域が形成される。
このように本発明によれば、従来は二度の拡散処理で形
成していた抵抗を一度の拡散処理で形成できるようにな
る。
第6図に、本発明を用いたnpn形トランジスタのベー
ス形成の実施例を示す。
n形エピタキシャル層18の中に活性ベース領域となる
部分上には多数の微小開口からなる不純物拡散用窓を形
成し、ベースコンタクト領域22となる部分上には大き
な開口からなる不純物拡散用窓を形成して、p形の不純
物を拡散する。その結果、個々の開口を通して形成され
る拡散領域はチベてが繋がり、活性ベース領域21には
低不純物濃度の領域が、ベースコンタクト領域にはオー
ミック接触が可能な高不純物濃度のp+領領域形成され
る。こののち、活性ベース領域21の中にエミッタ領域
13を形成し、各領域に電極15を付けることによりト
ランジスタが形成される。
この方法によれば、ベース拡散工程が一度で済むばかり
でなく、マスク合せ工程が一度でよいためマスク合せ精
度を考慮する必要がなく、ベースコンタクト領域22を
エミッタ領域13の近傍にまで近づけることができ、ベ
ース抵抗を下げることもできる。
発明の効果 本発明の不純物拡散法によれは、異なる不純物拡散領域
を選択的に同時に形成することが可能である。また、マ
スク合せが一度で済むことによりマスク合せ精度を考慮
する必要がない効果も奏きれる。
【図面の簡単な説明】
第1図〜第3図は本発明の製造方法による製造断面図、
第4図は本発明による接合容量(あるいはダイオード)
形成の実施例の断面図、第5図は本発明による抵抗形成
の実施例の断面図、第6図は本発明によるベース形成の
実施例の断面図である。 1.7・・・・・・p形シリコン基板、2,17・・・
・・・酸化シリコン膜、3,4・・・・・・不純物拡散
用の開口、5・・・・・・n形拡散領域、6・・・・・
・n+拡散領域、8・・・・・・p形分離層、9,1o
・・・・・・島領域、11・・・・・・ベース領域、1
2・・・・・・p形拡散領域、13・・・・・・エミッ
タ領域、14・・・・・・n形拡散領域、16・・・・
・・電極、16・・・・・・コレクタオーミック接触層
、18・・・・・・n形エピタキシャル層、19・・・
・・・抵抗領域、2o・・・・・・抵抗コンタクト領域
、21・・・・・・活性ベース領域、22・・・・・・
ベースコンタクト領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第 
1 図 訊 2 4 図

Claims (2)

    【特許請求の範囲】
  1. (1)−導電形の半導体基板上を覆う不純物拡散用マス
    クの所定部分に、多数の微小開口により形成された第1
    の不純物拡散用窓領域と、前記微小開口よりも大きな開
    口面積をもつ第2の不純物拡散用窓領域とを形成したの
    ち、前記第1および第2の不純物拡散用窓領域から所定
    導電形の不純物を拡散することを特徴とする不純物の拡
    散方法。
  2. (2)微小開口の形状がストライブ状であることを特徴
    とする特許請求の範囲第1項に記載の不純物の拡散方法
JP908884A 1984-01-20 1984-01-20 不純物の拡散方法 Pending JPS60153117A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP908884A JPS60153117A (ja) 1984-01-20 1984-01-20 不純物の拡散方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP908884A JPS60153117A (ja) 1984-01-20 1984-01-20 不純物の拡散方法

Publications (1)

Publication Number Publication Date
JPS60153117A true JPS60153117A (ja) 1985-08-12

Family

ID=11710859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP908884A Pending JPS60153117A (ja) 1984-01-20 1984-01-20 不純物の拡散方法

Country Status (1)

Country Link
JP (1) JPS60153117A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63269514A (ja) * 1987-04-27 1988-11-07 Mitsubishi Electric Corp 半導体素子の製造方法
JPH01235330A (ja) * 1988-03-16 1989-09-20 Nec Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63269514A (ja) * 1987-04-27 1988-11-07 Mitsubishi Electric Corp 半導体素子の製造方法
JPH01235330A (ja) * 1988-03-16 1989-09-20 Nec Corp 半導体装置

Similar Documents

Publication Publication Date Title
US3449643A (en) Semiconductor integrated circuit device
JPS5937867B2 (ja) 半導体装置およびその製造方法
JPS6322070B2 (ja)
JPH0654795B2 (ja) 半導体集積回路装置及びその製造方法
JPS60153117A (ja) 不純物の拡散方法
US4132573A (en) Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion
US4837608A (en) Double gate static induction thyristor and method for manufacturing the same
JPH0616509B2 (ja) 半導体装置の製造方法
JPH02186675A (ja) 高耐圧プレーナ型半導体素子およびその製造方法
JPS63136668A (ja) 半導体装置の製造方法
JPS584468B2 (ja) サイリスタ
GB1224802A (en) Semiconductor device and a method of manufacturing the same
JPS60123062A (ja) 半導体集積回路の製造方法
US3959810A (en) Method for manufacturing a semiconductor device and the same
JPH0235738A (ja) バイポーラ型半導体装置とその製造方法
DE1614803C (de) Verfahren zum Herstellen einer Halbleiteranordnung
JP2747574B2 (ja) バイポーラトランジスタ及びその製造方法
JPS63211755A (ja) 半導体装置の製造方法
KR900008818B1 (ko) 쌍극성 집적회로소자 제조방법
JPS62216356A (ja) 半導体集積回路の製造方法
JP2558472B2 (ja) 半導体集積回路
JPH01187868A (ja) 半導体装置
JPS62243360A (ja) 半導体装置の製造方法
JPH01228157A (ja) 半導体装置
JPH02202032A (ja) 半導体装置及びその製造方法