FR2640429A1 - Dispositif mos perfectionne - Google Patents
Dispositif mos perfectionne Download PDFInfo
- Publication number
- FR2640429A1 FR2640429A1 FR8915612A FR8915612A FR2640429A1 FR 2640429 A1 FR2640429 A1 FR 2640429A1 FR 8915612 A FR8915612 A FR 8915612A FR 8915612 A FR8915612 A FR 8915612A FR 2640429 A1 FR2640429 A1 FR 2640429A1
- Authority
- FR
- France
- Prior art keywords
- layer
- insulating layer
- semiconductor
- oxide layer
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 84
- 239000002344 surface layer Substances 0.000 claims description 2
- 238000012986 modification Methods 0.000 abstract description 2
- 230000004048 modification Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
L'invention concerne la technologie des semiconducteurs. Dans un dispositif à semiconducteurs MOS consistant en un réseau parallèle de structures élémentaires, les structures qui se trouvent dans la région extérieure du substrat et qui sont soumises aux conditions les plus sévères, sont modifiées pour procurer une meilleure fiabilité. Cette modification consiste à supprimer une couche de source de type n 8 et à supprimer la couche d'oxyde de grille 5, en ne formant que la couche d'oxyde de champ 4. Application aux transistors bipolaires à grille isolée.
Description
La présente invention concerne un dispositif MOS qui comporte une structure MOS sur sa surface supérieure pour commander le courant électrique qui circule entre les surfaces supérieure et Inférieure de son substrat semiconducteur, comme par exemple un transistor à effet de champ MOS de puissance, un transistor bipolaire à grille isolée, un circuit intégré de puissance et un circuit intégré à haute tension.
On décrira un transistor bipolaire à grille isolée à canal n, pour donner un exemple des techniques de l'art antérieur. Les figures 2(a) et 2(b) sont des coupes partielles du transistor bipolaire à grille isolée à canal n.
La figure 2(a) montre la structure de terminaison au niveau des bords qui est habituellement formée sur la périphérie extérieure d'un substrat semiconducteur. La figure 2(b) est une coupe qui représente principalement l'électrode de grille. Le transistor bipolaire à grille isolée à canal n est fabriqué par le processus suivant. On commence par faire croître par épitaxie sur un substrat p+l en silicium, une couche tampon n+ et une couche épaisse n 3. On forme une couche d'oxyde, par oxydation thermique, et on enlève ensuite par photolithographie les parties non désirées, pour former une couche d'oxyde de champ 4.On peut quelquefois former à l'intérieur d'une couche de base de type p 7 (qu'on décrira ultérieurement), avant ou après la formation de la couche d'oxyde de champ, une couche p qui est plus profonde et plus fortement dopée que la couche de base 7. Dans la description qui est faite ici, la couche de base est omise pour simplifier. On forme ensuite une couche mince d'oxyde de grille 5, également par oxydation thermique. On dépose ensuite du silicium polycristallin, par le procédé de dépôt chimique en phase vapeur (CVD), et on effectue un dopage avec une impureté telle que le phosphore. On forme par ces opérations, et par photolithographie, une couche de grille 6, une première plaque de champ 61 et une première plaque de drain 62.Dans cette configuration, on forme simultanément la couche de base de type p 7 et une couche de contact de drain 71, par implantation ionique et diffusion thermique.
La couche de contact 71 n'est pas toujours nécessaire. Dans certains cas, on peut ne pas former cette couche 71. Dans d'autres cas, elle consiste en une couche n+. Après avoir formé une couche de source n+8 par implantation ionique et diffusion thermique, on forme une couche Isolante 9, par exemple par le procédé de dépôt chimique en phase vapeur et par photolithographie. On forme par exemple par pulvérisation cathodique et photolithographie une élec trode de source 11, une électrode de grille 12, consistant en Ai et Si, une seconde plaque de champ 13 et une seconde plaque de drain 14. On forme une couche de protection 10, consistant par exemple en nitrure de silicium, par le procédé de dépôt chimique en phase vapeur et par photolithographie.On forme une électrode de drain 15 qui est en contact avec le substrat p+1, en déposant un métal sous la forme d'une pellicule, par dépôt en phase vapeur.
Il faut noter que ceci ne constitue qu'un exemple des techniques de l'art antérieur, et qu'il existe diverses autres structures. On peut par exemple former une couche p plus fortement dopée, à l'intérieur d'une couche de base de type p. Dans la structure qui est décrite ci-dessus, la structure de terminaison de bords à la périphérie extérieure consiste en deux étages de plaques, c'est-à-dire la plaque de champ et la plaque de drain. La seconde plaque de champ et la seconde plaque de drain peuvent être formées séparément à partir des matériaux Ai et Si. On peut employer un anneau de garde utilisant une couche diffusée de type p. On peut employer à la fois un anneau de garde et des plaques de champ. Les plaques de champ et les plaques de drain peuvent être connectées électriquement au moyen d'une couche résistive ayant une ré sistance élevée.Cependant, dans tout type de transistor bipolaire à grille isolée et à canal n, la structure élémentaire comprend la couche de grille 6 qui est formée sur la couche de base de type p 7,avec interposition de la couche d'oxyde de grille 5, la couche de base 7 séparant la couche de source n 8 par rapport à la couche épaisse n 3. De façon générale, un grand nombre de telles structures élémentaires sont disposées en parallèle. Les figures 2(a) et 2(b) montrent les parties extérieures des régions sur lesquelles un certain nombre de structures élémentaires sont disposées.
Dans le transistor bipolaire à grille isolée et à canal n, une tension positive est appliquée aux électrodes de grille de toutes les structures élémentaires. La tension est appliquée à la couche de grille 6 sur chaque couche de base de type p. Un courant électrique circule entre l'électrode de drain 15 et l'électrode de source 11, ou bien une tension négative est appliquée à l'électrode de grille 12 pour interrompre le courant électrique ou bloquer la tension élevée qui est appliquée entre l'électrode de drain 15 et l'électrode de source 11. De cette manière, on utilise le dispositif à semiconducteur pour commander de l'énergie électrique.
Dans le transistor bipolaire à grille isolée de l'art antérieur qu'on a décrit en relation avec les figures 2(a) et 2(b), des marches A existent dans les parties extérieures des nombreuses structures élémentaires, à cause de la différence d'épaisseur entre la couche d'oxyde de grille et la couche d'oxyde de champ 4. Lorsque le transistor bipolaire est conducteur, le courant électrique se concentre dans ces parties extérieures. Lorsque le transistor n'est pas conducteur, un champ électrique intense est appliqué à ces régions. Lorsqu'une tension excessive est appliquée au transistor bipolaire, un courant d'avalanche circule et se concentre également dans ces régions. Autrement dit, ces régions extérieures qui sont exposées aux conditions les plus sévères présentent les marches A de couche d'oxyde, ce qui entraîne une concentration du champ électrique.Le transistor bipolaire à grille isolée et à canal n de l'art antérieur n'est donc pas un dispositif à semiconducteurs robuste.
Par exemple, lorsqu'un courant excessif est interrompu ou lorsqu'une tension excessive est appliquée, les marches A de la couche d'oxyde conduisent souvent à la destruction du dispositif à semiconducteurs. On considère que ceci nuit fortement à la qualité du dispositif à semiconducteurs et å sa fiabilité.
L'invention a pour but de procurer un dispositif MOS dans lequel il ne se produise pas une concentration du champ électrique due aux marches entre la couche d'oxyde de grille et la couche d'oxyde de champ adjacente, et qui présente une qualité élevée et une fiabilité élevée
On atteint le but précité au moyen d'un dispositif MOS qui consiste essentiellement en un réseau parallèle d'un grand nombre de structures élémentaires, chacune d'elles comprenant au moins une première couche de semiconducteur d'un premier type de conductivité, une électrode de commande, une couche isolante formée entre la première couche de semiconducteur et 1' élec- trode de commande, des seconde et troisième couches de semiconducteur mutuellement séparées par la première couche de semiconducteur, le courant électrique qui traverse la couche de surface en contact avec la couche isolante pour la première couche de semiconducteur étant commandé par la tension qui est appliquée à l'électrode de commande, la couche Isolante comprenant une première couche isolante relativement épaisse et une seconde couche isolante relativement mince, la première couche isolante seule existant entre la première couche de semiconducteur et l'électrode de commande à l'extérieur des structures élémentaires qui sont disposées dans la région extérieure du substrat semiconducteur qui porte les structures élémentaires, tandis que la se conde couche isolante est intercalée entre la première couche de semiconducteur et l'électrode de commande dans les autres régions.
On atteint le but précité au moyen d'un dispositif MOS qui consiste essentiellement en un réseau parallèle d'un grand nombre de structures élémentaires, chacune d'elles comprenant au moins une première couche de semiconducteur d'un premier type de conductivité, une électrode de commande, une couche isolante formée entre la première couche de semiconducteur et 1' élec- trode de commande, des seconde et troisième couches de semiconducteur mutuellement séparées par la première couche de semiconducteur, le courant électrique qui traverse la couche de surface en contact avec la couche isolante pour la première couche de semiconducteur étant commandé par la tension qui est appliquée à l'électrode de commande, la couche Isolante comprenant une première couche isolante relativement épaisse et une seconde couche isolante relativement mince, la première couche isolante seule existant entre la première couche de semiconducteur et l'électrode de commande à l'extérieur des structures élémentaires qui sont disposées dans la région extérieure du substrat semiconducteur qui porte les structures élémentaires, tandis que la se conde couche isolante est intercalée entre la première couche de semiconducteur et l'électrode de commande dans les autres régions.
Dans les régions extérieures du substrat semiconducteur qui sont exposées à des conditions sévères, la première couche isolante relativement mince, par un exemple une couche d'oxyde de grille, n'existe pas entre la première couche de semiconducteur et l'électrode de commande. Il n'existe que la seconde couche isolante relativement épaisse, consistant par exemple en une couche d'oxyde de champ, et il n'y a donc pas de marches. Dans les régions extérieures, la couche isolante est épaisse et le dispositif est donc très robuste. Le dispositif à semiconducteurs -présente donc tme excellente résistance à des courants excessifs et à des tensions excessives.
L'invention sera mieux comprise à la lecture de la description qui va suivre d'un mode de réalisation, et en se référant aux dessins annexés sur lesquels la figure l(a) est une coupe de la structure de terminaison au niveau des bords dans les régions extérieures d'un transistor bipolaire à grille isolée conforme à l'invention la figure l(b) est une coupe représentant principalement l'électrode de grille du transistor qui est représenté sur la figure l(a) ; et les figures 2(a) et 2(b) sont des coupes du transistor bipolaire à grille isolée de l'art antérieur qui correspondent aux figures l(a) et l(b).
Les figures l(a) et l(b) sont des coupes partielles d'un transistor bipolaire à grille isolée et à canal n conforme à l'invention, qui correspondent aux figures 2(a) et 2(b). On notera que les éléments semblables sont désignés par des références numériques semblables dans ces figures. Comme on peut le voir en comparant la figure 2(b) avec la figure l(b), la couche de source de type n 8 n'est pas formée dans la couche de base du type p 7,dans les parties qui correspondent aux parties extérieures du substrat semiconducteur qui est représenté. La couche d'oxyde de champ 4 recouvre la couche de base à son extrémité. L'électrode de grille 6 est formée sur la couche d'oxyde 4.De plus, comme on peut le voir en comparant la figure 2(a) avec la figure l(a), une première plaque de champ 61 est formée entièrement sur la couche d'oxyde de champ 4. Aucune des marches A représentées sur les figures 2(a), 2(b) n'existe donc. Le transistor bipolaire à grille isolée qui est représenté sur les figures l(a), l(b) est fabriqué exactement de la même manière que le transistor bipolaire à grille isolée qui est représenté sur les figures 2(a), 2(b). La seule différence consiste en ce que le masque qui est utilisé pour former la couche d'oxyde de champ 4 par les techniques photolithographiques, et le masque qui est utilisé pour former la couche de source n 8 par les techniques photolithographiques sont modifiés.De cette manière, on a fabriqué un transistor bipolaire à grille isolée et à canal n ayant des caractéristiques nominales de 600 V et 75 A. On a interrompu de façon répétée une surintensité de 500 A alors que le dispositif était court-circuité entre les bornes d'une alimentation continue de 400 V. On a pu vérifier que le dispositif ne subissait absolument aucune détérioration. Pour simplifier le processus de fabrication, on peut utiliser le masque de l'art antérieur pour former la couche de source n 8 par des techniques photolithographiques. Dans ce cas, la résistance au claquage est considérablement améliorée.
L'invention n'est pas limitée au transistor bipolaire à grille isolée qui présente la structure représentée sur la figure 1. L'invention est également applicable à un transistor bipolaire à grille isolée qui utilise des seconde et troisième couches diffusées de type p, ainsi que la couche de base de type p 7 qu'on a déjà#rite en relation avec les figures 2(a), 2(b). On peut en outre appliquer l'invention à des transistors bipolaires à grille isolée ayant diverses autres structures robustes. En outre, l'invention n'est pas limitée à l'exemple présent de transistor bipolaire à grille isolée. On peut également l'appliquer à un transistor MOS de puissance, à un circuit intégré de puissance, à un circuit intégré à haute tension et à divers autres dispositifs MOS.
Lorsqu'un grand nombre de dispositifs MOS sont disposés sur le même substrat semiconducteur, les régions extérieures sont exposées aux conditions les plus sévères. Conformément à l'invention, seule une couche Isolante relativement épaisse est formée dans les régions extérieures. Lorsque des couches isolantes relativement minces et relativement épaisses sont juxtaposées pour former des marches, il se produit une concentration du champ électrique. Le nouveau dispositif à semiconducteurs présente une bien meilleure robustesse.
De plus, sa structure garantit la qualité et la fiabilité.
Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention.
Claims (1)
- REVENDICATIONDispositif MOS comprenant essentiellement un réseau parallèle d'un grand nombre de structures élémentaires, chacune d'elles comprenant au moins une première couche de semiconducteur d'un premier type de conductivité, une électrode de commande, une couche isolante formée entre la première couche de semiconducteur et l'électrode de commande, et des seconde et troisième couches de semiconducteur qui sont mutuellement séparées par la première couche de semiconducteur, le courant électrique qui traverse la couche de surface en contact avec la couche isolante pour la première couche de semiconducteur étant commandé par la tension qui est appliquée aux électrodes de commande, caractérisé en ce que la couche isolante comprend une première couche isolante relativement épaisse et une seconde couche isolante relativement mince, la première couche isolante étant seule formée entre la première couche de semiconducteur et l'électrode de commande à l'extérieur des structures élémer- taires qui se trouvent dans la région extérieure du substrat semiconducteur qui porte les structures élémentaires, tandis que la seconde couche isolante est intercalée entre la première couche de semiconducteur et l'électrode de commande dans les autres régions.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63310395A JPH0783123B2 (ja) | 1988-12-08 | 1988-12-08 | Ｍｏｓ型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2640429A1 true FR2640429A1 (fr) | 1990-06-15 |
| FR2640429B1 FR2640429B1 (fr) | 1994-01-21 |
Family
ID=18004746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8915612A Expired - Lifetime FR2640429B1 (fr) | 1988-12-08 | 1989-11-28 | Dispositif mos perfectionne |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0783123B2 (fr) |
| FR (1) | FR2640429B1 (fr) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5237186A (en) * | 1987-02-26 | 1993-08-17 | Kabushiki Kaisha Toshiba | Conductivity-modulation metal oxide field effect transistor with single gate structure |
| KR940008225B1 (ko) * | 1991-08-22 | 1994-09-08 | 삼성전자 주식회사 | 전력스위칭용모스트랜지스터 |
| JP5011611B2 (ja) * | 2001-06-12 | 2012-08-29 | 富士電機株式会社 | 半導体装置 |
| WO2019092870A1 (fr) | 2017-11-13 | 2019-05-16 | 新電元工業株式会社 | Dispositif à semi-conducteur à large bande interdite |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3793721A (en) * | 1971-08-02 | 1974-02-26 | Texas Instruments Inc | Integrated circuit and method of fabrication |
| GB2087648A (en) * | 1980-11-17 | 1982-05-26 | Int Rectifier Corp | Improvements in or relating to high voltage semiconductor devices |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218768A (ja) * | 1985-07-17 | 1987-01-27 | Tdk Corp | 高耐圧縦形半導体装置及びその製造方法 |
| JP2577345B2 (ja) * | 1985-09-20 | 1997-01-29 | 株式会社東芝 | 半導体装置 |
| JPH0752770B2 (ja) * | 1985-09-30 | 1995-06-05 | 株式会社東芝 | 導電変調型ｍｏｓｆｅｔ |
| JPS6373564A (ja) * | 1986-09-16 | 1988-04-04 | Toshiba Corp | 半導体装置 |
-
1988
- 1988-12-08 JP JP63310395A patent/JPH0783123B2/ja not_active Expired - Lifetime
-
1989
- 1989-11-28 FR FR8915612A patent/FR2640429B1/fr not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3793721A (en) * | 1971-08-02 | 1974-02-26 | Texas Instruments Inc | Integrated circuit and method of fabrication |
| GB2087648A (en) * | 1980-11-17 | 1982-05-26 | Int Rectifier Corp | Improvements in or relating to high voltage semiconductor devices |
Non-Patent Citations (1)
| Title |
|---|
| IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. 35, no. 2, février 1989, pages 230-239, New York, US; C.-Y. LU et al.: "An analog/digital BCDMOS technology with dielectric isolation - devices and processes" * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02156572A (ja) | 1990-06-15 |
| FR2640429B1 (fr) | 1994-01-21 |
| JPH0783123B2 (ja) | 1995-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0068945B1 (fr) | Transistor bipolaire à commande par effet de champ au moyen d'une grille isolée | |
| EP0017531B1 (fr) | Transistor à effet de champ à fréquence de coupure élevée et son procédé de réalisation | |
| FR2494499A1 (fr) | Structure plane pour dispositifs semi-conducteurs a haute tension | |
| FR2692402A1 (fr) | Dispositif à semiconducteurs comportant des couches semiconductrices de différents types de conductivité et procédé de fabrication. | |
| FR2744835A1 (fr) | Circuit integre de puissance haute tension avec fonctionnement a decalage de niveau et sans traversee metallique | |
| FR2744836A1 (fr) | Substrat epitaxial a concentration progressive pour dispositif a semi-conducteurs a diffusion par resurf | |
| EP0022388B1 (fr) | Procédé de fabrication d'un transistor à effet de champ du type DMOS à fonctionnement vertical | |
| FR2869457A1 (fr) | Dispositif a semiconducteur du type a separation dielectrique | |
| FR2723260A1 (fr) | Thyristor a trois bornes avec caracteristiques commandees par une seule gachette mos | |
| FR2843488A1 (fr) | Dispositif de commutation pour un capteur a rayons x | |
| EP3629380A1 (fr) | Structure de diode | |
| EP0461967A2 (fr) | Composant semiconducteur à jonction Schottky pour amplification hyperfréquence et circuits logiques rapides, et procédé de réalisation d'un tel composant | |
| EP3378098B1 (fr) | Diode a heterojonction ayant un courant de surcharge transitoire accru | |
| FR2460542A1 (fr) | Transistor a effet de champ vertical de puissance pour hautes frequences et procede de realisation d'un tel transistor | |
| EP1483793B1 (fr) | Diode schottky de puissance a substrat sicoi, et procede de realisation d'une telle diode | |
| EP0051504A1 (fr) | Transistors à effet de champ à grille ultra courte | |
| EP0881687B1 (fr) | Contact sur une région de type P | |
| FR2496342A1 (fr) | Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication | |
| FR2496990A1 (fr) | Transistor a effet de champ a barriere schottky | |
| FR2640429A1 (fr) | Dispositif mos perfectionne | |
| FR2673044A1 (fr) | Transistor a effet de champ comprenant une couche enterree, et procede de fabrication. | |
| FR2545989A1 (fr) | Transistor a effet de champ, fonctionnant en regime d'enrichissement | |
| EP4099397A1 (fr) | Dispositif électronique à transistors | |
| FR2490405A1 (fr) | Dispositif a circuit integre semi-conducteur | |
| EP3792982A1 (fr) | Dispositif electronique de puissance a super-jonction |