JPS6362356A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6362356A JPS6362356A JP20841086A JP20841086A JPS6362356A JP S6362356 A JPS6362356 A JP S6362356A JP 20841086 A JP20841086 A JP 20841086A JP 20841086 A JP20841086 A JP 20841086A JP S6362356 A JPS6362356 A JP S6362356A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- silicon
- point metal
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims abstract description 66
- 239000010409 thin film Substances 0.000 claims abstract description 31
- 238000002844 melting Methods 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 230000008018 melting Effects 0.000 claims abstract description 17
- 150000001875 compounds Chemical class 0.000 claims abstract description 10
- 229910021478 group 5 element Inorganic materials 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 230000001590 oxidative effect Effects 0.000 abstract description 6
- 238000000859 sublimation Methods 0.000 abstract description 6
- 230000008022 sublimation Effects 0.000 abstract description 6
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 3
- 230000008034 disappearance Effects 0.000 abstract description 3
- 229910052760 oxygen Inorganic materials 0.000 abstract description 3
- 239000001301 oxygen Substances 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 150000003377 silicon compounds Chemical class 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 210000004303 peritoneum Anatomy 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に係シ、特にＬＳＩ などの半導体
集積回路における電極、配線の構造に関するものである
。
集積回路における電極、配線の構造に関するものである
。
第５図は半導体集積回路において広く用いられているＭ
Ｏ８型ｎチャネルトランジスタの構造断面図であシ、こ
こでは本発明の説明に必要な部分のみを描いである。同
図において、１はｐ型のシリコン（以下、Ｓｉと略称す
る）基板、２．２ａは隣接するトランジスタ同志を電気
的に絶縁するための分離酸化膜、３＋３ａはｎ型のＳｉ
領域であって、それぞれソース、ドレイン領域を示して
いる。また、４はゲート酸化膜、５はゲート電極、６は
ＰＳＧ （Ｐｈｏｓｐｈｏ−８ｉｌｉｃａｔｅ Ｇｌａ
ｓｓ ）またはＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−
８ｊ、１１０ａｔｓ Ｇｌａ８８）などの絶縁醸化膜、
７．７ａはそれぞれソース、ドレイン領域３，３ａへの
電気的接続をとるためのＡＡ電極である。なお、第５図
には記されていないが、ゲート電極５はトランジスタの
ゲートとしてだけでなく、他の部分においては配線とし
ても用いられている。
Ｏ８型ｎチャネルトランジスタの構造断面図であシ、こ
こでは本発明の説明に必要な部分のみを描いである。同
図において、１はｐ型のシリコン（以下、Ｓｉと略称す
る）基板、２．２ａは隣接するトランジスタ同志を電気
的に絶縁するための分離酸化膜、３＋３ａはｎ型のＳｉ
領域であって、それぞれソース、ドレイン領域を示して
いる。また、４はゲート酸化膜、５はゲート電極、６は
ＰＳＧ （Ｐｈｏｓｐｈｏ−８ｉｌｉｃａｔｅ Ｇｌａ
ｓｓ ）またはＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−
８ｊ、１１０ａｔｓ Ｇｌａ８８）などの絶縁醸化膜、
７．７ａはそれぞれソース、ドレイン領域３，３ａへの
電気的接続をとるためのＡＡ電極である。なお、第５図
には記されていないが、ゲート電極５はトランジスタの
ゲートとしてだけでなく、他の部分においては配線とし
ても用いられている。
さて、ゲート電極５の材料としては、従来、多結晶Ｓｉ
が広く用いられているが、シート抵抗カ約３００ん
と高く、集積度を高めるために微細なパターンにすると
抵抗値が高くなりすぎて、高速性能が得難いという欠点
がある。
が広く用いられているが、シート抵抗カ約３００ん
と高く、集積度を高めるために微細なパターンにすると
抵抗値が高くなりすぎて、高速性能が得難いという欠点
がある。
そこで、多結晶Ｓｔに代る低抵抗材料としてＭｏ、Ｗ、
Ｔａ、Ｔｉ などの高融点金属材料が最適と考えられて
おり、多くの研究が行われているが、未だ実用化には到
っていない実状である。
Ｔａ、Ｔｉ などの高融点金属材料が最適と考えられて
おり、多くの研究が行われているが、未だ実用化には到
っていない実状である。
本発明者はかかる点に鑑み、ＭＯを用いて実験を進める
過程で次の事実を見い出したものである。
過程で次の事実を見い出したものである。
すなわち、Ｍｏｔ−８ｉ基板上に形成した後、約１００
０℃の熱処理を施した。９、Ｍｏ上に高温で酸化膜を形
成すると、Ｍｏが消失してしまい、電極、配線として用
いることができない場合があることに気付いた。これは
、Ｍｏが高温で、Ｍｏ＋、Ｏ，→Ｍｏ５ｓの反応により
酸化物となり、Ｍｏ５ｓは数百度程度で昇華性があるの
で、この温度以上の熱処理で昇華することにより消失す
るものと考えれば説明のつく現象である。
０℃の熱処理を施した。９、Ｍｏ上に高温で酸化膜を形
成すると、Ｍｏが消失してしまい、電極、配線として用
いることができない場合があることに気付いた。これは
、Ｍｏが高温で、Ｍｏ＋、Ｏ，→Ｍｏ５ｓの反応により
酸化物となり、Ｍｏ５ｓは数百度程度で昇華性があるの
で、この温度以上の熱処理で昇華することにより消失す
るものと考えれば説明のつく現象である。
しかるに、半導体集積回路を構成するトランジスタの構
造では、第５図に示すように、そのゲート電極５の上は
酸化膜６で覆うのが通常であシ、この酸化膜を形成する
過程でゲート電極５は必然的に高温の酸化雰囲気にさら
されるので、前述の酸化→昇華→消失といった断線現象
を回避するのは極めて困難である。
造では、第５図に示すように、そのゲート電極５の上は
酸化膜６で覆うのが通常であシ、この酸化膜を形成する
過程でゲート電極５は必然的に高温の酸化雰囲気にさら
されるので、前述の酸化→昇華→消失といった断線現象
を回避するのは極めて困難である。
本発明はこのような点に着目してなされたもので、その
目的は、配線、電極材としてＭｏなどの高融点金属ある
いは高融点金属とシリコンとのシリコン化合物を用いる
際に上記の酸イー昇華による断線現象を防止した半導体
装置を提供するととくある。
目的は、配線、電極材としてＭｏなどの高融点金属ある
いは高融点金属とシリコンとのシリコン化合物を用いる
際に上記の酸イー昇華による断線現象を防止した半導体
装置を提供するととくある。
本発明に係る半導体装置は、電極−配線を、少くとも、
高融点金属膜もしくは高融点金属とシリコンとの化合物
膜上に、シリコン薄膜あるいは高融点金属とシリコンと
の化合物薄膜のいずれを被覆して二層膜から構成したこ
とを特徴とするものである。
高融点金属膜もしくは高融点金属とシリコンとの化合物
膜上に、シリコン薄膜あるいは高融点金属とシリコンと
の化合物薄膜のいずれを被覆して二層膜から構成したこ
とを特徴とするものである。
本発明においては、半導体装置の電極、配線を構成する
高融点金属膜もしくは高融点金属とシリコンとの化合物
膜上の表面を、シリコン薄膜あるいは高融点金属とシリ
コンとの化合物薄膜のいずれかによシ被覆することによ
シ、後工程の熱処理や酸化膜形成等の処理で酸化雰囲気
にさらされることがあっても、前記高融点金属膜もしく
は化合物膜自身が直接酸素と反応することはなくなる。
高融点金属膜もしくは高融点金属とシリコンとの化合物
膜上の表面を、シリコン薄膜あるいは高融点金属とシリ
コンとの化合物薄膜のいずれかによシ被覆することによ
シ、後工程の熱処理や酸化膜形成等の処理で酸化雰囲気
にさらされることがあっても、前記高融点金属膜もしく
は化合物膜自身が直接酸素と反応することはなくなる。
以下、本発明を図面に示す実施例に基づいて詳細に説明
する。
する。
第１図は本発明の一実施例による半導体装置の主要断面
図であシ、ここでは第５図のゲート電極に相当する部分
のみを描いである。この実施例が第５図の従来例のもの
と異なる点は、ゲート酸化膜４上に形成するゲート電極
を、ＭＯ膜５ａ上の表面をＳｉ薄膜８で被覆して、これ
らＭＯ膜５ａとＳｉ薄膜８からなる二層膜で構成したこ
とである。
図であシ、ここでは第５図のゲート電極に相当する部分
のみを描いである。この実施例が第５図の従来例のもの
と異なる点は、ゲート酸化膜４上に形成するゲート電極
を、ＭＯ膜５ａ上の表面をＳｉ薄膜８で被覆して、これ
らＭＯ膜５ａとＳｉ薄膜８からなる二層膜で構成したこ
とである。
このような二層構造は、ゲート酸化膜４上にＭ。
膜５ａを形成した後、Ｓｉ薄膜８を直ちに形成すること
により、容易に得ることができる。また、各々の膜の厚
みは任意であるが、例えばＭＯ膜５ａの厚みを３００ｎ
ｍにし、Ｓｉ薄膜８の厚みを２０ｎｍにすることによシ
、その目的を達成することができる。すなわち、Ｍｏ膜
５ａの表面はＳｉ薄膜８によシ被覆されているので、後
工程の熱処理あるいは酸化膜形成等の処理によシ酸化雰
囲気にさらされることがあっても、Ｍｏ膜５１つまシＭ
。
により、容易に得ることができる。また、各々の膜の厚
みは任意であるが、例えばＭＯ膜５ａの厚みを３００ｎ
ｍにし、Ｓｉ薄膜８の厚みを２０ｎｍにすることによシ
、その目的を達成することができる。すなわち、Ｍｏ膜
５ａの表面はＳｉ薄膜８によシ被覆されているので、後
工程の熱処理あるいは酸化膜形成等の処理によシ酸化雰
囲気にさらされることがあっても、Ｍｏ膜５１つまシＭ
。
自身が直接酸素と反応することはないので、Ｓｉ薄膜８
のＳｉの一部が反応して酸化膜（Ｓｉｎｓ）となるのみ
である。この酸化膜は、昇華性は無く、化学的にも極め
て安定な膜であるので、下のＭ。
のＳｉの一部が反応して酸化膜（Ｓｉｎｓ）となるのみ
である。この酸化膜は、昇華性は無く、化学的にも極め
て安定な膜であるので、下のＭ。
膜５＆とＳｉ薄膜８との二層構造電極の保護膜としても
良い効果をもたらし、ｈｏの消失といった前述の現象を
回避することができる。なお、図中、同一符号は同一ま
たは相当部分を示している。
良い効果をもたらし、ｈｏの消失といった前述の現象を
回避することができる。なお、図中、同一符号は同一ま
たは相当部分を示している。
また、本発明の他の実施例としては、第２図に示すよう
に、ゲート電極を構成するＭｏ膜５ａの上をＳｉ薄膜８
の代シにＭｏＳｉ薄膜９で覆う構造でもよい。この場合
、Ｍｏ５ｔ薄膜９は酸化雰囲気中で酸化しＭｏ５ｓ ｍ
８１０ｍとなり 、Ｎｏ ＯＨの一部は昇華するが、
最終的に５ｉｎｓが表面を覆って安定な構造となシ、上
記第１図の実施例で述べたと同様の効果を得ることがで
きる。
に、ゲート電極を構成するＭｏ膜５ａの上をＳｉ薄膜８
の代シにＭｏＳｉ薄膜９で覆う構造でもよい。この場合
、Ｍｏ５ｔ薄膜９は酸化雰囲気中で酸化しＭｏ５ｓ ｍ
８１０ｍとなり 、Ｎｏ ＯＨの一部は昇華するが、
最終的に５ｉｎｓが表面を覆って安定な構造となシ、上
記第１図の実施例で述べたと同様の効果を得ることがで
きる。
さらに、本発明の他の実施例としては、Ｍ□Ｓｔ膜の上
をＳｉ薄膜で覆う構造も考えられる。これは、第１図の
実施例のＭｏ膜５ａの代りにＭｏ５ｔ膜を用いる場合で
′Ｊ）シ、このＭｏ５ｔ膜のＭＯの一部が酸化して昇華
することを防ぐことができる。
をＳｉ薄膜で覆う構造も考えられる。これは、第１図の
実施例のＭｏ膜５ａの代りにＭｏ５ｔ膜を用いる場合で
′Ｊ）シ、このＭｏ５ｔ膜のＭＯの一部が酸化して昇華
することを防ぐことができる。
また、本発明の他の実施例としては、第３図に示すよう
に、Ｓｉ薄膜８ａと ＭＯ膜５ａおよびＳｉ薄膜８から
なる三層構造を用いてもよい。この場合、Ｍｏ膜５ａの
下のＳｉ薄膜８ａはゲート酸化膜４とＭＯ膜５ａの化学
的な反応を阻止する目的と、トランジスタの臨界反転電
圧（ＶＴＨ）を制御するために用いられ、従来のＳｉの
みをゲート材料として用いていた場合と同じプロセス条
件で、同一のＶＴＨを得るという利点がある。（” Ｖ
ｔａはゲート酸化膜に接する材料とＳｔの仕事関数の差
に依存して決まる〕 さらに、本発明の他の実施例としては、第３図の実施例
におけるＭｏ膜５＆をＭ６ Ｓｉ膜に置換するとともで
きる。
に、Ｓｉ薄膜８ａと ＭＯ膜５ａおよびＳｉ薄膜８から
なる三層構造を用いてもよい。この場合、Ｍｏ膜５ａの
下のＳｉ薄膜８ａはゲート酸化膜４とＭＯ膜５ａの化学
的な反応を阻止する目的と、トランジスタの臨界反転電
圧（ＶＴＨ）を制御するために用いられ、従来のＳｉの
みをゲート材料として用いていた場合と同じプロセス条
件で、同一のＶＴＨを得るという利点がある。（” Ｖ
ｔａはゲート酸化膜に接する材料とＳｔの仕事関数の差
に依存して決まる〕 さらに、本発明の他の実施例としては、第３図の実施例
におけるＭｏ膜５＆をＭ６ Ｓｉ膜に置換するとともで
きる。
さらにまた、本発明は、Ｍｏを用いて多層配線を行う場
合にも有効である。すなわち、第４図に実施例を示すよ
うに、−層配線としてＳｔ薄薄膜８７Ｍ腹膜５ａ、二層
配線としてＳｔｔ膜８ｂ／Ｍ。
合にも有効である。すなわち、第４図に実施例を示すよ
うに、−層配線としてＳｔ薄薄膜８７Ｍ腹膜５ａ、二層
配線としてＳｔｔ膜８ｂ／Ｍ。
膜５ｂの構造を用いることによシ、絶縁酸化ｌｌＸ６．
６ａを形成する場合ＯＭｏ膜５ａ 、 ５ｂの酸化→昇
華を防止できる。
６ａを形成する場合ＯＭｏ膜５ａ 、 ５ｂの酸化→昇
華を防止できる。
以上の実施例では、ＭＯを電極あるいは配線材に用いる
際に、熱処理あるいは酸化膜形成といった工程でのＭＯ
の不安定な特性を改善する場合であるが、他の同様の特
性をもつＷなどのような高融点金属材料に対しても有効
であることは明らかである。
際に、熱処理あるいは酸化膜形成といった工程でのＭＯ
の不安定な特性を改善する場合であるが、他の同様の特
性をもつＷなどのような高融点金属材料に対しても有効
であることは明らかである。
また、Ｍｏ膜またはＭｏＳｉ膜を覆うｓｉ薄膜またはＭ
ｏＳｉ薄膜中にＢ１人ａ、Ｐのよう表周期律表の■族も
しくはＶ族の元素を添加することにより、Ｓｉあるいは
Ｍｏ５ｔ膜の抵抗を下げた材料を用いてもよい。さらに
は、第３図の実施例におけるＭｏ膜５ａの下のＳｉ薄膜
８ａについても同様に上記の如く周期律表の■族もしく
はＶ族元素を添加したものを用いてもよい。
ｏＳｉ薄膜中にＢ１人ａ、Ｐのよう表周期律表の■族も
しくはＶ族の元素を添加することにより、Ｓｉあるいは
Ｍｏ５ｔ膜の抵抗を下げた材料を用いてもよい。さらに
は、第３図の実施例におけるＭｏ膜５ａの下のＳｉ薄膜
８ａについても同様に上記の如く周期律表の■族もしく
はＶ族元素を添加したものを用いてもよい。
以上は、Ｓｉを基板とするＭＯ８）ランジスタのゲート
電極に適用した場合について述べたが、配線層として用
いる場合についても、またバイポーラ素子についても適
用できることは勿論、Ｓｉ以外の半導体素子にも適用可
能であることは明らかである。
電極に適用した場合について述べたが、配線層として用
いる場合についても、またバイポーラ素子についても適
用できることは勿論、Ｓｉ以外の半導体素子にも適用可
能であることは明らかである。
以上のように本発明の半導体装置によれば、電極、配線
を構成するＭｏなどの高融点金Ｂ膜もしくは高融点金属
とシリコンとの化合物膜上の表面を、シリコン薄膜ある
いは高融点金属とシリコンとの化合物薄膜のいずれかに
より被覆することによシ、従来のような酸化、昇華によ
る断線現象を防止できるので、電極、配線層の特性や信
頼性の向上がはかれるなど、特に微細パターンの場合に
適用してすぐれた効果がある。
を構成するＭｏなどの高融点金Ｂ膜もしくは高融点金属
とシリコンとの化合物膜上の表面を、シリコン薄膜ある
いは高融点金属とシリコンとの化合物薄膜のいずれかに
より被覆することによシ、従来のような酸化、昇華によ
る断線現象を防止できるので、電極、配線層の特性や信
頼性の向上がはかれるなど、特に微細パターンの場合に
適用してすぐれた効果がある。
第１図は本発明の一実施例による半導体装置のゲート電
極部分の断面図、第２図ないし第４図はそれぞれ本発明
の他の実施例を示す主要断面図、第５図は従来例による
トランジスタ部分の断面図である。 １・φ・・ｐ型Ｓｔ基板、２ 、２１ ＠ 慟・・分
離酸化膜、３・・壷・ソース領域、３＆・・・・ドレイ
ン１成、４会・・・ゲート酸化膜、５ａ ・・・・Ｍｏ
膜（ゲート電極〕、６・・・−絶縁酸化膜、８，８ａ、
８ｂ・・・＠Ｓｉ薄膜、９ ａ ｓ ｍ 番Ｍｏ Ｓｉ
薄膜。
極部分の断面図、第２図ないし第４図はそれぞれ本発明
の他の実施例を示す主要断面図、第５図は従来例による
トランジスタ部分の断面図である。 １・φ・・ｐ型Ｓｔ基板、２ 、２１ ＠ 慟・・分
離酸化膜、３・・壷・ソース領域、３＆・・・・ドレイ
ン１成、４会・・・ゲート酸化膜、５ａ ・・・・Ｍｏ
膜（ゲート電極〕、６・・・−絶縁酸化膜、８，８ａ、
８ｂ・・・＠Ｓｉ薄膜、９ ａ ｓ ｍ 番Ｍｏ Ｓｉ
薄膜。
Claims (3)
- （１）半導体装置の電極、配線を、少くとも、高融点金
属膜もしくは高融点金属とシリコンとの化合物膜上に、
シリコン薄膜あるいは高融点金属とシリコンとの化合物
薄膜のいずれを被覆して二層膜から構成したことを特徴
とする半導体装置。 - （２）高融点金属膜もしくは高融点金属とシリコンとの
化合物膜の下地に、シリコン膜を有することを特徴とす
る特許請求の範囲第１項記載の半導体装置。 - （３）二層膜を形成する各々の膜のいずれかあるいはそ
の下地となるシリコン膜にIII族もしくはＶ族元素を添
加してなることを特徴とする特許請求の範囲第１項また
は第２項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20841086A JPS6362356A (ja) | 1986-09-03 | 1986-09-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20841086A JPS6362356A (ja) | 1986-09-03 | 1986-09-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6362356A true JPS6362356A (ja) | 1988-03-18 |
Family
ID=16555776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20841086A Pending JPS6362356A (ja) | 1986-09-03 | 1986-09-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6362356A (ja) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51147273A (en) * | 1975-06-13 | 1976-12-17 | Fujitsu Ltd | Manufacturing process of semiconductor device |
| JPS5389374A (en) * | 1977-01-18 | 1978-08-05 | Toshiba Corp | Production of semiconductor device |
| JPS53114671A (en) * | 1977-03-17 | 1978-10-06 | Toshiba Corp | Manufacture for semiconductor device |
| JPS5615070A (en) * | 1979-07-18 | 1981-02-13 | Fujitsu Ltd | Semiconductor device |
| JPS5713771A (en) * | 1980-06-06 | 1982-01-23 | Standard Microsyst Smc | Low film resistance composite conductor gate mos device |
| JPS5762565A (en) * | 1980-10-01 | 1982-04-15 | Nec Corp | Semiconductor device |
| JPS5846651A (ja) * | 1981-09-16 | 1983-03-18 | Nippon Telegr & Teleph Corp <Ntt> | 電極配線の製造方法 |
| JPS59217328A (ja) * | 1983-05-23 | 1984-12-07 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | 集積回路装置の製造方法 |
-
1986
- 1986-09-03 JP JP20841086A patent/JPS6362356A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51147273A (en) * | 1975-06-13 | 1976-12-17 | Fujitsu Ltd | Manufacturing process of semiconductor device |
| JPS5389374A (en) * | 1977-01-18 | 1978-08-05 | Toshiba Corp | Production of semiconductor device |
| JPS53114671A (en) * | 1977-03-17 | 1978-10-06 | Toshiba Corp | Manufacture for semiconductor device |
| JPS5615070A (en) * | 1979-07-18 | 1981-02-13 | Fujitsu Ltd | Semiconductor device |
| JPS5713771A (en) * | 1980-06-06 | 1982-01-23 | Standard Microsyst Smc | Low film resistance composite conductor gate mos device |
| JPS5762565A (en) * | 1980-10-01 | 1982-04-15 | Nec Corp | Semiconductor device |
| JPS5846651A (ja) * | 1981-09-16 | 1983-03-18 | Nippon Telegr & Teleph Corp <Ntt> | 電極配線の製造方法 |
| JPS59217328A (ja) * | 1983-05-23 | 1984-12-07 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | 集積回路装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| JPS61214555A (ja) | 半導体装置 | |
| JPS60132353A (ja) | 半導体装置の製造方法 | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| JPS6364057B2 (ja) | ||
| JPS6362356A (ja) | 半導体装置 | |
| JPS6312152A (ja) | 半導体装置およびその製造方法 | |
| JPS62114231A (ja) | 半導体装置 | |
| JPS6350042A (ja) | 多層配線・電極膜構造 | |
| JPH039572A (ja) | 半導体装置の製造方法 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JPH0644631B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0473972A (ja) | 半導体装置の製造方法 | |
| JPS63237444A (ja) | 半導体装置の製造方法 | |
| KR890004874B1 (ko) | 반도체 장치의 폴리사이드 구조 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JP2558144B2 (ja) | 半導体装置の製造方法 | |
| JPS6337665A (ja) | 半導体装置の製造方法 | |
| JPS61140177A (ja) | 半導体装置 | |
| JPS61198679A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| JPS6148778B2 (ja) | ||
| JPH0324066B2 (ja) | ||
| JPH06104428A (ja) | 半導体装置及びその製造方法 | |
| JPH0377661B2 (ja) |