KR890004874B1 - 반도체 장치의 폴리사이드 구조 - Google Patents

반도체 장치의 폴리사이드 구조 Download PDF

Info

Publication number
KR890004874B1
KR890004874B1 KR1019870006726A KR870006726A KR890004874B1 KR 890004874 B1 KR890004874 B1 KR 890004874B1 KR 1019870006726 A KR1019870006726 A KR 1019870006726A KR 870006726 A KR870006726 A KR 870006726A KR 890004874 B1 KR890004874 B1 KR 890004874B1
Authority
KR
South Korea
Prior art keywords
silicide
polysilicon
polyside
oxide film
semiconductor device
Prior art date
Application number
KR1019870006726A
Other languages
English (en)
Other versions
KR890001171A (ko
Inventor
오경석
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019870006726A priority Critical patent/KR890004874B1/ko
Publication of KR890001171A publication Critical patent/KR890001171A/ko
Application granted granted Critical
Publication of KR890004874B1 publication Critical patent/KR890004874B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Abstract

내용 없음.

Description

반도체 장치의 폴리사이드 구조
제1도는 실리사이드 구조.
제2도는 폴리사이드 구조.
제3도는 본 발명에 따른 폴리사이드 구조.
본 발명은 반도체 장치의 폴리사이드 구조에 관한것으로, 특히 실리사이드나 폴리사이드 상부에 폴리실리콘을 형성시킨 반도체 장치의 폴리사이드 구조에 관한것이다.
반도체 장치에서 실리사이드 또는 폴리사이드는 전극배선 물질로 사용되고 있다.
실리사이드는 내화성 금속과 실리콘이 결합되어 있는 것으로서 전기 전도도가 좋고 온도에 대한 내열성이 우수하여 미세 가공에도 유리한 점이 있어서 고집적 반도체소자에 적용될때 뛰어나 특성을 가진다.
그러나 제1도에 도시한 바와같이 반도체 기판(1) 상부에 형성된 절연막(2)상에실리사이드막(3)을 도포했을때 결연산화막(2)과의 접착력이 좋지않기 때문에 제2도에 도시한 바와같이 반도체 기판(4)상의 절연막(5) 상부에 폴리실리콘(6)을 도포하고그 상부에 실리사이드(7)를 형성하는 폴리사이드 구조가 더 널리 이용되고 있다.
이들 실리사이드와 폴리사이드는 실리사이드 내의 실리콘이 감속될수록 절연층과의 접착력이 나빠지게 된다.
특히 다층배선 구조에서 실리사이드 또는 폴리사이드 상층부에 절연층을 형성할 필요가 있을때 산화분위기에서 산화막을 성장시키게 되면 실리사이드 내부의 실리콘이 소모되어 산화막을 형성하게 되므로 접착력이 더욱 나빠지게 될뿐아니라 실리사이드 또는 폴리사이드가 절연층과 분리되는 현상이 자주 발생하는 문제점이 있었다.
따라서 본 발명의 목적은 실리사이드 또는 플리사이드의 상층부에 산화막을 형성했을때 하부의 절연층과 실리사이드 또는 폴리사이드의 접착력이 나빠지기 않는 반도체 장치의 역 폴리사이드 구조를 제공함에 있다.
상기과 같은 본 발명의 목적을 달성하기 위한 본 발명은 폴리사이드 또는 실리사이드 상층부에 소정의 폴리실리콘을 형성하는 것을 특징으로 한다.
이하 본 발명을 도면을 참조하여 상세히 설명한다.
제3도는 본 발명에 따른 폴리사이드 구조의 실시예로서 반도체 기판(1)상의 절연층(11) 상층부에 제1폴리실리콘(12)과, 실리사이드(13). 제2폴리실리콘(14)이 순차적으로 형성되어 있다.
상기와 같이 실리사이드(13)상에 제2폴리실리콘을 도포한 후 산화분위기에서산화막을 형성하게되면 가장상층의 제2폴리실콘이 산화되면서 소모가 되고 실리사이드 내부의 실리콘은 소모가 되지않으므로 실리사이드와 하부층의 접착력에는 아무런영향이 없게된다.
통상적으로 소정 두께의 폴리실리콘을 산화하면 그 두께의 2배가량의 산화막을 성장시킬수 있으므로 제2폴리실리콘의 두께를 조절하여 실리사이드막 상부의 산화막 두께를 조절할 수 있다.
또는 필요에 따라 제2폴리실리콘에 소정의 불순물을 도핑시켜 제2폴리실리콘의 저항성분을 줄여줄 수 있다.
상술한 바와같은 본 발명은 실리사이드 또는 폴리사이드 상층부에 폴리실리콘을 형성시켜 이후 산화공정에서 상기 폴리실리콘을 산화하여 산화막을 형성하므로써 상기 폴리실리콘의 두께조절로 상층에 필요한 두께의 절연산화막을 형성시킬 수 있으며 또한 배선 패턴을 형성한 후 실리사이드 또는 폴리사이드 전극물질 측벽에 남는 전극물질의 지꺼기(Stringer)도 산화에 의해 완전히 제거할 수 있다.

Claims (1)

  1. 소정의 절연막 상층에 실리사이드(3)를 형성한 구조 또는 폴리실리콘(6)과 실리사이드(7)로 형성된 폴리사이드 구조의 전극층을 갖는 반도체 장치에 있어서, 상기 실리사이드(3)(7) 상부에 폴리실리콘을 형성하여 역 폴리사이드 구조를 형성함을 특징으로 하는 반도체 장치의 폴리사이드 구조.
KR1019870006726A 1987-06-30 1987-06-30 반도체 장치의 폴리사이드 구조 KR890004874B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870006726A KR890004874B1 (ko) 1987-06-30 1987-06-30 반도체 장치의 폴리사이드 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870006726A KR890004874B1 (ko) 1987-06-30 1987-06-30 반도체 장치의 폴리사이드 구조

Publications (2)

Publication Number Publication Date
KR890001171A KR890001171A (ko) 1989-03-18
KR890004874B1 true KR890004874B1 (ko) 1989-11-30

Family

ID=19262482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870006726A KR890004874B1 (ko) 1987-06-30 1987-06-30 반도체 장치의 폴리사이드 구조

Country Status (1)

Country Link
KR (1) KR890004874B1 (ko)

Also Published As

Publication number Publication date
KR890001171A (ko) 1989-03-18

Similar Documents

Publication Publication Date Title
TW230261B (en) Semiconductor and process of manufacturing thereof
KR920017184A (ko) 반도체 장치의 제조방법
KR870004504A (ko) 반도체 장치 및 그 제조방법
KR890004874B1 (ko) 반도체 장치의 폴리사이드 구조
KR960027004A (ko) 반도체 장치의 측면콘택 형성방법
JPS56146246A (en) Manufacture of semiconductor integrated circuit
JPS6255949A (ja) 半導体装置の製造方法
JPH039572A (ja) 半導体装置の製造方法
JPS61270870A (ja) 半導体装置
JPS6437036A (en) Manufacture of semiconductor device
JPS55138859A (en) Multilayer wiring type semiconductor device
JPS5685840A (en) Manufacture of semiconductor device
KR960006339B1 (ko) 반도체장치의 제조방법
JPS57124429A (en) Manufacture of semiconductor device
JPS63124549A (ja) 半導体装置
JPS5575243A (en) Method of fabricating mis semiconductor device having two-layer polycrystalline silicon wired layer
JPS57184217A (en) Manufacture of semiconductor device
JPS57173958A (en) Semiconductor ic device
GB2170041B (en) Multilayer circuit
KR980011856A (ko) 반도체 소자의 유전체 형성방법
JPH03173432A (ja) 半導体装置
JPS57210644A (en) Manufacture of semiconductor device
JPS6362356A (ja) 半導体装置
JPS57147252A (en) Multilayer wiring method
JPS56160052A (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040331

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee