JPS63237444A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63237444A
JPS63237444A JP7221587A JP7221587A JPS63237444A JP S63237444 A JPS63237444 A JP S63237444A JP 7221587 A JP7221587 A JP 7221587A JP 7221587 A JP7221587 A JP 7221587A JP S63237444 A JPS63237444 A JP S63237444A
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating film
manufacturing
silicide
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7221587A
Other languages
English (en)
Inventor
Atsuhiro Fujii
淳弘 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7221587A priority Critical patent/JPS63237444A/ja
Publication of JPS63237444A publication Critical patent/JPS63237444A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野1 この発明は半導体装置の製造方法に関し、特にゲート電
極等による半導体基板の段差形状を緩和するための層間
絶縁膜に関するものである。
[従来の技術] 第2図は従来の一般的な半導体装置の概略断面図である
図において、たとえばシリコンよりなる半導体基板1上
にゲート絶縁12を介してゲート電極となる多結晶シリ
コン3とたとえばタングステンシリサイド等の高融点金
属シリサイド4とが順次形成され、ポリサイドゲートを
構成している。また、ポリサイドゲートをマスクとして
不純物を注入することによってトランジスタのソース、
ドレインとなる領域として不純物拡散1l15が形成さ
れ、これら全体を覆うべくシリコン酸化116および層
間絶縁1I8bが形成される。さらに、不祠物拡散層5
にコンタクトをとるべくシリコン酸化膜6および層間絶
縁msbに設けられた開口を含み金属配線層9がその上
に形成される。
以上のように構成されている半導体装置においては、金
属配線層9の下地段差部での断線切れ防止や、そのバタ
ーニングとしての写真製版を良好に実施するための層間
絶縁膜8bを平坦化する必要がある。この平坦化のため
に層間絶縁M8bの材料として、リンを含んだPSG、
ボロンを含んだBSG、リンとボロンを含んだ8PSG
または砒素を含んだAs SG等が使用されているのが
一般的である。これらはCVD法で堆積させるが、堆積
した状態では下地段差形状を反映したままなので、堆積
した後酸化性雰囲気中において熱処理(750〜100
0℃)することによって軟化させて平坦化させる、いわ
ゆるリフO−と呼ばれる手段を講じている。
ここで、リン、ボロン等を含んだ材料を層間絶縁111
18bとして使用するのは、熱処理における流動性を著
しく高める効果があるためであり、また熱処理を酸化性
雰囲気で行なうのは、他の雰囲気に比ベリフロ一時の平
坦化に優れているためである。
ところがリン、ボロン等を含んだ材料はそれらを含んで
いない材料に比べて酸化種の拡散係数が大きいため、眉
間絶縁膜8bだけでは多結晶シリコン3および高融点金
属シリサイド4を酸化させてしまい、その結果高融点金
属シリサイド4中に空洞や剥離を生じたり、また多結晶
シリコン3のシリコンが多量にしかも不均一に消費され
てゲート電極が湾曲したりするのである。そのため、こ
の層間絶縁膜8bによるゲート、11!極部の酸化を防
止するためにゲート電極部まわりをシリコン酸化lI6
で全面覆っている。
[発明が解決しようとする問題点] 上記のような従来の半導体装置の製造方法では、酸化性
雰囲気中で熱処理する際の層間絶縁膜8bの不純物によ
るゲート電極部の酸化を確実に防止するためにはシリコ
ン酸化116を厚くする必要がある。ところが、層間絶
縁膜8bを含めた全体の厚さは次工程の金属配線層9の
加工に影響を及ぼす等で厚くできないので、層間絶縁膜
8bを薄くせざるを得ないが、そうするとその平坦性が
損われるという問題点があった。
この発明はかかる問題点を解決するためになされたもの
で1層間絶縁膜の平坦化特性およびその厚さは変えず、
ゲート電極部の酸化影響を防止する半導体装置の製造方
法を提供することを目的とする。
[問題点を解決するための手段] この発明に係る半導体装置の製造方法は、ゲート電極部
等の導電体部品全体を覆う少なくとも一部が未酸化の層
を形成し、その上に層間絶縁膜を形成した後熱処理する
ものである。
し作用] この発明においては熱処理時における層間絶縁膜の酸化
種の拡散に対し、未酸化の層が酸化することによってゲ
ート電極部の酸化を緩和させる。
[実施例] 第1A図〜第1C図はこの発明の一実施例を示す概略製
造工程図である。
以下、図を参照してこの発明の製造方法について説明す
る。
たとえばシリコンよりなる半導体基板1上にゲート絶縁
膜2を介してゲート電極となる多結晶シリコン3と、た
とえばタングステンシリサイド等の高融点金属シリサイ
ド4とが順次形成されてポリサイドゲートを構成してい
るのは従来例と同様である。また同じくポリサイドゲー
トをマスクとして不純物を注入することによって、トラ
ンジスタのソース、ドレイン領域として不純物拡散層5
が形成され、これら全体を覆うべくシリコン酸化g16
が形成される。シリコン酸化1lWG上には全面に薄い
多結晶シリコン7が形成され、さらにその上にはたとえ
ばBPSGよりなる層間絶縁[18aがCVD法などで
全面に形成される(第1A図参照)。
次に、ゲート電極部の形状に沿った段差形状の層間絶縁
膜8aを平坦化するために酸化性雰囲気の中で熱処理を
行なう。このとき、層間絶縁Il!8bに含まれる不純
物たる酸化種がポリサイドゲートに拡散するのを多結晶
シリコン7が自ら酸化されることによって防止する。こ
の防止の効果を発揮し得るための多結晶シリコン7のi
厚は100〜500A程度で保護膜としての機能を果た
すため、眉間絶縁膜の膜厚に制限を加えず良好なりフロ
ー形状を得ることができる。また、酸化された多結晶シ
リコン7はシリコン酸化膜となり、熱処理終了後層悶絶
if!8bと同一構造となるので一体となりプロセス上
の整合性も良い(第1B図参照)。
最後に、平坦化された1間絶縁1!18bの所要部にコ
ンタクトホールを開口し、金属配線層9を全面に形成し
た後これをバターニングして完了する(第1C図参照)
なお、上記実施例では、ゲート電極部まわりの段差形状
を対象としたが他の同様な段差形状をもたらす導電体部
品であっても同様の効果を奏する。
また、上記実施例では、ゲート電極をポリサイド構造と
しているが高融点金属または高融点金属シリサイドより
なる電極であってもよい。
また、上記実施例では、高融点金属シリサイドとしてタ
ングステンシリサイドを用いているがモリブデンシリサ
イド、チタンシリサイド、タンタルシリサイド、ハフニ
ウムシリサイド、ジルコニウムシリサイドまたはプラチ
ナシリサイドであってもよい。
また、高融点金属としては、タングステン、モリブデン
、チタン、タンタル、ハフニウム、ジルコニウムおよび
プラチナ等であればよい。
さらに、上記実施例では、ゲート電極部まわりを−Hシ
リコン酸化膜6で覆ってからその上に多結晶シリコン7
を形成しているが、このシリコン酸化膜6はゲート電極
の一部に多結晶シリコン3を用いているため熱処理後多
結晶シリコン7が多結晶シリコン3と一体となってゲー
ト’Rt”Aが拡大するのを防止するものであって、ゲ
ート電極の材料によっては必ずしも必要でない。
[発明の効果] この発明は以上説明したとおり、酸化種を有する層間絶
I!膜と導電体部品との間に少なくとも一部が未酸化の
層を形成したので、熱処理時における導電体部品の酸1
ヒを緩和し、また層はコくてもその効果は十分発揮でき
るので1開結縁復本来の厚さには影響を与えないため全
体を早くする必要はなく、十分な平坦化が可能となる。
【図面の簡単な説明】
第1A図〜第1C図は、この発明の一実施例を示す概略
製造工程図、第2図は従来の一般的な半導体装置の概略
断面図である。 図において、1は半導体基板、3は多結晶シリコン、4
は高融点金属シリサイド、6はシリコン酸化膜、7は多
結晶シリコン、8a 、8bは層間絶縁膜である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (11)

    【特許請求の範囲】
  1. (1)半導体基板上に段差形状をもたらす導電体部品を
    形成する工程と、 前記導電体部品全体を覆うために少なくとも一部が未酸
    化の層を形成する工程と、 前記層上に不純物を含んだ絶縁膜を形成する工程と、 熱処理することによつて、前記導電体部品の形状に沿っ
    て形成された前記絶縁膜を平坦化する工程とを備えた、
    半導体装置の製造方法。
  2. (2)前記導電体部品は、ゲート電極である、特許請求
    の範囲第1項記載の半導体装置の製造方法。
  3. (3)前記ゲート電極は、高融点金属または高融点金属
    シリサイドである、特許請求の範囲第2項記載の半導体
    装置の製造方法。
  4. (4)前記ゲート電極は、ポリサイドである、特許請求
    の範囲第2項記載の半導体装置の製造方法。
  5. (5)前記ポリサイドは、多結晶シリコンと高融点金属
    シリサイドからなる、特許請求の範囲第4項記載の半導
    体装置の製造方法。
  6. (6)前記層は、多結晶シリコン膜とシリコン酸化膜と
    からなる、特許請求の範囲第1項ないし第5項のいずれ
    かに記載の半導体装置の製造方法。
  7. (7)前記多結晶シリコン膜は、前記シリコン酸化膜上
    に形成される、特許請求の範囲第6項記載の半導体装置
    の製造方法。
  8. (8)前記多結晶シリコン膜は、前記熱処理によつて前
    記絶縁膜と一体になる、特許請求の範囲第7項記載の半
    導体装置の製造方法。
  9. (9)前記絶縁膜は、PSG、BSG、BPSGおよび
    AsSGよりなる1群から選択される、特許請求の範囲
    第1項ないし第8項のいずれかに記載の半導体装置の製
    造方法。
  10. (10)前記高融点金属は、タングステン、モリブデン
    、チタン、タンタル、ハフニウム、ジルコニウムおよび
    プラチナよりなる1群から選択される、特許請求の範囲
    第3項記載の半導体装置の製造方法。
  11. (11)前記高融点金属シリサイドは、タングステンシ
    リサイド、モリブデンシリサイド、チタンシリサイド、
    タンタルシリサイド、ハフニウムシリサイド、ジルコニ
    ウムシリサイドおよびプラチナシリサイドよりなる1群
    から選択される、特許請求の範囲第3項または第5項に
    記載の半導体装置の製造方法。
JP7221587A 1987-03-25 1987-03-25 半導体装置の製造方法 Pending JPS63237444A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7221587A JPS63237444A (ja) 1987-03-25 1987-03-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7221587A JPS63237444A (ja) 1987-03-25 1987-03-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63237444A true JPS63237444A (ja) 1988-10-03

Family

ID=13482798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7221587A Pending JPS63237444A (ja) 1987-03-25 1987-03-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63237444A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02144941A (ja) * 1988-11-28 1990-06-04 Toshiba Corp 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5968974A (ja) * 1982-10-12 1984-04-19 Matsushita Electric Ind Co Ltd Mis半導体装置
JPS60126859A (ja) * 1983-12-14 1985-07-06 Hitachi Ltd 半導体装置の製造方法
JPS61100936A (ja) * 1984-10-23 1986-05-19 Pioneer Electronic Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5968974A (ja) * 1982-10-12 1984-04-19 Matsushita Electric Ind Co Ltd Mis半導体装置
JPS60126859A (ja) * 1983-12-14 1985-07-06 Hitachi Ltd 半導体装置の製造方法
JPS61100936A (ja) * 1984-10-23 1986-05-19 Pioneer Electronic Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02144941A (ja) * 1988-11-28 1990-06-04 Toshiba Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPS6128232B2 (ja)
JPS6213819B2 (ja)
US5612236A (en) Method of forming a silicon semiconductor device using doping during deposition of polysilicon
JPS63237444A (ja) 半導体装置の製造方法
JPH0329189B2 (ja)
JPH0897172A (ja) 半導体装置
JPS60193333A (ja) 半導体装置の製造方法
JP2558124B2 (ja) 半導体装置の製造方法
JP2570263B2 (ja) 半導体装置およびその製造方法
JPH039572A (ja) 半導体装置の製造方法
JPH0715954B2 (ja) 不揮発性半導体記憶装置の製造方法
JP2710410B2 (ja) Mos半導体装置の製造方法
JP2857170B2 (ja) 半導体装置の製造方法
KR960011816B1 (ko) 반도체소자의 캐패시터 및 그의 제조방법
JP3238804B2 (ja) 半導体装置の製造方法
JPH05291506A (ja) 半導体集積回路装置及びその製造方法
JPH06104428A (ja) 半導体装置及びその製造方法
JPS61225838A (ja) 電極配線の形成方法
JPS6248071A (ja) Mis型電界効果トランジスタの製造方法
JPS58155767A (ja) Mos型半導体装置の製造方法
JPS63141360A (ja) 半導体装置
JPH028463B2 (ja)
JPS61144069A (ja) 半導体装置の製造方法
JPS60233861A (ja) 半導体装置及びその製造方法
JPH03142832A (ja) 半導体装置の製造方法