JPS6248071A - Ｍｉｓ型電界効果トランジスタの製造方法 - Google Patents
Ｍｉｓ型電界効果トランジスタの製造方法Info
- Publication number
- JPS6248071A JPS6248071A JP19069885A JP19069885A JPS6248071A JP S6248071 A JPS6248071 A JP S6248071A JP 19069885 A JP19069885 A JP 19069885A JP 19069885 A JP19069885 A JP 19069885A JP S6248071 A JPS6248071 A JP S6248071A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- gate
- source
- film
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＭＩＳ型電界効果トランジスタの製造方法に関
し、特に、金属シリサイドをゲーＩ−電極として使用し
たＭＩＳ型電界効果トランジスタの製造方法に関する。
し、特に、金属シリサイドをゲーＩ−電極として使用し
たＭＩＳ型電界効果トランジスタの製造方法に関する。
近年、ＭＩＳ型電界効果トランジスタのゲート電極に金
属シリサイドを用いる構造が採用されつつある。
属シリサイドを用いる構造が採用されつつある。
これは、従来広く用いられていた多結晶シリコンによる
ゲート電極と比較してより低抵抗のゲート配線を実現し
、素子の動作速度を向上させる目的のためである。
ゲート電極と比較してより低抵抗のゲート配線を実現し
、素子の動作速度を向上させる目的のためである。
Ｃ発明が解決しようとする問題点〕
しかしながら、」二連のような金属シリサイドをゲート
・′Ｊｕ極として使用した場合、素子の動作速度自体は
向ヒするものの、素子の歩留りが従来の多結晶シリコン
ゲートを用いた素子と比較して著しく低下するという問
題があった。
・′Ｊｕ極として使用した場合、素子の動作速度自体は
向ヒするものの、素子の歩留りが従来の多結晶シリコン
ゲートを用いた素子と比較して著しく低下するという問
題があった。
これは、金属シリサイドゲート形成後、後工程での熱処
理中にシリサイド中の金属原子が半導体基板中に混入し
、接合部分に析出してリーク電流の源となったり、ある
いは、一般的に金属シリサイドはシリコンと比較して酸
化により良質な酸化膜形成が難しいためゲ−ｌ−とソー
ス７・ドレイン間に充分な絶縁耐圧が得られないことな
どの理由によるものである。
理中にシリサイド中の金属原子が半導体基板中に混入し
、接合部分に析出してリーク電流の源となったり、ある
いは、一般的に金属シリサイドはシリコンと比較して酸
化により良質な酸化膜形成が難しいためゲ−ｌ−とソー
ス７・ドレイン間に充分な絶縁耐圧が得られないことな
どの理由によるものである。
本発明は、上述した従来の欠点を除去し、シリサイド層
からの金属原子の基板への混入分防止し、且つゲートと
ソース・トレイン間の絶縁耐圧を向上させたＭＩＳ型電
界効果トランジスタの製造方法を提供することを目的と
する。
からの金属原子の基板への混入分防止し、且つゲートと
ソース・トレイン間の絶縁耐圧を向上させたＭＩＳ型電
界効果トランジスタの製造方法を提供することを目的と
する。
本発明のＭＩＳ型電界効果ｌ−ランジスタの製造方法は
、金属シリサイド単層あるいは多結晶シリコンと金属シ
リサイドの二層により構成されたゲート電極を有するＭ
ＩＳ型電界効果トランジスタの製造方法に於て、前記ゲ
ート電極を形成後該ゲート電極の周囲を絶縁膜により被
覆する工程と、該被覆されたゲート電極の形成された半
導体基板を酸化性雰囲気で熱処理する工程とを含んで構
成される。
、金属シリサイド単層あるいは多結晶シリコンと金属シ
リサイドの二層により構成されたゲート電極を有するＭ
ＩＳ型電界効果トランジスタの製造方法に於て、前記ゲ
ート電極を形成後該ゲート電極の周囲を絶縁膜により被
覆する工程と、該被覆されたゲート電極の形成された半
導体基板を酸化性雰囲気で熱処理する工程とを含んで構
成される。
次に 本発明について図面を参照して説明する。第１図
（ａ）〜（「）は本発明の一実施例を説明するために工
程順に示した断面図である０本実施例は次の工程により
製造することができる。
（ａ）〜（「）は本発明の一実施例を説明するために工
程順に示した断面図である０本実施例は次の工程により
製造することができる。
まず、第１図（ａ）に示すように、シリコン基板ＩＥに
厚いフィールド酸化膜２を形成する。次いで、多結晶シ
リコン４を被着し導電性不純物を拡散する。次に危属シ
リサイド５、これに重ねて窒化シリコン膜６ａをン皮着
する。
厚いフィールド酸化膜２を形成する。次いで、多結晶シ
リコン４を被着し導電性不純物を拡散する。次に危属シ
リサイド５、これに重ねて窒化シリコン膜６ａをン皮着
する。
次に、第１図（ｂ）に示すように、フオＩ〜エッチング
工程により表面に窒化シリコン膜６ａを残した状態でゲ
ーＩ−電極を加工形成する。
工程により表面に窒化シリコン膜６ａを残した状態でゲ
ーＩ−電極を加工形成する。
次に、第１図（Ｃ）に示すように、全面に再び窒化シリ
コン膜６ｂを被着する。
コン膜６ｂを被着する。
次に、第１図＜ｄ）に示すように、全面を反応性イオン
エツチングで処理することにより、ゲート電極周囲のみ
に窒化シリコン膜６Ｃを残存させる。
エツチングで処理することにより、ゲート電極周囲のみ
に窒化シリコン膜６Ｃを残存させる。
次に、第１図（ｅ）に示すように、ソース・ドレイン拡
散層７を形成し、酸化を行うことにより、ゲートとソー
ス・トレイン間の絶縁耐圧を向上させる。
散層７を形成し、酸化を行うことにより、ゲートとソー
ス・トレイン間の絶縁耐圧を向上させる。
次に、層間絶縁膜８を形成し、コンタクト孔を開口し、
ソース・ドレイン電極９を形成すれば、第１図（ｒ）に
示すような本実施例の素子が完成する。
ソース・ドレイン電極９を形成すれば、第１図（ｒ）に
示すような本実施例の素子が完成する。
以上の工程により完成した本実施例の素子はシリコン基
板１上にはフィールド酸化膜２が形成され、ゲート酸化
膜３上には多結晶シリコン膜４と金属シリサイド５から
構成されたゲート電極が形成され、ゲート電極の周囲は
すべてシリコン窒化膜６Ｃで被覆されている。ソース・
トレイン拡散層７１層間絶縁膜８．ソース・ドレイン電
極は通常の方法で形成されている。
板１上にはフィールド酸化膜２が形成され、ゲート酸化
膜３上には多結晶シリコン膜４と金属シリサイド５から
構成されたゲート電極が形成され、ゲート電極の周囲は
すべてシリコン窒化膜６Ｃで被覆されている。ソース・
トレイン拡散層７１層間絶縁膜８．ソース・ドレイン電
極は通常の方法で形成されている。
すなわち、前記したように本実施例のゲート電極は周囲
がすべてシリコン窒化膜６Ｃで被覆されているので、酸
化性雰囲気の熱処理にあたりシリサイド層からの金属原
子の基板への混入を防止することができ、リーク電流を
防ぎ、かつゲートとソース・ドレイン間の絶縁耐圧を向
上させることができる。
がすべてシリコン窒化膜６Ｃで被覆されているので、酸
化性雰囲気の熱処理にあたりシリサイド層からの金属原
子の基板への混入を防止することができ、リーク電流を
防ぎ、かつゲートとソース・ドレイン間の絶縁耐圧を向
上させることができる。
以上説明した様に、本発明はゲート電極を絶縁膜で完全
に被覆した後酸化を行うことにより、金属原子の基板へ
の混入を防止し、且つ、ゲートとソース・ドレイン間の
耐圧を向上できる効果がある。
に被覆した後酸化を行うことにより、金属原子の基板へ
の混入を防止し、且つ、ゲートとソース・ドレイン間の
耐圧を向上できる効果がある。
第１図（ａ）〜（「）は本発明の一実施例を説明するた
めに工程順に示した断面図である。 １・・・シリコン基板、２・・・フィールド酸化膜、３
・・・デー１へ酸化膜、４・・・多結晶シリコン膜、５
・・・金属シリサイド、６・・・窒化シリコン膜、７・
・・ソース・トレイン拡散層、８・・・層間絶縁膜、９
・・・ソース・ドレイン電極。 代理人 弁理士 内 原 音 躬 ｆ 凶 ８ ｆ 図
めに工程順に示した断面図である。 １・・・シリコン基板、２・・・フィールド酸化膜、３
・・・デー１へ酸化膜、４・・・多結晶シリコン膜、５
・・・金属シリサイド、６・・・窒化シリコン膜、７・
・・ソース・トレイン拡散層、８・・・層間絶縁膜、９
・・・ソース・ドレイン電極。 代理人 弁理士 内 原 音 躬 ｆ 凶 ８ ｆ 図
Claims (1)
- 金属シリサイド単層あるいは多結晶シリコンと金属シリ
サイドの二層により構成されたゲート電極を有するＭＩ
Ｓ型電界効果トランジスタの製造方法に於て、前記ゲー
ト電極を形成後該ゲート電極の周囲を絶縁膜により被覆
する工程と、該被覆されたゲート電極の形成された半導
体基板を酸化性雰囲気で熱処理する工程とを復むことを
特徴とするＭＩＳ型電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19069885A JPS6248071A (ja) | 1985-08-28 | 1985-08-28 | Ｍｉｓ型電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19069885A JPS6248071A (ja) | 1985-08-28 | 1985-08-28 | Ｍｉｓ型電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6248071A true JPS6248071A (ja) | 1987-03-02 |
Family
ID=16262363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19069885A Pending JPS6248071A (ja) | 1985-08-28 | 1985-08-28 | Ｍｉｓ型電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6248071A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6437036A (en) * | 1987-08-03 | 1989-02-07 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH01258471A (ja) * | 1988-04-08 | 1989-10-16 | Matsushita Electron Corp | Ｍｏｓ型半導体装置の製造方法 |
-
1985
- 1985-08-28 JP JP19069885A patent/JPS6248071A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6437036A (en) * | 1987-08-03 | 1989-02-07 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH01258471A (ja) * | 1988-04-08 | 1989-10-16 | Matsushita Electron Corp | Ｍｏｓ型半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5946107B2 (ja) | Ｍｉｓ型半導体装置の製造法 | |
| JPS5910073B2 (ja) | シリコン・ゲ−トｍｏｓ型半導体装置の製造方法 | |
| JPS6248071A (ja) | Ｍｉｓ型電界効果トランジスタの製造方法 | |
| JPS6251216A (ja) | 半導体装置の製造方法 | |
| JPH0415619B2 (ja) | ||
| KR0171732B1 (ko) | 모스 트랜지스터 및 그 제조방법 | |
| JP4730993B2 (ja) | 半導体素子の電導性ライン形成方法 | |
| JPS6197967A (ja) | 半導体装置およびその製造方法 | |
| JPS59231864A (ja) | 半導体装置 | |
| JPH039572A (ja) | 半導体装置の製造方法 | |
| JPS61267365A (ja) | 半導体装置 | |
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06196689A (ja) | 絶縁ゲート電界効果半導体装置およびその製造方法 | |
| JPS621276A (ja) | Ｍｏｓ型半導体装置 | |
| JPH03106072A (ja) | 半導体装置の製造方法 | |
| JPH0466108B2 (ja) | ||
| JPH05291294A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6156448A (ja) | 相補型半導体装置の製造方法 | |
| JPH01137673A (ja) | 半導体装置の製造方法 | |
| JPH0217930B2 (ja) | ||
| JPH04139765A (ja) | 半導体装置 | |
| JPS62263658A (ja) | 半導体装置およびその製造方法 | |
| JP2000312001A (ja) | 半導体装置及びその製造方法 | |
| JPS62147777A (ja) | Ｍｏｓ形電界効果トランジスタの製造方法 | |
| JPH01289168A (ja) | 半導体装置の製造方法 |