JPS60233861A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS60233861A JPS60233861A JP59090034A JP9003484A JPS60233861A JP S60233861 A JPS60233861 A JP S60233861A JP 59090034 A JP59090034 A JP 59090034A JP 9003484 A JP9003484 A JP 9003484A JP S60233861 A JPS60233861 A JP S60233861A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- region
- oxide film
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229910052715 tantalum Inorganic materials 0.000 claims description 21
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 21
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 13
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 10
- 230000010354 integration Effects 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 230000008878 coupling Effects 0.000 abstract description 3
- 238000010168 coupling process Methods 0.000 abstract description 3
- 238000005859 coupling reaction Methods 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置及びその製造方法に関する。
Ｅ Ｐ ＲＯＭ （ＵＶ Ｌｉｇｈｔ Ｅｒａｓａｂｌ
ｅ ａｎｄＰｒｏｇｒａｍｍａｂｌｅ ＲＯＨ）におけ
るメモリセルには、２層ポリシリコン構造のトランジス
タ、例えばＳＡＭＯＳトランジスタ（５ｔａｃｈｅｄ
ｇａｔｅ Ａｖａｌａｎｃｈｅｉｎｊｅｃｔｉｏｎ Ｍ
Ｏ８ｔｒａｎ８ｉｓｔｅｒ）が用いられている。
ｅ ａｎｄＰｒｏｇｒａｍｍａｂｌｅ ＲＯＨ）におけ
るメモリセルには、２層ポリシリコン構造のトランジス
タ、例えばＳＡＭＯＳトランジスタ（５ｔａｃｈｅｄ
ｇａｔｅ Ａｖａｌａｎｃｈｅｉｎｊｅｃｔｉｏｎ Ｍ
Ｏ８ｔｒａｎ８ｉｓｔｅｒ）が用いられている。
ＳＡＭＯＳトランジスタは、７０−ティングゲート上に
絶縁膜を介してコントロールゲートブラケットを設けた
ものであり、フローティングゲートに電荷を蓄積させる
ことにより情報を記録するものである。十分な母が蓄積
するためには、７０−ティングゲートとコントロールゲ
ート間のカップリング容量がある程度必要である。した
がってフローティングゲートとコントロールゲートの面
積を小さくして高集積化を図るためには、絶縁膜の誘電
率を高くすればよい。したがって絶縁膜として例えば誘
電率の大きいタンタル酸化膜を用いて高集積化を図る試
みがなされている。
絶縁膜を介してコントロールゲートブラケットを設けた
ものであり、フローティングゲートに電荷を蓄積させる
ことにより情報を記録するものである。十分な母が蓄積
するためには、７０−ティングゲートとコントロールゲ
ート間のカップリング容量がある程度必要である。した
がってフローティングゲートとコントロールゲートの面
積を小さくして高集積化を図るためには、絶縁膜の誘電
率を高くすればよい。したがって絶縁膜として例えば誘
電率の大きいタンタル酸化膜を用いて高集積化を図る試
みがなされている。
一方周辺回路を構成するＭＯ，Ｓトランジスタの高速化
を図るために種々の試みがなされているが、その試みの
ひとつとしてゲート抵抗を減少させる方法がある。ゲー
ト抵抗が小さければゲート電位の高速変化が可能である
からである。ゲート抵抗を減少させるには例えばタング
ステン、タンタル、モリブデン等のメタルシリサイドを
ゲート表面に形成する方法が有効である。
を図るために種々の試みがなされているが、その試みの
ひとつとしてゲート抵抗を減少させる方法がある。ゲー
ト抵抗が小さければゲート電位の高速変化が可能である
からである。ゲート抵抗を減少させるには例えばタング
ステン、タンタル、モリブデン等のメタルシリサイドを
ゲート表面に形成する方法が有効である。
しかしながら高集積度で高速動作可能なＥＰＲＯＭやＥ
ＥＰ ＲＯＭを製造するためには、高集１ａ痕達成のた
め、および高速動作達成のためそれぞれ特別の製造工程
を付加する必要があり、製造工程が複雑になるという問
題点があった。
ＥＰ ＲＯＭを製造するためには、高集１ａ痕達成のた
め、および高速動作達成のためそれぞれ特別の製造工程
を付加する必要があり、製造工程が複雑になるという問
題点があった。
本発明は上記事情を考慮してなされたもので、集積度が
高く、＾速動作可″能な半導体装置及びその製造方法を
提供することを目的とする。
高く、＾速動作可″能な半導体装置及びその製造方法を
提供することを目的とする。
この目的を達成するために本発明による半導体装置は、
半導体基板上の第１の領域および第２の領域に酸化膜を
介して形成された多結晶ポリシリコン膜と、前記第１の
領域の多結晶シリコン膜上に形成された絶縁膜と、この
絶縁股上に形成されたタンタル酸化膜と、このタンタル
酸化膜上に形成された導電膜と、前記第２の領域の多結
晶シリコン股上に形成されたタンタルシリサイド膜とを
備えている。
半導体基板上の第１の領域および第２の領域に酸化膜を
介して形成された多結晶ポリシリコン膜と、前記第１の
領域の多結晶シリコン膜上に形成された絶縁膜と、この
絶縁股上に形成されたタンタル酸化膜と、このタンタル
酸化膜上に形成された導電膜と、前記第２の領域の多結
晶シリコン股上に形成されたタンタルシリサイド膜とを
備えている。
本発明による半導体装置の製造方法は、前記第１の領域
の絶縁膜上と、前記第２の領域の多結晶シリコン股上に
タンタル膜を形成して、熱酸化処理することにより、前
記第１の領域の絶縁膜上にタンタル酸化膜を形成し、同
時に前記第２の領域の多結晶シリコン膜上にタンタルシ
リサイドを形成することを特徴としている。
の絶縁膜上と、前記第２の領域の多結晶シリコン股上に
タンタル膜を形成して、熱酸化処理することにより、前
記第１の領域の絶縁膜上にタンタル酸化膜を形成し、同
時に前記第２の領域の多結晶シリコン膜上にタンタルシ
リサイドを形成することを特徴としている。
本発明の一実施例による半導体装置を第１図に示す。半
導体基板１上の第１領域２１には２層ポリシリコン構造
のトランジスタ、例えばＳＡＭＯＳトランジスタのゲー
トが形成され、第２の領域２２にはＭＯＳトランジスタ
のゲートが形成されている。Ｐ型の半導体基板１上には
素子分離用酸化膜２と、素子領域にはゲート酸化膜３が
形成されている。ゲート酸化膜３上の第１の領域２１に
は多結晶シリコン膜と、シリコン酸化膜５、タンタル酸
化膜６１多結晶シリコン膜１ｏが順番に形成されている
。多結晶シリコン膜７はＳＡＭＯＳトランジスタの７０
−ティングゲートである。第２の領域２１には多結晶シ
リコン膜８、タンタルシリサイド６２が順番に形成され
ている。多結晶シリコン膜８、タンタルシリサイド６２
はＭＯＳトランジスタのゲートである。
導体基板１上の第１領域２１には２層ポリシリコン構造
のトランジスタ、例えばＳＡＭＯＳトランジスタのゲー
トが形成され、第２の領域２２にはＭＯＳトランジスタ
のゲートが形成されている。Ｐ型の半導体基板１上には
素子分離用酸化膜２と、素子領域にはゲート酸化膜３が
形成されている。ゲート酸化膜３上の第１の領域２１に
は多結晶シリコン膜と、シリコン酸化膜５、タンタル酸
化膜６１多結晶シリコン膜１ｏが順番に形成されている
。多結晶シリコン膜７はＳＡＭＯＳトランジスタの７０
−ティングゲートである。第２の領域２１には多結晶シ
リコン膜８、タンタルシリサイド６２が順番に形成され
ている。多結晶シリコン膜８、タンタルシリサイド６２
はＭＯＳトランジスタのゲートである。
フローティングゲートである多結晶シリコン膜７とコン
トロールゲートである多結晶シリコン膜１０との間に誘
電率が極めて高いタンタル酸化膜６１があるため、単位
面積あたりのカップリング容量が大きくなり、高集積化
ができる。また第２の領域のＭＯＳトランジスタのゲー
トはタンタルシリサイド６２を有しているためゲート抵
抗が低く高速動作が可能となる。
トロールゲートである多結晶シリコン膜１０との間に誘
電率が極めて高いタンタル酸化膜６１があるため、単位
面積あたりのカップリング容量が大きくなり、高集積化
ができる。また第２の領域のＭＯＳトランジスタのゲー
トはタンタルシリサイド６２を有しているためゲート抵
抗が低く高速動作が可能となる。
本発明の一実施例による半導体装置の製造工程を第２図
に示す。まずＰ型半導体基板１上に素子分離用酸化膜３
を形成し、次に熱酸化により酸化膜３を形成する（第２
図（ａ））。続いてＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐ
ｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）法により多結晶シリコ
ン膜４を形成し、リンを拡散によりドープする（第２図
（ｂ））。次に熱酸化をおこない、多結晶シリコン膜４
上に薄い熱酸化膜５を形成する。続いてこの熱酸化膜５
をフォトエツチングし、ＭＯＳトランジスタのゲートが
形成される第２の領域２２の熱酸化膜５を除去する（第
２図（Ｃ））。次にスパッタリングによりタンタルを推
移し、全面にタンタル膜６を形成する（第２図（ｄ））
。
に示す。まずＰ型半導体基板１上に素子分離用酸化膜３
を形成し、次に熱酸化により酸化膜３を形成する（第２
図（ａ））。続いてＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐ
ｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）法により多結晶シリコ
ン膜４を形成し、リンを拡散によりドープする（第２図
（ｂ））。次に熱酸化をおこない、多結晶シリコン膜４
上に薄い熱酸化膜５を形成する。続いてこの熱酸化膜５
をフォトエツチングし、ＭＯＳトランジスタのゲートが
形成される第２の領域２２の熱酸化膜５を除去する（第
２図（Ｃ））。次にスパッタリングによりタンタルを推
移し、全面にタンタル膜６を形成する（第２図（ｄ））
。
次に反応性イオンエツチングにより第１の領域２１と第
２の領域２２を残してタンタル膜６、熱酸化膜５、多結
晶シリコン膜４を除去して、ＳＡＭＯ３トランジスタの
ゲートとＭＯＳ ｌ−ランジスタのゲートを形成する（
第２図（ｅ））。次に酸化雰囲気中で加熱する。すると
多結晶シリコン膜である７０−ティングゲート７上に酸
化膜５を介して形成されたタンタル！１１６がタンタル
酸化膜６１になる。同時に多結晶シリコン膜であるゲー
ト８上のタンタル膜６が、ゲート８と反応して導電性の
よいタンタルシリサイド６２になる。またこのとき第１
の領域および第２の領域の各ゲートの上面および側面に
は酸化膜が形成される（第２図（ｆ））。次に多結晶シ
リコン膜１０をタンタル酸化膜６１上に形成し、ＳＡＭ
ＯＳトランジスタのコントロールゲートとする（第２図
（ｑ））。
２の領域２２を残してタンタル膜６、熱酸化膜５、多結
晶シリコン膜４を除去して、ＳＡＭＯ３トランジスタの
ゲートとＭＯＳ ｌ−ランジスタのゲートを形成する（
第２図（ｅ））。次に酸化雰囲気中で加熱する。すると
多結晶シリコン膜である７０−ティングゲート７上に酸
化膜５を介して形成されたタンタル！１１６がタンタル
酸化膜６１になる。同時に多結晶シリコン膜であるゲー
ト８上のタンタル膜６が、ゲート８と反応して導電性の
よいタンタルシリサイド６２になる。またこのとき第１
の領域および第２の領域の各ゲートの上面および側面に
は酸化膜が形成される（第２図（ｆ））。次に多結晶シ
リコン膜１０をタンタル酸化膜６１上に形成し、ＳＡＭ
ＯＳトランジスタのコントロールゲートとする（第２図
（ｑ））。
次に不純物を拡散してソース、トレインとするＮ不純物
領域１１を形成する（第２図（ｈ））。その後、アルミ
ニウム等により記数層を形成し最後に保持膜を形成して
製造工程を終了する。
領域１１を形成する（第２図（ｈ））。その後、アルミ
ニウム等により記数層を形成し最後に保持膜を形成して
製造工程を終了する。
このように本実施例によれば、高集積化のために高誘電
率の絶縁膜を形成する工程と、低抵抗のゲートを形成す
る工程を同時におこなうことができるため、複雑な製造
工程を設けることなく高集積度で高速動作可能な半導体
装置を実現できる。
率の絶縁膜を形成する工程と、低抵抗のゲートを形成す
る工程を同時におこなうことができるため、複雑な製造
工程を設けることなく高集積度で高速動作可能な半導体
装置を実現できる。
先の実施例ではコントロールゲートを多結晶シリコン膜
で形成したが、高融点メタル、タングステン、タンタル
、モリブデン、チタン等で形成してもよい。また先の実
施例ではＥＰ ＲＯＭやＥＥＰ ＲＯＭの場合を具体例
として説明したが、２つの導電膜間の絶縁膜を記憶用キ
ャパシタとして用いるＤＲＡＭ （口ｙｎａｍｉｃ Ｒ
Ａ Ｍ ） ニも適用スることができる。
で形成したが、高融点メタル、タングステン、タンタル
、モリブデン、チタン等で形成してもよい。また先の実
施例ではＥＰ ＲＯＭやＥＥＰ ＲＯＭの場合を具体例
として説明したが、２つの導電膜間の絶縁膜を記憶用キ
ャパシタとして用いるＤＲＡＭ （口ｙｎａｍｉｃ Ｒ
Ａ Ｍ ） ニも適用スることができる。
［発明の効果コ
以上の通り本発明によれば、高集積度で高速動作可能な
半導体装置を簡単な製造工程で得ることができる。ＥＰ
ＲＯＭ、ＥＥＰ ＲＯＭ、ＤＲＡＭに適用した場合に
特に効果がある。
半導体装置を簡単な製造工程で得ることができる。ＥＰ
ＲＯＭ、ＥＥＰ ＲＯＭ、ＤＲＡＭに適用した場合に
特に効果がある。
第１図は本発明の一実施例による半導体装置の断面図、
第２図は本発明の一実施例による半導体装置の製造方法
の工程図である。 １・・・半導体基板、２・・・素子分離用酸化膜、３・
・・ゲート酸化膜、４・・・多結晶シリコン膜、５・・
・熱酸化膜、６・・・タンタル膜、７・・・７０−ティ
ングゲート、８・・・ゲート、９・・・酸化膜、１０・
・・コントロールゲート、６１・・・タンタル酸化膜、
６２・・・タンタルサイド。 出願人代理人 猪 股 清 色 １ 囚 ら２ 図 琵 ２ 図
第２図は本発明の一実施例による半導体装置の製造方法
の工程図である。 １・・・半導体基板、２・・・素子分離用酸化膜、３・
・・ゲート酸化膜、４・・・多結晶シリコン膜、５・・
・熱酸化膜、６・・・タンタル膜、７・・・７０−ティ
ングゲート、８・・・ゲート、９・・・酸化膜、１０・
・・コントロールゲート、６１・・・タンタル酸化膜、
６２・・・タンタルサイド。 出願人代理人 猪 股 清 色 １ 囚 ら２ 図 琵 ２ 図
Claims (1)
- 【特許請求の範囲】 １、 半導体基板と、 この半導体基板上の第１の領域および第２の領域に酸化
膜を介して形成された多結晶シリ」ン膜と、 前記第１の領域の多結晶シリコン股上に形成された絶縁
膜と、 この絶縁膜上に形成されたタンタル酸化膜と、このタン
タル酸化膜上に形成された導電膜と、前記第２の領域の
多結晶シリコン膜上に形成されたタンタルシリサイド膜
と を備えた半導体装置。 ２、特許請求の範囲第１項記載の装置において、前記第
１の領域の多結晶シリコン膜は２層ポリシリコン構造の
トランジスタのフローティングゲートであり、前記第１
の領域の前記導雷鱒は前記２Ｂポリシリコン構造のトラ
ンジスタのコントロールゲートであり、前記第２の領域
の多結晶シリコン膜は、ＭＯＳトランジスタのゲートで
あることを特徴とする半導体装置。 ３、 半導体基板上に酸化膜を形成する第１の工程と、 酸化股上の第１の領域および第２の領域に多結晶シリコ
ン膜を形成する第２の工程と、前記第１の領域の多結晶
シリコン膜上に絶縁膜を形成する第３の工程と、 前記第１の領域の絶縁膜上と前記第２の領域の多結晶シ
リコン膜上にタンタル膜を形成する第４の工程と、 熱酸化することにより、前記第１の領域のタンタル膜を
タンタル酸化膜にし、前記第２の領域のタンタル膜をタ
ンタルシリサイド膜にする第５の工程と、 前記第１の領域のタンタル酸化股上に導電膜を形成する
第６の工程と を有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59090034A JPS60233861A (ja) | 1984-05-04 | 1984-05-04 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59090034A JPS60233861A (ja) | 1984-05-04 | 1984-05-04 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60233861A true JPS60233861A (ja) | 1985-11-20 |
Family
ID=13987373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59090034A Pending JPS60233861A (ja) | 1984-05-04 | 1984-05-04 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60233861A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63299280A (ja) * | 1987-05-29 | 1988-12-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH0290684A (ja) * | 1988-09-28 | 1990-03-30 | Toshiba Corp | 不揮発性半導体メモリ |
-
1984
- 1984-05-04 JP JP59090034A patent/JPS60233861A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63299280A (ja) * | 1987-05-29 | 1988-12-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH0290684A (ja) * | 1988-09-28 | 1990-03-30 | Toshiba Corp | 不揮発性半導体メモリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6410107B2 (ja) | ||
| JPS6349906B2 (ja) | ||
| KR900001395B1 (ko) | 반도체장치의 제조방법 | |
| JPH11261020A (ja) | 半導体装置およびその製造方法 | |
| JP2633584B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5950101B2 (ja) | 半導体装置の製法 | |
| US5612236A (en) | Method of forming a silicon semiconductor device using doping during deposition of polysilicon | |
| JPS60233861A (ja) | 半導体装置及びその製造方法 | |
| JPS62298161A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03227516A (ja) | 半導体装置の製造方法 | |
| JPH0414862A (ja) | 半導体装置 | |
| JPS63237456A (ja) | 半導体装置 | |
| JPH0746698B2 (ja) | 半導体装置の製造方法 | |
| JPS59112641A (ja) | 半導体装置及びその製造方法 | |
| JPS625344B2 (ja) | ||
| JPH0669445A (ja) | 半導体メモリ装置の製造方法 | |
| JPH0277127A (ja) | 半導体装置 | |
| JPH04322459A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH0945903A (ja) | 半導体素子及びその配線の形成方法とゲート電極の形成方法 | |
| JPS63148A (ja) | 半導体装置 | |
| JPS6157709B2 (ja) | ||
| JPS6038026B2 (ja) | 半導体装置の製造方法 | |
| JP2000100972A (ja) | 半導体装置 | |
| JPH0666427B2 (ja) | Ｍｏｓ型半導体集積回路装置の製造方法 | |
| JPS648471B2 (ja) |