JPS63148A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はダイナミックＲＡＭ　　ＩＣからなる半導体
装置において、そのメモリセルを形成するＭＯＳキャパ
シタとＭＯＳトランジスタの内、ＭＯＳキャパシタの容
量を増大できるキャパシタ梼造に関するものである。

〔従来の技術〕

第３図は従来のダイナミックＲＡＭを構成するメモリセ
ルの一例を示す断面図である。第３図において、１は半
導体基板、２は該基板１上に形成した、いわゆる素子分
離のための厚い酸化膜、３は該厚い酸化膜２で囲まれて
基板２上に形成した第１の薄い絶縁膜、４は第１の絶縁
膜３上に形成した第１の導電性膜、５は第１の導電性１
）１４のない領域に形成した第２の絶縁膜、６は第２の
絶縁膜５上に形成した第２の導電性膜、７．８は第１゜
第２の導電性膜４．６のない領域に形成した第２導電型
の不純物層で、第２の導電性膜６に対し、ＭＯＳ型トラ
ンジスタのソース・ドレイン領域を構成する。９はこれ
らの膜４，６を覆う絶縁膜で、この上に導電性膜を形成
し、各素子間を電気的に接続する際に不要部を絶縁する
ためのものである。

また第２図（ａ）は従来のダイナミックＲＡＭを構成す
るメモリセルの概略を示す平面図である。

次に動作について説明する。

信号の書込み時、外部よりの記憶信号は不純物層８から
伝えられ、ＭＯＳトランジスタ５〜８が“オン゛すれば
信号は不純物層７を通り第１の薄い絶縁膜３と第１の導
電性膜４よりなるキャパシタに蓄えられる。ここで１０
は、導電性膜４に電位を加えるか、又は予め第２導電型
の不純物を導入することにより基板１と反対導電型に反
転した反転層である。

〔発明が解決しようとする問題点〕

従来のダイナミックＲＡＭのメモリセルは以上のように
構成されているので、第１の導電膜３及び第１の絶縁膜
４よりなるキャパシタの容量が小さいと、この中に蓄え
られる電荷も少なく、従って読み出し時の信号も弱くな
る。このため、キャパシタの容量を大きくしなければな
らないが、そのためにはキャパシタ部分の面積を大きく
する。

絶縁膜３を薄くする。絶縁膜３の誘電率を大きくするこ
と等があげられる。しかるに、面積を大きくすることは
、集積度を下げることになり難しい。

−方、＃ｊＡ縁膜３を薄くすること、又誘電率を大きく
することは既に種々試みられているが、はぼ限界に来て
いる。

この発明は上記のような問題点を解消するためになされ
たもので、集積度を下げることなく、実効のキャパシタ
面積を増大させることのできるダイナミックＲＡＭのメ
モリセルを得ることを目的としている。

〔問題点を解決するための手段〕

この発明に係る半導体装置は、従来キャパシタの電荷蓄
積を基板内のみで行なっていたのに対し、中間電極を設
け、この中間電極と下部電極との間およびこの中間電極
と上部電極との間においても信号の電荷蓄積を行なうこ
とにより、キャパシタ面積を従来の約３倍としたもので
ある。

〔作用〕

この発明においては、中間電極を設け、この中間電極と
下部電極との間およびこの中間電極と上部電極との間に
お、いても信号の電荷蓄積を行なうことにより、キャパ
シタ面積を従来の約３倍の実効面積にしたから、蓄積電
荷は増大し、従って読み出し時の信号も大きくなること
ができ、しかも集積度を悪くすることもない。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図および第２図（ｂ）において、１はＰ型半導体基板で
、この基板−１上に選択的に厚い酸化膜２を形成し、次
に第１の導電性膜４の下部の酸化膜２のない領域に砒素
をイオン注入し、Ｎ型層ｌＯを形成した後、表面を酸化
して第１の薄い絶縁膜３を形成し、その上に第１の導電
性膜４としてリンをドープした多結晶シリコン膜を形成
し、再び酸化し、第３の薄い絶縁膜１）を形成する。そ
の後、砒素をドープした多結晶シリコン膜により第３の
導電性膜１５を形成する前に、下部の酸化膜の一部の領
域１４部の薄い絶縁膜を除去する。

次に導電性膜１５の表面を酸化し、第４の薄い絶ｕｌｌ
ｉ１３を形成し、この上に第４の導電性膜としてリンを
ドープした多結晶シリコン膜１２を形成する。これらの
第１．第３．第４の導電性膜４゜１５．１３及び厚い酸
化膜２のない領域の酸化膜を除去して、基板ｌの表面に
第２の絶縁膜としての酸化膜５を形成し、更にその上に
第２の導電性膜としてのリンをドープした多結晶シリコ
ン、あるいはモリブデンシリサイド膜６を形成し、これ
らの導電性膜の上から砒素をイオン注入した後ドライブ
することによりＮ゛拡散層７，８を形成する。９は後工
程のアルミ配線のための厚い絶縁膜で、これには通常リ
ンガラス等を用いる。

本実施例において、第３の導電性ｌ！１５の下にＮ゛拡
散層が広がるのは、導電性膜１５を砒素をドープした多
結晶シリコンとしたことによってこの多結晶シリコン層
から基板に砒素が拡散したため、又、Ｎ゛拡散層１０の
一部を予め拡張させておくためである。

次に動作について説明する。信号書込み時、電　　　　
−気信号はＮ゛拡散層８を通して伝えられ、第２導電性
膜６に■電位を加え、このＮチャネルトランジスタを“
オン°状態にし、Ｎ゛拡散Ｎ７から第１の導電性膜４下
部のＮ゛拡散層および第３の導性膜１５と第１の導電性
膜４との間、第３の導電性膜１５と第４の導電性膜１２
との間に各々薄い絶縁膜３．１）．１３を介したキャパ
シタに蓄えられる。

なお、上記実施例では、Ｐ型基板上にＭＯＳキャパシタ
を形成した場合を示したが、Ｎ型基板上に、あるいは相
補型のＭＯＳキャパシタを構成した場合も、同様に応用
することができる。又、導電性膜として多結晶シリコン
を示したが、モリブデン、チタニウム、タングステン癲
よびそれらとシリコンとの合金やこれらの多層膜を用い
ることも可能である。同様に絶縁膜としては熱酸化膜を
用いたが、シリコン窒化膜や他の絶縁膜でも可能である
。

〔発明の効果〕

以上のように、この発明によれば、中間電極を設け、こ
の中間電極を用いて信号電荷を蓄えるようにしたので、
集積度を下げることな（、信号電荷の蓄積量を増加する
ことができる効果がある。

【図面の簡単な説明】

第１図および第２図（ｂｌはこの発明の一実施例を示す
断面側面図および平面図、第３図および第２図＋８）は
従来のメモリセルを示す断面図および平面図である。 １・・・半導体基板、２・・・酸化膜、３・・・第１の
絶縁膜、４・・・第１の導電性膜、５・・・第２の絶縁
膜、６・・・第２の導電性膜、７及び８・・・不純物層
、９・・・絶縁膜、１０・・・反転層、１）・・・第３
の絶縁膜、１２・・・第４の導電性膜、１３・・・第４
の絶縁膜、１４・・・＆！！ａ膜除去部、１５・・・第
３の導電性膜。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）半導体基板上に１個のキャパシタ及び１個のＭＯ
   Ｓ型トランジスタからなる記憶素子回路を単数あるいは
   複数有する半導体装置において、該記憶素子回路のキャ
   パシタ部分が、 基板上にＭＯＳトランジスタのソース又はドレイン領域
   と接続して形成された反転層と、 該反転層の上に薄い酸化絶縁膜を介して形成された導電
   性膜と、 該導電性膜の上に薄い酸化絶縁膜を介してＭＯＳトラン
   ジスタのソースまたはドレイン領域と接続して形成され
   た導電性膜と、 該導電性膜の上に薄い酸化絶縁膜を介して形成された導
   電性膜とを備えたものであることを特徴とする半導体装
   置。