JPS63149A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はダイナミックＲＡＭ　　ＩＣからなる半導体
装置において、そのメモリセル、・を形成するＭＯＳキ
ャパシタとＭＯＳ）ランジスタの内、ＭＯＳキャパシタ
の容量を増大できるキャパシタ構造に関するものである
。

〔従来の技術〕

第３図は従来のダイナミックＲＡＭを構成するメモリセ
ルの一例を示す断面図である。第３図において、１は半
導体基板、２は該基板１上に形成した、いわゆる素子分
離のための厚い酸化膜、３は該厚い酸化膜２で囲まれて
基板ｌ上に形成した第１の薄い絶縁膜、４は第１の絶縁
膜３上に形成した第１の導電性膜、５は第１の導電性膜
４のない領域に形成した第２の絶縁膜、６は第２のｖ７
Ａ縁膜５上に形成した第２の導電性膜、７．８は第１゜
第２の導電性膜４．６のない領域に形成した第２導電型
の不純物層で、第２の導電性膜６に対し、ＭＯＳ型トラ
ンジスタのソース・ドレイン領域を構成する。９はこれ
らの膜４．６を覆う絶縁膜で、この上に導電性膜を一形
成し、各素子間を電気的に接続する際に不要部を絶縁す
るためのものである。

また第２図＋８１は従来のダイナミックＲＡＭを構成す
るメモリセルの概略を示す平面図である。

次に動作について説明する。

信号の書込み時、外部よりの記憶信号は不純物層８から
伝えられ、ＭＯＳ）ランジスタ５〜８が“オン”すれば
信号は不純物層７を通り第１の薄い絶縁膜３と第１の導
電性膜４よりなるキャパシタに蓄えられる。ここで１０
は、導電性膜４に電位を加えるか、又は予め第２導電型
の不純物を導入することにより基板１と反対導電型に反
転した反転層である。

（発明が解決しようとする問題点〕 従来のダイナミックＲＡＭのメモリセルは以上のように
構成されているので、第１の導電膜３及び第１の絶縁膜
４よりなるキャパシタの容量が小さいと、この中に蓄え
られる電荷も少なく、従って読み出し時の信号も弱くな
る。このため、キャパシタの容量を大きくしなければな
らないが、そのためにはキャパシタ部分の面積を大きく
する。

絶縁膜３を薄くする。絶縁膜３の誘電率を大きくするこ
と等があげられる。しかるに、面積を大きくすることは
、集積度を下げることになり難しい。

−方、絶縁Ｍ！３を薄くすること、又、誘電率を大きく
することは既に種々試みられているが、はぼ限界に来て
いる。

この発明は上記のような問題点を解消するためになされ
たもので、集積度を下げることなく、実効のキャパシタ
面積を増大させることのできるダイナミックＲＡＭのメ
モリセルを得ることを目的としている。

〔問題点を解決するための手段〕

この発明に係る半導体装置は、従来のメモリセルでは、
キャパシタの電荷蓄積を基板内のみで行なっていたのに
対し、キャパシタ部に中間電極を設け、この中間電極と
基板、および中間電極と上部電極との間で信号の電荷蓄
積を行ない、キャパシタ面積を従来の約２倍としたもの
である。

〔作用〕

この発明においては、中間電極を設け、この中間電極と
基板との間および中間電極と上部電極との間で信号の電
荷蓄積を行ない、キャパシタ面積を従来の約２倍とした
から、蓄積電荷は増大し、従って読み出し時の信号も大
きくなり、しかも集積度を悪（することもない。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、１はＰ型半導体基板で、この基板１上に選
択的に厚い酸化膜２を形成し、次に第１の絶縁膜として
薄い酸化膜３を形成し、部分的にこの酸化膜を除去した
後、第３の導電性膜として砒素をドープした多結晶シリ
コン膜１５を形成する０次にこのシリコン膜１５の表面
を酸化して第３の薄い絶縁膜１１を形成し、この上に第
１の導電性膜としてリンをドープした多結晶シリコン膜
４を形成する。その後、これら、第１．第３の導電性膜
４．１５及び厚い酸化膜２のない領域の酸化膜を除去し
て基板１の表面に第２の絶縁膜としての酸化膜５を形成
し、さらにその上に第２の導電性膜として、リンをドー
プした多結晶シリコン、あるいはモリブデンシリサイド
膜６を形成′し、これらの導電性膜の上から砒素をイオ
ン注入後ドライブすることによりＮ゛拡散層７．８を形
成する。９は後工程のアルミ配線のための厚い絶縁膜で
、これには通常リンガラス等を用いる。

本実施例において第３の導電性膜１５の下にＮ゛拡散層
が広がるのは、導電性膜１５を砒素をドープした多結晶
シリコンとしたために、この多結晶シリコン層から基板
に砒素が拡散したためである。

第２図世）は上記実施例装置の平面の概略を示す。

１２は第３の導電性膜１５と基板を接続するために導電
性膜１５を形成する前に酸化膜を部分的に除いた領域で
ある。

次に動作について説明する。信号書込み時、電気信号は
Ｎ゛拡散Ｎ８を通して伝えられ、第２導電性膜６にＯ電
位を加え、このＮチャネルトランジスタを“オン”状態
にし、さらにＮ′−拡散層７から第３の導電性膜１５に
伝えられる。この部分では第３導電膜１５と基板１との
間および第３導電膜１５と第１導電膜４との間に各々第
１絶縁膜３、第３絶縁ｉｌｌを介してキャパシタが形成
されており、信号電荷はこれに蓄えられる。この時、第
１絶縁膜キ３下の基板１はＰ型で濃度が薄いと反転し易
すいので、予めイオン注入をし表面のＰ型濃度を上げて
おくと良い。

なお、上記実施例では、Ｐ型基板上に形成した場合を示
したが、Ｎ型基板上および相補型にした場合も、同様に
応用することができる。又、導電性膜として多結晶シリ
コンを示したが、モリブデン、チタニウム、タングステ
ンおよびそれらとシリコンとの合金やこれらの多層膜を
用いることも可能である。同様に絶縁膜として熱酸化膜
を例に示したが、シリコン窒化膜や他の絶縁膜でも可能
である。

〔発明の効果〕

以上のように、この発明によれば、１キヤパシタ、１ト
ランジスタ型のダイナミックＲＡＭにおいて、キャパシ
タ部に中間電極を設け、この中間電極を用いて信号電荷
を蓄えるようにしたので、集積度を下げることなく、信
号電荷の蓄積量を増加することができる効果がある。

【図面の簡単な説明】

第１図および第２図（ｂ）はこの発明の一実施例を示す
断面側面図および平面図、第３図および第２図（ａ）は
従来のメモリセルを示す断面図および平面図である。 １・・・半導体基板、２・・・酸化膜、３・・・第１の
絶縁膜、４・・・第１の導電性膜、５・・・第２の絶縁
膜、６・・・第２の導電性膜、７及び８・・・不純物層
、９・・・絶縁膜、１１・・・第３の絶縁膜、１２・・
・絶縁膜除去部、１５・・・第３の導電性膜 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）半導体基板上に１個のキャパシタ及び１個のＭＯ
   Ｓ型トランジスタからなる記憶素子回路を単数あるいは
   複数有する半導体装置において、該記憶素子回路のキャ
   パシタ部分が、 基板の上に薄い酸化絶縁膜を介してＭＯＳトランジスタ
   のソース又はドレイン領域と接続して形成された導電性
   膜と、 該導電性膜の上に薄い酸化絶縁膜を介して形成された導
   電性膜とを備えたものであることを特徴とする半導体装
   置。