CN216389377U - 碳化硅沟槽mosfet器件结构 - Google Patents

Abstract

本实用新型提供了一种碳化硅沟槽MOSFET器件结构，包括：碳化硅N+衬底、碳化硅外延N区、P井区、P+区、N+区、氧化层、栅极、栅氧、正面金属以及源极；碳化硅N+衬底上侧生长碳化硅外延N区；碳化硅外延N区上侧设置栅极和栅氧，栅极外侧部分设置栅氧；栅极上侧生长氧化层，栅极两侧设置P井区；P井区上侧和侧面设置N+区，P井区上设置P+区；P井区、P+区以及N+区上侧设置源极；源极和栅极上侧设置正面金属。本设计通过源区设置沟槽结构及多层外延工艺使器件在工作时栅电极下的峰值电场向源电极转移，降低了栅电极下的的峰值电场，从而能够有效降低了栅氧承受的更高电场强度，避免栅氧化层提前击穿，使得器件获得较好的击穿电压。

Description

碳化硅沟槽MOSFET器件结构

技术领域

本实用新型涉及半导体器件技术领域，具体地，涉及碳化硅沟槽MOSFET器件结构。

背景技术

SiC(碳化硅)是一种由硅(Si)和碳(C)构成的化合物半导体材料，具有优越的电学性能，包括宽禁带(2.3～3.3eV)，是Si的3倍；高击穿场强(0.8E16～3E16V/cm)，是Si的10倍；高饱和漂移速度(2E7cm/s)，Si的2.7倍；以及高热导率(4.9W/cm K)，约是Si的3.2倍。因此第三代半导体-SIC(碳化硅)因其高禁带宽度、高阻断电压和高热导率等特性，成为制作高温、高频、抗辐射和大功率电力电子器件的理想半导体材料。其中，碳化硅金属氧化物半导体场效应管具有低导通电阻、开关速度快、耐高温等特点，在高压变频、新能源汽车、轨道交通等领域具有巨大的应用优势。

碳化硅mosfet功率器件在阻断状态时，由于碳化硅材料的高击穿电场，相对于硅器件，碳化硅功率器件的栅氧层承受着更高的电场强度，而在栅氧层的形成过程中，SiC(碳化硅)热氧化形成的SiO₂/SiC(碳化硅)界面会产生大量的界面态(如界面处Si与C的悬挂键、与C相关的缺陷及近界面氧化物缺陷等)，严重影响了沟道的场效应迁移率、饱和电压特性及栅氧化层的可靠性，因此传统的MOSFET结构不利于器件使用的长期可靠性。

专利文献CN111180316A涉及一种厚底氧化层沟槽MOS的制备方法，包括如下步骤：1在半导体外延层上表面刻蚀形成沟槽；2在外延层上表面和沟槽内壁沉积多晶硅或非晶硅；3将沟槽底部的多晶硅或非晶硅高温氧化形成第一厚度介质层，将外延层上表面和沟槽侧壁均高温氧化成第二厚度介质层，第二厚度介质层的厚度小于第一厚度介质层的厚度；4在沟槽内还未填充的部分形成MOS的栅极。

专利文献CN107785438A公开一种SiC基UMOSFET的制备方法及SiC基UMOSFET，包括：一外延片，包括一N+型4H-SiC衬底，以及在N+型4H-SiC衬底的正面同质生长的一N-型外延层；一P掺杂层，形成于N-型外延层的上表面；一N+型离子注入层，形成于P掺杂层内；一栅极沟槽，贯穿掺杂层和N+型离子注入层；一氧化层，覆盖于栅极沟槽的底部和侧壁；一多晶硅栅极，形成于栅极沟槽内，且覆盖氧化层；一介质层，覆盖多晶硅栅极和N+型离子注入层的部分区域；一源极金属层，覆盖于介质层和P掺杂层的上表面，且覆盖N+型离子注入层的未被介质层覆盖的区域；一漏极金属层，形成于N+型4H-SiC衬底的背面。

上述专利均未能解决碳化硅材料SiC界面栅氧的电场集中问题。

实用新型内容

针对现有技术中的缺陷，本实用新型的目的是提供一种碳化硅沟槽MOSFET器件结构。

根据本实用新型提供的碳化硅沟槽MOSFET器件结构，包括：碳化硅N+衬底、碳化硅外延N区、P井区、P+区、N+区、氧化层、栅极、栅氧、正面金属以及源极；

所述碳化硅N+衬底上侧生长所述碳化硅外延N区；

所述碳化硅外延N区上侧设置所述栅极和所述栅氧，所述栅极外侧部分设置所述栅氧；

所述栅极上侧生长所述氧化层，所述栅极两侧设置所述P井区；

所述P井区上侧和侧面设置所述N+区，所述P井区上设置所述P+区；

所述P井区、所述P+区以及所述N+区上侧设置所述源极；

所述源极和所述栅极上侧设置所述正面金属。

优选地，所述碳化硅N+衬底下侧设置背面漏极。

优选地，所述碳化硅外延N区上侧两边设置第一沟槽，所述碳化硅外延N区上侧中间设置第二沟槽。

优选地，所述第一沟槽内和所述碳化硅外延N区上侧设置所述P井区；

所述第二沟槽内设置所述栅极和所述栅氧；

所述第一沟槽内设置为所述源极。

优选地，所述P井区连接所述第一沟槽底部处设置为第一P井区，所述P井区连接所述第一沟槽侧壁处设置为第二P井区，所述P井区连接所述碳化硅外延N区上侧处设置为第三P井区；

所述第一P井区上侧设置所述P+区；

所述第二P井区侧面和所述第三P井区上侧设置所述N+区。

优选地，所述碳化硅N+衬底材质包括N型导电材料，所述碳化硅N+衬底厚度为200-400um；

所述碳化硅外延N区材质包括N型碳化硅导电材料，所述碳化硅外延N区厚度为5-20um，所述碳化硅外延N区电阻率为10¹⁵-10¹⁶；

所述背面漏极厚度为1-10um。

优选地，所述第二沟槽内填充多晶硅；

所述P+区内注入Al离子或硼离子，注入温度为300-700度，注入能量60-500kev。

优选地，所述正面金属材质包括Ti、Ni、Ag，Al以及Au；

所述背面漏极材质包括Ti、Ni、Ag、Au或连续多层金属。

优选地，P井区厚度为0.5um，浓度为3e+17cm^-3；

N+区厚度为0.1um，浓度为5e+20cm^-3。

优选地，第二沟槽深度为0.3um；

所述栅氧厚度为20nm。

与现有技术相比，本实用新型具有如下的有益效果：

1、本设计通过源区设置沟槽结构及多层外延工艺使器件在工作时栅电极下的峰值电场向源电极转移，降低了栅电极下的的峰值电场，从而能够有效降低了栅氧承受的更高电场强度，避免栅氧化层提前击穿，使得器件获得较好的击穿电压。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本实用新型的其它特征、目的和优点将会变得更明显：

图1为碳化硅沟槽MOSFET器件结构示意图；

图中所示：

具体实施方式

下面结合具体实施例对本实用新型进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本实用新型，但不以任何形式限制本实用新型。应当指出的是，对本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变化和改进。这些都属于本实用新型的保护范围。

实施例1

如图1所示，一种碳化硅沟槽MOSFET器件结构，MOSFET为金属-氧化物半导体场效应晶体管，包括：碳化硅N+衬底1、碳化硅外延N区2、P井区3、P+区4、N+区5、氧化层6、栅极7、栅氧8、正面金属9、背面漏极10以及源极11；碳化硅N+衬底1上侧生长碳化硅外延N区2，碳化硅外延N区2上侧设置栅极7和栅氧8，栅极7外侧部分设置栅氧8，栅极7上侧生长氧化层6，栅极7两侧设置P井区3，P井区3上侧和侧面设置N+区5，P井区3上设置P+区4，P井区3、P+区4以及N+区5上侧设置源极11，源极11和栅极7上侧设置正面金属9，碳化硅N+衬底1下侧设置背面漏极10。碳化硅N+衬底1材质包括N型导电材料，碳化硅N+衬底1厚度为200-400um，碳化硅外延N区2材质包括N型碳化硅导电材料，碳化硅外延N区2厚度为5-20um，碳化硅外延N区2电阻率为10¹⁵-10¹⁶，背面漏极10厚度为1-10um。

碳化硅外延N区2上侧两边设置第一沟槽，碳化硅外延N区2上侧中间设置第二沟槽。第一沟槽内和碳化硅外延N区2上侧设置P井区3，第二沟槽内设置栅极7和栅氧8。P井区3连接第一沟槽底部处设置为第一P井区，P井区3连接第一沟槽侧壁处设置为第二P井区，P井区3连接碳化硅外延N区2上侧处设置为第三P井区，第一P井区上侧设置P+区4，第二P井区侧面和第三P井区上侧设置N+区5。

碳化硅沟槽的加工方式：步骤S1，碳化硅N+衬底1上表面生长碳化硅外延N区2；步骤S2，碳化硅外延N区2上侧生长SiO₂保护层，SiO₂保护层厚度为1-2um，SiO₂保护层通过淀积实现，SiO₂保护层通过光刻胶涂布曝光显影工艺进行刻蚀处理并形成源区窗口，源区窗口进行刻蚀并形成第一沟槽，去除SiO₂保护层并进行清洗、吹干以及烘干；步骤S3，碳化硅外延N区2上侧通过外延设备生长P井区3，P井区3通过外延设备生长N+区5；步骤S4，再次通过光刻胶涂布曝光显影工艺进行刻蚀处理并形成源区窗口，源区窗口处进行刻蚀，刻蚀深度为穿过N+区5和P井区3并到达P井区3下部，进行P+注入并形成P+区4，P+注入为AL离子或硼离子，注入温度为300-700度，注入能量60-500kev；步骤S5，去除氧化层及光阻并进行清洗、吹干以及烘干，淀积碳膜后进行高温退火激活，碳膜厚度为10-1000nm，碳膜允许通过溅射或涂布PR胶实现，高温退火激活温度为1300-2000度，采用的惰性气体包括氩气和氮气；步骤S6，再次通过光刻胶涂布曝光显影工艺进行刻蚀处理并形成栅极区窗口，栅极区窗口通过刻蚀形成第二沟槽，第二沟槽内通过热氧生长二氧化硅并形成栅氧8，第二沟槽内填充多晶硅；步骤S7，进行热氧并生长氧化层6，通过光刻胶涂布曝光显影工艺进行刻蚀处理并形成源极11和栅极7的欧姆接触图形；步骤S8，进行正面金属沉淀并形成正面金属9后，对硅片进行研磨减薄，在硅片背面进行漏极金属淀积并形成背面漏极10，正面金属9包括Ti、Ni、Ag，Al以及Au，硅片研磨后厚度为150-300um；背面漏极10包括Ti、Ni、Ag、Au或连续多层金属，背面漏极10上的欧姆接触层厚度为50nm到100nm。

实施例2

实施例2作为实施例1的优选例。

如图1所示，本实施例包括碳化硅N+衬底1，以及生长在碳化硅N+衬底1上的碳化硅外延N区2；在碳化硅外延N区2的上面设置栅氧8和栅极7，在栅极7上面生长作为隔离层的氧化层6，并在栅极7的两侧分别设有对称设置的P井区3，在该P井区3的上面及侧面设有N+区5；在第一P井区上面设置P+区4；在该P井区3、P+区4和N+区5的上面设有源极11；在两侧的源极11以及栅极7上设有互连的正面金属9，并在硅片背面设置漏极10。

具体加工步骤如下：

首先在碳化硅N+衬底1的上表面生长碳化硅外延N区2，碳化硅N+衬底1为N型导电材料，厚度200-400um；碳化硅外延N区2为N型碳化硅导电材料，厚度5-20um，电阻率为10¹⁵-10¹⁶；

碳化硅外延N区2上生长SiO₂保护层，SiO₂保护层厚度1-2um，SiO₂保护层通过淀积实现，并通过光刻胶的涂布曝光显影工艺进行刻蚀处理，形成源区窗口，通过源区窗口刻蚀，形成第一沟槽，去除SiO₂保护层，去除后，可采用清洗液清洗，并采用去离子水进行反复清洗、氮气吹干、烘干等过程。

在沟槽源极11上通过外延设备生长P井区3，厚度为0.5um，浓度为3e+17cm^-3，在P井区3上继续通过外延生长外延层N+区5，厚度为0.1um，浓度为3e+20cm^-3-5e+20cm^-3；再次通过光刻胶的涂布曝光显影工艺进行刻蚀处理，形成源极区窗口，进行刻蚀，刻蚀深度为穿过N+区、P井区3，并到达P井区3的下部，进行P+注入并形成P+区4，P型离子注入为AL离子或硼离子，注入温度为300-700度，注入能量60-500kev。

去除氧化层及光阻，可采用清洗液清洗，并采用去离子水进行反复清洗、氮气吹干、烘干等过程，淀积碳膜后进行注入后的高温退火激活，碳膜厚度10-1000nm，碳膜可以通过溅射或涂布PR胶实现，高温退火激活温度1300-2000度，使用惰性气体如氩气，但不限于氮气等；

再次通过光刻胶的涂布曝光显影工艺进行刻蚀处理，形成栅极区窗口，进行栅极沟槽刻蚀形成栅极7，栅极7深度为0.3um；通过热氧生长SiO₂在栅极沟槽内形成栅氧8，厚度为20nm；在栅极7内填充多晶硅，进行热氧生长介质层氧化层6。

通过光刻胶的涂布曝光显影工艺进行刻蚀处理，分别刻蚀出源极11、栅极7欧姆接触图形，进行金属淀积形成正面金属9，正面金属9包括Ti、Ni、Ag，Al、Au；在正面金属9形成后，硅片研磨减薄，将硅片厚度减薄到150-300um；在硅片背面进行漏极金属淀积，镍作为欧姆接触层，厚度为50nm到100nm。背面漏极10包括Ti、Ni、Ag、Au金属层或连续多层金属，背面漏极10厚度为1-10um。

在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

以上对本实用新型的具体实施例进行了描述。需要理解的是，本实用新型并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本实用新型的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (8)

1.一种碳化硅沟槽MOSFET器件结构，其特征在于，包括：碳化硅N+衬底(1)、碳化硅外延N区(2)、P井区(3)、P+区(4)、N+区(5)、氧化层(6)、栅极(7)、栅氧(8)、正面金属(9)以及源极(11)；

所述碳化硅N+衬底(1)上侧生长所述碳化硅外延N区(2)；

所述碳化硅外延N区(2)上侧设置所述栅极(7)和所述栅氧(8)，所述栅极(7)外侧部分设置所述栅氧(8)；

所述栅极(7)上侧生长所述氧化层(6)，所述栅极(7)两侧设置所述P井区(3)；

所述P井区(3)上侧和侧面设置所述N+区(5)，所述P井区(3)上设置所述P+区(4)；

所述P井区(3)、所述P+区(4)以及所述N+区(5)上侧设置所述源极(11)；

所述源极(11)和所述栅极(7)上侧设置所述正面金属(9)。

2.根据权利要求1所述碳化硅沟槽MOSFET器件结构，其特征在于：所述碳化硅N+衬底(1)下侧设置背面漏极(10)。

3.根据权利要求2所述碳化硅沟槽MOSFET器件结构，其特征在于：所述碳化硅外延N区(2)上侧两边设置第一沟槽，所述碳化硅外延N区(2)上侧中间设置第二沟槽。

4.根据权利要求3所述碳化硅沟槽MOSFET器件结构，其特征在于：所述第一沟槽内和所述碳化硅外延N区(2)上侧设置所述P井区(3)；

所述第二沟槽内设置所述栅极(7)和所述栅氧(8)；

所述第一沟槽内设置为所述源极(11)。

5.根据权利要求4所述碳化硅沟槽MOSFET器件结构，其特征在于：所述P井区(3)连接所述第一沟槽底部处设置为第一P井区，所述P井区(3)连接所述第一沟槽侧壁处设置为第二P井区，所述P井区(3)连接所述碳化硅外延N区(2)上侧处设置为第三P井区；

所述第一P井区上侧设置所述P+区(4)；

所述第二P井区侧面和所述第三P井区上侧设置所述N+区(5)。

6.根据权利要求2所述碳化硅沟槽MOSFET器件结构，其特征在于：所述碳化硅N+衬底(1)材质包括N型导电材料，所述碳化硅N+衬底(1)厚度为200-400um；

所述碳化硅外延N区(2)材质包括N型碳化硅导电材料，所述碳化硅外延N区(2)厚度为5-20um，所述碳化硅外延N区(2)电阻率为10¹⁵-10¹⁶；

所述背面漏极(10)厚度为1-10um。

7.根据权利要求3所述碳化硅沟槽MOSFET器件结构，其特征在于：所述第二沟槽内填充多晶硅；

所述P+区(4)内注入Al离子或硼离子，注入温度为300-700度，注入能量60-500kev。

8.根据权利要求2所述碳化硅沟槽MOSFET器件结构，其特征在于：所述正面金属(9)材质包括Ti、Ni、Ag，Al以及Au；

所述背面漏极(10)材质包括Ti、Ni、Ag、Au或连续多层金属。

Images