CN114005869A - 碳化硅沟槽mosfet器件结构及加工方法 - Google Patents
碳化硅沟槽mosfet器件结构及加工方法 Download PDFInfo
- Publication number
- CN114005869A CN114005869A CN202111307870.XA CN202111307870A CN114005869A CN 114005869 A CN114005869 A CN 114005869A CN 202111307870 A CN202111307870 A CN 202111307870A CN 114005869 A CN114005869 A CN 114005869A
- Authority
- CN
- China
- Prior art keywords
- region
- silicon carbide
- well region
- epitaxial
- upper side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 120
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 112
- 238000003672 processing method Methods 0.000 title abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 230000008569 process Effects 0.000 claims abstract description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000001301 oxygen Substances 0.000 claims abstract description 4
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 57
- 238000005530 etching Methods 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 239000011248 coating agent Substances 0.000 claims description 20
- 238000000576 coating method Methods 0.000 claims description 20
- 239000011241 protective layer Substances 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- 238000002513 implantation Methods 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052681 coesite Inorganic materials 0.000 claims description 15
- 229910052906 cristobalite Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 229910052682 stishovite Inorganic materials 0.000 claims description 15
- 229910052905 tridymite Inorganic materials 0.000 claims description 15
- 229910052799 carbon Inorganic materials 0.000 claims description 14
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 13
- 238000004140 cleaning Methods 0.000 claims description 12
- 238000001035 drying Methods 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 11
- 230000004913 activation Effects 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 229910052709 silver Inorganic materials 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 238000000227 grinding Methods 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000001465 metallisation Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- -1 boron ion Chemical class 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 239000003292 glue Substances 0.000 claims description 3
- 238000000861 blow drying Methods 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 9
- 230000015556 catabolic process Effects 0.000 abstract description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 239000011261 inert gas Substances 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种碳化硅沟槽MOSFET器件结构及加工方法，包括：碳化硅N+衬底、碳化硅外延N区、P井区、P+区、N+区、氧化层、栅极、栅氧、正面金属以及源极；碳化硅N+衬底上侧生长碳化硅外延N区；碳化硅外延N区上侧设置栅极和栅氧，栅极外侧部分设置栅氧；栅极上侧生长氧化层，栅极两侧设置P井区；P井区上侧和侧面设置N+区，P井区上设置P+区；P井区、P+区以及N+区上侧设置源极；源极和栅极上侧设置正面金属。本设计通过源区设置沟槽结构及多层外延工艺使器件在工作时栅电极下的峰值电场向源电极转移，降低了栅电极下的的峰值电场，从而能够有效降低了栅氧承受的更高电场强度，避免栅氧化层提前击穿，使得器件获得较好的击穿电压。
Description
技术领域
本发明涉及半导体器件技术领域，具体地，涉及碳化硅沟槽MOSFET器件结构及加工方法。
背景技术
SiC(碳化硅)是一种由硅(Si)和碳(C)构成的化合物半导体材料，具有优越的电学性能，包括宽禁带(2.3～3.3eV)，是Si的3倍；高击穿场强(0.8E16～3E16V/cm)，是Si的10倍；高饱和漂移速度(2E7cm/s)，Si的2.7倍；以及高热导率(4.9W/cmK)，约是Si的3.2倍。因此第三代半导体-SIC(碳化硅)因其高禁带宽度、高阻断电压和高热导率等特性，成为制作高温、高频、抗辐射和大功率电力电子器件的理想半导体材料。其中，碳化硅金属氧化物半导体场效应管具有低导通电阻、开关速度快、耐高温等特点，在高压变频、新能源汽车、轨道交通等领域具有巨大的应用优势。
碳化硅mosfet功率器件在阻断状态时，由于碳化硅材料的高击穿电场，相对于硅器件，碳化硅功率器件的栅氧层承受着更高的电场强度，而在栅氧层的形成过程中，SiC(碳化硅)热氧化形成的SiO2/SiC(碳化硅)界面会产生大量的界面态(如界面处Si与C的悬挂键、与C相关的缺陷及近界面氧化物缺陷等)，严重影响了沟道的场效应迁移率、饱和电压特性及栅氧化层的可靠性，因此传统的MOSFET结构不利于器件使用的长期可靠性。
由于碳化硅材料的特性，掺杂无法采用硅材料使用的扩散方式进行，所以目前碳化硅芯片的制造方法为采用高温离子注入，然后采用高温激活退火,这种工艺需要使用高能离子注入技术和高于1700℃的高温激活退火技术，工艺难度大，并且高温离子注入后形成的注入损伤造成芯片的漏电流呈指数倍增加。芯片的可靠性受影响的主要产生因素是高能离子注入和高温激活退火产生的缺陷造成。
专利文献CN111180316A涉及一种厚底氧化层沟槽MOS的制备方法，包括如下步骤：1在半导体外延层上表面刻蚀形成沟槽；2在外延层上表面和沟槽内壁沉积多晶硅或非晶硅；3将沟槽底部的多晶硅或非晶硅高温氧化形成第一厚度介质层，将外延层上表面和沟槽侧壁均高温氧化成第二厚度介质层，第二厚度介质层的厚度小于第一厚度介质层的厚度；4在沟槽内还未填充的部分形成MOS的栅极。
专利文献CN107785438A公开一种SiC基UMOSFET的制备方法及SiC基UMOSFET，包括：一外延片，包括一N+型4H-SiC衬底，以及在N+型4H-SiC衬底的正面同质生长的一N-型外延层；一P掺杂层，形成于N-型外延层的上表面；一N+型离子注入层，形成于P掺杂层内；一栅极沟槽，贯穿掺杂层和N+型离子注入层；一氧化层，覆盖于栅极沟槽的底部和侧壁；一多晶硅栅极，形成于栅极沟槽内，且覆盖氧化层；一介质层，覆盖多晶硅栅极和N+型离子注入层的部分区域；一源极金属层，覆盖于介质层和P掺杂层的上表面，且覆盖N+型离子注入层的未被介质层覆盖的区域；一漏极金属层，形成于N+型4H-SiC衬底的背面。
上述专利均未能解决碳化硅材料SiC界面栅氧的电场集中及注入导致材料缺陷特性的问题。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种碳化硅沟槽MOSFET器件结构及加工方法。
根据本发明提供的一种碳化硅沟槽MOSFET器件结构，包括：碳化硅N+衬底、碳化硅外延N区、P井区、P+区、N+区、氧化层、栅极、栅氧、正面金属以及源极；
所述碳化硅N+衬底上侧生长所述碳化硅外延N区；
所述碳化硅外延N区上侧设置所述栅极和所述栅氧，所述栅极外侧部分设置所述栅氧；
所述栅极上侧生长所述氧化层，所述栅极两侧设置所述P井区；
所述P井区上侧和侧面设置所述N+区，所述P井区上设置所述P+区；
所述P井区、所述P+区以及所述N+区上侧设置所述源极；
所述源极和所述栅极上侧设置所述正面金属。
优选地，所述碳化硅N+衬底下侧设置背面漏极。
优选地，所述碳化硅外延N区上侧两边设置第一沟槽，所述碳化硅外延N区上侧中间设置第二沟槽。
优选地，所述第一沟槽内和所述碳化硅外延N区上侧设置所述P井区；
所述第二沟槽内设置所述栅极和所述栅氧；
所述第一沟槽内设置为所述源极。
优选地，所述P井区连接所述第一沟槽底部处设置为第一P井区，所述P井区连接所述第一沟槽侧壁处设置为第二P井区，所述P井区连接所述碳化硅外延N区上侧处设置为第三P井区；
所述第一P井区上侧设置所述P+区；
所述第二P井区侧面和所述第三P井区上侧设置所述N+区。
优选地，所述碳化硅N+衬底材质包括N型导电材料，所述碳化硅N+衬底厚度为200-400um；
所述碳化硅外延N区材质包括N型碳化硅导电材料，所述碳化硅外延N区厚度为5-20um，所述碳化硅外延N区电阻率为1015-1016；
所述背面漏极厚度为1-10um，所述背面漏极包括Ti、Ni、Ag、Au或连续多层金属。
优选地，一种所述碳化硅沟槽MOSFET器件结构的加工方法，包括以下步骤：
步骤S1，所述碳化硅N+衬底上表面生长所述碳化硅外延N区；
步骤S2，所述碳化硅外延N区上侧生长SiO2保护层，所述SiO2保护层通过淀积实现，所述SiO2保护层通过光刻胶涂布曝光显影工艺进行SiO2刻蚀处理并形成源区窗口；
所述源区窗口进行刻蚀并形成所述第一沟槽；
去除所述SiO2保护层并进行清洗、吹干以及烘干；
步骤S3，所述碳化硅外延N区上侧通过外延设备生长所述P井区，所述P井区通过外延设备生长所述N+区；
步骤S4，再次通过光刻胶涂布曝光显影工艺进行刻蚀处理并形成所述源区窗口，所述源区窗口处进行刻蚀，刻蚀深度为穿过所述N+区和所述P井区并到达所述P井区下部；
进行P+注入并形成所述P+区；
步骤S5，去除氧化层及光阻并进行清洗、吹干以及烘干，淀积碳膜后进行高温退火激活并采用惰性气体改善表面态及粗糙度；
步骤S6，再次通过光刻胶涂布曝光显影工艺进行刻蚀处理并形成栅极区窗口，所述栅极区窗口通过刻蚀形成所述第二沟槽；
所述第二沟槽内通过热氧生长二氧化硅并形成所述栅氧；
所述第二沟槽内填充多晶硅；
步骤S7，进行热氧并生长所述氧化层，通过光刻胶涂布曝光显影工艺进行刻蚀处理并形成所述源极和所述栅极的欧姆接触图形；
步骤S8，进行正面金属沉淀并形成所述正面金属后，对硅片进行研磨减薄；
在所述硅片背面进行漏极金属淀积并形成所述背面漏极。
优选地，在步骤S2中，所述SiO2保护层厚度为1-2um；
在步骤S4中，所述P+注入为AL离子或硼离子，注入温度为300-700度，注入能量60-500kev。
优选地，在步骤S5中，所述碳膜厚度为10-1000nm，所述碳膜允许通过溅射或涂布PR胶实现；
高温退火激活温度为1300-2000度，惰性气体包括氮气并用于改善表面粗糙度及减少缺陷产生。
优选地，在步骤S8，所述正面金属包括Ti、Ni、Ag，Al以及Au；
所述硅片研磨后厚度为150-300um；
所述背面漏极包括欧姆接触层Ni或Ti，所述欧姆接触层上沉积Ti、Ni、Ag、Au或连续多层金属，所述欧姆接触层厚度为50nm到100nm。
优选地，在步骤S3中，所述P井区厚度为0.5um，所述P井区离子浓度为3e+17cm-3；
所述N+区厚度为0.1um，所述N+区离子浓度为3e+20cm-3。
优选地，在步骤S6，所述第二沟槽深度为0.3um；
所述栅氧厚度为20nm。
与现有技术相比，本发明具有如下的有益效果：
1、本设计通过源区设置沟槽结构及多层外延工艺使器件在工作时栅电极下的峰值电场向源电极转移，降低了栅电极下的的峰值电场，从而能够有效降低了栅氧承受的更高电场强度，避免栅氧化层提前击穿，使得器件获得较好的击穿电压；
2、本设计通过特殊工艺流程，先进行源区沟槽刻蚀，采用多层外延工艺以外延淀积的方式先后形成P井区、N+区，最后再进行栅极沟槽的设置，因此避免了传统工艺中源区掺杂注入的方式，极大限度的减少P井区、N+区注入工艺及高温激活而带来的损伤，提升了产品的可靠性。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为碳化硅沟槽MOSFET器件结构示意图；
图中所示：
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
实施例1
如图1所示，一种碳化硅沟槽MOSFET器件结构，MOSFET为金属-氧化物半导体场效应晶体管，包括：碳化硅N+衬底1、碳化硅外延N区2、P井区3、P+区4、N+区5、氧化层6、栅极7、栅氧8、正面金属9、背面漏极10以及源极11；碳化硅N+衬底1上侧生长碳化硅外延N区2，碳化硅外延N区2上侧设置栅极7和栅氧8，栅极7外侧部分设置栅氧8，栅极7上侧生长氧化层6，栅极7两侧设置P井区3，P井区3上侧和侧面设置N+区5，P井区3上设置P+区4，P井区3、P+区4以及N+区5上侧设置源极11，源极11和栅极7上侧设置正面金属9，碳化硅N+衬底1下侧设置背面漏极10。碳化硅N+衬底1材质包括N型导电材料，碳化硅N+衬底1厚度为200-400um，碳化硅外延N区2材质包括N型碳化硅导电材料，碳化硅外延N区2厚度为5-20um，碳化硅外延N区2电阻率为1015-1016，背面漏极10厚度为1-10um。
碳化硅外延N区2上侧两边设置第一沟槽，碳化硅外延N区2上侧中间设置第二沟槽。第一沟槽内和碳化硅外延N区2上侧设置P井区3，第二沟槽内设置栅极7和栅氧8。P井区3连接第一沟槽底部处设置为第一P井区，P井区3连接第一沟槽侧壁处设置为第二P井区，P井区3连接碳化硅外延N区2上侧处设置为第三P井区，第一P井区上侧设置P+区4，第二P井区侧面和第三P井区上侧设置N+区5。
本实施例还提供一种碳化硅沟槽MOSFET器件结构的加工方法，包括以下步骤：步骤S1，碳化硅N+衬底1上表面生长碳化硅外延N区2；步骤S2，碳化硅外延N区2上侧生长SiO2保护层，SiO2保护层厚度为1-2um，SiO2保护层通过淀积实现，SiO2保护层通过光刻胶涂布曝光显影工艺进行SiO2刻蚀处理并形成源区窗口，源区窗口进行刻蚀并形成第一沟槽，去除SiO2保护层并进行清洗、吹干以及烘干；步骤S3，碳化硅外延N区2上侧通过外延设备生长P井区3，P井区3通过外延设备生长N+区5；步骤S4，再次通过光刻胶涂布曝光显影工艺进行刻蚀处理并形成源区窗口，源区窗口处进行刻蚀，刻蚀深度为穿过N+区5和P井区3并到达P井区3下部，进行P+注入并形成P+区4，P+注入为AL离子或硼离子，注入温度为300-700度，注入能量60-500kev；步骤S5，去除氧化层及光阻并进行清洗、吹干以及烘干，淀积碳膜后进行高温退火激活，碳膜厚度为10-1000nm，碳膜允许通过溅射或涂布PR胶实现，高温退火激活温度为1300-2000度，采用的惰性气体包括氩气和氮气，惰性气体用于改善表面态及粗糙度及减少缺陷产生；步骤S6，再次通过光刻胶涂布曝光显影工艺进行刻蚀处理并形成栅极区窗口，栅极区窗口通过刻蚀形成第二沟槽，第二沟槽内通过热氧生长二氧化硅并形成栅氧8，第二沟槽内填充多晶硅；步骤S7，进行热氧并生长氧化层6，通过光刻胶涂布曝光显影工艺进行刻蚀处理并形成源极11和栅极7的欧姆接触图形；步骤S8，进行正面金属沉淀并形成正面金属9后，对硅片进行研磨减薄，在硅片背面进行漏极金属淀积并形成背面漏极10，正面金属9包括Ti、Ni、Ag，Al以及Au，硅片研磨后厚度为150-300um；背面漏极10包括欧姆接触层Ni或Ti，欧姆接触层上沉积Ti、Ni、Ag、Au或连续多层金属，欧姆接触层厚度为50nm到100nm。外延设备为现有的通过程序设定进行参杂种类切换的设备，同时实现P井区、N+区外延交替生长；P井区参杂选用三甲基铝,N+区参杂选用N2。
实施例2
实施例2作为实施例1的优选例。
如图1所示，本实施例包括碳化硅N+衬底1，以及生长在碳化硅N+衬底1上的碳化硅外延N区2；在碳化硅外延N区2的上面设置栅氧8和栅极7，在栅极7上面生长作为隔离层的氧化层6，并在栅极7的两侧分别设有对称设置的P井区3，在该P井区3的上面及侧面设有N+区5；在第一P井区上面设置P+区4；在该P井区3、P+区4和N+区5的上面设有源极11；在两侧的源极11以及栅极7上设有互连的正面金属9，并在硅片背面设置漏极10。
具体加工步骤如下：
首先在碳化硅N+衬底1的上表面生长碳化硅外延N区2，碳化硅N+衬底1为N型导电材料，厚度200-400um；碳化硅外延N区2为N型碳化硅导电材料，厚度5-20um，电阻率为1015-1016；
碳化硅外延N区2上生长SiO2保护层，SiO2保护层厚度1-2um，SiO2保护层通过淀积实现，并通过光刻胶的涂布曝光显影工艺进行刻蚀处理，形成源区窗口，通过源区窗口刻蚀，形成第一沟槽，去除SiO2保护层，去除后，可采用清洗液清洗，并采用去离子水进行反复清洗、氮气吹干、烘干等过程。
在第一沟槽上通过外延设备生长P井区3，厚度为0.5um，浓度为3e+17cm-3，在P井区3上继续通过外延生长外延层N+区5，厚度为0.1um，浓度为3e+20cm-3；再次通过光刻胶的涂布曝光显影工艺进行刻蚀处理，形成源区窗口，进行刻蚀，刻蚀深度为穿过N+区、P井区3，并到达P井区3的下部，进行P+注入并形成P+区4，P型离子注入为AL离子或硼离子，注入温度为300-700度，注入能量60-500kev。
去除氧化层及光阻，可采用清洗液清洗，并采用去离子水进行反复清洗、氮气吹干、烘干等过程，淀积碳膜后进行注入后的高温退火激活，碳膜厚度10-1000nm，碳膜可以通过溅射或涂布PR胶实现，高温退火激活温度1300-2000度，使用惰性气体如氩气，但不限于氮气等；
再次通过光刻胶的涂布曝光显影工艺进行刻蚀处理，形成栅极区窗口，进行第二沟槽刻蚀形成栅极7，栅极7深度为0.3um；通过热氧生长SiO2在第二沟槽内形成栅氧8，厚度为20nm；在栅极7内填充多晶硅，进行热氧生长介质层氧化层6。
通过光刻胶的涂布曝光显影工艺进行刻蚀处理，分别刻蚀出源极11、栅极7欧姆接触图形，进行金属淀积形成正面金属9，正面金属9包括Ti、Ni、Ag，Al、Au；在正面金属9形成后，硅片研磨减薄，将硅片厚度减薄到150-300um；在硅片背面进行漏极金属淀积，镍作为欧姆接触层，厚度为50nm到100nm。背面漏极10包括Ti、Ni、Ag、Au金属层或连续多层金属，背面漏极10厚度为1-10um。
本领域技术人员知道，除了以纯计算机可读程序代码方式实现本发明提供的系统及其各个装置、模块、单元以外，完全可以通过将方法步骤进行逻辑编程来使得本发明提供的系统及其各个装置、模块、单元以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同功能。所以，本发明提供的系统及其各项装置、模块、单元可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的装置、模块、单元也可以视为硬件部件内的结构；也可以将用于实现各种功能的装置、模块、单元视为既可以是实现方法的软件模块又可以是硬件部件内的结构。
在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。
Claims (10)
1.一种碳化硅沟槽MOSFET器件结构，其特征在于，包括：碳化硅N+衬底(1)、碳化硅外延N区(2)、P井区(3)、P+区(4)、N+区(5)、氧化层(6)、栅极(7)、栅氧(8)、正面金属(9)以及源极(11)；
所述碳化硅N+衬底(1)上侧生长所述碳化硅外延N区(2)；
所述碳化硅外延N区(2)上侧设置所述栅极(7)和所述栅氧(8)，所述栅极(7)外侧部分设置所述栅氧(8)；
所述栅极(7)上侧生长所述氧化层(6)，所述栅极(7)两侧设置所述P井区(3)；
所述P井区(3)上侧和侧面设置所述N+区(5)，所述P井区(3)上设置所述P+区(4)；
所述P井区(3)、所述P+区(4)以及所述N+区(5)上侧设置所述源极(11)；
所述源极(11)和所述栅极(7)上侧设置所述正面金属(9)。
2.根据权利要求1所述碳化硅沟槽MOSFET器件结构，其特征在于：所述碳化硅N+衬底(1)下侧设置背面漏极(10)。
3.根据权利要求2所述碳化硅沟槽MOSFET器件结构，其特征在于：所述碳化硅外延N区(2)上侧两边设置第一沟槽，所述碳化硅外延N区(2)上侧中间设置第二沟槽。
4.根据权利要求3所述碳化硅沟槽MOSFET器件结构，其特征在于：所述第一沟槽内和所述碳化硅外延N区(2)上侧设置所述P井区(3)；
所述第二沟槽内设置所述栅极(7)和所述栅氧(8)；
所述第一沟槽内设置为所述源极(11)。
5.根据权利要求4所述碳化硅沟槽MOSFET器件结构，其特征在于：所述P井区(3)连接所述第一沟槽底部处设置为第一P井区，所述P井区(3)连接所述第一沟槽侧壁处设置为第二P井区，所述P井区(3)连接所述碳化硅外延N区(2)上侧处设置为第三P井区；
所述第一P井区上侧设置所述P+区(4)；
所述第二P井区侧面和所述第三P井区上侧设置所述N+区(5)。
6.根据权利要求2所述碳化硅沟槽MOSFET器件结构，其特征在于：所述碳化硅N+衬底(1)材质包括N型导电材料，所述碳化硅N+衬底(1)厚度为200-400um；
所述碳化硅外延N区(2)材质包括N型碳化硅导电材料，所述碳化硅外延N区(2)厚度为5-20um，所述碳化硅外延N区(2)电阻率为1015-1016；
所述背面漏极(10)厚度为1-10um，所述背面漏极(10)包括Ti、Ni、Ag、Au或连续多层金属。
7.一种权利要求4所述碳化硅沟槽MOSFET器件结构的加工方法，其特征在于，包括以下步骤：
步骤S1，所述碳化硅N+衬底(1)上表面生长所述碳化硅外延N区(2)；
步骤S2，所述碳化硅外延N区(2)上侧生长SiO2保护层，所述SiO2保护层通过淀积实现，所述SiO2保护层通过光刻胶涂布曝光显影工艺进行SiO2刻蚀处理并形成源区窗口；
所述源区窗口进行刻蚀并形成所述第一沟槽；
去除所述SiO2保护层并进行清洗、吹干以及烘干；
步骤S3，所述碳化硅外延N区(2)上侧通过外延设备生长所述P井区(3)，所述P井区(3)通过外延设备生长所述N+区(5)；
步骤S4，再次通过光刻胶涂布曝光显影工艺进行刻蚀处理并形成所述源区窗口，所述源区窗口处进行刻蚀，刻蚀深度为穿过所述N+区(5)和所述P井区(3)并到达所述P井区(3)下部；
进行P+注入并形成所述P+区(4)；
步骤S5，去除氧化层及光阻并进行清洗、吹干以及烘干，淀积碳膜后进行高温退火激活；
步骤S6，再次通过光刻胶涂布曝光显影工艺进行刻蚀处理并形成栅极区窗口，所述栅极区窗口通过刻蚀形成所述第二沟槽；
所述第二沟槽内通过热氧生长二氧化硅并形成所述栅氧(8)；
所述第二沟槽内填充多晶硅；
步骤S7，进行热氧并生长所述氧化层(6)，通过光刻胶涂布曝光显影工艺进行刻蚀处理并形成所述源极(11)和所述栅极(7)的欧姆接触图形；
步骤S8，进行正面金属沉淀并形成所述正面金属(9)后，对硅片进行研磨减薄；
在所述硅片背面进行漏极金属淀积并形成所述背面漏极(10)。
8.根据权利要求7所述碳化硅沟槽MOSFET器件结构的加工方法，其特征在于：在步骤S2中，所述SiO2保护层厚度为1-2um；
在步骤S4中，所述P+注入为AL离子或硼离子，注入温度为300-700度，注入能量60-500kev。
9.根据权利要求7所述碳化硅沟槽MOSFET器件结构的加工方法，其特征在于：在步骤S5中，所述碳膜厚度为10-1000nm，所述碳膜允许通过溅射或涂布PR胶实现；
高温退火激活温度为1300-2000度。
10.根据权利要求7所述碳化硅沟槽MOSFET器件结构的加工方法，其特征在于：在步骤S8，所述正面金属(9)包括Ti、Ni、Ag，Al以及Au；
所述硅片研磨后厚度为150-300um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111307870.XA CN114005869A (zh) | 2021-11-05 | 2021-11-05 | 碳化硅沟槽mosfet器件结构及加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111307870.XA CN114005869A (zh) | 2021-11-05 | 2021-11-05 | 碳化硅沟槽mosfet器件结构及加工方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114005869A true CN114005869A (zh) | 2022-02-01 |
Family
ID=79928059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111307870.XA Pending CN114005869A (zh) | 2021-11-05 | 2021-11-05 | 碳化硅沟槽mosfet器件结构及加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114005869A (zh) |
-
2021
- 2021-11-05 CN CN202111307870.XA patent/CN114005869A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9490338B2 (en) | Silicon carbide semiconductor apparatus and method of manufacturing same | |
| CN110350035A (zh) | SiC MOSFET功率器件及其制备方法 | |
| CN109841616B (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN108417617B (zh) | 碳化硅沟槽型MOSFETs及其制备方法 | |
| CN110148629A (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN108962977A (zh) | 一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法 | |
| CN105140283A (zh) | 一种碳化硅MOSFETs功率器件及其制作方法 | |
| CN111799322A (zh) | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN115148820A (zh) | 一种SiC沟槽MOSFET器件及其制造方法 | |
| CN112599603A (zh) | 基于纵向肖特基源隧穿结的准垂直场效应晶体管及方法 | |
| JP2001298189A (ja) | 半導体装置およびその製造方法 | |
| CN103681256A (zh) | 一种新型碳化硅mosfet器件及其制作方法 | |
| CN103928309A (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN116013989A (zh) | 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法 | |
| CN216389377U (zh) | 碳化硅沟槽mosfet器件结构 | |
| CN114005869A (zh) | 碳化硅沟槽mosfet器件结构及加工方法 | |
| CN113506826B (zh) | 一种沟槽型碳化硅晶体管及其制备方法 | |
| JP7141758B2 (ja) | Ｕ字型ゲートｍｏｓｆｅｔのトレンチコーナー部酸化物層の厚さを増加させる製造方法 | |
| CN109686792B (zh) | 一种常关型SiC基DMOSFET器件及其制备方法 | |
| CN105161526B (zh) | 提高垂直导电结构SiC MOSFET沟道迁移率的方法 | |
| CN210575962U (zh) | 一种SiC MOSFET器件 | |
| CN113363311A (zh) | 一种双沟槽SiC功率MOS器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |