KR20000073373A

KR20000073373A - 불순물 이온 편석 방지막 및 그 제조방법, 그 편석 방지막을 이용한 반도체 소자의 격리구조 및 그 제조방법

Info

Publication number: KR20000073373A
Application number: KR1019990016624A
Authority: KR
Inventors: 심현숙
Original assignee: 김영환; 현대반도체 주식회사
Priority date: 1999-05-10
Filing date: 1999-05-10
Publication date: 2000-12-05
Also published as: KR100319620B1; US6337256B1; US20020123244A1

Abstract

본발명은 반도체 소자의 제조에 있어서 반도체 기판내의 불순물의 소자격리영역내로 편석하는 것을 방지하기 위한 편석 방지막 및 그 제조방법, 그 편석방지막을 이용한 반도체 소자 격리구조 및 그 제조방법에 관한 것으로, 반도체 기판내의 불순물 이온 특히 붕소이온의 편석(segregation)으로 인한 문턱전압 감소를 억제하여 반도체 소자가 안정적으로 동작하도록 하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위해, 반도체 기판(400)내에 트렌치(401)를 형성하고, 상기 반도체 기판(400)을 고온 퍼니스내에 도입한 후, 질소가스를 20ℓ/분으로 흘리면서 열처리한 후 상기 트렌치(401)내에 절연물(404)을 채우는 공정으로 반도체 소자의 격리구조를 제조한다. 이때 상기 질소가스를 이용한 열처리 공정에서 1~10 옹스트롱 두께의 불순물 이온 편석 방지막(403)이 트렌치의 표면에 형성됨으로써, 반도체 소자의 문턱전압의 감소가 억제되고 반도체 소자가 안정적으로 동작하게 된다.

Description

불순물 이온 편석 방지막 및 그 제조방법, 그 편석 방지막을 이용한 반도체 소자의 격리구조 및 그 제조방법{SEGREGATION PRECLUDING LAYER FOR IMPURITY ION, FABRICATION METHOD THEREOF, ISOLATION STRUCTURE FOR SEMICONDUCTOR DEVICE USING THE SEGREGATION PRECLUDING LAYER AND FABRICATING METHOD THEREOF}

본발명은 반도체 소자에 관한 것으로, 특히 소자 격리영역과 반도체 기판간의 불순물 상호 침투를 방지할 수 있는 불순물 이온 편석 방지막 및 그 제조방법 그리고 그 불순물 이온 편석 방지막을 이용한 반도체 소자의 격리구조 및 그 제조방법에 관한 것이다.

종래 반도체 소자의 격리 구조는 국소산화법(LOCOS; local oxidation of silicon)을 이용한 로코스 구조를 주로 이용하였으나, 로코스 구조는 그 특유의 버즈 ·비크 발생으로 인하여 소자의 집적도를 향상시키는데 한계가 있었다. 따라서 최근 더욱 집적화된 반도체 소자의 제조에 있어서는, 소자 격리구조로서 반도체 기판내에 트렌치 또는 그루브를 형성하고, 그 안에 절연물을 채우는 셜로우 트렌치 격리 구조(STI; shallow trench isolation) 또는 프로파일드 그루브 격리구조(PGI ; profiled groove isolation)를 채택하는 경향이 있다.

도1은 일반적인 반도체 소자 특히 다이나믹 랜덤 액세스 메모리(DRAM; dynamic random access memory)의 셀어레이부의 평면도이다. 도면부호 100은 반도체 기판이고, 상기 반도체 기판(100)은 아일랜드상의 액티브 영역(101)과, 상기 액티브 영역(101)을 감싸고 있는 비액티브 영역(102)으로 구분된다. 상기 비액티브 영역(102)를 소자격리영역(102)이라고 한다. 상기 액티브 영역(101)은 반도체 소자 즉 트랜지스터가 형성되는 영역으로서, 불순물이 주입되어 소스(101a)/드레인(101b)이 되는 영역이다. 상기 소자격리영역(102)은 반도체 소자간을 전기적으로 격리하는 역할을 하며, STI 또는 PGI구조이다. 상기 액티브 영역(101)위에는 게이트전극(103)이 형성되어 있다. 상기 액티브 영역(101)과 게이트전극(104)이 중첩하는 부분의 반도체기판내에 트랜지스터의 채널이 형성된다.

도2는 트랜지스터의 채널폭의 중간지점에서 액티브 영역을 횡으로 가로지르는 IIa-IIa선에 따르는 종단면도이다. 도시된 바와 같이, 반도체 기판(100)의 액티브 영역(101)은 소자 격리 영역(102)에 의해 둘러싸여 있다. 상기 소자 격리영역(102)은 반도체 기판(100)을 소정 깊이까지(예를들면 약 0.5 ~ 0.8 ㎛) 식각하여 형성한 트렌치(102a)가 형성되어 있고, 상기 트렌치(102a)를 절연물(102b)이 채우고 있는 구조로 되어 있다. 상기 액티브 영역(101)에 해당하는 반도체 기판(100)내에는 소스(101a)와 드레인(101b)이 소정간격 이격하여 형성되어 있고, 상기 소스(101a)와 드레인(101b) 사이의 반도체 기판(100)의 상면에는 게이트절연막(103)과 게이트 전극(104)이 형성되어 있다.

한편, 도1의 IIa-IIa선과 직교하는 방향으로 자르는 IIb-IIb선에 대한 종단면도는 도2b와 같다. 도시된 바와 같이, 반도체 기판(100)내에 트렌치(102a) 또는 그루브(102a)가 형성되어 있고, 상기 트렌치(102a) 또는 그루브(102a)를 절연물(102b)이 채우고 있으며, 상기 절연물(102b)로 채워진 영역(102)이 소자 격리영역에 해당한다. 상기 반도체 기판(100)의 상면에는 게이트 절연막(103)이 형성되어 있고, 상기 게이트 절연막(103)위에는 게이트 전극(104)가 형성되어 있다. 상기 게이트 전극(104)는 액티브 영역(101)에 형성되고 소자 격리영역(102)의 상면에까지 뻗어 있다. 도1 및 도2b에서 설명되지 않은 도면부호중 101c는 반도체 기판내의 이온이 소자격리 영역으로 편석하여 불순물의 농도가 매우 낮은 영역이다. 또한, 101d는 트랜지스터의 채널영역의 중앙부이다.

상기와 같은, 종래 STI 또는 PGI를 갖는 반도체 소자의 경우, 특히 그 반도체 소자가 N-채널 트랜지스터인 경우에는, 다음과 같은 문제점이 있었다. N-채널 트랜지스터는 일반적으로 P-형 반도체 기판 또는 P-형 웰내에 형성된다. 그런데, P-형 반도체 기판 또는 웰내의 불순물 특히 붕소이온은 쉽게 격리영역내로 편석(偏析)(segregation)하는 경향이 있으며, 결과적으로 격리영역 주변 즉 트렌치 측벽 근처(101c)의 반도체 기판의 불순물 이온의 농도가 매우 낮아진다. 따라서 상기 트렌치의 측벽을 따라 반도체 기판내에 불순물 공핍층이 형성된다. 그 결과, 도2b의 채널영역 중앙부(101d)에서는 트랜지스터의 채널이 게이트전극에 가해지는 전압에 따라 문턱전압 이상에서 정상적으로 형성되지만, 채널영역의 가장자리(101c)부위 즉 격리영역에 인접한 부위의 채널영역은 문턱전압 이하에서도 쉽게 채널이 형성되어 문턱전압이 감소되는 현상이 발생한다. 또한, 서브 트레시홀드 커런트(subthreshold current)가 커지고, 서브 트레시 홀드 커런트 곡선이 험프를 갖게 되는등 반도체 소자의 전기적인 특성이 불안정하여 반도체 소자의 신뢰성이 저하되는 문제점이 있었다.

본발명은 상기와 같은 문제점에 비추어 안출된 것으로, 반도체 기판의 불순물 이온이 소자분리영역내로 침투하는 것을 방지하기 위한 불순물 이온 편석 방지막을 및 그 제조방법을 제공하는데 그 목적이 있다.

또, 본발명은 상기와 같은 불순침 편석 방지막을 이용하여 반도체 소자의 전기적인 특성을 안정화하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 격리구조 및 그 제조방법을 제공하는데 그 목적이 있다.

본발명의 목적을 달성하기 위하여, 실리콘으로 된 반도체 기판을 고온의 퍼니스내에 넣고 상기 퍼니스내에 질소가스를 20ℓ/분으로 유입시킨 상태에서 상기 반도체 기판을 열처리하여 형성된 1 옹스트롱 이상 10 옹스트롱이하 두께의 불순물 편석 방지막을 제공한다.

본발명의 목적을 달성하기 위하여 실리콘으로 된 반도체 기판과, 상기 반도체 기판의 소정부위에 형성된 트렌치와, 상기 트렌치의 내벽 및 저면에 형성된 불순물 편석 방지막과, 상기 트렌치를 메우고 있는 절연물로 구성되며, 이때 상기 트렌치 내벽 및 저면에 형성된 불순물 편석 방지막은, 반도체 기판을 고온의 퍼니스에 넣고 상기 퍼니스내에 질소 가스를 20ℓ/분으로 흘리면서 열처리하여 형성된 것으로서 그 두께는 1~10 옹스트롱인 것을 특징으로 하는 반도체 소자의 격리 구조를 제공한다.

본발명의 목적을 달성하기 위하여 실리콘으로 된 반도체 기판의 소자격리영역에 상응하는 부위에 트렌치를 형성하는 공정과, 상기 반도체 기판을 고온의 퍼니스에 넣고 상기 퍼니스에 질소 가스를 20ℓ/분이상을 흘리면서 상기 반도체 기판을 열처리하는 공정과, 상기 트렌치내에 절연물을 채우는 공정을 포함하는 반도체 소자의 격리구조 제조방법을 제공한다.

도1은 종래 DRAM 셀 어레이부의 평면도이다

도2a는 도1의 IIa-IIa선에 따른 종단면도이다

도2b는 도1의 IIb-IIb선에 따른 종단면도이다

도3은 본발명에 따른 반도체 소자의 격리구조의 종단면도이다.

도4a 내지 도4e는 본발명에 따른 반도체 소자의 격리구조 제조방법을 도시한 종단면도이다.

***** 도면부호의 설명 *****

100 : 반도체 기판 101 : 액티브 영역

101a : 소스 101b : 드레인

101c : 불순물 이온 부족 영역 101d : 채널영역의 중앙부

102 : 비액티브 영역, 소자격리영역 102a : 트렌치

102b : 절연물 103 : 게이트 절연막

104 : 게이트 전극 300 : 반도체 기판

301 : 트렌치 302 : 편석 방지막

303 : 절연물 400 : 반도체 기판

401 : 트렌치 402 : 열산화막

403 : 편석 방지막 404 : 절연막

411 : 패드산화막 412 : 실리콘 질화막

상기 본발명에 따른 절연막을 이용하여 제조된 본발명의 반도체 소자 격리구조는 도3과 같다.

실리콘으로 된 반도체 기판(300)내의 소자격리영역에 트렌치(301)가 형성되어 있고, 상기 트렌치(301)의 측벽 및 저면을 따라 반도체 기판(300)의 표면에 불순물 편석 방지막(302)이 형성되어 있다. 상기 불순물 편석 방지막(302)은 그 두께가 약 1~9Å정도이다. 상기 트렌치(301)의 내측에는 절연물(303)이 채워져 있다. 상기 절연물(303)은 실리콘 산화물(SiO₂)이거나 또는 실리콘 질화물(Si₃N₄)이다. 상기 트렌치 측벽 및 저면을 따라 형성된 1~9 Å정도 두께의 불순물 이온 편석 방지막(302)이 상기 반도체 기판(300)내의의 불순물들이 상기 트렌치내의 절연물(303)내로 침투하는 것을 방지함으로써 반도체 기판의 불순물 농도 저하를 방지한다. 따라서, 문턱 전압 이하에서 채널이 형성되는 문턱전압 감소효과를 방지하여 반도체 소자의 신뢰성이 향상된다.

상기 불순물 편석 방지막은(302), 상기 트렌치(301)을 갖는 반도체 기판(300)을 약 800℃정도의 고온 퍼니스(일반적으로 반도체 양산라인내에서 이용되고 있는 퍼니스를 말함)내에 넣고 상기 퍼니스내에 질소 가스를 20ℓ/분 이상으로 흘리면서 상기 반도체 기판(300)을 열처리하여 얻어진 것이다. 상기 반도체 기판(300)의 재료는 실리콘이며 질소가스를 흘리면서 열처리하였기 때문에 상기 반도체 기판(300)의 트렌치 저면 및 측면에 형성된 불순물 침투방지막(302)은 실리콘과 질소 원자를 각각 포함하는 막 즉 실리콘질화막(silicon nitride)이다. 또 질소 가스의 유입량이 많기 때문에 상기 실리콘 질화막은 특히 화학량론적으로 질소에 대한 실리콘의 결합비가 0.75 이하일 것으로 추정된다. 즉 실리콘 질화막은 일반적으로 Si₃N₄와 같이 실리콘 원자 세 개(3)에 질소원자 네 개(4)가 결합할 때 가장 안정되어 있다. 그런데 본 발명에서는 실리콘:질소의 결합 원자비가 3:4가 아닌 질소 원자의 결합비가 더 높을 것으로 추정되며 따라서 그러한 결합을 갖는 실리콘 질화막을 본발명에서는 이하 질소 과잉 실리콘 질화막(nitrogen-rich silicon nitride)이라고 하겠다. 그러한 질소 과잉 실리콘질화막은 Si₃N_4.1, Si₃N_4.2, Si₃N_4.3, Si₃N_4.4....등 또는 Si_2.9N₄, Si_2.8N₄, Si_2.7N₄, Si_2.6N_4......등을 예로 들 수 있다. 즉, 실리콘의 원자가 3일 때 그에 결합하는 질소 원자가 4이상이거나, 질소원자가 4일 때 실리콘 원자가 3이하인 숫자로 결합한 실리콘 질화막을 의미한다.

또한 본발명의 불순물 이온 편석 방지막은 그 두께가 10Å미만으로써 매우 얇은 것을 특징으로 한다. 본 발명의 절연막의 두께가 10Å미만이기 때문에 이것은, 거의 질소원자 하나층의 두께로 형성된 것이라고 할 수 있다. 그러나, 그 얇은 두께에도 불구하고 불순물 이온의 편석 방지효과는 매우 뛰어난 것으로 실험을 통해 확인되었다.

한편, 상기 불순물 이온 편석 방지막의 두께는 실측된 값은 아니며 추정된 값이다. 왜냐하면 발명자가 사용가능한 두께 측정장비(Telcor사의 "Telcor")로는 10Å이상의 두께를 갖는 막의 두께를 측정할 수 있을 뿐이다. 발명자가 본발명의 불순물 이온 편석 방지막의 두께를 측정한 결과, 그 장비는 실측할 수 있는 최하 두께인 10Å의 값을 나타내었다. 따라서 막의 두께는 10Å 이거나 그 미만일 것으로 추정된다. 막두께 측정장비에 의해 그 두께가 정확하게 계측되지 않음에도 불구하고, 그 막이 존재한다고 판단하는 이유는 다음과 같다.

첫째, 상기와 같이 20ℓ/분 이상의 질소가스를 흘린상태에서 열처리 후, 상기 트렌치에 절연물을 채워 소자격리영역을 형성하고 상기 반도체 기판에 트랜지스터를 형성한 결과, 기판 불순물 편석으로 인한 문턱전압 감소가 나타나지 않았다. 따라서, 상기와 같은 질소가스 처리를 통하여 소자격리영역내의 절연막과 상기 반도체 기판사이에 불순물 침투를 방지할 수 있는 어떤 막이 형성되었다는 것을 추정할 수 있다.

또, 상기 불순물 침투 방지막이 실리콘질화막일 것으로 판단한 근거는 다음과 같다. 발명자는 상기 질소가스에 의한 열처리 이후 상기 반도체 기판을 실리콘산화막의 식각액인 BOE(buffered oxide etchant = buffered hydrofluorine)로 식각을 한 후, 마찬가지로 상기 트렌치에 절연물을 채워 소자격리영역을 형성하고, 상기 반도체 기판을 이용하여 트랜지스터를 제조하여 평가한 결과 BOE식각 이전과 같은 결과를 얻었다. 따라서 상기 불순물 침투 방지막은 실리콘 산화막이 아닌 것으로 추정되며, 질소가스를 이용하여 실리콘 기판을 열처리한 것이기 때문에 질소와 실리콘이 결합된 어떤 물질 즉 실리콘질화막이라고 판단하였다. 더욱이 사용된 질소가스의 량이 일반적인 반도체 소자의 제조공정에서 열처리하기 위해 이용되는 질소가스의 량(최대 6ℓ/분)에 비해 매우 많은 양을 사용하였으므로 질소 과잉 실리콘 나이트라이드인 것으로 판단된다.

한편, 발명자는 상기 불순물 편석 방지막의 존재 유무 및 그 성질을 평가하기 위해 다음과 같은 실험을 추가적으로 실시하였다.

하기 표1은 반도체 기판을 약 800℃ 이상의 퍼니스내에 넣고, 상기 퍼니스내에 질소가스를 12ℓ/분과 20ℓ/분을 각각 흘린 상태에서 산소분위기에서 상기 실리콘 반도체 기판을 열처리하였을 때 반도체 기판표면에 형성된 열산화막의 두께를 측정한 실험값이다. 질소가스를 유입하지 않았을 경우에 산소분위기에서 같은 시간 동안, 같은 조건으로 열처리하여 얻을 수 있는 실리콘 기판상에 형성된 산화막의 두께는 70Å이었다. 그러나 각각 12ℓ/분과 20ℓ/분로 질소가스를 퍼니스내에 흘리면서 산소분위기에서 열처리한 결과 형성된 산화막의 두께는 70Å에 못미치는 결과가 나왔다. 즉 12ℓ/분의 질소를 흘리면서 산소분위기에서 열처리를 진행한 경우에는 실리콘 반도체 기판상에 3회의 실험을 통하여 평균 66.8Å두께의 산화막이 형성되었다. 그것은 질소 가스를 유입하지 않은 경우 형성되는 산화막 두께 67Å과 거의 유사한 값이 얻어졌다. 또, 20ℓ/분의 질소를 흘리면서 산소분위기에서 열처리한 경우에는 실리콘 반도체 기판상에 3회 실험의 평균 36.6Å의 산화막이 형성되었으며, 그것은 질소 가스 처리를 하지 않은 경우에 형성된 산화막 두께의 약 50%에 해당하는 두께이다. 따라서, 질소가스를 20ℓ/분 이상 흘리면서 열처리하는 경우에는 실리콘 반도체 기판표면의 산화를 억제하는 어떤 막이 형성됨을 알 수 있다.

일반적으로 안정된 실리콘질화막인 Si₃N₄의 상면에서는 산화막이 잘 형성되지 않는 것으로 알려져 있다. 따라서, 상기의 실험에서와 같이 산화막 성장이 억제된 이유는 질소와 실리콘이 결합된 실리콘 질화막이 형성된 것으로 추정할 수 있고, 특히 산화막이 전혀 성장하지 않는 것은 아니고 성장되면서 그 속도가 억제된 것으로 볼 때, 상기 실리콘질화막은 안정된 화합물의 결합형태가 아닌 불안정한 결합을 하고 있는 것으로 판단되며 따라서 발명자는 그 실리콘 질화막을 질소과잉 실리콘 질화막으로 칭하였다.

또, 상기 실험결과, 질소가스를 퍼니스내에 12ℓ/분 정도 흘렸을 경우에는 산화막의 두께가 질소가스를 도입하지 않았을 때 형성되는 두께와 거의 비슷한 것으로 볼 때, 12ℓ/분 정도의 질소가스를 유입하는 것으로는 반도체 기판 표면에 질소과잉 실리콘 질화막이 충분히 형성되지 않고, 20ℓ/분 이상의 질소가스로 열처리를 했을 때 본발명에서 원하는 효과 즉 트렌치 표면에 소정의 막 즉 불순물 이온 편석 방지의 효과가 있는 질소과잉 실리콘 질화막이 형성되는 것으로 판단 된다. 그러나 비용의 경제성을 생각하여 20ℓ/분 내지 50ℓ/분 정도의 범위로 질소가스를 흘리면서 열처리하는 것이 바람직할 것으로 생각된다.

다음으로, 상기 도3의 본발명에 따른 반도체 소자 격리구조를 제조하는 방법에 대해 설명한다.

먼저, 도4a와 같이, 반도체 기판(400)내의 소자격리영역에 대응하는 위치에 트렌치(401)를 형성한다. 상기 트렌치(401)를 형성하는 방법은 다음과 같다. 먼저 반도체 기판(400)위에 패드산화막(411)을 형성한다. 상기 패드 산화막(411)은 열산화법에 의해 실리콘 기판을 산화함으로써 형성할 수도 있고, 화학기상증착법을 이용하여 증착할 수도 있다. 상기 패드산화막(411)위에 실리콘 질화막(412)을 증착한다. 상기 실리콘 질화막(412)위에 포토레지스트막(미도시)을 도포한 후 포토리소그리피 공정을 수행하여 액티브 영역에 대응하는 실리콘 질화막(412)위에만 포토레지스트막이 남도록 포토레지스트 패턴(미도시)을 형성한다. 상기 포토레지스트막 패턴을 마스크로하여 상기 실리콘 질화막(412) 및 패드산화막(411)을 리액티브 이온 에칭법으로 식각하고 그 패드 산화막(411) 아래의 반도체 기판(400)을 소정깊이까지 식각함으로써 트렌치(401)를 형성한다. 다음으로, 트렌치(401)를 형성하기 위한 식각 공정에서 손상된 반도체 기판(400)의 표면의 손상을 복구(또는 회복)하기 위하여 1050℃, O₂분위기에서 어릴링하여 트렌치(401)내부의 반도체 기판(400)의 표면에 약 50~200Å 이하의 열산화막(402)을 형성한다.

다음으로, 도4b에 도시하는 바와 같이 상기 열산화막(402)를 불산(HF) 용액으로 제거한다.

다음으로 도4c와 같이, 다음으로 상기 도4b의 반도체 기판을 800℃이상의 고온반응로(furnace)내에 넣고, 상기 반응로내에 질소(N₂) 가스를 20ℓ/분 ~ 50ℓ/분으로 흘리면서 열처리를 실시하여 상기 트렌치(401) 내벽 및 저면을 따라 반도체 기판(400)표면에 1-10 옹스트롱 두께의 불순물 이온 편석 방지막(403)을 형성한다. 상기 불순물 이온 편석 방지막(403)은 위에서 설명한 바와 같이 질소과잉 실리콘 질화막이다. 또한, 상기에서 설명한 트렌치 내벽 및 저면의 반도체 기판 표층에 질소 과잉 실리콘 질화막을 형성하는 방법으로서 질소이온주입법을 수행할 수도 있으나, 이온주입법은 반도체 기판표면을 손상시키므로 바람직한 방법이 아니다. 특히, 소자격리영역 근방의 반도체 기판이 손상을 입게 될 경우, 누설전류가 발생할 수 있으므로 이온주입법 보다는 질소 가스분위기에서 열처리하는 공정이 더욱 바람직한 방법이다.

다음으로, 상기 도4d에 도시하는 바와 같이, 트렌치(402)의 내부를 포함하여 도4c 구조의 전면에 절연막(404)을 형성한 다음 고온 열처리를 실시한다. 상기 절연막은 실리콘 산화막 또는 실리콘 질화막인 것이 바람직하다.

다음으로, 상기 절연막(404)에 대해 화학기계연마 공정을 실시하여, 상기 실리콘 질화막(412)상의 절연막을 제거하여 반도체 기판(400)상의 전체 구조를 평탄화한다.

다음으로, 도4e에 도시하는 바와 같이, 상기 실리콘 질화막 (412)를 제거하고, 패드산화막(411)을 제거하여, 본발명에 따른 반도체 소자의 격리구조의 제조를 완료한다.

본발명에 따르면, 소자격리영역에 상응하는 반도체 기판의 표면에 수Å정도의 얇은 불순물 이온 편석 방지막(질소과잉 실리콘 질화막층)을 형성함으로써, 소자격리영역과 반도체 기판간의 불순물의 상호침투를 방지함으로써 소자의 전기적인 특성을 안정화하여 반도체 소자의 신뢰성을 향상시키는 효과가 있다.

Claims

실리콘 기판위에 형성되고, 그 두께가 10 옹스트롱 미만이고,

실리콘 기판을 고온 퍼니스내에 넣고 질소가스를 20ℓ/분 이상 흘리면서 열처리하여 얻어진 불순물 이온 편석 방지막.
실리콘 기판을 준비하는 단계와;

상기 실리콘 기판을 고온의 퍼니스에 넣고, 상기 퍼니스내에 약 20ℓ/분으로 질소가스를 흘리면서 열처리하는 단계를 포함하는 불순물 이온 편석 방지막 제조방법.
반도체 기판과;

상기 반도체 기판 소정부위에 형성된 트렌치와;

상기 트렌치 표면에 형성된 불순물 이온 편석 방지막과;

상기 트렌치를 채우고 있는 절연물로 구성되고,

상기 불순물 이온 편석 방지막은, 상기 반도체 기판을 고온 퍼니스에 넣고, 상기 퍼니스에 20ℓ/분 이상의 질소가스를 흘리면서 상기 반도체 기판을 열처리하여 얻어진 막인 것을 특징으로 하는 반도체 소자의 격리구조.
실리콘 기판을 준비하는 단계와;

반도체 기판의 소자격리영역에 대응하는 위치에 트렌치를 형성하는 공정과;

상기 트렌치 표면에 10옹스트롱 미만의 두께를 갖는 질소과잉 실리콘 질화막을 형성하는 공정과;

상기 트렌치내에 절연물을 채우는 공정을 포함하는 반도체 소자의 격리구조 제조방법.
실리콘 기판을 준비하는 단계와;

반도체 기판의 소자격리영역에 대응하는 위치에 트렌치를 형성하는 공정과;

상기 반도체 기판을 고온의 퍼니스내에 넣는 공정과;

상기 퍼니스내에 20ℓ/분 이상의 질소가스를 흘리면서 상기 반도체 기판을 열처리하는 공정과;

상기 트렌치내에 절연물을 채우는 공정을 포함하는 반도체 소자의 격리구조 제조방법.