TWI442511B - 半導體裝置中之分層形成 - Google Patents

半導體裝置中之分層形成 Download PDF

Info

Publication number
TWI442511B
TWI442511B TW097114353A TW97114353A TWI442511B TW I442511 B TWI442511 B TW I442511B TW 097114353 A TW097114353 A TW 097114353A TW 97114353 A TW97114353 A TW 97114353A TW I442511 B TWI442511 B TW I442511B
Authority
TW
Taiwan
Prior art keywords
layer
forming
mesa
metal
semiconductor
Prior art date
Application number
TW097114353A
Other languages
English (en)
Other versions
TW200908211A (en
Inventor
John M Grant
Srikanth B Samavedam
Suresh Venkatesan
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW200908211A publication Critical patent/TW200908211A/zh
Application granted granted Critical
Publication of TWI442511B publication Critical patent/TWI442511B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Description

半導體裝置中之分層形成
本發明一般係關於半導體裝置且更明確地說係關於具有分離形成層的半導體裝置之形成。
本申請案已於2007年4月23日提出美國專利申請，專利申請案號為11/738,683。
在一些積體電路中，需要於不同時間及/或以不同材料來形成不同裝置之對應層。一範例係一積體電路的P通道型與N通道型電晶體之閘極的形成。可能需要具有屬於一材料的P通道型電晶體之閘極與屬於一第二材料的N通道型電晶體之閘極以使各電晶體具有一不同的臨限電壓。
然而，使用傳統方法形成此類結構存在挑戰。需要一改良技術以用於形成具有不同材料之對應結構之一積體電路。
下文提出一用以實施本發明之一模式的詳細說明。該說明旨在解說本發明，而不應視為限制本發明。
圖1至12係依據本發明之一具體實施例的用於形成包含具有不同材料之閘極之電晶體之一積體電路的一晶圓之各階段的剖面側視圖。
圖1顯示晶圓101的剖面側視圖。在所示具體實施例中，晶圓101具有一絕緣物上半導體(SOI)組態。在所示具體實施例中，晶圓101包括一基板層103(例如矽、矽鍺)、位於 層103上之一絕緣物層105(例如二氧化矽)、位於絕緣物層105上之一半導體層107(例如單晶矽)及位於層107上之一閘極介電層109。在一具體實施例中，閘極介電層109係藉由一氧化程序來從層107生長。在其他具體實施例中，介電層109可以係一介電材料(例如一高K介電材料，例如氧化鉿或其他金屬氧化物)之一沈積層。晶圓101包括位於閘極介電層109上之一導電閘電極層111。在一具體實施例中，層111屬於一導電金屬材料(例如碳化鉭、碳化鈦、碳化鉭鎂、碳化鈦鎂、碳化鈦鑭、碳化鉭鑭、碳化鈦矽、碳化鉭矽、氮化鉭、氮化鉭矽、氮化鈦或氮化鉬)。在一具體實施例中，層111具有一在50至100埃之範圍內的厚度，但在其他具體實施例中可具有其他厚度。層113位於層111上。在一具體實施例中，層113隨後係用作一分層與一研磨阻止層。在一具體實施例中，層113具有一在100至150埃之範例內的厚度並係由一氮化物製成，但在其他具體實施例中可以係其他厚度及/或由其他材料製成。
在一具體實施例中，半導體層107可包括針對隨後在晶圓101上形成之電晶體的井摻雜劑。在一具體實施例中，使用一N型摻雜劑(磷、砷、銻)來摻雜層107之一部分並使用一P型摻雜劑(硼、銦)來摻雜另一部分。
圖2係在晶圓101中形成台面201與203之後的晶圓101之剖面側視圖。在一具體實施例中，藉由在晶圓101之上形成一圖案化遮罩(例如光阻(未顯示))並移除該遮罩外部的層113、111、109及107之材料以形成一溝渠205來形成台 面201與203。在一具體實施例中，該些層之材料係藉由使用適合於移除該些材料之蝕刻化學蝕刻該等材料來移除。隨後，移除該遮罩。
圖3顯示在分別在台面201與203之側壁上形成間隔物301與303之後的晶圓101之剖面側視圖。在一具體實施例中，間隔物301與303係由氮化矽製成。在一具體實施例中，藉由在晶圓101之上沈積一等形材料層並接著各向異性地蝕刻該層來形成間隔物301與303。在一具體實施例中，用於形成間隔物301與303的層具有在範圍200至300埃內的厚度，但在其他具體實施例中可具有其他厚度及/或由其他材料製成。在隨後程序期間，間隔物301與303覆蓋至少層111與保護層113的側壁。
圖4係在台面201與203周圍的溝渠205中形成隔離材料401之後晶圓101的剖面側視圖。在一具體實施例中，該隔離材料401係由一介電材料(例如二氧化矽)製成。在一具體實施例中，該介電材料係以一足以填充該等溝渠的厚度等形地形成於晶圓101之上。接著，晶圓101係平坦化(例如使用一化學機械拋光(CMP)程序)以移除該等台面之上的溝渠填充材料。層113係用作針對該化學機械拋光之一研磨阻止。
圖5顯示在自台面203移除層113、閘電極層111及介電層109之材料之後之晶圓101的側視圖。在一具體實施例中，藉由選擇性地在台面201之上形成一(例如)光阻之遮罩(未顯示)並使台面203曝露來移除此材料。接著，台面203之 曝露層係藉由使該些層經受用於其移除的適當蝕刻化學來移除。例如，若層113係氮化矽，則可使用熱磷酸之一蝕刻化學或一含氟氣體之一乾式蝕刻來移除台面203中之該層。在層111係碳化鉭或氮化鈦的範例中，可使用氫氧化銨、過氧化氫及水之一蝕刻化學。在一範例中，可使用一HCI氣體環境中之一退火來移除閘極介電層109。
在圖5之具體實施例中，移除台面203之介電層109。然而，在其他具體實施例中，不會移除介電層109。在一些此等具體實施例中，台面203之介電層109在一含氧環境中退火以修復來自層111之移除的損壞。在此退火期間，藉由層113與間隔物301來保護台面201之層111免受該退火之氧化效應。
圖6顯示在台面203之層107上形成一矽鍺層601之後之晶圓101的剖面側視圖。在一具體實施例中，矽鍺層601具有一在25至100埃之範圍內的厚度，但在其他具體實施例中可具有其他厚度。在層107係矽之一具體實施例中，層601係磊晶地生長於層107上。在一具體實施例中，該矽鍺層可包含在該矽鍺層生長期間併入的硼摻雜。矽鍺層601係用於修改台面203中一隨後形成的P通道電晶體的臨限電壓。
本文說明之程序之一優點係其可允許台面203之電晶體具有自台面201之電晶體分離形成的半導體層，其中在形成閘電極層111之後形成該分離形成的半導體層。
在一些具體實施例中，在形成介電層109與層111之前， 可在欲形成台面203之區域中而非欲形成台面201之區域中的層107上形成一矽鍺層。另外，在其他具體實施例中，該P通道電晶體之作用區域不包括一矽鍺層而作為替代係完全自層107形成。另外，在其他具體實施例中，層601可由其他材料(例如摻雜碳矽、鍺、砷化鎵、摻雜矽)製成。
圖7顯示在晶圓101之上形成一閘極介電層701與一閘電極層703之後之晶圓101的剖面側視圖。在一具體實施例中，閘極介電層701係由氧化鉿製成並具有一在10至60埃之範圍內的厚度，但在其他具體實施例中可以係其他厚度及/或由其他閘極介電材料製成。在一具體實施例中，介電層701可以係與介電層109不同的材料。在一些具體實施例中，在閘極介電層109未從台面203移除之處，在台面203中之層109上形成介電層701(例如氧化鋁、氧化鑭)。在未移除該層109之具體實施例中，層701的厚度在2至15埃之範圍內。在台面203中未移除層109的其他具體實施例中，不會形成閘極介電層701。
層703係由一用於為台面203中隨後形成的電晶體提供一適當功函數的材料製成。在欲形成一P通道電晶體的具體實施例中，層703可由(例如)氮化鉬或氮化鈦製成。層703係藉由一化學或物理汽相沈積或一原子層沈積程序來沈積，但在其他具體實施例中可藉由其他方法來沈積。
在欲在台面201中形成一N通道電晶體並欲在台面203中形成一P通道電晶體的具體實施例中，層111與層703可由不同材料製成。例如，層111可由碳化鉭製成而層703可由 氮化鉬製成。在一些具體實施例中，層111與層703兩者都由氮化鈦製成，但各層具有不同的氮濃度。另外，在其他具體實施例中，層111與703可由相同材料製成。
圖8顯示在晶圓101已經受一平坦化(例如CMP)程序以移除台面201之上的層703之材料與層701之材料之後晶圓101的剖面側視圖。在所示具體實施例中，層113係用作一平坦化停止。使用一平坦化程序允許閘電極層703之材料係從台面201之上移除而無需採用一遮罩用於其移除。
圖9顯示在已從台面201移除層113之材料之後晶圓101的剖面側視圖。在一具體實施例中，層113之氮化物係藉由使晶圓101經受一蝕刻來移除，其中台面203係藉由一遮罩(未顯示)覆蓋。
圖10顯示在晶圓101之上(包括在台面201與203之上)形成一互連材料(例如摻雜多晶矽或其他類型之導電材料)之等形層1001之後晶圓101的剖面側視圖。
圖11顯示在形成閘極堆疊1101與1103之後晶圓101的剖面側視圖。閘極堆疊1101係藉由圖案化台面201中之層1001與層111來形成。閘極堆疊1103係藉由圖案化台面203中之層1001與層703來形成。還自層1001形成的係隔離材料401上之一互連結構1105。在一具體實施例中，互連結構1105電耦合兩個閘極。
在一具體實施例中，閘極堆疊1101、1103及互連結構1105係藉由在晶圓101之上形成一遮罩(例如光阻)並蝕刻層1001來形成。
同樣在一具體實施例中，使用相同的蝕刻化學來一起蝕刻層111與703。例如，在層111係由碳化鉭製成並且層703係由氮化鉬製成之處，可使用一氯基或氟基電漿蝕刻化學來蝕刻兩層。
使用本文說明的程序可能發生之一優點係其可允許該等閘電極層111與703係不同的厚度以解決該些層之不同材料的不同蝕刻速率。例如，在層111係由碳化鉭製成並且層703係由氮化鉬製成之處，使用氯基或氟基電漿蝕刻化學氮化鉬蝕刻得更快。因此，可使用本文說明的程序來使層703比層111更厚以解決此蝕刻速率的差異。因為可使層703更厚以解決蝕刻速率的差異，故介電層701(及可能係層601)不會係以用以蝕刻層111與703的蝕刻劑顯著蝕刻，因為層111與703於大致相同的時間將予以移除。
在其他具體實施例中，可於不同時間蝕刻台面201與203以形成閘極堆疊1101與1103。
圖12顯示在形成源極/汲極區域(針對一MOSFET(metal oxide semiconductor field effect transistor；金氧半導體場效電晶體)的電流端子區域)之後晶圓101的剖面側視圖。藉由將摻雜劑植入該些區域中，源極/汲極區域1209與1211係形成於台面201中而源極/汲極區域1213與1215係形成於台面203中。例如，在電晶體1201係一N通道電晶體而電晶體1203係一P通道電晶體之處，使用N型摻雜劑(例如磷、砷)來植入台面201之層107中的源極/汲極區域1209及1211並使用P型摻雜劑(例如硼)來植入台面203之層107與601的 源極/汲極區域1213與1215。
在閘極堆疊1101上形成間隔物1205並在閘極堆疊1103上形成間隔物1207。在一具體實施例中，在形成間隔物1205與1207之前形成該等源極/汲極區域之輕摻雜延伸，在該等間隔物之後形成重摻雜源極/汲極區域。在一具體實施例中，所示間隔物包括多個間隔物。圖12還顯示分別在源極/汲極區域1209與1211上形成矽化物結構1217與1219並分別在源極/汲極區域1213與1215上形成矽化物結構1225與1227。分別在台面201與203之層1001之部分上形成矽化物結構1221與1223。在互連結構1105上形成矽化物結構1229。
在隨後程序中，可在圖12所示之階段之後在晶圓101上形成其他結構。例如，可在晶圓101上形成其他層間介電質、導電互連結構及導電通道。之後可形成外部導電結構(例如焊墊)。隨後，可將晶圓101分成不同的積體電路。各積體電路可包括多個電晶體，如圖12所示。
雖然在所示具體實施例中首先形成針對N通道電晶體1201之閘電極層(層111)，但在其他具體實施例中可首先形成針對該P通道電晶體之閘電極層，其中該閘電極之部分係自N通道台面移除。同樣，在晶圓101係一大容積矽晶圓的一些具體實施例中，用以隔離該等台面的溝渠比較淺的井摻雜更深。同樣，在其他具體實施例中，雖然層111與703兩者都係說明為由金屬材料製成，但該等層之一者或兩者可由其他類型之導電材料(例如摻雜多晶矽)製成。
如上所述，本文中上述技術可有利地允許分別形成不同類型之電晶體(例如不同導電率類型電晶體)的結構。因此，可針對一積體電路的N通道與P通道電晶體分別形成諸如閘極、閘極介電質及/或主動層之部分的結構。此可能允許一積體電路之設計與製造中的更大靈活性。
在一具體實施例中，形成一半導體裝置之一方法包括在一半導體層之上形成一第一閘極介電層，在該第一閘極介電層之上形成一第一導電層；及在該第一導電層之上形成一第一分層。該方法還包括在形成該第一分層之後在該半導體層中形成一溝渠，其分離一第一台面與一第二台面。該第一台面與該第二台面各包括該第一閘極介電層之一部分、該第一導電層之一部分、該第一分層之一部分及該半導體層之一部分。該方法還包括使用一隔離材料將該溝渠填充至高於該第一導電層之一頂部表面的高度，自該第二台面移除該第一導電層之部分，及在自該第二台面移除該第一導電層之部分之後在該第一台面之第一分層之部分之上與該第二台面之上形成一第二導電層。該方法還包括執行平坦化以自該第一台面之上形成第二導電層並在該第一台面中形成一第一類型之一第一電晶體及在該第二台面中形成一第二類型之一第二電晶體。
在另一具體實施例中，形成一半導體裝置之一方法包括在一半導體層之上形成一介電層，在該介電層之上形成一第一金屬層，在該第一金屬層之上形成一分層，及形成隔離材料從而分離該半導體層之一第一部分、該介電層之一 第一部分、該第一金屬層之一第一部分及該分層之一第一部分與該半導體層之一第二部分、該介電層之一第二部分、該第一金屬層之一第二部分及該分層之一第二部分。該隔離材料具有高於該第一金屬層之一頂部表面的高度。該方法還包括移除該第一金屬層之第二部分；並在移除該第一金屬層之第二部分之後在該分層之第一部分與該半導體層之第二部分之上形成一第二金屬層。該方法還進一步包括執行平坦化以自該分層之第一部分之上移除該第二導電層並在該半導體層之第一部分中形成一第一類型之一第一電晶體之一部分。該第一電晶體之一閘電極包括該第一金屬層之第一部分之一部分。該方法包括在該半導體層之第二部分中形成一第二類型之一第二電晶體之一部分。該第二電晶體之一閘電極包括該第二金屬層之一部分。
在一具體實施例中，製造一半導體裝置結構之一方法包括形成藉由一隔離區域分離之一第一堆疊與一第二堆疊。該第一堆疊包含一第一半導體層之一第一部分、該第一半導體層之第一部分之上的一第一閘極介電層之一第一部分、該第一閘極介電層之第一部分之上的一第一金屬層之一第一部分，及該第一金屬層之第一部分之上的一分層之一第一部分。該第二堆疊包含該第一半導體層之一第二部分、該第一半導體層之第二部分之上的第一閘極介電層之一第二部分、該第一閘極介電層之第二部分之上的第一金屬層之一第二部分，及該第一金屬層之第二部分之上的分層之一第二部分。該隔離區域具有高於該第一金屬層之一 頂部表面的高度。該方法還包括移除該第一金屬層之第二部分及沈積一第二金屬層，從而該第二金屬層之一第一部分處於該分層之第一部分之上，並且該第二金屬層之一第二部分處於該半導體層之第二部分之上。該方法還包括在移除該第二金屬層之第一部分同時留下該第二金屬層之第二部分。
雖然已顯示且說明本發明之特定具體實施例，但熟習此項技術者應明白，基於本文之教導內容可在不脫離本發明及其更廣泛態樣之情況下進行變化與修改，因而隨附申請專利範圍將在其範疇內包含屬於本發明之真正精神與範疇內之所有此等變化與修改。
101‧‧‧晶圓/半導體裝置
103‧‧‧基板層
105‧‧‧絕緣物層
107‧‧‧半導體層
109‧‧‧閘極介電層
111‧‧‧導電閘電極層/第一導電層
113‧‧‧分層/研磨阻止層
201‧‧‧台面
203‧‧‧台面
205‧‧‧溝渠
301‧‧‧間隔物
303‧‧‧間隔物
401‧‧‧隔離材料
601‧‧‧層
701‧‧‧閘極介電層
703‧‧‧閘電極層/第二導電層
1001‧‧‧等形層
1101‧‧‧閘極堆疊
1103‧‧‧閘極堆疊
1105‧‧‧互連結構
1201‧‧‧第一電晶體/N通道電晶體
1203‧‧‧第二電晶體/P通道電晶體
1205‧‧‧間隔物
1207‧‧‧間隔物
1209‧‧‧源極/汲極區域
1211‧‧‧源極/汲極區域
1213‧‧‧源極/汲極區域
1215‧‧‧源極/汲極區域
1217‧‧‧矽化物結構
1219‧‧‧矽化物結構
1221‧‧‧矽化物結構
1223‧‧‧矽化物結構
1225‧‧‧矽化物結構
1227‧‧‧矽化物結構
1229‧‧‧矽化物結構
熟習此項技術者參考附圖便可更瞭解本發明並且更明白其許多目的、特徵及優點。
圖1至12係依據本發明之一具體實施例的在其製造中之不同階段期間一晶圓之各種階段的剖面側視圖。
除非另有提及，否則，不同圖式中使用的相同參考符號指示相同的項目。該等圖式不必按比例繪製。
101‧‧‧晶圓/半導體裝置
103‧‧‧基板層
105‧‧‧絕緣物層
107‧‧‧半導體層
109‧‧‧閘極介電層
111‧‧‧導電閘電極層/第一導電層
113‧‧‧分層/研磨阻止層
201‧‧‧台面
203‧‧‧台面
301‧‧‧間隔物
303‧‧‧間隔物
401‧‧‧隔離材料
601‧‧‧層
701‧‧‧閘極介電層
703‧‧‧閘電極層/第二導電層

Claims (21)

  1. 一種形成一半導體裝置的方法，其包括：在一半導體層之上形成一第一閘極介電層；在該第一閘極介電層之上形成一第一導電層；在該第一導電層之上形成一第一分層；在形成該第一分層之後，在該半導體層中形成一溝渠，其分離一第一台面與一第二台面，其中該第一台面與該第二台面各包括該第一閘極介電層之一部分、該第一導電層之一部分、該第一分層之一部分及該半導體層之一部分；使用一隔離材料將該溝渠填充至一高於該第一導電層之一頂部表面的高度，填充之結果使得該溝渠沒有任何低於該高度之部分係未被填充；自該第二台面移除該第一導電層之該部分；在自該第二台面移除該第一導電層之該部分之後，在該第一台面之該第一分層之該部分之上與該第二台面之上形成一第二導電層；執行平坦化以自該第一台面之上移除該第二導電層；以及在該第一台面中形成一第一類型之一第一電晶體並在該第二台面中形成一第二類型之一第二電晶體。
  2. 如請求項1之方法，其中形成該第一導電層之步驟的進一步特徵為該第一導電層包含金屬。
  3. 如請求項1之方法，其中形成該第二導電層之步驟的進 一步特徵為該第二導電層包含金屬。
  4. 如請求項3之方法，其中形成該第一導電層之步驟的進一步特徵為該第一導電層包含與該第二導電層之該金屬類型不同的金屬。
  5. 如請求項1之方法，其進一步包含：在形成該第二導電層之步驟之前自該第二台面移除該閘極介電層之該部分；以及在自該第二台面移除該閘極介電層之該部分之步驟之後與形成該第二導電層之步驟之前在該第二台面上磊晶生長一第二半導體層。
  6. 如請求項1之方法，其進一步包含：在該第一台面周圍形成一第一側壁間隔物；以及在該第二台面周圍形成一第二側壁間隔物。
  7. 如請求項1之方法，其進一步包含在自該第二台面移除該第一導電層之該部分之步驟之後並在形成該第二導電層之前執行一退火。
  8. 如請求項1之方法，其進一步包含在自該第二台面移除該第一導電層之該部分之步驟之後在該第二台面之該第一閘極介電層之該部分上形成一第二閘極介電層。
  9. 如請求項1之方法，其進一步包含選擇性地摻雜該半導體層以使得該第一台面之該半導體層之該部分具有與該第二台面之該半導體層之該部分不同的導電率類型。
  10. 如請求項1之方法，其進一步包括：自該第二台面移除該第一閘極介電層之該部分；以及 在自該第二台面移除該第一閘極介電層之該部分之步驟之後在該第二台面上形成一第二閘極介電層。
  11. 如請求項1之方法，其中形成該第一閘極介電層之步驟的進一步特徵為該第一閘極介電層包含金屬與氧。
  12. 如請求項1之方法，其中形成該第一分層之步驟的進一步特徵為該第一分層包含氮化物。
  13. 如請求項1之方法，其進一步包含在填充該溝渠之步驟之後並在自該第二台面移除該第一導電層之該部分之步驟之前執行化學機械拋光。
  14. 一種形成一半導體裝置的方法，其包含：在一半導體層之上形成一介電層；在該介電層之上形成一第一金屬層；在該第一金屬層之上形成一分層；形成隔離材料從而分離該半導體層之一第一部分、該介電層之一第一部分、該第一金屬層之一第一部分及該分層之一第一部分與該半導體層之一第二部分、該介電層之一第二部分、該第一金屬層之一第二部分及該分層之一第二部分，其中該隔離材料具有高於該第一金屬層之一頂部表面的高度；移除該第一金屬層之該第二部分；在移除該第一金屬層之該第二部分之後，在該分層之該第一部分與該半導體層之該第二部分之上形成一第二金屬層；執行平坦化以自該分層之該第一部分之上移除該第二 金屬層；以及在該半導體層之該第一部分中形成一第一類型之一第一電晶體之一部分，其中該第一電晶體之一閘電極包括該第一金屬層之該第一部分之一部分，並在該半導體層之該第二部分中形成一第二類型之一第二電晶體之一部分，其中該第二電晶體之一閘電極包括該第二金屬層之一部分。
  15. 如請求項14之方法，其中形成該第二金屬層之步驟的進一步特徵為該第二金屬層係與該第一金屬層之金屬類型不同的金屬。
  16. 如請求項14之方法，其進一步包含：移除該介電層之該第二部分；以及在移除該介電層之該第二部分之步驟之後在該半導體層之該第二部分之上形成一閘極介電質。
  17. 如請求項16之方法，其進一步包含在移除該介電層之該第二部分之步驟之後在該半導體層之該第二部分上生長一第二半導體層。
  18. 一種製造一半導體裝置結構的方法，其包含：形成藉由一隔離區域分離的一第一堆疊與一第二堆疊，其中：該第一堆疊包含一第一半導體層之一第一部分、該第一半導體層之該第一部分之上的一第一閘極介電層之一第一部分、該第一閘極介電層之該第一部分之上的一 第一金屬層之一第一部分，及該第一金屬層之該第一部分之上的一分層之一第一部分；該第二堆疊包含該第一半導體層之一第二部分、該第一半導體層之該第二部分之上的該第一閘極介電層之一第二部分、該第一閘極介電層之該第二部分之上的該第一金屬層之一第二部分，及該第一金屬層之該第二部分之上的該分層之一第二部分；以及該隔離區域具有一高於該第一金屬層之一頂部表面的高度；移除該第一金屬層之該第二部分；沈積一第二金屬層從而該第二金屬層之一第一部分處於該分層之該第一部分之上並且該第二金屬層之一第二部分處於該半導體層之該第二部分之上；以及移除該第二金屬層之該第一部分同時留下該第二金屬層之該第二部分。
  19. 如請求項18之方法，其進一步包含：形成一第一電晶體與一第二電晶體，其中：該第一電晶體包括形成於該半導體層之該第一部分中之一電流端子區域與自該第一金屬層之該第一部分形成之一閘電極；以及該第二電晶體包括形成於該半導體層之該第二部分中之一電流端子區域與自該第二金屬層之該第二部分形成之一閘電極。
  20. 如請求項19之方法，其進一步包含： 在移除該第一金屬層之該第二部分之後並在沈積該第二金屬層之前在該半導體層之該第二部分之上形成一第二半導體層；其中該第二電晶體之該電流端子區域亦係形成於該第二半導體層中。
  21. 如請求項18之方法，其中移除該第二金屬層之該第一部分之步驟的進一步特徵為包含化學機械拋光。
TW097114353A 2007-04-23 2008-04-18 半導體裝置中之分層形成 TWI442511B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/738,683 US8039339B2 (en) 2007-04-23 2007-04-23 Separate layer formation in a semiconductor device

Publications (2)

Publication Number Publication Date
TW200908211A TW200908211A (en) 2009-02-16
TWI442511B true TWI442511B (zh) 2014-06-21

Family

ID=39872628

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097114353A TWI442511B (zh) 2007-04-23 2008-04-18 半導體裝置中之分層形成

Country Status (5)

Country Link
US (1) US8039339B2 (zh)
JP (1) JP5280434B2 (zh)
CN (1) CN101675512A (zh)
TW (1) TWI442511B (zh)
WO (1) WO2008130818A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016101545B4 (de) 2016-01-28 2020-10-08 Infineon Technologies Dresden Gmbh Verfahren zum herstellen einer halbleitervorrichtung mit silicidschichten und eine halbleitervorrichtung
CN113078067B (zh) * 2021-03-30 2023-04-28 电子科技大学 一种沟槽分离栅器件的制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5447874A (en) * 1994-07-29 1995-09-05 Grivna; Gordon Method for making a semiconductor device comprising a dual metal gate using a chemical mechanical polish
US6013551A (en) * 1997-09-26 2000-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacture of self-aligned floating gate, flash memory cell and device manufactured thereby
US6027961A (en) * 1998-06-30 2000-02-22 Motorola, Inc. CMOS semiconductor devices and method of formation
US6204103B1 (en) * 1998-09-18 2001-03-20 Intel Corporation Process to make complementary silicide metal gates for CMOS technology
US6262456B1 (en) * 1998-11-06 2001-07-17 Advanced Micro Devices, Inc. Integrated circuit having transistors with different threshold voltages
JP3613113B2 (ja) * 2000-01-21 2005-01-26 日本電気株式会社 半導体装置およびその製造方法
US6444512B1 (en) * 2000-06-12 2002-09-03 Motorola, Inc. Dual metal gate transistors for CMOS process
JP2002009171A (ja) * 2000-06-22 2002-01-11 Fujitsu Ltd 半導体装置の製造方法
US6627510B1 (en) * 2002-03-29 2003-09-30 Sharp Laboratories Of America, Inc. Method of making self-aligned shallow trench isolation
TW544840B (en) * 2002-06-27 2003-08-01 Intelligent Sources Dev Corp A stack-type DRAM memory structure and its manufacturing method
US6846734B2 (en) * 2002-11-20 2005-01-25 International Business Machines Corporation Method and process to make multiple-threshold metal gates CMOS technology
US6919647B2 (en) * 2003-07-03 2005-07-19 American Semiconductor, Inc. SRAM cell
US7018887B1 (en) * 2004-03-01 2006-03-28 Advanced Micro Devices, Inc. Dual metal CMOS transistors with silicon-metal-silicon stacked gate electrode
US7157378B2 (en) * 2004-07-06 2007-01-02 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
US7422936B2 (en) * 2004-08-25 2008-09-09 Intel Corporation Facilitating removal of sacrificial layers via implantation to form replacement metal gates
US7074664B1 (en) * 2005-03-29 2006-07-11 Freescale Semiconductor, Inc. Dual metal gate electrode semiconductor fabrication process and structure thereof

Also Published As

Publication number Publication date
JP2010525609A (ja) 2010-07-22
TW200908211A (en) 2009-02-16
WO2008130818A1 (en) 2008-10-30
JP5280434B2 (ja) 2013-09-04
US8039339B2 (en) 2011-10-18
CN101675512A (zh) 2010-03-17
US20080261374A1 (en) 2008-10-23

Similar Documents

Publication Publication Date Title
US10923565B2 (en) Self-aligned contact air gap formation
TWI570915B (zh) 半導體裝置以及製造鰭式場效電晶體裝置的方法
US10840246B2 (en) Integrated circuit having a vertical power MOS transistor
TWI383490B (zh) 半導體裝置之製造方法
TWI327777B (en) Strained silicon mos device with box layer between the source and drain regions
JP5173582B2 (ja) 半導体装置
WO2016064765A1 (en) Methods and apparatus for forming horizontal gate all around device structures
TW201137985A (en) Multi-gate semiconductor device with self-aligned epitaxial source and drain
TWI827712B (zh) 半導體裝置與其形成方法
TW202036907A (zh) 半導體裝置
KR101419122B1 (ko) 반도체 집적 회로 제조 방법
JP2012164869A (ja) 半導体装置およびその製造方法
US11728173B2 (en) Masking layer with post treatment
TW202205436A (zh) 半導體裝置
KR20220103586A (ko) 반도체 디바이스 및 방법
JP2008085205A (ja) 半導体装置及びその製造方法
TWI822111B (zh) 半導體裝置與其形成方法
TWI442511B (zh) 半導體裝置中之分層形成
TWI783350B (zh) 半導體結構與其形成方法
US9941372B2 (en) Semiconductor device having electrode and manufacturing method thereof
JP2013045953A (ja) 半導体装置およびその製造方法
US12002719B2 (en) Gapfill structure and manufacturing methods thereof
US20240136398A1 (en) Semiconductor device
US20230047598A1 (en) Semiconductor devices and methods of manufacture
US11557518B2 (en) Gapfill structure and manufacturing methods thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees