JP5280434B2 - 半導体デバイスにおける分離層の形成 - Google Patents
半導体デバイスにおける分離層の形成 Download PDFInfo
- Publication number
- JP5280434B2 JP5280434B2 JP2010506376A JP2010506376A JP5280434B2 JP 5280434 B2 JP5280434 B2 JP 5280434B2 JP 2010506376 A JP2010506376 A JP 2010506376A JP 2010506376 A JP2010506376 A JP 2010506376A JP 5280434 B2 JP5280434 B2 JP 5280434B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa
- forming
- conductor layer
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000000926 separation method Methods 0.000 title claims description 12
- 230000015572 biosynthetic process Effects 0.000 title description 5
- 238000000034 method Methods 0.000 claims description 30
- 239000004020 conductor Substances 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 239000011810 insulating material Substances 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 197
- 239000000463 material Substances 0.000 description 27
- 238000004519 manufacturing process Methods 0.000 description 14
- 125000006850 spacer group Chemical group 0.000 description 12
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 8
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 8
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910003468 tantalcarbide Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 206010010144 Completed suicide Diseases 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- AGDGPIPRLIPOPB-UHFFFAOYSA-N [La].[Ta] Chemical compound [La].[Ta] AGDGPIPRLIPOPB-UHFFFAOYSA-N 0.000 description 1
- SXSVTGQIXJXKJR-UHFFFAOYSA-N [Mg].[Ti] Chemical compound [Mg].[Ti] SXSVTGQIXJXKJR-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- RQQRTMXCTVKCEK-UHFFFAOYSA-N [Ta].[Mg] Chemical compound [Ta].[Mg] RQQRTMXCTVKCEK-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- DRIUWMIAOYIBGN-UHFFFAOYSA-N lanthanum titanium Chemical compound [Ti][La] DRIUWMIAOYIBGN-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Description
本発明は一般に半導体デバイスに関し、より詳細には、別個に形成される層による半導体デバイスの形成に関する。
一部の集積回路では、異なる時間、異なる材料またはその両方において、異なるデバイスの対応する層を形成することが所望される。一例は、１つの集積回路における、Ｐ−チャネル型トランジスタおよびＮ−チャネル型トランジスタのゲートの形成である。Ｐ−チャネル型トランジスタのゲートを１つの材料とし、Ｎ−チャネル型トランジスタのゲートを別の材料として、各トランジスタに異なる閾値電圧を提供することが所望される場合がある。
しかしながら、従来の方法によりそうした構造を形成することには、困難が存在する。異なる材料からなる対応する構造を備えた集積回路を形成するための改良された技術が所望される。
図１〜１２は、本発明の一実施形態による、異なる材料のゲートを備えたトランジスタを有する集積回路の形成に用いられる様々な段階のウエハの側断面図である。
図１には、ウエハ１０１の側断面図を示す。示した実施形態では、ウエハ１０１は、ＳＯＩ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｏｎ ｉｎｓｕｌａｔｏｒ）構成を有する。示した実施形態では、ウエハ１０１は、基板層１０３（例えば、シリコン、シリコンゲルマニウムからなる）、層１０３の上に配置された絶縁体層１０５（例えば、二酸化シリコン）、絶縁体層１０５の上に配置された半導体層１０７（例えば、単結晶シリコン）、および層１０７の上に配置されたゲート誘電体層１０９を備える。一実施形態では、ゲート誘電体層１０９は、酸化プロセスによって層１０７から成長させられる。他の実施形態では、誘電体層１０９は、誘電体（例えば、ハフニウム酸化物または他の金属酸化物などの高ｋ誘電体）を堆積させた層である場合がある。ウエハ１０１は、ゲート誘電体層１０９の上に配置された導体ゲート電極層１１１を含む。一実施形態では、層１１１は導体金属材料である（例えば、タンタル炭化物、チタン炭化物、タンタルマグネシウム炭化物、チタンマグネシウム炭化物、チタンランタン炭化物、タンタルランタン炭化物、チタンシリコン窒化物、タンタルシリコン窒化物、タンタル窒化物、タンタルシリコン窒化物、チタン窒化物、またはモリブデン窒化物）。一実施形態では、層１１１は５〜１０ｎｍ（５０〜１００オングストローム）の範囲の厚みを有するが、他の実施形態では他の厚みを有する場合がある。層１１３は層１１１の上に配置される。一実施形態では、層１１３は後に分離層および研磨停止層として利用される。一実施形態では、層１１３は、１０〜１５ｎｍ（１００〜１５０オングストローム）の範囲の厚みを有し、窒化物からなるが、他の実施形態では他の厚みを有するか、他の材料からなるか、またはその両方である場合がある。
図１には、ウエハ１０１の側断面図を示す。示した実施形態では、ウエハ１０１は、ＳＯＩ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｏｎ ｉｎｓｕｌａｔｏｒ）構成を有する。示した実施形態では、ウエハ１０１は、基板層１０３（例えば、シリコン、シリコンゲルマニウムからなる）、層１０３の上に配置された絶縁体層１０５（例えば、二酸化シリコン）、絶縁体層１０５の上に配置された半導体層１０７（例えば、単結晶シリコン）、および層１０７の上に配置されたゲート誘電体層１０９を備える。一実施形態では、ゲート誘電体層１０９は、酸化プロセスによって層１０７から成長させられる。他の実施形態では、誘電体層１０９は、誘電体（例えば、ハフニウム酸化物または他の金属酸化物などの高ｋ誘電体）を堆積させた層である場合がある。ウエハ１０１は、ゲート誘電体層１０９の上に配置された導体ゲート電極層１１１を含む。一実施形態では、層１１１は導体金属材料である（例えば、タンタル炭化物、チタン炭化物、タンタルマグネシウム炭化物、チタンマグネシウム炭化物、チタンランタン炭化物、タンタルランタン炭化物、チタンシリコン窒化物、タンタルシリコン窒化物、タンタル窒化物、タンタルシリコン窒化物、チタン窒化物、またはモリブデン窒化物）。一実施形態では、層１１１は５〜１０ｎｍ（５０〜１００オングストローム）の範囲の厚みを有するが、他の実施形態では他の厚みを有する場合がある。層１１３は層１１１の上に配置される。一実施形態では、層１１３は後に分離層および研磨停止層として利用される。一実施形態では、層１１３は、１０〜１５ｎｍ（１００〜１５０オングストローム）の範囲の厚みを有し、窒化物からなるが、他の実施形態では他の厚みを有するか、他の材料からなるか、またはその両方である場合がある。
一実施形態では、半導体層１０７は、後にウエハ１０１の上に形成されるトランジスタに対するウェルドーパントを含む場合がある。一実施形態では、層１０７の１つの部分はｎ型のドーパント（リン、ヒ素、アンチモン）によりドーピングが行われ、他の部分はｐ型のドーパント（ホウ素、インジウム）によりドーピングが行われる。
図２は、ウエハ１０１にメサ２０１，２０３が形成された後の、ウエハ１０１の側断面図である。一実施形態では、メサ２０１，２０１は、ウエハ１０１の上方にパターン形成マスク（例えば、フォトレジスト（図示せず））を形成し、マスク外の層１１３，１１１，１０９，１０７の材料を除去してトレンチ２０５を形成することによって形成される。一実施形態では、それらの層の材料は、それらの材料を除去するのに適切なエッチング剤により材料のエッチングを行うことによって除去される。その後、マスクは除去される。
図３には、メサ２０１，２０３の側壁上にそれぞれスペーサ３０１，３０３が形成された後の、ウエハ１０１の側断面図を示す。一実施形態では、スペーサ３０１，３０３はシリコン窒化物からなる。一実施形態では、スペーサ３０１，３０３は、ウエハ１０１の上方に等角の層の材料を堆積させ、次いで、その層の異方性エッチングを行うことによって形成される。一実施形態では、スペーサ３０１，３０３を形成するための層は、２０〜３０ｎｍ（２００〜３００オングストローム）の範囲の厚みを有するが、他の実施形態では他の厚みを有するか、他の材料からなるか、またはその両方である場合がある。スペーサ３０１，３０３は、続くプロセス中、少なくとも層１１１および保護層１１１の側壁を覆う。
図４は、メサ２０１，２０３の周囲のトレンチ２０５に絶縁材料４０１が形成された後の、ウエハ１０１の側断面図である。一実施形態では、絶縁材料４０１は誘電体材料（例えば、二酸化シリコン）からなる。一実施形態では、誘電体材料は、トレンチを充填するのに充分な厚みでウエハ１０１の上方に等角に形成される。ウエハ１０１は、次いで、メサの上方のトレンチ充填材料を除去するように平坦化される（例えば、化学機械研磨（ＣＭＰ）プロセスによって）。層１１３は、化学機械研磨における研磨停止として用いられる。
図５には、層１１３、ゲート電極層１１１、および誘電体層１０９の材料がメサ２０３から除去された後の、ウエハ１０１の側面図を示す。一実施形態では、この材料はメサ２０１の上方に選択的にマスク、例えば、フォトレジスト（図示せず）を形成し、メサ２０３を露出したままとすることによって除去される。メサ２０３の露出した層は、次いで、それらの層をそれらの層の除去に適切なエッチング剤にさらすことによって除去される。例えば、層１１３がシリコン窒化物である場合、メサ２０３におけるその層を除去するために、熱リン酸の化学エッチングまたは含フッ素ガスによるドライエッチングを用いることができる。層１１１がタンタル炭化物またはチタン窒化物である実施例では、水酸化アンモニウム、過酸化水素および水による化学エッチングを用いることができる。一例では、ＨＣｌガス雰囲気におけるアニール処理を用いて、ゲート誘電体層１０９を除去することができる。
図５の実施形態では、メサ２０３の誘電体層１０９は除去される。しかしながら、他の実施形態では、誘電体層１０９は除去されない。それらの実施形態のうちの一部では、メサ２０３の誘電体層１０９は、層１１１の除去によるダメージを修復するために、含酸素雰囲気においてアニール処理を行う。このアニール中、メサ２０１の層１１１は、層１１３およびスペーサ３０１によってアニール処理の酸化効果から保護される。
図６には、シリコンゲルマニウムの層６０１がメサ２０３の層１０７の上に形成された後の、ウエハ１０１の側断面図を示す。一実施形態では、シリコンゲルマニウム層６０１は、２．５〜１０ｎｍ（２５〜１００オングストローム）の範囲の厚みを有するが、他の実施形態では他の厚みである場合がある。層１０７がシリコンである一実施形態では、層６０１は層１０７の上にエピタキシャル成長によって成長させられる。一実施形態では、シリコンゲルマニウム層は、シリコンゲルマニウム層の成長中に組み込まれる、ホウ素ドーピングを含有する。シリコンゲルマニウム層６０１は、後にメサ２０３に形成されるＰ−チャネルトランジスタの閾値電圧を変更するために利用される。
本明細書に記載のプロセスの１つの利点は、メサ２０３のトランジスタが、メサ２０１のトランジスタから分離して形成された半導体層を有することが可能となることであり、この分離して形成される半導体層は、ゲート電極層１１１の形成の後に形成される。
一部の実施形態では、誘電体層１０９および層１１１の形成より前に、メサ２０３が形成される領域の層１０７の上にシリコンゲルマニウム層が形成され、メサ２０１が形成される領域には形成されない。さらに他の実施形態では、Ｐ−チャネルトランジスタの活性領域はシリコンゲルマニウム層を含まず、完全に層１０７から形成される。さらに他の実施形態では、層６０１は他の材料からなる（例えば、炭素をドープしたシリコン、ゲルマニウム、ヒ化ガリウム、ドーピングシリコン）。
図７には、ウエハ１０１の上方にゲート誘電体層７０１およびゲート電極層７０３が形成された後の、ウエハ１０１の側断面図を示す。一実施形態では、ゲート誘電体層７０１はハフニウム酸化物からなり、１〜６ｎｍ（１０〜６０オングストローム）の範囲の厚みを有するが、他の実施形態では他の厚みを有するか、他のゲート誘電体材料からなるか、またはその両方である場合がある。一実施形態では、誘電体層７０１は誘電体層１０９とは異なる材料からなる。ゲート誘電体層１０９がメサ２０３から除去されない一部の実施形態では、誘電体層７０１（例えば、アルミニウム酸化物、ランタン酸化物）はメサ２０３における層１０９の上に形成される。層１０９が除去されない実施形態では、層７０１の厚みは０．２〜１．５ｎｍ（２〜１５オングストローム）の範囲にある。メサ２０３において層１０９が除去されない他の実施形態では、ゲート誘電体層７０１は形成されない。
層７０３は、後にメサ２０３に形成されるトランジスタに適切な仕事関数を提供する材料からなる。Ｐ−チャネルトランジスタが形成される複数の実施形態では、層７０３は、例えば、モリブデン窒化物またはチタン窒化物からなる。層７０３は、化学蒸着もしくは物理蒸着法、または原子層堆積プロセスによって堆積されるが、他の実施形態では他の方法によって堆積されてよい。
Ｎ−チャネルトランジスタがメサ２０１に形成され、Ｐ−チャネルトランジスタがメサ２０３に形成される複数の実施形態では、層１１１および層７０３は異なる材料からなってよい。例えば、層１１１はタンタル炭化物からなり、層７０３はモリブデン窒化物からなる。一部の実施形態では、層１１１および層７０３の両方がチタン窒化物からなるが、各層の窒素の濃度は異なる。さらに他の実施形態では、層１１１および７０３は同じ材料からなる。
図８には、メサ２０１の上方の層７０３の材料および層７０１の材料を除去するためにウエハ１０１が平坦化（例えば、ＣＭＰ）プロセスにさらされた後の、ウエハ１０１の側断面図を示す。示した実施形態では、層１１３は平坦化停止として用いられる。平坦化プロセスを利用することによって、メサ２０１の上方からゲート電極層７０３の材料を除去することが、マスクを用いることなく可能となる。
図９には、メサ２０１から層１１３の材料が除去された後の、ウエハ１０１の側断面図を示す。一実施形態では、層１１３の窒化物は、メサ２０３がマスク（図示せず）によって覆われているウエハ１０１にエッチングを行うことによって除去される。
図１０には、メサ２０１，２０３の上方を含むウエハ１０１の上方に相互接続材料（例えば、ドープしたポリシリコンまたは他の種類の導体材料）の等角の層１００１が形成された後の、ウエハ１０１の側断面図を示す。
図１１には、ゲートスタック１１０１，１１０３が形成された後の、ウエハ１０１の側断面図を示す。ゲートスタック１１０１は、メサ２０１における層１００１および層１１１のパターニングを行うことによって形成される。ゲートスタック１１０３は、メサ２０３における層１００１および層７０３のパターニングを行うことによって形成される。また、層１００１からは、絶縁材料４０１の上の相互接続構造１１０５も形成される。一実施形態では、相互接続構造１１０５は、２つのゲートを電気的に接続する。
一実施形態では、ゲートスタック１１０１，１１０３、および相互接続構造１１０５は、ウエハ１０１の上方にマスク（例えば、フォトレジスト）を形成し、層１００１のエッチングを行うことによって形成される。
また、一実施形態では、層１１１，７０３は同じエッチング剤により共にエッチングされる。例えば、層１１１がタンタル炭化物からなり、層７０３がモリブデン窒化物からなる場合、塩素系またはフッ素系の化学的なプラズマエッチングにより両方の層のエッチングを行うことができる。
本明細書に記載のプロセスがもたらすことのできる１つの利点は、ゲート電極層１１１，７０３を異なる厚みとし、それらの層の異なる材料の異なるエッチング速度を補償することを可能とすることである。例えば、層１１１がタンタル炭化物からなり、層７０３がモリブデン窒化物からなる場合、塩素系およびフッ素系の化学的なプラズマエッチングのいずれにおいても、モリブデン窒化物のエッチングが速く進行する。したがって、本明細書に記載のプロセスを用いて、このエッチング速度の差を補償するように、層７０３を層１１１より厚く形成することが可能である。エッチング速度の差を補償するように層７０３をより厚く形成することが可能であるので、層１１１，７０３をエッチングするために用いられるエッチング液による誘電体層７０１（および場合によっては層６０１）のエッチングは有意ではなく、層１１１，７０３がほぼ同時に除去される。
他の実施形態では、メサ２０１，２０３のエッチングが異なる時に行われ、ゲートスタック１１０１，１１０３を形成する。
図１２には、ソース／ドレイン領域（ＭＯＳＦＥＴ用の電流端子領域）が形成された後の、ウエハ１０１の側断面図を示す。それらの領域へドーパントを注入することによって、メサ２０１にはソース／ドレイン領域１２０９，１２１１が形成され、メサ２０３にはソース／ドレイン領域１２１３，１２１５が形成される。例えば、トランジスタ１２０１がＮ−チャネルトランジスタであり、トランジスタ１２０３がＰ−チャネルトランジスタである場合、メサ２０１の層１０７におけるソース／ドレイン領域１２０９，１２１１にはｎ型のドーパント（例えば、リン、ヒ素）が注入され、メサ２０３の層１０７，６０１のソース／ドレイン領域１２１３，１２１５にはｐ型のドーパント（例えば、ホウ素）が注入される。
図１２には、ソース／ドレイン領域（ＭＯＳＦＥＴ用の電流端子領域）が形成された後の、ウエハ１０１の側断面図を示す。それらの領域へドーパントを注入することによって、メサ２０１にはソース／ドレイン領域１２０９，１２１１が形成され、メサ２０３にはソース／ドレイン領域１２１３，１２１５が形成される。例えば、トランジスタ１２０１がＮ−チャネルトランジスタであり、トランジスタ１２０３がＰ−チャネルトランジスタである場合、メサ２０１の層１０７におけるソース／ドレイン領域１２０９，１２１１にはｎ型のドーパント（例えば、リン、ヒ素）が注入され、メサ２０３の層１０７，６０１のソース／ドレイン領域１２１３，１２１５にはｐ型のドーパント（例えば、ホウ素）が注入される。
スペーサ１２０５がゲートスタック１１０１の上に形成され、スペーサ１２０７がゲートスタック１１０３の上に形成される。一実施形態では、ソース／ドレイン領域の軽いドーピングの行われた延伸部は、スペーサの後に形成される重いドーピングの行われたソース／ドレイン領域によるスペーサ１２０５，１２０７の形成より前に、形成される。一実施形態では、スペーサは示すように多重スペーサを含む。また、図１２に示すように、ソース／ドレイン領域１２０９，１２１１の上にそれぞれスーサイド構造１２１７，１２１９が形成され、ソース／ドレイン領域１２１３，１２１５の上にスーサイド構造１２２５，１２２７がそれぞれ形成される。メサ２０１，２０３の層１００１の部分の上に、それぞれスーサイド構造１２２１，１２２３が形成される。相互接続構造１１０５の上にスーサイド構造１２２９が形成される。
続くプロセスでは、図１２に示す段階に続いて、ウエハ１０１の上に他の構造が形成されてもよい。例えば、ウエハ１０１の上に他の層間誘電体、導体相互接続構造、および導体ビアが形成されてもよい。後に、外部導体構造（例えば、ボンドパッド）が形成されてもよい。続いて、様々な集積回路へとウエハ１０１のシンギュレーションが行われてもよい。各集積回路は、図１２に示すように多重トランジスタを備えることができる。
示した実施形態では、Ｎ−チャネルトランジスタ１２０１用のゲート電極層（層１１１）を最初に形成したが、他の実施形態では、Ｐ−チャネルトランジスタ用のゲート電極層を最初に形成することができる。ゲート電極のこの部分はＮ−チャネルメサから除去される。また、ウエハ１０１がバルクシリコンウエハである一部の実施形態では、メサを絶縁するために用いられるトレンチは、浅いウェルドーピングよりも深い。また、層１１１，７０３が両方とも金属材料からなるように記載したが、他の実施形態では、これらの層のうちの一方または両方は、他の種類の導体材料（例えば、ドープしたポリシリコン）からなってよい。
上述の通り、上述の本明細書に記載の技術によって、有利には、異なる種類のトランジスタ（例えば、異なる導電型のトランジスタ）からなる構造を別個に形成することが可能である。したがって、集積回路のＮ−チャネルおよびＰ−チャネルトランジスタについて、ゲート、ゲート誘電体、および活性層の一部のうちの１つ以上などの構造を別個に形成することができる。これによって、集積回路の設計および製造においてより多くの柔軟性が可能となる。
一実施形態では、半導体デバイスを形成する方法は、半導体層の上方に第１のゲート誘電体層を形成する工程と、第１のゲート誘電体層の上方に第１の導体層を形成する工程と、第１の導体層の上方に第１の分離層を形成する工程とを含む。また、この方法は、第１の分離層を形成する工程の後に、半導体層において、第１のメサと第２のメサとを分離するトレンチを形成する工程も含む。第１のメサおよび第２のメサは各々、第１のゲート誘電体層の一部、第１の導体層の一部、第１の分離層の一部、および半導体層の一部を含む。また、この方法は、絶縁材料を用いて、第１の導体層の上面を越える高さまでトレンチを充填する工程と、第２のメサから第１の導体層の前記一部を除去する工程と、第２のメサから第１の導体層の前記一部を除去する工程の後に、第１のメサの第１の分離層の前記一部の上方および第２のメサの上方に第２の導体層を形成する工程も含む。また、この方法は、平坦化を行って、第１のメサの上方から第２の導体層を除去する工程と、第１のメサにおける第１の種類の第１のトランジスタおよび第２のメサにおける第２の種類の第２のトランジスタを形成する工程も含む。
別の実施形態では、半導体デバイスを形成する方法は、半導体層の上方に誘電体層を形成する工程と、誘電体層の上方に第１の金属層を形成する工程と、第１の金属層の上方に分離層を形成する工程と、半導体層の第１の部分、誘電体層の第１の部分、第１の金属層の第１の部分、および分離層の第１の部分を、半導体層の第２の部分、誘電体層の第２の部分、第１の金属層の第２の部分、および分離層の第２の部分から分離する絶縁材料を形成する工程とを含む。絶縁材料は第１の金属層の上面を越える高さを有する。また、この方法は、第１の金属層の第２の部分を除去する工程と、第１の金属層の第２の部分を除去する工程の後に、分離層の第１の部分および半導体層の第２の部分の上方に第２の金属層を形成する工程も含む。この方法は、さらに、平坦化を行って、分離層の第１の部分の上方から第２の導体層を除去する工程と、半導体層の第１の部分における第１の種類の第１のトランジスタの部分を形成する工程と、を含む。第１のトランジスタのゲート電極は、第１の金属層の第１の部分の一部を含む。この方法は、半導体層の第２の部分における第２の種類の第２のトランジスタの部分を形成する工程を含む。第２のトランジスタのゲート電極は、第２の金属層の部分を含む。
一実施形態では、半導体デバイス構造を製造する方法は、絶縁領域によって分離された第１のスタックおよび第２のスタックを形成する工程を含む。第１のスタックは、第１の半導体層の第１の部分、第１の半導体層の第１の部分の上方の第１のゲート誘電体層の第１の部分、第１のゲート誘電体層の第１の部分の上方の第１の金属層の第１の部分、および第１の金属層の第１の部分の上方の分離層の第１の部分を含む。第２のスタックは、第１の半導体層の第２の部分、第１の半導体層の第２の部分の上方の第１のゲート誘電体層の第２の部分、第１のゲート誘電体層の第２の部分の上方の第１の金属層の第２の部分、および第１の金属層の第１の部分の上方の分離層の第１の部分を含む。絶縁領域は第１の金属層の上面を越える高さを有する。また、この方法は、第１の金属層の第２の部分を除去する工程と、第２の金属層の第１の部分が分離層の第１の部分の上方にあり、第２の金属層の第２の部分が半導体層の第２の部分の上方にあるように、第２の金属層を堆積させる工程も含む。また、この方法は、第２の金属層の第２の部分を残したまま、第２の金属層の第１の部分を除去する工程も含む。
Claims (4)
- 半導体デバイスを形成する方法において、
半導体層の上方に第１のゲート誘電体層を形成する工程と、
第１のゲート誘電体層の上方に第１の導体層を形成する工程と、
第１の導体層の上方に第１の分離層を形成する工程と、
第１の分離層を形成する工程の後に、半導体層に第１のメサと第２のメサとを分離するトレンチを形成する工程であって、第１のメサおよび第２のメサは各々、第１のゲート誘電体層の一部、第１の導体層の一部、第１の分離層の一部、および半導体層の一部を含む工程と、
第１の導体層の上面を越える高さまでトレンチに絶縁材料を充填する工程と、
第２のメサに含まれる第１の導体層の前記一部を第２のメサから除去する工程と、
第２のメサに含まれる第１の導体層の前記一部を第２のメサから除去する工程の後に、第１のメサに含まれる第１の分離層の前記一部の上方および第２のメサの上方に第２の導体層を形成する工程と、
平坦化を行って、第１のメサの上方から第２の導体層を除去する工程と、
第１のメサに第１の種類の第１のトランジスタを形成し、第２のメサに第２の種類の第２のトランジスタを形成する工程と、
第２の導体層を形成する工程より前に、第２のメサに含まれる第１のゲート誘電体層の前記一部を第２のメサから除去する工程と、
第２のメサに含まれる第１のゲート誘電体層の前記一部を第２のメサから除去する工程の後、かつ、第２の導体層を形成する工程より前に、第２のメサの上に第２の半導体層をエピタキシャル成長によって成長させる工程と、からなる方法。 - 第２の導体層を形成する工程において、第２の導体層は金属を含む請求項１に記載の方法。
- 第１の導体層を形成する工程において、第１の導体層は第２の導体層の金属とは異なる種類の金属を含む請求項２に記載の方法。
- 第１のメサに含まれる半導体層の前記一部が第２のメサに含まれる半導体層の前記一部とは異なる導電型を有するように、選択的に半導体層のドーピングを行う工程を含む請求項１に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/738,683 US8039339B2 (en) | 2007-04-23 | 2007-04-23 | Separate layer formation in a semiconductor device |
| US11/738,683 | 2007-04-23 | ||
| PCT/US2008/059352 WO2008130818A1 (en) | 2007-04-23 | 2008-04-04 | Separate layer formation in a semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010525609A JP2010525609A (ja) | 2010-07-22 |
| JP2010525609A5 JP2010525609A5 (ja) | 2011-05-26 |
| JP5280434B2 true JP5280434B2 (ja) | 2013-09-04 |
Family
ID=39872628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010506376A Expired - Fee Related JP5280434B2 (ja) | 2007-04-23 | 2008-04-04 | 半導体デバイスにおける分離層の形成 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8039339B2 (ja) |
| JP (1) | JP5280434B2 (ja) |
| CN (1) | CN101675512A (ja) |
| TW (1) | TWI442511B (ja) |
| WO (1) | WO2008130818A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102016101545B4 (de) * | 2016-01-28 | 2020-10-08 | Infineon Technologies Dresden Gmbh | Verfahren zum herstellen einer halbleitervorrichtung mit silicidschichten und eine halbleitervorrichtung |
| CN113078067B (zh) * | 2021-03-30 | 2023-04-28 | 电子科技大学 | 一种沟槽分离栅器件的制造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5447874A (en) * | 1994-07-29 | 1995-09-05 | Grivna; Gordon | Method for making a semiconductor device comprising a dual metal gate using a chemical mechanical polish |
| US6013551A (en) | 1997-09-26 | 2000-01-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacture of self-aligned floating gate, flash memory cell and device manufactured thereby |
| US6027961A (en) | 1998-06-30 | 2000-02-22 | Motorola, Inc. | CMOS semiconductor devices and method of formation |
| US6204103B1 (en) | 1998-09-18 | 2001-03-20 | Intel Corporation | Process to make complementary silicide metal gates for CMOS technology |
| US6262456B1 (en) | 1998-11-06 | 2001-07-17 | Advanced Micro Devices, Inc. | Integrated circuit having transistors with different threshold voltages |
| JP3613113B2 (ja) * | 2000-01-21 | 2005-01-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US6444512B1 (en) | 2000-06-12 | 2002-09-03 | Motorola, Inc. | Dual metal gate transistors for CMOS process |
| JP2002009171A (ja) * | 2000-06-22 | 2002-01-11 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6627510B1 (en) | 2002-03-29 | 2003-09-30 | Sharp Laboratories Of America, Inc. | Method of making self-aligned shallow trench isolation |
| TW544840B (en) * | 2002-06-27 | 2003-08-01 | Intelligent Sources Dev Corp | A stack-type DRAM memory structure and its manufacturing method |
| US6846734B2 (en) | 2002-11-20 | 2005-01-25 | International Business Machines Corporation | Method and process to make multiple-threshold metal gates CMOS technology |
| US6919647B2 (en) * | 2003-07-03 | 2005-07-19 | American Semiconductor, Inc. | SRAM cell |
| US7018887B1 (en) | 2004-03-01 | 2006-03-28 | Advanced Micro Devices, Inc. | Dual metal CMOS transistors with silicon-metal-silicon stacked gate electrode |
| US7157378B2 (en) | 2004-07-06 | 2007-01-02 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode |
| US7422936B2 (en) | 2004-08-25 | 2008-09-09 | Intel Corporation | Facilitating removal of sacrificial layers via implantation to form replacement metal gates |
| US7074664B1 (en) | 2005-03-29 | 2006-07-11 | Freescale Semiconductor, Inc. | Dual metal gate electrode semiconductor fabrication process and structure thereof |
-
2007
- 2007-04-23 US US11/738,683 patent/US8039339B2/en not_active Expired - Fee Related
-
2008
- 2008-04-04 CN CN200880013173A patent/CN101675512A/zh active Pending
- 2008-04-04 WO PCT/US2008/059352 patent/WO2008130818A1/en active Application Filing
- 2008-04-04 JP JP2010506376A patent/JP5280434B2/ja not_active Expired - Fee Related
- 2008-04-18 TW TW097114353A patent/TWI442511B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2008130818A1 (en) | 2008-10-30 |
| JP2010525609A (ja) | 2010-07-22 |
| TWI442511B (zh) | 2014-06-21 |
| US8039339B2 (en) | 2011-10-18 |
| US20080261374A1 (en) | 2008-10-23 |
| TW200908211A (en) | 2009-02-16 |
| CN101675512A (zh) | 2010-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI570915B (zh) | 半導體裝置以及製造鰭式場效電晶體裝置的方法 | |
| TWI383490B (zh) | 半導體裝置之製造方法 | |
| US9673277B2 (en) | Methods and apparatus for forming horizontal gate all around device structures | |
| JP5173582B2 (ja) | 半導体装置 | |
| US7701010B2 (en) | Method of fabricating transistor including buried insulating layer and transistor fabricated using the same | |
| US8790991B2 (en) | Method and structure for shallow trench isolation to mitigate active shorts | |
| TW202013519A (zh) | 半導體裝置與其形成方法 | |
| TWI594332B (zh) | 半導體裝置的製作方法 | |
| US20100258869A1 (en) | Semiconductor device and manufacturing method thereof | |
| TWI827712B (zh) | 半導體裝置與其形成方法 | |
| US9865709B2 (en) | Selectively deposited spacer film for metal gate sidewall protection | |
| JPWO2006068027A1 (ja) | 半導体装置およびその製造方法 | |
| TWI724285B (zh) | 半導體裝置及其製造方法 | |
| TWI822111B (zh) | 半導體裝置與其形成方法 | |
| JP5280434B2 (ja) | 半導体デバイスにおける分離層の形成 | |
| US9337293B2 (en) | Semiconductor device having electrode and manufacturing method thereof | |
| JP2008288329A (ja) | 半導体装置 | |
| JP2013045953A (ja) | 半導体装置およびその製造方法 | |
| TWI802217B (zh) | 半導體裝置和製造方法 | |
| TWI807706B (zh) | 半導體裝置及其製造方法 | |
| US20230008994A1 (en) | Semiconductor device with dielectric layer and method of forming the same | |
| US20240113164A1 (en) | Film modification for gate cut process | |
| US20230064457A1 (en) | Nanostructure Device and Method of Forming Thereof | |
| JP3966102B2 (ja) | 半導体装置の製造方法 | |
| TWI521709B (zh) | 半導體結構及積體電路之製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110331 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110331 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130423 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130522 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5280434 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |