JP4193596B2 - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4193596B2 JP4193596B2 JP2003163379A JP2003163379A JP4193596B2 JP 4193596 B2 JP4193596 B2 JP 4193596B2 JP 2003163379 A JP2003163379 A JP 2003163379A JP 2003163379 A JP2003163379 A JP 2003163379A JP 4193596 B2 JP4193596 B2 JP 4193596B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- ion implantation
- semiconductor device
- layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 127
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 127
- 238000000034 method Methods 0.000 title claims description 61
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 238000005468 ion implantation Methods 0.000 claims description 137
- 239000012535 impurity Substances 0.000 claims description 92
- 239000000758 substrate Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 230000008569 process Effects 0.000 description 17
- 150000002500 ions Chemical class 0.000 description 12
- 230000001133 acceleration Effects 0.000 description 11
- 125000006850 spacer group Chemical group 0.000 description 11
- 150000004767 nitrides Chemical class 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 108091006146 Channels Proteins 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 210000000746 body region Anatomy 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- -1 nitrogen ions Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002109 crystal growth method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000000342 Monte Carlo simulation Methods 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Description
【０００１】
【発明の属する技術分野】
この発明は、炭化珪素半導体装置の製造方法に関する。
【０００２】
【従来の技術】
シリコン（Ｓｉ）からなる半導体装置、例えばパワーＭＯＳＦＥＴでは、ゲート領域で基板の主面に対して水平方向にｎｐｎ型となるような構造を形成するために、同一のイオン注入マスクを用いて、ｎ型領域中にｐ型ボディ領域とｎ型ソース領域をそれぞれイオン注入した後、熱拡散させている。半導体装置の構成材料がシリコンの場合は、一般に、ｐ型不純物の拡散係数がｎ型不純物より大きいため、同一の領域に双方の導電型の不純物をイオン注入しても、イオン注入後の熱処理によって生じる不純物の熱拡散により、ｐ型不純物領域の方がｎ型不純物領域より大きくなる。シリコンからなる半導体装置の製造方法では、チャネル長に相当するｐ型不純物領域を形成する上述のようないわゆる二重拡散手法が用いられていた。
【０００３】
一方、炭化硅素半導体装置では炭化珪素中でのｎ型およびｐ型不純物の拡散係数がともに小さいため、適当な温度での熱拡散が難しい問題があり、シリコンからなる半導体装置の製造方法で一般的に用いられる二重拡散構造を適用できない問題があった。
【０００４】
上述のシリコンからなるパワーＭＯＳＦＥＴにおける基板主面に対して水平方向のｐ型不純物領域の長さは、ゲート領域のチャネル長に相当し、ＭＯＳＦＥＴ特性に大きく影響するため、素子特性の均一性の向上を図るには、再現性、面内均一性を精度良く制御する必要があった。しかしながら、量産において各不純物領域を別個の工程で形成する場合、既存のリソグラフィ技術では各工程におけるマスク合わせ間の位置精度の再現性、面内均一性を制御するのは困難であった。よって、マスク合わせを行わず同一のマスクでｎｐｎ型の連なる構造を形成する製造方法が求められていた。
【０００５】
かかる問題を解決する目的で、炭化珪素半導体装置ではｐ型ボディ領域を注入した後に注入マスクの加工を行い、注入領域面積を小さくした後にｎ型ソース領域にイオン注入を行ういわゆる枠付け手法で、いわゆる二重拡散構造と同様な構造を形成する手法が提案されている。例えば、特許文献１では以下の製造方法が開示されている。
【０００６】
まず、厚さ５００ｎｍ程度の厚いＳｉ酸化膜で構成されるイオン注入マスクを用いてイオン注入領域を限定してｐ型ボディ領域を形成する。次に、スペーサを形成するためのスペーサ層として、化学気相成長のような等方的な成膜方法により、Ｓｉ酸化膜によるイオン注入マスクの側面も含め全面に均一に５００ｎｍ程度の厚さのＳｉ窒化膜を形成する。続いて、方向性エッチングによりＳｉ窒化膜を除去するが、このときエッチングは基板に垂直に近い方向のみに起こるので、エッチング量を最適化することによりイオン注入マスクの側面に付着したＳｉ窒化膜のみを残すことができる。つまり、Ｓｉ酸化膜によるイオン注入マスクの周囲にいわゆるスペーサもしくは枠と呼ばれる部分を形成できる。このＳｉ酸化膜によるマスクとその周囲に形成されたＳｉ窒化膜からなるスペーサ部とをイオン注入マスクとして、イオン注入によってｎ型ソース領域を形成すれば、いわゆる二重拡散構造と同様な構造、すなわちｎｐｎ型の連なる構造を形成できた。
【０００７】
【特許文献１】
米国特許第５８１４８５９号明細書
【０００８】
【発明が解決しようとする課題】
特許文献１に開示されたスペーサ部を形成する枠付け手法では、イオン注入マスクをＳｉ酸化膜で形成する工程、Ｓｉ窒化膜のスペーサ層を形成する工程、及び、エッチングでＳｉ窒化膜のスペーサ層を除去してスペーサ部を形成する工程、及びそれぞれの工程に付随した前後工程の追加が必要となって、炭化珪素半導体装置の生産性を著しく低下させ、結果的に製造コストを大きく増加させる問題があった。
【０００９】
また、方向性エッチングによりＳｉ窒化膜を取り除きスペーサ部を形成する工程では、基板に対して垂直方向のみのエッチングが必要とされるが、現実には基板に垂直な方向以外の方向、例えば水平方向のエッチングも生じ、この結果、スペーサ部の寸法が変化する問題があった。また、垂直方向以外の方向のエッチングは様々な要因の複合結果として発生するので、かかる方向のエッチング量を再現性高くかつ均一に管理することは極めて困難であった。さらに、スペーサ部の寸法の変化やばらつきがゲート特性の変化やばらつきといった素子特性上の不均一性を誘発するので、均一な素子特性の炭化珪素半導体装置が再現性良く得られない問題があった。
【００１０】
本発明は上述のような課題を解決するためになされたもので、ゲート領域でのｎｐｎ型の連なる構造を具備する炭化珪素半導体装置を、最低限のマスク合わせにより簡略化された工程によって、安価に、再現性良く、かつ均一性良く製造することを目的とする。
【００１１】
【課題を解決するための手段】
本発明に係る炭化珪素半導体装置の製造方法は、ゲート電極と上記ゲート電極の両側に形成されたベース領域を具備する炭化珪素半導体装置の製造方法であって、第１導電型の炭化珪素基板上に第１導電型の炭化珪素ドリフト層をエピタキシャル成長する工程と、上記炭化珪素ドリフト層上にイオン注入拡張層を形成する工程と、上記ベース領域に対応する部位に開口を有するイオン注入マスクを上記イオン注入拡張層上に形成する工程と、上記イオン注入マスクを用いて上記イオン注入拡張層および上記炭化珪素ドリフト層中に第２導電型の不純物をイオン注入する工程と、上記開口底部のイオン注入拡張層をエッチングにより除去する工程と、上記イオン注入マスクを用いて上記炭化珪素ドリフト層中に第１導電型の不純物をイオン注入する工程と、上記イオン注入マスクおよび上記イオン注入拡張層を除去する工程と、上記ベース領域間に上記ゲート電極を形成する工程と、を含んでなる。
【００１２】
【発明の実施の形態】
実施の形態１．
本発明の実施の形態１の炭化珪素半導体装置の製造方法に基づき製造された半導体装置の断面図を図１に、実施の形態１の炭化珪素半導体装置の製造方法を図２ないし５に示す。なお、炭化珪素半導体装置の一例として、炭化珪素パワーＭＯＳＦＥＴを挙げている。図中、１はｎ型炭化珪素基板（第１導電型の炭化珪素基板）、２はｎ型炭化珪素ドリフト層（第１導電型の炭化珪素ドリフト層）、３はイオン注入拡張層、４はイオン注入マスク、５はｐ型（第２導電型）不純物領域、６はｎ型（第１導電型）不純物領域、７はｐ型拡張領域、８は炭化珪素パワーＭＯＳＦＥＴのゲート領域の一部を構成する例えばＳｉ酸化膜で構成されたゲート絶縁膜、９は例えばポリシリコン（ｐ−Ｓｉ）からなるゲート電極、１０はベース電極、１１はドレイン電極、をそれぞれ示す。
【００１３】
まず、実施の形態１の炭化珪素半導体装置の製造方法によって作製された炭化珪素半導体装置の素子構造を説明する。ｎ型炭化珪素基板１上にエピタキシャル成長で形成した不純物濃度の低いｎ型炭化珪素ドリフト層２が形成され、ｎ型炭化珪素ドリフト層２上にゲート絶縁膜８を介してゲート電極９が設けられている。ゲート電極９の両側にはベース領域がそれぞれ設けられ、ベース領域は、ｎ型炭化珪素ドリフト層２中にそれぞれイオン注入によって形成されたｐ型不純物領域５およびｐ型不純物領域５の内側に設けられたｎ型不純物領域６から成る。ゲート電極９の両端部近傍のベース領域にはｐ型不純物領域５の一部であるｐ型拡張領域７が設けられ、素子動作時にはかかる領域がチャネルとして機能する。ｎ型不純物領域６表面にはそれぞれベース電極１０が、ｎ型炭化珪素基板１の裏面側にはドレイン電極１１が設けられている。
【００１４】
次に、実施の形態１の炭化珪素半導体装置の製造方法によって作製された炭化珪素半導体装置の動作を簡単に説明する。
【００１５】
ゲート電極９に正電圧を印加した場合、ゲート電極９の端部側のｐ型拡張領域７の表面近傍にｎ型チャネル領域が形成され、ｐ型不純物領域５内に電流通路ができる。この結果、ｎ型炭化珪素ドリフト層２とｎ型不純物領域６が導通する。ゲート電極９の電圧をオン／オフすることにより、スイッチング動作が可能となる。
【００１６】
続いて、実施の形態１の炭化珪素半導体装置の製造方法を図２ないし図５に基づき説明する。なお、上述したように、炭化珪素半導体装置の一例である炭化珪素パワーＭＯＳＦＥＴ構造を用いて説明する。
【００１７】
まず、ＣＶＤ結晶成長法により、ｎ型炭化珪素基板１上に、例えば１×１０１６ｃｍ−３程度の低不純物濃度のｎ型炭化珪素ドリフト層２を１０μｍ程度の層厚でエピタキシャル成長する。このｎ型炭化珪素ドリフト層２上に、例えばプラズマＣＶＤのような成膜方法で０．７μｍ程度の膜厚のＳｉ酸化膜からなるイオン注入拡張層３を形成する。かかるイオン注入拡張層３は、後述のイオン注入時に衝突散乱による注入イオンの水平方向の拡がりを引き起こす効果をもたらす。
【００１８】
次に、通常のリソグラフィ技術によって、イオン注入拡張層３上に例えばレジストからなるイオン注入マスク４を形成する。イオン注入マスク４には、後工程でベース領域に対応する部位に開口が設けられている（図２）。
【００１９】
イオン注入領域を限定するマスクとしてイオン注入マスク４を用いてｐ型不純物のイオン注入を行い、ｐ型不純物領域５を形成する（図３）。ｐ型不純物のイオン注入種の一例としてアルミニウム（Ａｌ）が挙げられる。また、イオン注入時の加速電圧としては、例えば３５０ＫｅＶ程度が好適である。注入されたＡｌの一部はイオン注入拡張層３に、残余はイオン注入拡張層３を通過してｎ型炭化珪素ドリフト層２内に分布する。
【００２０】
イオン注入拡張層３では、Ａｌは構成原子と三次元的な衝突と散乱を繰り返すので、ｎ型炭化珪素基板１の主面に対して水平方向（以下、単に水平方向と言う）にも衝突散乱による拡がりが生じる。イオン化されたＡｌはイオン注入電圧で加速されてウエハ内に打ち込まれ、イオン注入拡張層３やｎ型炭化珪素ドリフト層２の構成原子と衝突し三次元的な散乱を繰り返しながら減速されてウエハ内部に分布してゆく。
【００２１】
かかる衝突と散乱は不規則に起こるためにｎ型炭化珪素基板１に対する深さ方向だけでなく水平方向も含めた三次元的な分布と拡がりを有する。モンテカルロシミュレーション等でも確かめられる通り、イオン注入された不純物は三次元的な散乱の影響を受け水平方向へも拡がって行く。その結果、イオン注入された不純物の分布は表面に接する球に近いような形状を呈する。しかしながら、ｎ型炭化珪素ドリフト層２の表面に直接イオン注入を行ったのみでは、ｎ型炭化珪素ドリフト層２の表面の注入散乱の水平方向への拡がり量は極めて少ない。
【００２２】
そこで、実施の形態１のようにｎ型炭化珪素ドリフト層２上にイオン注入拡張層３を設け、イオン注入拡張層３を通過してイオン注入を行えば、イオン注入拡張層３での水平方向への拡がりが起こるため、イオン注入拡張層３の膜厚を適宜選択することにより、イオン注入拡張層３とｎ型炭化珪素ドリフト層２との界面と、球に近い形状の最も拡がりの大きい部分とを一致させることができ、この結果、ｎ型炭化珪素ドリフト層２の表面での注入イオンの水平拡がりを大きくできる。
【００２３】
つまり、イオン注入されたＡｌがイオン注入拡張層３を通過してｎ型炭化珪素ドリフト層２との界面に到達する時点で、イオン注入マスク４の開口底部の表面積より広がった状態になるので、イオン注入マスク４を形成せずにｎ型炭化珪素ドリフト層２に直接イオン注入した場合と比べて、ｎ型炭化珪素ドリフト層２においてより水平方向に拡がったｐ型不純物、つまり、Ａｌの分布が得られる。
【００２４】
次に、イオン注入マスク４をエッチングマスクとして、例えばＣＦ４と酸素の混合ガスによる反応性イオンエッチングによって、イオン注入マスク４の開口底部に露出したイオン注入拡張層３を除去する。
【００２５】
さらに、イオン注入マスク４をイオン注入マスクとして例えば窒素イオンのようなｎ型不純物を、３０ＫｅＶ程度の加速電圧でイオン注入してｐ型不純物領域５の内側にｎ型不純物領域６を形成する。かかるイオン注入では、窒素はイオン注入拡張層３を通過せず直接ｎ型炭化珪素ドリフト層２にイオン注入されるため、ｎ型炭化珪素ドリフト層２の表面領域ではイオン注入による拡がりは殆ど生ぜず、ほぼ開口底部と同じ寸法の表面形状を呈するｎ型不純物領域６が得られる（図４）。上述の工程により、ｐ型不純物領域５とｎ型不純物領域６からなるベース領域が形成される。
【００２６】
このようにして、ｐ型不純物領域５の内側にｎ型不純物領域６を形成することができるので、ｐ型イオン注入時における水平方向の拡がりにより、ｐ型不純物のみがイオン注入され、ｎ型不純物がイオン注入されていないｐ型拡張領域７が容易に形成でき、この結果、水平方向に対してｎｐｎ型の連なる構造が完成する。
【００２７】
続いて、イオン注入マスク４およびイオン注入拡張層３の残余の部分をエッチング等により除去する。さらに、ｎ型炭化珪素ドリフト層２、ｐ型拡張領域７、ｎ型不純物領域６の上部に炭化珪素パワーＭＯＳＦＥＴのゲート領域の一部を構成するゲート絶縁膜８を、例えば１１００℃の熱酸化によって成膜する。さらに、ゲート絶縁膜８上に例えばＣＶＤ法によりポリシリコンからなるゲート電極９を成膜し、ベース領域上部に金属からなるベース電極１０、ｎ型炭化珪素基板１の裏面側にドレイン電極１１をそれぞれ形成すると、図１に示す炭化珪素パワーＭＯＳＦＥＴの主要部が完成する。
【００２８】
本実施の形態における炭化珪素半導体装置の製造方法では、同一のイオン注入マスク４のパターンを用い、セルフアライメント的にｐ型不純物領域５とｎ型不純物領域６からなるベース領域を形成することが可能となるので、別個のイオン注入パターンを形成する製造方法より少ない工程数で製造できるとともに、従来の製造方法で生じた複数のリソグラフィ工程間のマスク合わせ誤差による寸法や位置精度ばらつきといった素子再現性や均一性を損なう製造上不可避な問題を簡便な方法で解決できる。
【００２９】
また、上述したようにイオン注入拡張層３を通してｐ型不純物のイオン注入を行うことにより、ｐ型不純物領域５はｎ型不純物領域６に対してｐ型拡張領域７の分だけ広い領域に自動的にイオン注入される。ｐ型拡張領域７の長さはイオン注入拡張層３とイオン注入時の加速電圧で精密に制御することができるため、炭化珪素パワーＭＯＳＦＥＴ等のゲート領域に用いられるような水平方向にｎｐｎ型の連なる素子構造を再現性、均一性良く作製できる。よって、イオン注入拡張層３の形成工程のみの追加でいわゆるセルフアライメント工程を実現でき、従来の複雑な枠付け工程を必要としないので、炭化珪素半導体装置を、最低限のマスク合わせにより簡略化された工程によって、安価に、再現性良く、かつ均一性良く製造できる。
【００３０】
実施の形態２．
本発明の実施の形態２の炭化珪素半導体装置の製造方法の一部を図６に示す。図中、図１ないし図５と同一の符号を付したものは、同一またはこれに相当するものである。図中、５ａは第１のｐ型不純物領域、１２は第２のｐ型不純物領域を示す。
【００３１】
実施の形態２の炭化珪素半導体装置の製造方法を図６に基づき説明する。なお、炭化珪素半導体装置の一例として炭化珪素パワーＭＯＳＦＥＴ構造を用いた場合の製造方法を説明する。
【００３２】
実施の形態２の炭化珪素半導体装置の製造方法では、実施の形態１における図２から図４までは共通しているので、説明を省略する。
【００３３】
実施の形態２では図４の状態のウエハに対して、イオン注入マスク４を注入マスクとして、例えばｐ型不純物であるＡｌイオンを３５０ＫｅＶの加速電圧でイオン注入し、第２のｐ型不純物領域１２を形成する。つまり、前工程で形成された第１のｐ型不純物領域５ａに加えて、さらに第２のｐ型不純物領域１２を形成する（図６）。続いて実施の形態１の図５以降と同一の工程を実施することにより、炭化珪素パワーＭＯＳＦＥＴの主要部が完成する。
【００３４】
第２のｐ型不純物領域１２では第１のｐ型不純物領域６の形成時と同一の加速電圧でＡｌのイオン注入を行った場合、イオン注入拡張層３を通過していない分だけ、ｐ型不純物領域６に比べｎ型炭化珪素基板１に対してより深い領域までイオン注入される。一般に基板に対して深い領域に不純物領域を設けるには、所望の深さに対して比例的に加速電圧を高める必要があるが、加速電圧が高くなるほど大規模なイオン注入装置が必要となり、製造コストが上昇する。また、例え高エネルギーでイオン注入可能なイオン注入装置がある場合でも、高エネルギー化するほどイオン注入時の結晶欠陥発生の度合いが高くなり、素子信頼性を大きく損なう問題が新たに発生する。
【００３５】
実施の形態１による炭化珪素半導体装置の製造方法によって従来と同一深さにｐ型不純物領域を形成しようとした場合、イオン注入拡張層３の導入による膜厚増加分を補償するためイオン注入時の加速電圧は必然的に従来方法より高電圧に設定せざる得なかったが、本実施の形態のようにｐ型不純物領域形成に際して、イオン注入拡張層３の除去後もさらにｐ型不純物のイオン注入を繰り返すことにより、上記のような新たな問題を惹起せずに従来と同程度の加速電圧で同一深さのｐ型不純物領域を形成できる利点がある。
【００３６】
また、上述の製造方法では第２のｐ型不純物領域１２の深さ及び不純物濃度と、ｐ型拡張領域７の長さ及び不純物濃度を独立に制御することが可能となる。この結果、ゲート特性に影響する第１のｐ型不純物領域５ａと、耐圧特性に影響する第２のｐ型不純物領域１２のそれぞれの構造に対し、別個独立に最適な寸法、不純物濃度を設定することが可能となり、優れた順方向および逆方向の両特性を得ることができる。
【００３７】
以上、実施の形態２の炭化珪素半導体装置の製造方法では、実施の形態１の効果に加え、一層優れた素子特性を具備する炭化珪素半導体装置を容易に作製できる効果がある。
【００３８】
実施の形態３．
本発明の実施の形態３の炭化珪素半導体装置の製造方法を図７ないし９に示す。なお、炭化珪素半導体装置の一例として、炭化珪素パワーＭＯＳＦＥＴを挙げている点は実施の形態１，２と同様である。図中、１３はイオン注入拡張層を示す。
【００３９】
実施の形態３の炭化珪素半導体装置の製造方法を図７ないし図９に基づき説明する。まず、ＣＶＤ結晶成長法により、ｎ型炭化珪素基板１に例えば１×１０１６ｃｍ−３の不純物濃度のｎ型炭化珪素ドリフト層２を１０μｍ程度の層厚でエピタキシャル成長する。
【００４０】
次に、ｎ型炭化珪素ドリフト層２上に通常のリソグラフィ技術により、例えばＳｉ酸化膜からなるイオン注入マスク４を形成する（図７）。イオン注入マスク４をイオン注入マスクとしてｎ型不純物を、例えば窒素イオンを３０ＫｅＶの加速電圧で行ってｎ型不純物領域６を形成する（図８）。このイオン注入工程では、窒素イオンは直接ｎ型炭化珪素ドリフト層２に注入される。このため、ｎ型炭化珪素ドリフト層２の表面近傍ではイオン注入による水平方向の拡がりは殆ど生じない。
【００４１】
続いて、イオン注入マスク４の開口底部に露出したｎ型炭化珪素ドリフト層２表面を含めたウエハ上に、例えばプラズマＣＶＤ法のような成膜方法で０．７μｍ程度の膜厚のＳｉ酸化膜からなるイオン注入拡張層１３を形成する。かかるイオン注入拡張層１３は後述のイオン注入時に衝突散乱による注入イオンの水平方向の拡がりを引き起こす効果をもたらす。
【００４２】
不純物領域を限定するマスクとしてイオン注入マスク４を用いてｐ型不純物のイオン注入を行い、ｐ型不純物領域５を形成する（図９）。イオン注入種の一例としてアルミニウム（Ａｌ）が挙げられる。また、イオン注入時の加速電圧としては、例えば３５０ＫｅＶが挙げられる。イオン注入されたＡｌの一部はイオン注入拡張層１３に、残余はイオン注入拡張層１３を通過してｎ型炭化珪素ドリフト層２内に分布する。イオン注入拡張層１３では三次元的な衝突と散乱を繰り返すので、水平方向にも散乱による拡がりが生じる。このためイオン注入マスク４によって限定される領域に比べ、イオン注入拡張層１３における拡がりの分だけ水平方向に広がった領域にイオン注入が行われる。
【００４３】
このようにしてｐ型不純物領域５の内部にｎ型不純物領域６を形成することができ、ｐ型イオン注入時の水平方向の拡がりによりｐ型不純物だけが注入され、ｎ型不純物が注入されていないｐ型拡張領域７が形成される。続いて実施の形態１の図５以降と同一の工程を実施することにより、炭化珪素パワーＭＯＳＦＥＴの主要部が完成する。
【００４４】
本実施の形態において、セルフアライメント工程で炭化珪素パワーＭＯＳＦＥＴ等のゲート領域に用いられるｎｐｎ型の連なる構造を作製することができるのは、実施の形態１と同様な原理である。
【００４５】
また、実施の形態１の効果に加え、本実施の形態ではイオン注入拡張層１３をエッチングにより取り除く工程が必要がないので、一層安価で再現性の優れた炭化珪素半導体装置を容易に製造できる。
【００４６】
なお、上記実施の形態３では、イオン注入マスク４としてＳｉ酸化膜を用いる例を示したが、上部にイオン注入拡張層１３が成膜可能な材料であれば、Ｓｉ窒化膜、ポリシリコンを始め、絶縁膜、金属、金属加工物、樹脂レジスト等も用いることができる。
【００４７】
また、上記実施の形態１ないし３ではイオン注入拡張層３及び１３と材質としてＳｉ酸化膜を用いた例を示したが、上面側でリソグラフィ技術の適用が可能で、かつ膜自体がエッチング可能であるもの、例えば、Ｓｉ窒化膜、絶縁膜、金属、金属加工物、樹脂レジスト等も同様に適用可能である。イオン注入拡張層の材質の阻止能を適宜選択することにより、イオン注入エネルギーあるいはイオン注入拡張層３の層厚を変えることができる。
【００４８】
また、上記実施の形態１ないし３ではイオン注入拡張層３及び１３の膜厚として０．７μｍの例を示したが、素子のゲート特性仕様から決まるチャンネル長に応じて膜厚を適宜選択することができる。但し、イオン注入拡張層３及び１３の膜厚の範囲としては、０．１μｍ以上２．０μｍが好適である。０．１μｍ未満の場合は十分に水平方向に注入イオンが拡がらない一方、２．０μｍより厚いとｎ型炭化珪素ドリフト層２中に十分イオン注入できないからである。なお、比較的大きなチャネル長を作製する場合にはイオン注入の加速電圧の上限に応じてイオン注入拡張層を阻止能の小さな材質に変えることにより、イオン注入拡張層３及び１３の膜厚を適宜選択することが可能である。
【００４９】
また、上記実施の形態１ないし３では水平方向にｎｐｎ型の連なる構造の例を示したが、ｐ型とｎ型を逆にすることによりｐｎｐ型の連なる構造にも適用できる。
【００５０】
また、上記実施の形態１ないし３ではｐ型不純物領域５、５ａ、ｐ型不純物領域１２及び、ｎ型不純物領域６の不純物としてそれぞれアルミニウムと窒素の例を示したが、それぞれボロン（Ｂ）などの他のｐ型不純物、燐（Ｐ）などの他のｎ型不純物も当然用いることができる。
また、上記実施の形態１ないし３では炭化珪素パワーＭＯＳＦＥＴ構造の炭化珪素半導体装置の例を示したが、本発明はＪＦＥＴ、ＭＥＳＦＥＴ、バイポーラトランジスタ等の炭化珪素半導体装置にも適用可能である。
【００５１】
また、上記実施の形態１ないし３では特に縦型パワーＭＯＳＦＥＴ構造の例を示したが、横型パワーＭＯＳＦＥＴ構造、あるいは高耐圧を目標としないＭＯＳＦＥＴ等の炭化珪素半導体装置に対しても同様に適用可能である。
【００５２】
【発明の効果】
本発明に係る炭化珪素半導体装置の製造方法は、ゲート電極と上記ゲート電極の両側に形成されたベース領域を具備する炭化珪素半導体装置の製造方法であって、第１導電型の炭化珪素基板上に第１導電型の炭化珪素ドリフト層をエピタキシャル成長する工程と、上記炭化珪素ドリフト層上にイオン注入拡張層を形成する工程と、上記ベース領域に対応する部位に開口を有するイオン注入マスクを上記イオン注入拡張層上に形成する工程と、上記イオン注入マスクを用いて上記イオン注入拡張層および上記炭化珪素ドリフト層中に第２導電型の不純物をイオン注入する工程と、上記開口底部のイオン注入拡張層をエッチングにより除去する工程と、上記イオン注入マスクを用いて上記炭化珪素ドリフト層中に第１導電型の不純物をイオン注入する工程と、上記イオン注入マスクおよび上記イオン注入拡張層を除去する工程と、上記ベース領域間に上記ゲート電極を形成する工程と、を含んでなるので、炭化珪素半導体装置を、最低限のマスク合わせにより簡略化された工程によって、安価に、再現性良く、かつ均一性良く製造できる。
【図面の簡単な説明】
【図１】 実施の形態１の製造方法によって得られた炭化珪素半導体装置の断面図である。
【図２】 実施の形態１の炭化珪素半導体装置の製造方法の一部を示す図である。
【図３】 実施の形態１の炭化珪素半導体装置の製造方法の一部を示す図である。
【図４】 実施の形態１の炭化珪素半導体装置の製造方法の一部を示す図である。
【図５】 実施の形態１の炭化珪素半導体装置の製造方法の一部を示す図である。
【図６】 実施の形態２の炭化珪素半導体装置の製造方法の一部を示す図である。
【図７】 実施の形態３の炭化珪素半導体装置の製造方法の一部を示す図である。
【図８】 実施の形態３の炭化珪素半導体装置の製造方法の一部を示す図である。
【図９】 実施の形態３の炭化珪素半導体装置の製造方法の一部を示す図である。
【符号の説明】
１ ｎ型炭化珪素基板、 ２ ｎ型炭化珪素ドリフト層、 ３ イオン注入拡張層、 ４ イオン注入マスク、 ５ ｐ型不純物領域， ５ａ 第１のｐ型不純物領域、 ６ ｎ型不純物領域、 ７ ｐ型拡張領域、 ８ ゲート絶縁膜、９ ゲート電極、 １０ ベース電極、 １１ ドレイン電極、 １２ 第２のｐ型不純物領域、 １３ イオン注入拡張層。
【発明の属する技術分野】
この発明は、炭化珪素半導体装置の製造方法に関する。
【０００２】
【従来の技術】
シリコン（Ｓｉ）からなる半導体装置、例えばパワーＭＯＳＦＥＴでは、ゲート領域で基板の主面に対して水平方向にｎｐｎ型となるような構造を形成するために、同一のイオン注入マスクを用いて、ｎ型領域中にｐ型ボディ領域とｎ型ソース領域をそれぞれイオン注入した後、熱拡散させている。半導体装置の構成材料がシリコンの場合は、一般に、ｐ型不純物の拡散係数がｎ型不純物より大きいため、同一の領域に双方の導電型の不純物をイオン注入しても、イオン注入後の熱処理によって生じる不純物の熱拡散により、ｐ型不純物領域の方がｎ型不純物領域より大きくなる。シリコンからなる半導体装置の製造方法では、チャネル長に相当するｐ型不純物領域を形成する上述のようないわゆる二重拡散手法が用いられていた。
【０００３】
一方、炭化硅素半導体装置では炭化珪素中でのｎ型およびｐ型不純物の拡散係数がともに小さいため、適当な温度での熱拡散が難しい問題があり、シリコンからなる半導体装置の製造方法で一般的に用いられる二重拡散構造を適用できない問題があった。
【０００４】
上述のシリコンからなるパワーＭＯＳＦＥＴにおける基板主面に対して水平方向のｐ型不純物領域の長さは、ゲート領域のチャネル長に相当し、ＭＯＳＦＥＴ特性に大きく影響するため、素子特性の均一性の向上を図るには、再現性、面内均一性を精度良く制御する必要があった。しかしながら、量産において各不純物領域を別個の工程で形成する場合、既存のリソグラフィ技術では各工程におけるマスク合わせ間の位置精度の再現性、面内均一性を制御するのは困難であった。よって、マスク合わせを行わず同一のマスクでｎｐｎ型の連なる構造を形成する製造方法が求められていた。
【０００５】
かかる問題を解決する目的で、炭化珪素半導体装置ではｐ型ボディ領域を注入した後に注入マスクの加工を行い、注入領域面積を小さくした後にｎ型ソース領域にイオン注入を行ういわゆる枠付け手法で、いわゆる二重拡散構造と同様な構造を形成する手法が提案されている。例えば、特許文献１では以下の製造方法が開示されている。
【０００６】
まず、厚さ５００ｎｍ程度の厚いＳｉ酸化膜で構成されるイオン注入マスクを用いてイオン注入領域を限定してｐ型ボディ領域を形成する。次に、スペーサを形成するためのスペーサ層として、化学気相成長のような等方的な成膜方法により、Ｓｉ酸化膜によるイオン注入マスクの側面も含め全面に均一に５００ｎｍ程度の厚さのＳｉ窒化膜を形成する。続いて、方向性エッチングによりＳｉ窒化膜を除去するが、このときエッチングは基板に垂直に近い方向のみに起こるので、エッチング量を最適化することによりイオン注入マスクの側面に付着したＳｉ窒化膜のみを残すことができる。つまり、Ｓｉ酸化膜によるイオン注入マスクの周囲にいわゆるスペーサもしくは枠と呼ばれる部分を形成できる。このＳｉ酸化膜によるマスクとその周囲に形成されたＳｉ窒化膜からなるスペーサ部とをイオン注入マスクとして、イオン注入によってｎ型ソース領域を形成すれば、いわゆる二重拡散構造と同様な構造、すなわちｎｐｎ型の連なる構造を形成できた。
【０００７】
【特許文献１】
米国特許第５８１４８５９号明細書
【０００８】
【発明が解決しようとする課題】
特許文献１に開示されたスペーサ部を形成する枠付け手法では、イオン注入マスクをＳｉ酸化膜で形成する工程、Ｓｉ窒化膜のスペーサ層を形成する工程、及び、エッチングでＳｉ窒化膜のスペーサ層を除去してスペーサ部を形成する工程、及びそれぞれの工程に付随した前後工程の追加が必要となって、炭化珪素半導体装置の生産性を著しく低下させ、結果的に製造コストを大きく増加させる問題があった。
【０００９】
また、方向性エッチングによりＳｉ窒化膜を取り除きスペーサ部を形成する工程では、基板に対して垂直方向のみのエッチングが必要とされるが、現実には基板に垂直な方向以外の方向、例えば水平方向のエッチングも生じ、この結果、スペーサ部の寸法が変化する問題があった。また、垂直方向以外の方向のエッチングは様々な要因の複合結果として発生するので、かかる方向のエッチング量を再現性高くかつ均一に管理することは極めて困難であった。さらに、スペーサ部の寸法の変化やばらつきがゲート特性の変化やばらつきといった素子特性上の不均一性を誘発するので、均一な素子特性の炭化珪素半導体装置が再現性良く得られない問題があった。
【００１０】
本発明は上述のような課題を解決するためになされたもので、ゲート領域でのｎｐｎ型の連なる構造を具備する炭化珪素半導体装置を、最低限のマスク合わせにより簡略化された工程によって、安価に、再現性良く、かつ均一性良く製造することを目的とする。
【００１１】
【課題を解決するための手段】
本発明に係る炭化珪素半導体装置の製造方法は、ゲート電極と上記ゲート電極の両側に形成されたベース領域を具備する炭化珪素半導体装置の製造方法であって、第１導電型の炭化珪素基板上に第１導電型の炭化珪素ドリフト層をエピタキシャル成長する工程と、上記炭化珪素ドリフト層上にイオン注入拡張層を形成する工程と、上記ベース領域に対応する部位に開口を有するイオン注入マスクを上記イオン注入拡張層上に形成する工程と、上記イオン注入マスクを用いて上記イオン注入拡張層および上記炭化珪素ドリフト層中に第２導電型の不純物をイオン注入する工程と、上記開口底部のイオン注入拡張層をエッチングにより除去する工程と、上記イオン注入マスクを用いて上記炭化珪素ドリフト層中に第１導電型の不純物をイオン注入する工程と、上記イオン注入マスクおよび上記イオン注入拡張層を除去する工程と、上記ベース領域間に上記ゲート電極を形成する工程と、を含んでなる。
【００１２】
【発明の実施の形態】
実施の形態１．
本発明の実施の形態１の炭化珪素半導体装置の製造方法に基づき製造された半導体装置の断面図を図１に、実施の形態１の炭化珪素半導体装置の製造方法を図２ないし５に示す。なお、炭化珪素半導体装置の一例として、炭化珪素パワーＭＯＳＦＥＴを挙げている。図中、１はｎ型炭化珪素基板（第１導電型の炭化珪素基板）、２はｎ型炭化珪素ドリフト層（第１導電型の炭化珪素ドリフト層）、３はイオン注入拡張層、４はイオン注入マスク、５はｐ型（第２導電型）不純物領域、６はｎ型（第１導電型）不純物領域、７はｐ型拡張領域、８は炭化珪素パワーＭＯＳＦＥＴのゲート領域の一部を構成する例えばＳｉ酸化膜で構成されたゲート絶縁膜、９は例えばポリシリコン（ｐ−Ｓｉ）からなるゲート電極、１０はベース電極、１１はドレイン電極、をそれぞれ示す。
【００１３】
まず、実施の形態１の炭化珪素半導体装置の製造方法によって作製された炭化珪素半導体装置の素子構造を説明する。ｎ型炭化珪素基板１上にエピタキシャル成長で形成した不純物濃度の低いｎ型炭化珪素ドリフト層２が形成され、ｎ型炭化珪素ドリフト層２上にゲート絶縁膜８を介してゲート電極９が設けられている。ゲート電極９の両側にはベース領域がそれぞれ設けられ、ベース領域は、ｎ型炭化珪素ドリフト層２中にそれぞれイオン注入によって形成されたｐ型不純物領域５およびｐ型不純物領域５の内側に設けられたｎ型不純物領域６から成る。ゲート電極９の両端部近傍のベース領域にはｐ型不純物領域５の一部であるｐ型拡張領域７が設けられ、素子動作時にはかかる領域がチャネルとして機能する。ｎ型不純物領域６表面にはそれぞれベース電極１０が、ｎ型炭化珪素基板１の裏面側にはドレイン電極１１が設けられている。
【００１４】
次に、実施の形態１の炭化珪素半導体装置の製造方法によって作製された炭化珪素半導体装置の動作を簡単に説明する。
【００１５】
ゲート電極９に正電圧を印加した場合、ゲート電極９の端部側のｐ型拡張領域７の表面近傍にｎ型チャネル領域が形成され、ｐ型不純物領域５内に電流通路ができる。この結果、ｎ型炭化珪素ドリフト層２とｎ型不純物領域６が導通する。ゲート電極９の電圧をオン／オフすることにより、スイッチング動作が可能となる。
【００１６】
続いて、実施の形態１の炭化珪素半導体装置の製造方法を図２ないし図５に基づき説明する。なお、上述したように、炭化珪素半導体装置の一例である炭化珪素パワーＭＯＳＦＥＴ構造を用いて説明する。
【００１７】
まず、ＣＶＤ結晶成長法により、ｎ型炭化珪素基板１上に、例えば１×１０１６ｃｍ−３程度の低不純物濃度のｎ型炭化珪素ドリフト層２を１０μｍ程度の層厚でエピタキシャル成長する。このｎ型炭化珪素ドリフト層２上に、例えばプラズマＣＶＤのような成膜方法で０．７μｍ程度の膜厚のＳｉ酸化膜からなるイオン注入拡張層３を形成する。かかるイオン注入拡張層３は、後述のイオン注入時に衝突散乱による注入イオンの水平方向の拡がりを引き起こす効果をもたらす。
【００１８】
次に、通常のリソグラフィ技術によって、イオン注入拡張層３上に例えばレジストからなるイオン注入マスク４を形成する。イオン注入マスク４には、後工程でベース領域に対応する部位に開口が設けられている（図２）。
【００１９】
イオン注入領域を限定するマスクとしてイオン注入マスク４を用いてｐ型不純物のイオン注入を行い、ｐ型不純物領域５を形成する（図３）。ｐ型不純物のイオン注入種の一例としてアルミニウム（Ａｌ）が挙げられる。また、イオン注入時の加速電圧としては、例えば３５０ＫｅＶ程度が好適である。注入されたＡｌの一部はイオン注入拡張層３に、残余はイオン注入拡張層３を通過してｎ型炭化珪素ドリフト層２内に分布する。
【００２０】
イオン注入拡張層３では、Ａｌは構成原子と三次元的な衝突と散乱を繰り返すので、ｎ型炭化珪素基板１の主面に対して水平方向（以下、単に水平方向と言う）にも衝突散乱による拡がりが生じる。イオン化されたＡｌはイオン注入電圧で加速されてウエハ内に打ち込まれ、イオン注入拡張層３やｎ型炭化珪素ドリフト層２の構成原子と衝突し三次元的な散乱を繰り返しながら減速されてウエハ内部に分布してゆく。
【００２１】
かかる衝突と散乱は不規則に起こるためにｎ型炭化珪素基板１に対する深さ方向だけでなく水平方向も含めた三次元的な分布と拡がりを有する。モンテカルロシミュレーション等でも確かめられる通り、イオン注入された不純物は三次元的な散乱の影響を受け水平方向へも拡がって行く。その結果、イオン注入された不純物の分布は表面に接する球に近いような形状を呈する。しかしながら、ｎ型炭化珪素ドリフト層２の表面に直接イオン注入を行ったのみでは、ｎ型炭化珪素ドリフト層２の表面の注入散乱の水平方向への拡がり量は極めて少ない。
【００２２】
そこで、実施の形態１のようにｎ型炭化珪素ドリフト層２上にイオン注入拡張層３を設け、イオン注入拡張層３を通過してイオン注入を行えば、イオン注入拡張層３での水平方向への拡がりが起こるため、イオン注入拡張層３の膜厚を適宜選択することにより、イオン注入拡張層３とｎ型炭化珪素ドリフト層２との界面と、球に近い形状の最も拡がりの大きい部分とを一致させることができ、この結果、ｎ型炭化珪素ドリフト層２の表面での注入イオンの水平拡がりを大きくできる。
【００２３】
つまり、イオン注入されたＡｌがイオン注入拡張層３を通過してｎ型炭化珪素ドリフト層２との界面に到達する時点で、イオン注入マスク４の開口底部の表面積より広がった状態になるので、イオン注入マスク４を形成せずにｎ型炭化珪素ドリフト層２に直接イオン注入した場合と比べて、ｎ型炭化珪素ドリフト層２においてより水平方向に拡がったｐ型不純物、つまり、Ａｌの分布が得られる。
【００２４】
次に、イオン注入マスク４をエッチングマスクとして、例えばＣＦ４と酸素の混合ガスによる反応性イオンエッチングによって、イオン注入マスク４の開口底部に露出したイオン注入拡張層３を除去する。
【００２５】
さらに、イオン注入マスク４をイオン注入マスクとして例えば窒素イオンのようなｎ型不純物を、３０ＫｅＶ程度の加速電圧でイオン注入してｐ型不純物領域５の内側にｎ型不純物領域６を形成する。かかるイオン注入では、窒素はイオン注入拡張層３を通過せず直接ｎ型炭化珪素ドリフト層２にイオン注入されるため、ｎ型炭化珪素ドリフト層２の表面領域ではイオン注入による拡がりは殆ど生ぜず、ほぼ開口底部と同じ寸法の表面形状を呈するｎ型不純物領域６が得られる（図４）。上述の工程により、ｐ型不純物領域５とｎ型不純物領域６からなるベース領域が形成される。
【００２６】
このようにして、ｐ型不純物領域５の内側にｎ型不純物領域６を形成することができるので、ｐ型イオン注入時における水平方向の拡がりにより、ｐ型不純物のみがイオン注入され、ｎ型不純物がイオン注入されていないｐ型拡張領域７が容易に形成でき、この結果、水平方向に対してｎｐｎ型の連なる構造が完成する。
【００２７】
続いて、イオン注入マスク４およびイオン注入拡張層３の残余の部分をエッチング等により除去する。さらに、ｎ型炭化珪素ドリフト層２、ｐ型拡張領域７、ｎ型不純物領域６の上部に炭化珪素パワーＭＯＳＦＥＴのゲート領域の一部を構成するゲート絶縁膜８を、例えば１１００℃の熱酸化によって成膜する。さらに、ゲート絶縁膜８上に例えばＣＶＤ法によりポリシリコンからなるゲート電極９を成膜し、ベース領域上部に金属からなるベース電極１０、ｎ型炭化珪素基板１の裏面側にドレイン電極１１をそれぞれ形成すると、図１に示す炭化珪素パワーＭＯＳＦＥＴの主要部が完成する。
【００２８】
本実施の形態における炭化珪素半導体装置の製造方法では、同一のイオン注入マスク４のパターンを用い、セルフアライメント的にｐ型不純物領域５とｎ型不純物領域６からなるベース領域を形成することが可能となるので、別個のイオン注入パターンを形成する製造方法より少ない工程数で製造できるとともに、従来の製造方法で生じた複数のリソグラフィ工程間のマスク合わせ誤差による寸法や位置精度ばらつきといった素子再現性や均一性を損なう製造上不可避な問題を簡便な方法で解決できる。
【００２９】
また、上述したようにイオン注入拡張層３を通してｐ型不純物のイオン注入を行うことにより、ｐ型不純物領域５はｎ型不純物領域６に対してｐ型拡張領域７の分だけ広い領域に自動的にイオン注入される。ｐ型拡張領域７の長さはイオン注入拡張層３とイオン注入時の加速電圧で精密に制御することができるため、炭化珪素パワーＭＯＳＦＥＴ等のゲート領域に用いられるような水平方向にｎｐｎ型の連なる素子構造を再現性、均一性良く作製できる。よって、イオン注入拡張層３の形成工程のみの追加でいわゆるセルフアライメント工程を実現でき、従来の複雑な枠付け工程を必要としないので、炭化珪素半導体装置を、最低限のマスク合わせにより簡略化された工程によって、安価に、再現性良く、かつ均一性良く製造できる。
【００３０】
実施の形態２．
本発明の実施の形態２の炭化珪素半導体装置の製造方法の一部を図６に示す。図中、図１ないし図５と同一の符号を付したものは、同一またはこれに相当するものである。図中、５ａは第１のｐ型不純物領域、１２は第２のｐ型不純物領域を示す。
【００３１】
実施の形態２の炭化珪素半導体装置の製造方法を図６に基づき説明する。なお、炭化珪素半導体装置の一例として炭化珪素パワーＭＯＳＦＥＴ構造を用いた場合の製造方法を説明する。
【００３２】
実施の形態２の炭化珪素半導体装置の製造方法では、実施の形態１における図２から図４までは共通しているので、説明を省略する。
【００３３】
実施の形態２では図４の状態のウエハに対して、イオン注入マスク４を注入マスクとして、例えばｐ型不純物であるＡｌイオンを３５０ＫｅＶの加速電圧でイオン注入し、第２のｐ型不純物領域１２を形成する。つまり、前工程で形成された第１のｐ型不純物領域５ａに加えて、さらに第２のｐ型不純物領域１２を形成する（図６）。続いて実施の形態１の図５以降と同一の工程を実施することにより、炭化珪素パワーＭＯＳＦＥＴの主要部が完成する。
【００３４】
第２のｐ型不純物領域１２では第１のｐ型不純物領域６の形成時と同一の加速電圧でＡｌのイオン注入を行った場合、イオン注入拡張層３を通過していない分だけ、ｐ型不純物領域６に比べｎ型炭化珪素基板１に対してより深い領域までイオン注入される。一般に基板に対して深い領域に不純物領域を設けるには、所望の深さに対して比例的に加速電圧を高める必要があるが、加速電圧が高くなるほど大規模なイオン注入装置が必要となり、製造コストが上昇する。また、例え高エネルギーでイオン注入可能なイオン注入装置がある場合でも、高エネルギー化するほどイオン注入時の結晶欠陥発生の度合いが高くなり、素子信頼性を大きく損なう問題が新たに発生する。
【００３５】
実施の形態１による炭化珪素半導体装置の製造方法によって従来と同一深さにｐ型不純物領域を形成しようとした場合、イオン注入拡張層３の導入による膜厚増加分を補償するためイオン注入時の加速電圧は必然的に従来方法より高電圧に設定せざる得なかったが、本実施の形態のようにｐ型不純物領域形成に際して、イオン注入拡張層３の除去後もさらにｐ型不純物のイオン注入を繰り返すことにより、上記のような新たな問題を惹起せずに従来と同程度の加速電圧で同一深さのｐ型不純物領域を形成できる利点がある。
【００３６】
また、上述の製造方法では第２のｐ型不純物領域１２の深さ及び不純物濃度と、ｐ型拡張領域７の長さ及び不純物濃度を独立に制御することが可能となる。この結果、ゲート特性に影響する第１のｐ型不純物領域５ａと、耐圧特性に影響する第２のｐ型不純物領域１２のそれぞれの構造に対し、別個独立に最適な寸法、不純物濃度を設定することが可能となり、優れた順方向および逆方向の両特性を得ることができる。
【００３７】
以上、実施の形態２の炭化珪素半導体装置の製造方法では、実施の形態１の効果に加え、一層優れた素子特性を具備する炭化珪素半導体装置を容易に作製できる効果がある。
【００３８】
実施の形態３．
本発明の実施の形態３の炭化珪素半導体装置の製造方法を図７ないし９に示す。なお、炭化珪素半導体装置の一例として、炭化珪素パワーＭＯＳＦＥＴを挙げている点は実施の形態１，２と同様である。図中、１３はイオン注入拡張層を示す。
【００３９】
実施の形態３の炭化珪素半導体装置の製造方法を図７ないし図９に基づき説明する。まず、ＣＶＤ結晶成長法により、ｎ型炭化珪素基板１に例えば１×１０１６ｃｍ−３の不純物濃度のｎ型炭化珪素ドリフト層２を１０μｍ程度の層厚でエピタキシャル成長する。
【００４０】
次に、ｎ型炭化珪素ドリフト層２上に通常のリソグラフィ技術により、例えばＳｉ酸化膜からなるイオン注入マスク４を形成する（図７）。イオン注入マスク４をイオン注入マスクとしてｎ型不純物を、例えば窒素イオンを３０ＫｅＶの加速電圧で行ってｎ型不純物領域６を形成する（図８）。このイオン注入工程では、窒素イオンは直接ｎ型炭化珪素ドリフト層２に注入される。このため、ｎ型炭化珪素ドリフト層２の表面近傍ではイオン注入による水平方向の拡がりは殆ど生じない。
【００４１】
続いて、イオン注入マスク４の開口底部に露出したｎ型炭化珪素ドリフト層２表面を含めたウエハ上に、例えばプラズマＣＶＤ法のような成膜方法で０．７μｍ程度の膜厚のＳｉ酸化膜からなるイオン注入拡張層１３を形成する。かかるイオン注入拡張層１３は後述のイオン注入時に衝突散乱による注入イオンの水平方向の拡がりを引き起こす効果をもたらす。
【００４２】
不純物領域を限定するマスクとしてイオン注入マスク４を用いてｐ型不純物のイオン注入を行い、ｐ型不純物領域５を形成する（図９）。イオン注入種の一例としてアルミニウム（Ａｌ）が挙げられる。また、イオン注入時の加速電圧としては、例えば３５０ＫｅＶが挙げられる。イオン注入されたＡｌの一部はイオン注入拡張層１３に、残余はイオン注入拡張層１３を通過してｎ型炭化珪素ドリフト層２内に分布する。イオン注入拡張層１３では三次元的な衝突と散乱を繰り返すので、水平方向にも散乱による拡がりが生じる。このためイオン注入マスク４によって限定される領域に比べ、イオン注入拡張層１３における拡がりの分だけ水平方向に広がった領域にイオン注入が行われる。
【００４３】
このようにしてｐ型不純物領域５の内部にｎ型不純物領域６を形成することができ、ｐ型イオン注入時の水平方向の拡がりによりｐ型不純物だけが注入され、ｎ型不純物が注入されていないｐ型拡張領域７が形成される。続いて実施の形態１の図５以降と同一の工程を実施することにより、炭化珪素パワーＭＯＳＦＥＴの主要部が完成する。
【００４４】
本実施の形態において、セルフアライメント工程で炭化珪素パワーＭＯＳＦＥＴ等のゲート領域に用いられるｎｐｎ型の連なる構造を作製することができるのは、実施の形態１と同様な原理である。
【００４５】
また、実施の形態１の効果に加え、本実施の形態ではイオン注入拡張層１３をエッチングにより取り除く工程が必要がないので、一層安価で再現性の優れた炭化珪素半導体装置を容易に製造できる。
【００４６】
なお、上記実施の形態３では、イオン注入マスク４としてＳｉ酸化膜を用いる例を示したが、上部にイオン注入拡張層１３が成膜可能な材料であれば、Ｓｉ窒化膜、ポリシリコンを始め、絶縁膜、金属、金属加工物、樹脂レジスト等も用いることができる。
【００４７】
また、上記実施の形態１ないし３ではイオン注入拡張層３及び１３と材質としてＳｉ酸化膜を用いた例を示したが、上面側でリソグラフィ技術の適用が可能で、かつ膜自体がエッチング可能であるもの、例えば、Ｓｉ窒化膜、絶縁膜、金属、金属加工物、樹脂レジスト等も同様に適用可能である。イオン注入拡張層の材質の阻止能を適宜選択することにより、イオン注入エネルギーあるいはイオン注入拡張層３の層厚を変えることができる。
【００４８】
また、上記実施の形態１ないし３ではイオン注入拡張層３及び１３の膜厚として０．７μｍの例を示したが、素子のゲート特性仕様から決まるチャンネル長に応じて膜厚を適宜選択することができる。但し、イオン注入拡張層３及び１３の膜厚の範囲としては、０．１μｍ以上２．０μｍが好適である。０．１μｍ未満の場合は十分に水平方向に注入イオンが拡がらない一方、２．０μｍより厚いとｎ型炭化珪素ドリフト層２中に十分イオン注入できないからである。なお、比較的大きなチャネル長を作製する場合にはイオン注入の加速電圧の上限に応じてイオン注入拡張層を阻止能の小さな材質に変えることにより、イオン注入拡張層３及び１３の膜厚を適宜選択することが可能である。
【００４９】
また、上記実施の形態１ないし３では水平方向にｎｐｎ型の連なる構造の例を示したが、ｐ型とｎ型を逆にすることによりｐｎｐ型の連なる構造にも適用できる。
【００５０】
また、上記実施の形態１ないし３ではｐ型不純物領域５、５ａ、ｐ型不純物領域１２及び、ｎ型不純物領域６の不純物としてそれぞれアルミニウムと窒素の例を示したが、それぞれボロン（Ｂ）などの他のｐ型不純物、燐（Ｐ）などの他のｎ型不純物も当然用いることができる。
また、上記実施の形態１ないし３では炭化珪素パワーＭＯＳＦＥＴ構造の炭化珪素半導体装置の例を示したが、本発明はＪＦＥＴ、ＭＥＳＦＥＴ、バイポーラトランジスタ等の炭化珪素半導体装置にも適用可能である。
【００５１】
また、上記実施の形態１ないし３では特に縦型パワーＭＯＳＦＥＴ構造の例を示したが、横型パワーＭＯＳＦＥＴ構造、あるいは高耐圧を目標としないＭＯＳＦＥＴ等の炭化珪素半導体装置に対しても同様に適用可能である。
【００５２】
【発明の効果】
本発明に係る炭化珪素半導体装置の製造方法は、ゲート電極と上記ゲート電極の両側に形成されたベース領域を具備する炭化珪素半導体装置の製造方法であって、第１導電型の炭化珪素基板上に第１導電型の炭化珪素ドリフト層をエピタキシャル成長する工程と、上記炭化珪素ドリフト層上にイオン注入拡張層を形成する工程と、上記ベース領域に対応する部位に開口を有するイオン注入マスクを上記イオン注入拡張層上に形成する工程と、上記イオン注入マスクを用いて上記イオン注入拡張層および上記炭化珪素ドリフト層中に第２導電型の不純物をイオン注入する工程と、上記開口底部のイオン注入拡張層をエッチングにより除去する工程と、上記イオン注入マスクを用いて上記炭化珪素ドリフト層中に第１導電型の不純物をイオン注入する工程と、上記イオン注入マスクおよび上記イオン注入拡張層を除去する工程と、上記ベース領域間に上記ゲート電極を形成する工程と、を含んでなるので、炭化珪素半導体装置を、最低限のマスク合わせにより簡略化された工程によって、安価に、再現性良く、かつ均一性良く製造できる。
【図面の簡単な説明】
【図１】 実施の形態１の製造方法によって得られた炭化珪素半導体装置の断面図である。
【図２】 実施の形態１の炭化珪素半導体装置の製造方法の一部を示す図である。
【図３】 実施の形態１の炭化珪素半導体装置の製造方法の一部を示す図である。
【図４】 実施の形態１の炭化珪素半導体装置の製造方法の一部を示す図である。
【図５】 実施の形態１の炭化珪素半導体装置の製造方法の一部を示す図である。
【図６】 実施の形態２の炭化珪素半導体装置の製造方法の一部を示す図である。
【図７】 実施の形態３の炭化珪素半導体装置の製造方法の一部を示す図である。
【図８】 実施の形態３の炭化珪素半導体装置の製造方法の一部を示す図である。
【図９】 実施の形態３の炭化珪素半導体装置の製造方法の一部を示す図である。
【符号の説明】
１ ｎ型炭化珪素基板、 ２ ｎ型炭化珪素ドリフト層、 ３ イオン注入拡張層、 ４ イオン注入マスク、 ５ ｐ型不純物領域， ５ａ 第１のｐ型不純物領域、 ６ ｎ型不純物領域、 ７ ｐ型拡張領域、 ８ ゲート絶縁膜、９ ゲート電極、 １０ ベース電極、 １１ ドレイン電極、 １２ 第２のｐ型不純物領域、 １３ イオン注入拡張層。
Claims (5)
- ゲート電極と前記ゲート電極の両側に形成されたベース領域を具備する炭化珪素半導体装置の製造方法であって、
第１導電型の炭化珪素基板上に第１導電型の炭化珪素ドリフト層をエピタキシャル成長する工程と、
前記炭化珪素ドリフト層上にイオン注入拡張層を形成する工程と、
前記ベース領域に対応する部位に開口を有するイオン注入マスクを前記イオン注入拡張層上に形成する工程と、
前記イオン注入マスクを用いて前記イオン注入拡張層および前記炭化珪素ドリフト層中に第２導電型の不純物をイオン注入する工程と、
前記開口底部のイオン注入拡張層をエッチングにより除去する工程と、
前記イオン注入マスクを用いて前記炭化珪素ドリフト層中に第１導電型の不純物をイオン注入する工程と、
前記イオン注入マスクおよび前記イオン注入拡張層を除去する工程と、
前記ベース領域間に前記ゲート電極を形成する工程と、
を含んでなる炭化珪素半導体装置の製造方法。 - 前記イオン注入マスクを用いて前記炭化珪素ドリフト層中に第１導電型の不純物をイオン注入した後、さらに第２導電型の不純物をイオン注入する工程を、含んでなる請求項１記載の炭化珪素半導体装置の製造方法。
- ゲート電極と前記ゲート電極の両側に形成されたベース領域を具備する炭化珪素半導体装置の製造方法であって、
第１導電型の炭化珪素基板上に第１導電型の炭化珪素ドリフト層をエピタキシャル成長する工程と、
前記ベース領域に対応する部位に開口を有するイオン注入マスクを前記炭化珪素ドリフト層上に形成する工程と、
前記イオン注入マスクを用いて前記炭化珪素ドリフト層中に第１導電型の不純物をイオン注入する工程と、
前記イオン注入マスク開口底部に露出した前記炭化珪素ドリフト層上にイオン注入拡張層を形成する工程と、
前記イオン注入マスクを用いて前記イオン注入拡張層および前記炭化珪素ドリフト層中に第２導電型の不純物をイオン注入する工程と、
前記ベース領域間に前記ゲート電極を形成する工程と、
を含んでなる炭化珪素半導体装置の製造方法。 - 前記イオン注入拡張層が、シリコン酸化膜、シリコン窒化膜およびレジスト膜のいずれか１つで構成されていることを特徴とする請求項１ないし３のいずれか１項記載の炭化珪素半導体装置の製造方法。
- 前記イオン注入拡張層の層厚が、０．１μｍ以上２．０μｍ以下であることを特徴とする請求項１ないし４のいずれか１項記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003163379A JP4193596B2 (ja) | 2003-06-09 | 2003-06-09 | 炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003163379A JP4193596B2 (ja) | 2003-06-09 | 2003-06-09 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004363515A JP2004363515A (ja) | 2004-12-24 |
| JP4193596B2 true JP4193596B2 (ja) | 2008-12-10 |
Family
ID=34055215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003163379A Expired - Fee Related JP4193596B2 (ja) | 2003-06-09 | 2003-06-09 | 炭化珪素半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4193596B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4948784B2 (ja) | 2005-05-19 | 2012-06-06 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP5633328B2 (ja) * | 2010-11-18 | 2014-12-03 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| JP6163904B2 (ja) * | 2013-06-19 | 2017-07-19 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| DE102015202121B4 (de) * | 2015-02-06 | 2017-09-14 | Infineon Technologies Ag | SiC-basierte Supersperrschicht-Halbleitervorrichtungen und Verfahren zur Herstellung dieser |
| JP6746010B2 (ja) * | 2017-11-13 | 2020-08-26 | 三菱電機株式会社 | 炭化珪素半導体装置、および、炭化珪素半導体装置の製造方法 |
| CN111128745B (zh) * | 2019-12-04 | 2022-10-18 | 深圳第三代半导体研究院 | 一种SiC基MOS器件的制作方法 |
-
2003
- 2003-06-09 JP JP2003163379A patent/JP4193596B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004363515A (ja) | 2004-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8071482B2 (en) | Manufacturing method of a silicon carbide semiconductor device | |
| JP5601848B2 (ja) | ＳｉＣ半導体装置の製造方法 | |
| KR101811796B1 (ko) | 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법 | |
| JPH0256937A (ja) | 電力半導体装置およびその製造方法 | |
| JPH10233503A (ja) | 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法 | |
| WO2012055143A1 (zh) | 晶体管及其制造方法 | |
| JP5082853B2 (ja) | Ｍｏｓｆｅｔ | |
| US8574972B2 (en) | Method for fabricating semiconductor device and plasma doping apparatus | |
| US7560797B2 (en) | Semiconductor device and manufacturing method of the same | |
| US20130137254A1 (en) | Method for manufacturing semiconductor device | |
| JP2008218725A (ja) | 半導体装置とその製造方法 | |
| JP4193596B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
| JP2006210532A (ja) | 半導体装置の製造方法 | |
| JP4783975B2 (ja) | Ｍｉｓ半導体装置およびその製造方法 | |
| JPH0346275A (ja) | 半導体装置の製造方法 | |
| JP2010141339A (ja) | 半導体装置を製造するための方法 | |
| EP3857596A1 (en) | Systems and methods of masking during high-energy implantation when fabricating wide band gap semiconductor devices | |
| JPH0298142A (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JP3578345B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH08321603A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JP4197399B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US7579636B2 (en) | MIS-type field-effect transistor | |
| JP3523627B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03218638A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051110 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080915 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |