JP6163904B2 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP6163904B2
JP6163904B2 JP2013128506A JP2013128506A JP6163904B2 JP 6163904 B2 JP6163904 B2 JP 6163904B2 JP 2013128506 A JP2013128506 A JP 2013128506A JP 2013128506 A JP2013128506 A JP 2013128506A JP 6163904 B2 JP6163904 B2 JP 6163904B2
Authority
JP
Japan
Prior art keywords
region
impurity
film
silicon carbide
adjustment film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013128506A
Other languages
English (en)
Other versions
JP2015005556A (ja
Inventor
良輔 久保田
良輔 久保田
増田　健良
健良 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013128506A priority Critical patent/JP6163904B2/ja
Priority to US14/899,310 priority patent/US20160133707A1/en
Priority to PCT/JP2014/062425 priority patent/WO2014203645A1/ja
Publication of JP2015005556A publication Critical patent/JP2015005556A/ja
Application granted granted Critical
Publication of JP6163904B2 publication Critical patent/JP6163904B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H01L21/0415—Making n- or p-doped regions using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は炭化珪素半導体装置およびその製造方法に関し、特にチャネル長が高い精度で制御された炭化珪素半導体装置およびその製造方法に関する。
炭化珪素（ＳｉＣ）は、従来より半導体装置を構成する材料として広く用いられている珪素（Ｓｉ）に比べてバンドギャップが大きいワイドバンドギャップ半導体であり、絶縁破壊電界が大きい。さらに、ＳｉＣはＳｉと比べて電子飽和速度や熱伝導率が大きいため、パワー半導体装置用の半導体材料として優れた特性を有している。
半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができるが、さらなる高耐圧化や高速化を実現するための開発が進められている。また、半導体装置の微細化を実現するための開発も進められている。
特許第３２０６７２７号公報には、幅の広いマスクを使用した燐イオンの選択的なイオン注入の後、より幅の狭いマスクを使用したほう素イオンの選択的なイオン注入をおこない、幅の狭いマスクを除去し熱処理してｐベース領域およびｎソース領域を形成する、炭化珪素縦型ＭＯＳＦＥＴの製造方法が開示されている。このように、２つの異なるマスクを用いてｐベース領域とｎソース領域とをイオン注入することにより、チャネル領域の長さ（チャネル長）と、ｐベース領域の厚さとをそれぞれ独立に設計でき、例えばチャネル領域でのパンチスルーが避けられる高耐圧に適する構造とすることができることが記載されている。
特許第３２０６７２７号公報
しかしながら、特許第３２０６７２７号公報に記載の方法では、２つの異なるマスクを用いてｐベース領域とｎソース領域とをイオン注入するため、チャネル領域の長さは２つのマスクの相対的な位置関係によって決まる。つまり、上記公報に記載の方法では、形成される炭化珪素半導体装置のチャネル長は、ｎソース領域形成のためのイオン注入に用いる幅の広いマスクを形成する工程および当該幅の広いマスクを幅の狭いマスクに加工する工程の２工程において生じる、バッチ間またはロット間のバラつきを含むことになる。そのため、上記公報に記載の方法では、炭化珪素半導体装置のチャネル長をサブミクロンのオーダーで制御して形成することは困難であることから、炭化珪素半導体装置のスイッチング特性のさらなる高速化や炭化珪素半導体装置の微細化を実現することは困難であった。
本発明は、上記のような課題を解決するためになされたものである。本発明の主たる目的は、サブミクロンのオーダーで制御されたチャネル長を有する炭化珪素半導体装置およびその製造方法を提供することにある。
本発明に係る炭化珪素半導体装置の製造方法は、第１の面を有し、第１の導電型を有する第１の不純物領域を含む炭化珪素基板を準備する工程と、第１の面の少なくとも一部を覆う調整膜と、調整膜が少なくとも部分的に表出する開口パターンを有するマスク膜とを形成する工程と、マスク膜をマスクとして用いて、調整膜を介して第１の面に不純物を注入することにより、第１の不純物領域に第２の導電型を有する第２の不純物領域を形成する工程と、調整膜の少なくとも一部を除去する工程と、調整膜の少なくとも一部を除去する工程後にマスク膜をマスクとして用いて、第１の面に不純物を注入することにより、第２の不純物領域に第１の導電型を有する第３の不純物領域を形成する工程とを備える。
本発明によれば、サブミクロンのオーダーで制御されたチャネル長を有する炭化珪素半導体装置を得ることができる。
本発明の実施の形態に係る炭化珪素半導体装置の構成を示す断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法のフローチャートである。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法の変形例を説明するための断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法の変形例を説明するための断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法の変形例を説明するための断面図である。 本発明の実施例の計算結果を示すグラフである。 本発明の実施例の計算結果を示すグラフである。
以下、図面を参照して、本発明の実施の形態について説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
はじめに、本発明の実施の形態の概要を列挙する。
（１）本発明に従った炭化珪素半導体装置の製造方法は、第１の面（主面１０ａ）を有し、第１の導電型を有する第１の不純物領域（ドリフト領域１２）を含む炭化珪素基板１０を準備する工程（Ｓ１０）と、第１の面（主面１０ａ）の少なくとも一部を覆う調整膜２と、調整膜２が少なくとも部分的に表出する開口パターンを有するマスク膜１とを形成する工程（Ｓ２０）と、マスク膜１をマスクとして用いて、調整膜２を介して第１の面（主面１０ａ）に不純物を注入することにより、第１の不純物領域（ドリフト領域１２）に第２の導電型を有する第２の不純物領域（ｐボディ領域１３）を形成する工程（Ｓ３０）と、調整膜２の少なくとも一部を除去する工程（Ｓ４０）とを備える。さらに、調整膜２の少なくとも一部を除去する工程（Ｓ４０）の後に、マスク膜１をマスクとして用いて、第１の面（主面１０ａ）に不純物を注入することにより、第２の不純物領域（ｐボディ領域１３）に第１の導電型を有する第３の不純物領域（ｎ＋ソース領域１４）を形成する工程（Ｓ５０）を備える。
これにより、第２の不純物領域（ｐボディ領域１３）を形成する工程（Ｓ３０）および第３の不純物領域（ｎ＋ソース領域１４）を形成する工程（Ｓ５０）において注入される不純物は調整膜２を透過するため、第１の不純物領域（ドリフト領域１２）において第１の面（主面１０ａ）上に調整膜２が形成されている領域に第２の不純物領域（ｐボディ領域１３）および第３の不純物領域（ｎ＋ソース領域１４）を形成することができる。
さらに、不純物は調整膜２に到達すると調整膜２によって散乱される。その結果、第１の面（主面１０ａ）上にマスク膜１が形成されている第１の不純物領域（ドリフト領域１２）内であって、マスク膜１の開口端部３から第１の面（主面１０ａ）内において距離Ｌ１，Ｌ２だけ離れた領域にも不純物が注入される。このとき不純物が調整膜２により散乱されることでマスク膜１の下部に拡がる距離は調整膜２の膜厚（および注入エネルギー）に応じて異なる。工程（Ｓ５０）における調整膜２の膜厚ｈ２は、調整膜２の少なくとも一部を除去する工程（Ｓ４０）によって、工程（Ｓ３０）における調整膜２の膜厚ｈ１と比べて減じられまたは除去されている。そのため、工程（Ｓ５０）において第１の面（主面１０ａ）に注入される不純物は、調整膜２による散乱の影響を受けないか、あるいは工程（Ｓ３０）において第１の面に注入される不純物と比べて散乱の影響が小さい。その結果、工程（Ｓ５０）ではマスク膜１の開口端部３から第１の面（主面１０ａ）内において距離Ｌ１よりも短い距離Ｌ２だけ離れた領域にも不純物が注入される。これにより、第２の不純物領域（ｐボディ領域１３）の内部に第３の不純物領域（ｎ＋ソース領域１４）を形成することができ、このとき第１の面内において第１の不純物領域（ドリフト領域１２）と第３の不純物領域（ｎ＋ソース領域１４）とに挟まれる第２の不純物領域（ｐボディ領域１３）の幅Ｌ３は、工程（Ｓ３０）および工程（Ｓ５０）における調整膜２の膜厚ｈ１，ｈ２および注入エネルギーに応じて高い精度で制御することができる。
（２）本実施の形態に係る炭化珪素半導体装置の製造方法において、第２の不純物領域（ｐボディ領域１３）を形成する工程（Ｓ３０）における不純物の注入エネルギーは、第３の不純物領域（ｎ＋ソース領域１４）を形成する工程（Ｓ５０）における不純物の注入エネルギーよりも高くてもよい。
このようにすれば、第１の面（主面１０ａ）に注入される不純物は調整膜２および炭化珪素基板１０において長い距離を進むことができる。そのため、第２の不純物領域（ｐボディ領域１３）は、第３の不純物領域（ｎ＋ソース領域１４）と比べて、第１の面（主面１０ａ）の面内方向において広く形成されることができ、また、第１の面（主面１０ａ）からの深さを深く形成することができる。工程（Ｓ３０）と工程（Ｓ５０）とにおける不純物の注入エネルギーの差を大きく設定することもできるが、これを小さくすることにより、第１の面内において第１の不純物領域（ドリフト領域１２）と第３の不純物領域（ｎ＋ソース領域１４）とに挟まれる第２の不純物領域（ｐボディ領域１３）の幅Ｌ３を小さくすることができる。
（３）本実施の形態に係る炭化珪素半導体装置の製造方法において、除去する工程（Ｓ４０）では、第１の面（主面１０ａ）上に調整膜２の一部が残存するように調整膜２の膜厚を減少させてもよい。
このようにすれば、第３の不純物領域（ｎ＋ソース領域１４）を形成する工程（Ｓ５０）において注入される不純物は膜厚ｈ２の調整膜２を介して第１の面（主面１０ａ）に注入される。該膜厚ｈ２は第２の不純物領域（ｐボディ領域１３）を形成する工程（Ｓ３０）における調整膜２の膜厚ｈ１よりも薄いため、工程（Ｓ５０）において第１の面（主面１０ａ）に注入される不純物は、工程（Ｓ３０）において注入される不純物と比べて調整膜２によって散乱し、マスク膜１の下部にまで拡がる幅が小さい。その結果、工程（Ｓ５０）ではマスク膜１の開口端部３から第１の面（主面１０ａ）内において距離Ｌ１よりも短い距離Ｌ２だけ離れた領域まで不純物を注入することができる。工程（Ｓ３０）と工程（Ｓ５０）とにおける調整膜２の膜厚差を大きく設定することもできるが、これを小さくすることにより、第１の面内において第１の不純物領域（ドリフト領域１２）と第３の不純物領域（ｎ＋ソース領域１４）とに挟まれる第２の不純物領域（ｐボディ領域１３）の幅Ｌ３を小さくすることができる。
（４）本実施の形態に係る炭化珪素半導体装置の製造方法において、除去する工程（Ｓ４０）では、第１の面（主面１０ａ）上における調整膜２を除去して、マスク膜１の開口パターンの内部において第１の面（主面１０ａ）を表出させてもよい。
このようにすれば、第３の不純物領域（ｎ＋ソース領域１４）を形成する工程（Ｓ５０）において注入される不純物は調整膜２を介さずに直接第１の面（主面１０ａ）に注入される。そのため、工程（Ｓ５０）において第１の面（主面１０ａ）に注入される不純物は調整膜２による散乱を受けないため、第３の不純物領域（ｎ＋ソース領域１４）は第１の面（主面１０ａ）においてマスク膜１の開口部と同等の広さで形成される。その結果、第３の不純物領域（ｎ＋ソース領域１４）は膜厚ｈ２の調整膜２を介して形成された第２の不純物領域（ｐボディ領域１３）の内部に形成される。この場合、第１の面（主面１０ａ）の少なくとも一部を覆う調整膜２を形成するとともに、調整膜２が部分的に表出するようにマスク膜１を形成する工程（Ｓ２０）において形成する調整膜２の膜厚ｈ１を大きくすることもできるが、これを小さくすることにより、第１の面内において第１の不純物領域（ドリフト領域１２）と第３の不純物領域（ｎ＋ソース領域１４）とに挟まれる第２の不純物領域（ｐボディ領域１３）の幅Ｌ３を小さくすることができる。
（５）本実施の形態に係る炭化珪素半導体装置の製造方法は、第１の不純物領域（ドリフト領域１２）と第３の不純物領域（ｎ＋ソース領域１４）とに挟まれる第２の不純物領域（ｐボディ領域１３）の一部分上に、電圧を印加する電極を形成する工程をさらに備えてもよい。
このようにすれば、第１の面内において第１の不純物領域（ドリフト領域１２）と第３の不純物領域（ｎ＋ソース領域１４）とに挟まれる第２の不純物領域（ｐボディ領域１３）はチャネル領域となり、第１の面内において第１の不純物領域（ドリフト領域１２）と第３の不純物領域（ｎ＋ソース領域１４）とに挟まれる第２の不純物領域（ｐボディ領域１３）の幅Ｌ３はチャネル長となる。
（６）本実施の形態に係る炭化珪素半導体装置の製造方法において、調整膜２を構成する材料は、多結晶シリコン（ポリシリコン）、チタン、二酸化珪素からなる群から選択されてもよい。
このようにしても、調整膜２は第２の不純物領域（ｐボディ領域１３）を形成する工程（Ｓ３０）および第３の不純物領域（ｎ＋ソース領域１４）を形成する工程（Ｓ５０）において第１の面（主面１０ａ）に注入される不純物を透過するとともに、散乱させることができる。また、第１の面（主面１０ａ）の少なくとも一部を覆う調整膜２を形成するとともに、調整膜２が部分的に表出するようにマスク膜１を形成する工程（Ｓ２０）および調整膜２の少なくとも一部を除去する工程（Ｓ４０）において、調整膜２の膜厚を高精度に制御することができる。
（７）本実施の形態に係る炭化珪素半導体装置の製造方法では、第２の不純物領域（ｐボディ領域１３）を形成する工程（Ｓ３０）において、調整膜２の厚みｈ１は０．０５μｍ以上１．０μｍ以下であり、第３の不純物領域（ｎ＋ソース領域１４）を形成する工程（Ｓ５０）において、調整膜２の厚みｈ２は０．９５μｍ以下であってもよい。
このようにすれば、第１の面内において第１の不純物領域（ドリフト領域１２）と第３の不純物領域（ｎ＋ソース領域１４）とに挟まれる第２の不純物領域（ｐボディ領域１３）の幅Ｌ３を０．０５μｍ以上０．１５μｍ以下とすることができる。
（８）本実施の形態に係る炭化珪素半導体装置の製造方法において、第２の不純物領域（ｐボディ領域１３）を形成する工程（Ｓ３０）および第３の不純物領域（ｎ＋ソース領域１４）を形成する工程（Ｓ５０）では、ｐ型不純物としてアルミニウムまたはホウ素を、ｎ型不純物としてリンを用いてもよい。このようにしても、上記不純物は調整膜２を介して第１の面（主面１０ａ）に注入することができる。
（９）本実施の形態に係る炭化珪素半導体装置の製造方法において、第２の不純物領域（ｐボディ領域１３）を形成する工程（Ｓ３０）における不純物の注入エネルギーは１０ｋｅＶ以上１０００ｋｅＶ以下であり、第３の不純物領域（ｎ＋ソース領域１４）を形成する工程（Ｓ５０）における不純物の注入エネルギーは１０ｋｅＶ以上５００ｋｅＶ以下であってもよい。
このようにすれば、第２の不純物領域（ｐボディ領域１３）は、第１の面（主面１０ａ）の面内方向（第１の面に沿った方向）において、第３の不純物領域（ｎ＋ソース領域１４）よりも広く形成される。また、第２の不純物領域（ｐボディ領域１３）を形成する工程（Ｓ３０）における調整膜２の膜厚ｈ１が第３の不純物領域（ｎ＋ソース領域１４）を形成する工程（Ｓ５０）における調整膜２の膜厚ｈ２よりも厚く形成されていても、第２の不純物領域（ｐボディ領域１３）は第１の面（主面１０ａ）から深い位置まで形成されることができ、第３の不純物領域（ｎ＋ソース領域１４）は第２の不純物領域（ｐボディ領域１３）の内部に形成される。
（１０）本実施の形態に係る炭化珪素半導体装置１００は、第１の面を有する炭化珪素基板１０を備える。炭化珪素基板１０は第１の面（主面１０ａ）に形成され、第１の導電型を有する第１の不純物領域（ドリフト領域１２）と、第１の面（主面１０ａ）において第２の導電型を有する第２の不純物領域（ｐボディ領域１３）を介して第１の不純物領域（ドリフト領域１２）と対向し、第１の導電型を有する第３の不純物領域（ｎ＋ソース領域１４）とを含む。第１の面（主面１０ａ）において第１の不純物領域（ドリフト領域１２）と第３の不純物領域（ｎ＋ソース領域１４）とに挟まれている第２の不純物領域（ｐボディ領域１３）の幅Ｌ３は、０．０１μｍ以上０．１５μｍ以下である。
このようにすれば、第１の面（主面１０ａ）において第１の不純物領域（ドリフト領域１２）と第３の不純物領域（ｎ＋ソース領域１４）とに挟まれている第２の不純物領域（ｐボディ領域１３）の幅Ｌ３は、炭化珪素半導体装置１００におけるチャネル長とすることができる。つまり、炭化珪素半導体装置１００のチャネル長は０．０１μｍ以上０．１５μｍ以下程度と極めて短いため、炭化珪素半導体装置１００のスイッチング特性のさらなる高速化や炭化珪素半導体装置１００の微細化を実現することができる。
次に、図面を参照して、本発明の実施の形態の詳細について説明する。
まず、図１を参照して、本実施の形態に係る炭化珪素半導体装置の構造を説明する。本実施の形態に係る炭化珪素半導体装置１００は、ＭＯＳＦＥＴとして構成されている。
炭化珪素半導体装置１００は、たとえば六方晶炭化珪素からなる炭化珪素基板１０と、ゲート絶縁膜１５と、ゲート電極１７と、ソース電極１６と、ドレイン電極２０とを主に有する。炭化珪素基板１０は、ｎ＋基板１１と、ドリフト領域１２と、ｐボディ領域１３と、ｎ＋ソース領域１４と、ｐ＋領域１８とを主に有する。炭化珪素基板１０は、たとえば六方晶炭化珪素からなる。炭化珪素基板１０の主面１０ａは、たとえば｛０００１｝面から８°以下程度オフした面であってもよい。
ｎ＋基板１１は、導電型がｎ型（第１導電型）の基板である。ｎ＋基板１１は、たとえば窒素（Ｎ）などのｎ型不純物を高濃度で含んでいる。ｎ＋基板１１に含まれる窒素などの不純物濃度はたとえば１．０×１０１８ｃｍ−３程度である。
ドリフト領域１２は、導電型がｎ型を有するエピタキシャル層である。ドリフト領域１２は、ｎ＋基板１１上に形成されている。ドリフト領域１２の深さＴ１はたとえば１５μｍ程度である。好ましくは、ドリフト領域１２の深さＴ１は１４．５μｍ以上１５．５μｍ以下である。ドリフト領域１２に含まれるｎ型不純物は、たとえば窒素であり、ｎ＋基板１１に含まれるｎ型不純物よりも低い不純物濃度で含んでいる。ドリフト領域１２に含まれる窒素などの不純物濃度はたとえば７．５×１０１５ｃｍ−３程度である。
ｐボディ領域１３はｐ型の導電型を有する。ｐボディ領域１３は、ドリフト領域１２において、炭化珪素基板１０の主面１０ａを含んで形成されている。ｐボディ領域１３に含まれるｐ型不純物は、たとえばアルミニウム（Ａｌ）、ホウ素（Ｂ）などである。ｐボディ領域１３に含まれるアルミニウムなどの不純物濃度はたとえば１×１０１７ｃｍ−３程度である。
ｎ＋ソース領域１４はｎ型の導電型を有する。ｎ＋ソース領域１４は、主面１０ａを含み、かつｐボディ領域１３に取り囲まれるように、ｐボディ領域１３の内部に形成されている。ｎ＋ソース領域１４に含まれるｎ型不純物は、たとえばＰ（リン）などである。ｎ＋ソース領域１４に含まれるリンなどの不純物濃度は、ドリフト領域１２に含まれるｎ型不純物よりも高い濃度であり、たとえば１×１０２０ｃｍ−３程度である。
主面１０ａにおいてドリフト領域１２とｎ＋ソース領域１４とに挟まれているｐボディ領域１３の幅Ｌ３は、０．０１μｍ以上０．１５μｍ以下である。
ｐ＋領域１８はｐ型の導電型を有する。ｐ＋領域１８は、主面１０ａおよびｐボディ領域１３と接し、ｎ＋ソース領域１４の中央付近を貫通するように形成されている。ｐ＋領域１８は、ｐ型不純物、たとえばＡｌ、Ｂなどをｐボディ領域１３に含まれるｐ型不純物よりも高い濃度、たとえば１×１０２０ｃｍ−３程度の濃度で含んでいる。
ゲート絶縁膜１５は、一方のｎ＋ソース領域１４の上部表面から他方のｎ＋ソース領域１４の上部表面にまで延在するようにドリフト領域１２に接して形成されている。ゲート絶縁膜１５はたとえば二酸化珪素（ＳｉＯ２）からなっている。
ゲート電極１７は、一方のｎ＋ソース領域１４上から他方のｎ＋ソース領域１４上にまで延在するように、ゲート絶縁膜１５上に接触して配置されている。ゲート電極１７は、たとえばポリシリコン、Ａｌなどの導電体からなっている。
ソース電極１６は、主面１０ａにおいてｎ＋ソース領域１４およびｐ＋領域１８と接触して配置されている。ソース電極１６は、たとえばチタン（Ｔｉ）原子、Ａｌ原子およびシリコン（Ｓｉ）原子を含んでいる。これにより、ソース電極１６はｎ型炭化珪素領域（ｎ＋ソース領域１４）およびｐ型炭化珪素領域（ｐ＋領域１８）のいずれに対してもオーミック接触することができる。
ドレイン電極２０は、ｎ＋基板１１においてドリフト領域１２が形成される主面とは反対側の主面に接触して形成されている。このドレイン電極２０は、たとえば上記ソース電極１６と同様の構成を有していてもよいし、ニッケル（Ｎｉ）など、ｎ＋基板１１とオーミック接触可能な他の材料からなっていてもよい。これにより、ドレイン電極２０はｎ＋基板１１と電気的に接続されている。
次に、本実施の形態に係る炭化珪素半導体装置１００の動作について説明する。ゲート電極１７に閾値以下の電圧を与えた状態、すなわちオフ状態では、ゲート絶縁膜１５の直下に位置するｐボディ領域１３とドリフト領域１２との間が逆バイアスとなり、非導通状態となる。一方、ゲート電極１７に正の電圧を印加していくと、ｐボディ領域１３のゲート絶縁膜１５と接触する付近に反転層が形成される。その結果、該反転層をチャネルとしてｎ＋ソース領域１４とドリフト領域１２とが電気的に接続されるため、ソース電極１６とドレイン電極２０との間に電流が流れる。このとき、主面１０ａにおいてドリフト領域１２とｎ＋ソース領域１４とに挟まれているｐボディ領域１３の幅Ｌ３が炭化珪素半導体装置１００のチャネル長となる。
次に、図１〜図８を参照して、本実施の形態に係る炭化珪素半導体装置の製造方法について説明する。
まず、図３を参照して、主面１０ａを有し、ｎ型の導電型を有するドリフト領域１２を含む炭化珪素基板１０が準備される（工程（Ｓ１０））。具体的には、六方晶炭化珪素からなるｎ＋基板１１の一方の主面上にエピタキシャル成長によりドリフト領域１２が形成される。エピタキシャル成長は、たとえば原料ガスとしてシラン（ＳｉＨ４）とプロパン（Ｃ３Ｈ８）との混合ガスを採用して実施することができる。このとき、ｎ型不純物として、たとえば窒素（Ｎ）が導入される。これにより、ｎ＋基板１１に含まれるｎ型不純物よりも低い濃度のｎ型不純物を含むドリフト領域１２がｎ＋基板１１上に形成される。
次に、図４を参照して、主面１０ａの全面を覆う調整膜２が形成される（工程（Ｓ２０））。調整膜２は、ｐボディ領域１３を形成する工程（Ｓ３０）において主面１０ａに対して注入される不純物を透過させかつ散乱させる役割を担う。調整膜２を構成する材料およびその膜厚ｈ１は、ｐボディ領域１３を形成する工程（Ｓ３０）において要求される不純物の透過性や散乱確率に応じて任意に決められる。たとえば調整膜２を構成する材料を、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により成膜したポリシリコンとしてもよい。調整膜２の膜厚ｈ１は、０．０５μｍ以上１．０μｍ以下であるのが好ましく、たとえば０．２μｍとしてもよい。
さらに、本工程（Ｓ２０）では、調整膜２が部分的に表出するようにマスク膜１が形成される。マスク膜１を構成する材料は、たとえば、酸化珪素（ＳｉＯ２）等のシリコン酸化膜であり、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により形成する。マスク膜１の開口部は、主面１０ａにおいてｐボディ領域１３が形成される領域およびｎ＋ソース領域１４が形成される領域に対して、それぞれ所定の距離だけ小さくなるように設けられる。具体的には、たとえば図５に示すように、マスク膜１の開口部は、その開口端部３が主面１０ａにおいてｐボディ領域１３が形成される領域に対して該領域の外周端部の片側から距離Ｌ１だけｐボディ領域１３の内側に形成される。さらに、マスク膜１は、その開口端部３が主面１０ａにおいてｎ＋ソース領域１４が形成される領域に対して該領域の外周端部の片側から距離Ｌ２（図７参照）だけｎ＋ソース領域１４の内側に形成される。
次に、図５を参照して、ｐボディ領域１３が形成される（工程（Ｓ３０））。具体的には、先の工程（Ｓ２０）において形成したマスク膜１をマスクとして用いて、膜厚ｈ１の調整膜２を介して主面１０ａにｐ型不純物が注入される。ｐ型不純物は、たとえばＡｌ、Ｂなどである。これにより、ドリフト領域１２にｐ型の導電型を有するｐボディ領域１３が形成される。このときのｐ型不純物の注入エネルギーはたとえば２５０ｋｅＶであり、ｐ型不純物の注入方向３０ｉはたとえば主面１０ａに対して略垂直である。ｐボディ領域１３は、開口端部３の下部であって調整膜２の上端などで不純物が散乱し、マスク膜１の下部にも距離Ｌ１だけ入りこんだ位置まで形成される。また、ｐボディ領域１３は、主面１０ａから深さＴ１の位置まで形成される。
次に、図６を参照して、調整膜２の少なくとも一部が除去される（工程（Ｓ４０）。具体的には、主面１０ａ上に調整膜２の一部が残存するように、調整膜２の膜厚ｈ１は膜厚ｈ２まで減じられる。調整膜２の膜厚ｈ１を膜厚ｈ２に減少させる方法は、たとえば、マスク膜１に対する調整膜２のエッチング選択比が大きく（マスク膜１が実質的にエッチングされず）、かつ炭化珪素基板１０の主面１０ａにおいて面内バラつきの小さい任意の方法とすればよく、たとえばＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｃｈｉｎｇ）を用いることができる。このように、本工程（Ｓ４０）によっては、マスク膜１の開口面積は実質的に変化しない。調整膜２の膜厚ｈ２は、ｎ＋ソース領域１４を形成する工程（Ｓ５０）において要求される不純物の透過性や散乱確率に応じて任意に決められる。調整膜２の膜厚ｈ２は、０．９５μｍ以下であるのが好ましく、たとえば０．１５μｍとしてもよい。
次に、図７を参照して、ｎ＋ソース領域１４が形成される（工程（Ｓ５０））。具体的には、マスク膜１をマスクとして用いて、先の工程（Ｓ４０）において薄膜化された膜厚ｈ２の調整膜２を介して主面１０ａにｎ型不純物が注入される。ｎ型不純物は、たとえばＰなどである。これにより、ｐボディ領域１３にｎ型の導電型を有するｎ＋ソース領域１４が形成される。このときのｎ型不純物の注入エネルギーは、先の工程（Ｓ３０）におけるｐ型不純物の注入エネルギーよりも低く、たとえば５０ｋｅＶである。ｎ型不純物の注入方向５０ｉは，先の工程（Ｓ３０）におけるｐ型不純物の注入方向３０ｉと平行であって、たとえば主面１０ａに対して略垂直である。本工程（Ｓ５０）における調整膜２の膜厚ｈ２は、先の工程（Ｓ３０）における膜厚ｈ１よりも薄い。開口端部３の下部で調整膜２の上端などで不純物が散乱し、マスク膜１の下部にも散乱して距離Ｌ２だけ入りこんだ位置までｎ＋ソース領域１４が形成される。また、ｎ＋ソース領域１４は、主面１０ａから深さＴ２の位置まで形成される。距離Ｌ２は上述したｐボディ領域１３における距離Ｌ１よりも短く、深さＴ２は上述したｐボディ領域１３における深さＴ１よりも浅い。
ｎ＋ソース領域１４を形成した後、マスク膜１および調整膜２は除去される。マスク膜１および調整膜２を除去する方法は任意の方法とすればよい。
次に、所望のｐ＋領域１８の形状に応じた領域に開口部を有するマスク層が形成される。当該マスク層をマスクとして用いて、Ａｌ、Ｂなどのｐ型不純物がｎ＋ソース領域１４にイオン注入により導入されることによりｐ＋領域１８が形成される。
次に、炭化珪素基板１０に注入された不純物を活性化させる熱処理が実施される（工程（Ｓ６０））。具体的には、炭化珪素基板１０が、たとえば不活性ガス雰囲気中において１７００℃程度に加熱され、３０分間程度保持される。
次に、ゲート絶縁膜１５が形成される（工程（Ｓ７０））。具体的には、上述のように、炭化珪素基板１０が熱酸化される。熱酸化は、たとえば酸素雰囲気中で１３００℃程度に炭化珪素基板１０を加熱し、４０分間程度保持することにより実施することができる。これにより、炭化珪素基板１０の主面１０ａ上に二酸化珪素からなるゲート絶縁膜１５が形成される。
次に、ゲート電極１７が形成される（工程（Ｓ８０））。この工程では、たとえば導電体であるポリシリコン、Ａｌなどからなるゲート電極１７が、一方のｎ＋ソース領域１４上から他方のｎ＋ソース領域１４上にまで延在するとともに、ゲート絶縁膜１５に接触するように形成される。ゲート電極１７の材料としてポリシリコンを採用する場合、当該ポリシリコンは、Ｐが１×１０２０ｃｍ−３を超える高い濃度で含まれるものとすることができる。その後、ゲート電極１７を覆うように、たとえばＳｉＯ２からなる絶縁膜を形成してもよい。
次に、オーミック電極が形成される（工程（Ｓ９０））。具体的には、たとえばｐ＋領域１８およびｎ＋ソース領域１４の一部上に開口パターンが形成されたレジストパターンを形成する。そして、当該レジストパターンをマスクとしてエッチングすることによりゲート絶縁膜１５などを部分的に除去する。この結果、ｐ＋領域１８およびｎ＋ソース領域１４の一部が露出する。そして、たとえばＳｉ原子、Ｔｉ原子、およびＡｌ原子とを含有する金属膜が基板全面に形成される。オーミック電極の形成は、たとえば、スパッタリング法や蒸着法により行われる。その後、当該レジストパターンをたとえばリフトオフすることにより、ゲート絶縁膜１５に接し、かつｐ＋領域１８およびｎ＋ソース領域１４に接する金属膜が形成される。その後、当該金属膜をたとえば１０００℃程度に加熱することにより、炭化珪素基板１０とオーミック接触するソース電極１６が形成される。また炭化珪素基板１０のｎ＋基板１１とオーミック接触するドレイン電極２０が形成される。このようにして、図１および図８に示す、ＭＯＳＦＥＴとしての炭化珪素半導体装置１００が完成する。
次に、本実施の形態に係る炭化珪素半導体装置の製造方法の作用効果について説明する。
ｐボディ領域１３を形成する工程（Ｓ３０）およびｎ＋ソース領域１４を形成する工程（Ｓ５０）において主面１０ａに注入される不純物は、上述したように、調整膜２により散乱される。調整膜２により散乱された不純物は、調整膜２の内部を注入方向に対して異なる方向に進み、主面１０ａにおいてマスク膜１により覆われている領域にも注入される。つまり、ｐボディ領域１３およびｎ＋ソース領域１４は主面１０ａにおいてマスク膜１の開口部よりも拡がっている。
このとき、本実施の形態に係る炭化珪素半導体装置１００において形成されているｐボディ領域１３およびｎ＋ソース領域１４の主面１０ａの面内方向における幅は、工程（Ｓ２０）において形成されるマスク膜１の開口面積および調整膜２の材質および膜厚ｈ１，ｈ２、並びに工程（Ｓ３０），工程（Ｓ５０）における不純物の注入エネルギーに応じて決まる。言い換えると、主面１０ａの面内方向において、マスク膜１の開口領域に対するｐボディ領域１３およびｎ＋ソース領域１４の拡がりは、調整膜２の材質および膜厚ｈ１，ｈ２、並びに工程（Ｓ３０），工程（Ｓ５０）における不純物の注入エネルギーに応じて決まる。
調整膜２を構成する材料が注入される不純物に対して散乱確率（散乱断面積）の高い材料である場合には、主面１０ａに注入される不純物は調整膜２により高い確率で散乱される。そのため、散乱確率が低い材料で調整膜２が構成される場合と比べて、主面１０ａにおけるｐボディ領域１３およびｎ＋ソース領域１４の拡がり幅は広くなる。一方で、調整膜２を構成する材料が注入される不純物に対して散乱確率（散乱断面積）の高い材料である場合には、散乱確率が低い材料で調整膜２が構成される場合と比べて、ｐボディ領域１３およびｎ＋ソース領域１４の主面１０ａからの深さＴ１，Ｔ２は浅くなる。
不純物が調整膜２を透過してマスク膜１の下の領域に入り込む、主面１０ａの面内方向での距離は、調整膜２の膜厚に応じて変化する。ｐボディ領域１３を形成する工程（Ｓ３０）およびｎ＋ソース領域１４を形成する工程（Ｓ５０）において調整膜２の材質は同一であるが、工程（Ｓ３０）における調整膜２の膜厚ｈ１は工程（Ｓ５０）における調整膜２の膜厚ｈ２よりも厚い。これにより、ｐボディ領域１３は主面１０ａの面内においてマスク膜１の開口端部３から距離Ｌ１だけマスク膜１に覆われている領域に拡がって形成される。一方、ｎ＋ソース領域１４は主面１０ａの面内においてマスク膜１の開口端部３から距離Ｌ２だけマスク膜１に覆われている領域に拡がって形成される。このときの距離Ｌ１は距離Ｌ２より長い。
さらにこのとき、ｐボディ領域１３を形成する工程（Ｓ３０）およびｎ＋ソース領域１４を形成する工程（Ｓ５０）において、マスク膜１の開口端部３は主面１０ａに対して同一の位置にあり、かつｐ型不純物の注入方向３０ｉおよびｎ型不純物の注入方向５０ｉは平行である。そのため、工程（Ｓ３０）における調整膜２の膜厚ｈ１と、工程（Ｓ５０）における調整膜２の膜厚ｈ２を制御することよって、主面１０ａにおいてドリフト領域１２とｎ＋ソース領域１４とに挟まれているｐボディ領域１３の幅Ｌ３（チャネル長）を、マスク膜１の開口端部３に対してｐボディ領域１３が拡がる距離Ｌ１と、マスク膜１の開口端部３に対してｎ＋ソース領域１４が拡がる距離Ｌ２との差として制御することができる。なお、本実施の形態において、ｐ型不純物の注入方向３０ｉおよびｎ型不純物の注入方向５０ｉは平行であったが、これに限られるものではない。ｐ型不純物の注入方向３０ｉとｎ型不純物の注入方向５０ｉとを所定の関係として制御していれば、上述のように調整膜２の膜厚ｈ１，ｈ２を制御することにより、上記幅Ｌ３を上記距離Ｌ１と距離Ｌ２との差として制御することができる。
また、不純物の注入エネルギーが高い場合には、主面１０ａに注入される不純物は調整膜２および炭化珪素基板１０内において長い距離を進むことができる。具体的には、調整膜２により散乱された不純物は調整膜２および炭化珪素基板１０内の内部を注入方向に対して異なる方向に進む。このとき、注入エネルギーの高い不純物は調整膜２により多数回散乱されても主面１０ａに注入される。これにより不純物の注入エネルギーが高い場合には、マスク膜１の開口端部３に対してｐボディ領域１３およびｎ＋ソース領域１４が拡がる距離Ｌ１，Ｌ２を長くすることができる。また、ｐボディ領域１３を形成する工程（Ｓ３０）における不純物の注入エネルギーはｎ＋ソース領域１４を形成する工程（Ｓ５０）における不純物の注入エネルギーよりも高い。そのため、ｐボディ領域１３の主面１０ａの面内方向における幅はｎ＋ソース領域１４の主面１０ａの面内方向における幅よりもマスク膜１の開口部に対して拡がっている。
この結果、工程（Ｓ２０）および工程（Ｓ４０）において調整膜２の膜厚ｈ１，ｈ２を０．０５μｍオーダーで制御し、かつ工程（Ｓ３０）および工程（Ｓ５０）において注入エネルギーを１ｋｅＶオーダーで制御することにより、主面１０ａにおいてドリフト領域１２とｎ＋ソース領域１４とに挟まれているｐボディ領域１３の幅Ｌ３をサブミクロンオーダーで制御することができる。これにより、たとえば、該幅Ｌ３を０．０１μｍ以上０．１５μｍ以下とすることができる。
また、本実施の形態に係る炭化珪素半導体装置１００において形成されているｐボディ領域１３およびｎ＋ソース領域１４の主面１０ａからの深さについても、工程（Ｓ２０）において形成される調整膜２の材質および膜厚ｈ１，ｈ２、並びに工程（Ｓ３０），工程（Ｓ５０）における不純物の注入エネルギーに応じて決まる。上述のように、工程（Ｓ３０）における不純物の注入エネルギーを工程（Ｓ５０）における不純物の注入エネルギーよりも高くすることにより、工程（Ｓ３０）における調整膜２の膜厚ｈ１が工程（Ｓ５０）における調整膜２の膜厚ｈ２よりも厚く形成されていても、ｐボディ領域１３を主面１０ａから深い位置まで形成することができる。そして、ｎ＋ソース領域１４はｐボディ領域１３内に形成されることができる。これの結果、ｐボディ領域１３はｎ＋ソース領域１４よりも主面１０ａの面内方向における幅が広く、かつ、主面１０ａから深さが深く形成される。
以上のように、本実施の形態に係る炭化珪素半導体装置およびその製造方法によれば、ｐボディ領域１３およびｎ＋ソース領域１４は、同一のマスク膜１に対して膜厚の異なる調整膜２を介して不純物が注入されることにより形成されるため、調整膜２の膜厚および不純物の注入エネルギーを制御することにより、ｐボディ領域１３およびｎ＋ソース領域１４の主面１０ａの面内方向における幅を制御することができる。この結果、主面１０ａにおいてドリフト領域１２とｎ＋ソース領域１４とに挟まれているｐボディ領域１３の幅Ｌ３、すなわち炭化珪素半導体装置１００のチャネル長をサブミクロンオーダーで制御することができるため、炭化珪素半導体装置１００の高速化や微細化を実現することができる。
本実施の形態に係る炭化珪素半導体装置１００において形成されている各不純物領域は、それぞれｎ型とｐ型とが入れ替えられた構成とすることも可能である。また本実施の形態では、炭化珪素半導体装置としてプレナー型ＭＯＳＦＥＴを例に挙げて説明したが、炭化珪素半導体装置はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などであってもよい。
本実施の形態において、工程（Ｓ４０）では主面１０ａ上に調整膜２の一部が残存するように調整膜２の膜厚を減少させるが、これに限られるものではない。図９を参照して、たとえば、工程（Ｓ４０）において調整膜２は完全に除去されてよい。このようにすれば、工程（Ｓ５０）において注入される不純物は調整膜２による散乱を受けないため、マスク膜１の開口端部３に対してｎ＋ソース領域１４が拡がる距離Ｌ２は無視できる程度に小さい。そのため、この場合には、マスク膜１の開口端部３に対してｐボディ領域１３が拡がる距離Ｌ１を主面１０ａにおいてドリフト領域１２とｎ＋ソース領域１４とに挟まれているｐボディ領域１３の幅Ｌ３、すなわち炭化珪素半導体装置１００のチャネル長とすることができ、本実施の形態と同様の効果を奏することができる。つまり、工程（Ｓ５０）において、調整膜２の厚みｈ２は０．００μｍ以上０．９５μｍ以下であってもよい。
本実施の形態において、調整膜２は主面１０ａ上の全面を覆うように形成されるが、これに限られるものではない。たとえば、図１０を参照して、調整膜２はマスク膜１の開口部にのみ形成されていてもよい。この場合、マスク膜１を主面１０ａ上に形成したのちに調整膜２を形成してもよい。このようにしても、調整膜２に到達して散乱された不純物は、マスク膜１内を短い距離であれば透過することができるため、本実施の形態と同様の効果を奏することができる。また、たとえば、図１１を参照して、調整膜２は主面１０ａにおいて部分的に（たとえば、主面１０ａにおいてマスク膜１により覆われている領域の一部に）形成されていてもよい。このようにしても、調整膜２に到達して散乱された不純物は調整膜２の内部を透過することができるため、本実施の形態と同様の効果を奏することができる。
本発明の効果を確認するべく、以下のような計算機シミュレーションを行った。
＜検討方法＞
膜厚が０．２μｍであり、ポリシリコンで構成される調整膜で覆われている炭化珪素基板の主面に対して不純物を注入したときに形成される不純物領域について、不純物の注入エネルギーを１０ｅＶ以上１０００ｅＶ以下程度としたときの主面の面内方向の拡がりと垂直な方向における主面からの深さを計算した。計算には、モンテカルロ法を用いた。
＜結果＞
計算結果を図１２および図１３に示す。図１２の横軸は注入エネルギー（単位：ｋｅＶ）であり、縦軸は炭化珪素基板の主面の面内方向における不純物領域の拡がり幅（単位：μｍ）である。図１３の横軸は炭化珪素基板の主面からの不純物領域の深さ（単位：μｍ）であり、縦軸は炭化珪素基板の主面の面内方向の拡がり幅（単位：μｍ）である。図１２を参照して、不純物の注入エネルギーを高くしていくにつれて、主面の面内方向において不純物領域が拡がっていく傾向が確認された。また、図１３を参照して、主面の面内方向において不純物領域が拡がっていくにつれて、当該不純物領域の主面からの深さは深くなっていく傾向が確認された。
また、調整膜の膜厚が０．２μｍであって、不純物の注入エネルギーが２５０ｅＶであるときの主面の面内方向における不純物領域の拡がり幅は０．１５μｍ程度であった。また、調整膜の膜厚が０．２μｍであって、不純物の注入エネルギーが５０ｅＶであるときの主面の面内方向における不純物領域の拡がり幅は０．０５μｍ程度であった。
この結果から、ｐボディ領域１３を形成する工程において不純物の注入エネルギーを２５０ｅＶ程度とし、ｎ＋ソース領域１４を形成する工程において不純物の注入エネルギーを５０ｅＶ程度とすれば、調整膜２の厚みを一定にしておいても主面においてドリフト領域１２とｎ＋ソース領域１４とに挟まれているｐボディ領域１３の幅Ｌ３を０．１μｍ程度とすることができることが確認された。
また、不純物の注入エネルギーを一定として、調整膜の膜厚を変えることによっても拡がり幅を変えることができることが確認された。たとえば、不純物の注入エネルギーが２３０ｅＶであって、調整膜の厚みが０．５５μｍであるときの主面の面内方向における不純物領域の拡がり幅は、不純物の注入エネルギーが２３０ｅＶであって、調整膜の厚みが０．１０μｍであるときよりも０．０２μｍ大きかった。
この結果から、ｐボディ領域１３を形成する工程において調整膜２の膜厚を０．５５μｍ程度とし、ｎ＋ソース領域１４を形成する工程において調整膜２の膜厚を０．１０μｍ程度とすれば、不純物の注入エネルギーを一定にしておいても主面においてドリフト領域１２とｎ＋ソース領域１４とに挟まれているｐボディ領域１３の幅Ｌ３を０．０２μｍ程度とすることができることが確認された。
以上のように本発明の実施の形態および実施例について説明を行ったが、上述の実施の形態および実施例を様々に変形することも可能である。また、本発明の範囲は上述の実施の形態および実施例に限定されるものではない。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。
１ マスク膜、２ 調整膜、３ 開口端部、１０ 炭化珪素基板、１０ａ 主面、１１ ｎ＋基板、１２ ドリフト領域、１３ ｐボディ領域、１４ ｎ＋ソース領域、１５ ゲート絶縁膜、１６ ソース電極、１７ ゲート電極、１８ ｐ＋領域、２０ ドレイン電極、１００ 炭化珪素半導体装置。

Claims (7)

  1. 第１の面を有し、第１の導電型を有する第１の不純物領域を含む炭化珪素基板を準備する工程と、
    前記第１の面の少なくとも一部を覆う調整膜と、前記調整膜が少なくとも部分的に表出する開口パターンを有するマスク膜とを形成する工程と、
    前記マスク膜をマスクとして用いて、前記調整膜を介して前記第１の面に不純物を注入することにより、前記第１の不純物領域に第２の導電型を有する第２の不純物領域を形成する工程と、
    前記調整膜の少なくとも一部を除去する工程と、
    前記調整膜の少なくとも一部を除去する工程の後、前記マスク膜をマスクとして用いて、前記第１の面に不純物を注入することにより、前記第２の不純物領域に第１の導電型を有する第３の不純物領域を形成する工程とを備え、
    前記除去する工程では、前記第１の面上に前記調整膜の一部が残存するように前記調整膜の膜厚を減少させる、炭化珪素半導体装置の製造方法。
  2. 前記第２の不純物領域を形成する工程における不純物の注入エネルギーは、前記第３の不純物領域を形成する工程における不純物の注入エネルギーよりも高い、請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記第１の不純物領域と前記第３の不純物領域とに挟まれる前記第２の不純物領域の一部分に、電圧を印加する電極を形成する工程をさらに備える、請求項１または請求項２に記載の炭化珪素半導体装置の製造方法。
  4. 前記調整膜を構成する材料は、多結晶シリコン、チタン、および二酸化珪素からなる群から選択される、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  5. 前記第２の不純物領域を形成する工程において、前記調整膜の厚みは０．０５μｍ以上１．０μｍ以下であり、前記第３の不純物領域を形成する工程において、前記調整膜の厚みは０．９５μｍ以下である、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  6. 前記第１の導電型はｎ型であり、前記第２の導電型はｐ型であり、
    前記第２の不純物領域を形成する工程では、不純物としてアルミニウムまたはホウ素を注入し、
    前記第３の不純物領域を形成する工程では、不純物としてリンを注入する、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  7. 前記第２の不純物領域を形成する工程における不純物の注入エネルギーは１０ｋｅＶ以上１０００ｋｅＶ以下であり、前記第３の不純物領域を形成する工程における不純物の注入エネルギーは１０ｋｅＶ以上５００ｋｅＶ以下である、請求項１〜請求項６のいずれか１項に記載の炭化珪素半導体装置の製造方法。
JP2013128506A 2013-06-19 2013-06-19 炭化珪素半導体装置の製造方法 Active JP6163904B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013128506A JP6163904B2 (ja) 2013-06-19 2013-06-19 炭化珪素半導体装置の製造方法
US14/899,310 US20160133707A1 (en) 2013-06-19 2014-05-09 Silicon carbide semiconductor device and method for manufacturing same
PCT/JP2014/062425 WO2014203645A1 (ja) 2013-06-19 2014-05-09 炭化珪素半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013128506A JP6163904B2 (ja) 2013-06-19 2013-06-19 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015005556A JP2015005556A (ja) 2015-01-08
JP6163904B2 true JP6163904B2 (ja) 2017-07-19

Family

ID=52104388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013128506A Active JP6163904B2 (ja) 2013-06-19 2013-06-19 炭化珪素半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20160133707A1 (ja)
JP (1) JP6163904B2 (ja)
WO (1) WO2014203645A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7407472B2 (ja) 2020-05-26 2024-01-04 株式会社レーベン 保護具付き装着品及び保護具

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4193596B2 (ja) * 2003-06-09 2008-12-10 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP4627272B2 (ja) * 2006-03-09 2011-02-09 三菱電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2011159797A (ja) * 2010-02-01 2011-08-18 Mitsubishi Electric Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7407472B2 (ja) 2020-05-26 2024-01-04 株式会社レーベン 保護具付き装着品及び保護具

Also Published As

Publication number Publication date
WO2014203645A9 (ja) 2015-11-12
WO2014203645A1 (ja) 2014-12-24
US20160133707A1 (en) 2016-05-12
JP2015005556A (ja) 2015-01-08

Similar Documents

Publication Publication Date Title
US9443960B2 (en) Semiconductor device and fabrication method thereof
JP5939127B2 (ja) 炭化珪素半導体装置
JP5577478B1 (ja) 半導体装置
JP4627272B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2014083943A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2015060859A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2012137412A1 (ja) 半導体装置およびその製造方法
US9178055B2 (en) Semiconductor device
US20130137254A1 (en) Method for manufacturing semiconductor device
WO2013073293A1 (ja) 半導体装置の製造方法および半導体装置
JP5751146B2 (ja) 半導体装置およびその製造方法
WO2014192437A1 (ja) 炭化珪素半導体装置
US9806167B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2015204409A (ja) 炭化珪素半導体装置およびその製造方法
JP6163904B2 (ja) 炭化珪素半導体装置の製造方法
WO2015076020A1 (ja) 半導体装置
JP5412730B2 (ja) 半導体装置の製造方法
JPWO2020004067A1 (ja) 炭化珪素半導体装置
JP2014060272A (ja) 炭化珪素半導体装置およびその製造方法
JP6070790B2 (ja) 半導体装置の製造方法および半導体装置
JP2019165166A (ja) 炭化珪素半導体装置およびその製造方法
JP2016167632A (ja) 炭化珪素半導体装置
JP2015115570A (ja) 炭化珪素半導体装置およびその製造方法
WO2018096722A1 (ja) 半導体装置
JP2018133475A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170605

R150 Certificate of patent or registration of utility model

Ref document number: 6163904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250