JP5610759B2 - Ｓｏｉ基板の作製方法、半導体装置の作製方法 - Google Patents

Ｓｏｉ基板の作製方法、半導体装置の作製方法 Download PDF

Info

Publication number
JP5610759B2
JP5610759B2 JP2009280207A JP2009280207A JP5610759B2 JP 5610759 B2 JP5610759 B2 JP 5610759B2 JP 2009280207 A JP2009280207 A JP 2009280207A JP 2009280207 A JP2009280207 A JP 2009280207A JP 5610759 B2 JP5610759 B2 JP 5610759B2
Authority
JP
Japan
Prior art keywords
substrate
single crystal
semiconductor layer
crystal semiconductor
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009280207A
Other languages
English (en)
Other versions
JP2010166035A5 (ja
JP2010166035A (ja
Inventor
大沼　英人
英人 大沼
純平 桃
純平 桃
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009280207A priority Critical patent/JP5610759B2/ja
Publication of JP2010166035A publication Critical patent/JP2010166035A/ja
Publication of JP2010166035A5 publication Critical patent/JP2010166035A5/ja
Application granted granted Critical
Publication of JP5610759B2 publication Critical patent/JP5610759B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Description

技術分野は、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）構造に関連する分野である。
トランジスタを形成する方法として、シリコンウェハを用いる方法、絶縁表面を有する基板上に設けられた非単結晶半導体層を用いる方法、絶縁表面に設けられた薄い単結晶半導体層を有する基板（ＳＯＩ基板）を用いる方法等が知られている。
特に、ＳＯＩ基板を用いて形成したトランジスタは、他の方法を用いて形成したトランジスタよりも性能を高くすることが可能である。
ここで、ＳＯＩ基板の作製方法としてスマートカット（登録商標）法が知られている。
スマートカット法とは、概略以下の工程を経てＳＯＩ基板を作製する方法である。
まず、シリコンウェハに水素イオンを照射して前記シリコンウェハの表面から所定の位置に脆化領域（微小気泡層、分離層、剥離層等ともいう）を形成する。
次に、前記シリコンウェハの表面に接合層となる絶縁層を形成する。
次に、前記接合層とベース基板とを貼り合わせて加熱処理を行い、前記微小気泡層から亀裂を生じさせることにより前記シリコンウェハの一部を分離させて、前記シリコンウェハの一部からなる単結晶半導体層を前記ベース基板上に設ける。
そして、以上のようなＳＯＩ基板の作製方法を開示した文献としては特許文献１があるので参照されたい。
特開２００８−２７７７８９号公報
シリコン中に多量の酸素が含有されていると酸素析出という現象が生じる場合がある。
そして、酸素析出には、汚染金属不純物をゲッタリングするというメリットと、トランジスタの性能を悪化させるというデメリットとがある。
シリコンウェハを用いてトランジスタを形成する場合は、表面から深いところ（数μｍ〜数十μｍ程度の深さ）に酸素析出を生じさせ、表面から浅いところ（数十ｎｍ〜数百ｎｍ）には酸素析出を生じさせないことによって、酸素析出のデメリットを回避してメリットを活かすことができる。
ところが、ＳＯＩ基板では単結晶半導体層の膜厚が薄いため（数十ｎｍ〜数百ｎｍ）の膜厚）、酸素析出が生ずるとトランジスタの性能を悪化させるというデメリットを回避することが難しい。
したがって、ＳＯＩ基板においては、酸素析出を極力防止するため、シリコン中の酸素濃度が低い方が好ましい。
以上に鑑み、単結晶半導体層中の酸素濃度を低減させたＳＯＩ基板の作製方法を以下に開示する。
また、ＳＯＩ基板を用いて形成した半導体装置及びその作製方法も以下に開示する。
なお、以下に開示するＳＯＩ基板を用いて形成する半導体装置及びその作製方法には、それぞれの特有の課題を解決するものがある。
よって、当該特有の課題を解決するものが、酸素濃度を減少させたＳＯＩ基板以外のＳＯＩ基板を用いて作製した半導体装置についても適用できることを付言しておく。
溶融状態は固相状態よりも酸素の拡散係数が高い。よって、ベース基板と、ベース基板上に形成された絶縁層（接合層）と、絶縁層（接合層）上に形成された単結晶半導体層とを有するＳＯＩ構造において、単結晶半導体層（シリコンを主成分とする単結晶半導体層）を溶融状態とすることによって、単結晶半導体層中の酸素の外方拡散を促進することができる。
したがって、ＳＯＩ構造の単結晶半導体層にレーザー光の照射をして単結晶半導体層を溶融させることによって、酸素の拡散係数が高い状態にすることができるので、酸素の外方拡散を促進することができる。
そして、酸素の外方拡散が促進されれば、単結晶半導体層中の酸素濃度は減少するからである。
また、ベース基板を加熱した状態でレーザー光を照射するとより好ましい。
つまり、ベース基板を加熱した状態でレーザー光を照射すると単結晶半導体層も加熱される。
そして、単結晶半導体層を加熱した状態でレーザー光を照射すると、溶融した単結晶半導体層の冷却速度が緩和されるため、単結晶半導体層の溶融時間を長くすることができる。
単結晶半導体層の溶融時間が長くなれば、酸素の拡散係数が高い溶融状態の保持時間が長くなるため、酸素の外方拡散をより促進することができる。
したがって、ベース基板を加熱した状態でレーザー光を照射することによって、レーザー光の照射による酸素の外方拡散の促進効果を助長することができるようになるので好ましい。
なお、ベース基板の温度が５００℃以上であると、ベース基板を加熱しない場合に比べて酸素を低減することができる。
そして、ベース基板の温度が高ければ高いほど、溶融状態の半導体の冷却速度を遅くすることができるので、ベース基板の温度は高い方が好ましい。
また、単結晶半導体層と接する絶縁層が酸素を含む絶縁膜（熱酸化膜、酸化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、窒化酸化アルミニウム膜、酸化窒化アルミニウム膜等）からなる場合、溶融状態の半導体が酸素を含む絶縁膜に接してしまうと、酸素を含む絶縁膜中の酸素が溶融状態の半導体中に拡散してしまうという問題が生ずる。なお、窒化酸化膜とは酸素濃度よりも窒素濃度が高い膜であり、酸化窒化膜とは酸素濃度よりも窒素濃度が低い膜である。
したがって、単結晶半導体層と接する絶縁層が酸素を含む絶縁層の場合は、単結晶半導体層の底部が固相状態になるようなエネルギー密度でレーザー光の照射を行うと好ましい。
即ち、レーザー光の照射により単結晶半導体層を部分溶融することが好ましい。
部分溶融とは、単結晶半導体層の底部が固相状態になり、前記底部よりも上の領域が熔融状態になることをいう。
なぜなら、レーザー光の照射により単結晶半導体層を部分溶融することによって、溶融状態の半導体と比較して酸素の拡散係数の低い固相状態の半導体を、溶融状態の半導体と酸素を含む絶縁膜との間に介在させることができるので、酸素を含む絶縁膜中の酸素が溶融状態の半導体中に拡散してしまうことを防止することができるからである。
なお、下地の酸素が溶融状態の半導体中に拡散する問題は、ベース基板に単結晶半導体層を直接貼り付ける場合において、ベース基板がガラス基板、石英基板等の酸素を含む基板である場合も生ずる問題である。
また、酸素を含む絶縁膜（熱酸化膜、酸化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、窒化酸化アルミニウム膜、酸化窒化アルミニウム膜等）のうち、酸化アルミニウム膜、窒化酸化アルミニウム膜、酸化窒化アルミニウム膜等と比較して酸化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜等は熱伝導率が低い。
一方、本発明者らが計算科学に基づいて計算を行った結果によると、単結晶半導体層の熱の拡散は下地側に優先的に生じやすいことがわかっている。
したがって、単結晶半導体層の下地側に熱伝導率の低い物質を配置することによって、下地側への熱の拡散を緩和することができるので、単結晶半導体層の冷却速度を遅くすることができるようになる。
よって、溶融状態の保持時間を長くするという観点からすると、酸素を含む絶縁膜としては熱酸化膜、酸化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜等が熱伝導率が低いので好ましいといえる。
なお、シリコンウェハよりもガラス基板、石英基板等の方が熱伝導率が低いので、溶融状態を長く保持する観点から、ベース基板としてガラス基板、石英基板等が好ましい。また、ベース基板としてセラミックス基板、多結晶半導体基板、非晶質半導体基板等を用いても良い。また、ベース基板の熱膨張率が、単結晶半導体基板の熱膨張率の８５％〜１１５％（好ましくは９０〜１１０％）であると貼り合わせ時にピーリングが起きにくいため好ましい。
ベース基板の加熱手段としてランプ加熱、誘導加熱等の手段を用いる場合は、ランプ加熱、誘導加熱等が可能なベース基板を選択することが好ましい。また、接触加熱を用いても良い。
さらに、レーザー光の照射雰囲気を減圧雰囲気（気圧が１０−３Ｐａ以下の雰囲気）にすることによって、雰囲気中からの酸素の混入を防止することが可能となるので好ましい。
また、レーザー光の照射雰囲気を還元雰囲気（水素を含む雰囲気、一酸化炭素を含む雰囲気、ヨウ化水素を含む雰囲気等）にすることによって、還元反応が生じるので、酸素の外方拡散を助長することができるので好ましい。
さらに、減圧雰囲気且つ還元雰囲気にすると酸素低減効果がより高まるので好ましい。
また、単結晶半導体層中の酸素量が増大する原因は、酸素濃度の制御が精密に行われていない安価な単結晶半導体基板（シリコンウェハ等）を用いること、水素、ヘリウム等の添加を質量分離を行わないイオンドーピング法で行うこと等が考えられる。
よって、酸素の外方拡散を助長させる方法は、酸素濃度の制御が精密に行われていない安価な単結晶半導体基板（シリコンウェハ等）を用いた場合、水素、ヘリウム等の添加を質量分離を行わないイオンドーピング法で行った場合等に特に有効であるといえる。
一方、イオンドーピング法はイオン注入法と比較すると、質量分離を行わないので装置に質量分離器が必要ない。
質量分離器を用いるとイオンビームを湾曲させる必要がありイオンビームの断面積を大きくすることが困難である。また質量分離器を用いるとイオン電流が減少するので面積の狭い領域にしかイオン照射をすることができない一方、イオンドーピング法は質量分離せずにイオン照射を行うので大きなイオン電流を用いることができるため大面積の基板にイオン照射を行うことができるようになる。
また、イオンドーピング法を用いて水素ガスを原料にしてドーピングを行うと、被照射物に対してＨ＋、Ｈ２ ＋、Ｈ３ ＋イオンのうちＨ３ ＋イオンを多く照射することができる。
そして、Ｈ３ ＋はＨ＋やＨに分離して被照射物内に導入されるため、被照射物にＨ＋やＨ２ ＋を照射する場合と比較して、水素、ヘリウム等の導入効率を向上させることができる。
脆化領域に多くの水素、ヘリウム等が導入されていた方が単結晶半導体基板の分離がより確実になるため、水素、ヘリウム等の導入効率が向上することは好ましいことである。
また、イオンドーピング法を用いると、面積の広い領域にイオン照射を行うことができるので、面積の小さい基板を複数枚同時に処理することもできる。
しかし、イオンドーピング法は質量分離を行わなずに水素、ヘリウム等を被処理物に添加する方法であるので、ドーピング雰囲気中の水素、ヘリウム等以外の不純物も被処理物に添加されてしまう。
つまり、イオンドーピング法で被処理物に水素をドーピングするとき、ドーピング雰囲気中に存在する酸素も被処理物にドーピングされてしまうので、被処理物中の酸素濃度が上昇してしまうのである。
よって、酸素の外方拡散を助長させる方法は、酸素濃度の制御が精密に行われていない安価な単結晶半導体基板（シリコンウェハ等）を用いた場合、水素、ヘリウム等の添加を質量分離を行わないイオンドーピング法で行った場合等に特に有効であるといえる。
もちろん、酸素析出を防止する観点からすると、酸素濃度の制御が精密に行われた高価な単結晶半導体基板（シリコンウェハ等）を用いた場合、水素、ヘリウム等の添加を質量分離を行うイオン注入法で行う場合等でも、酸素の外方拡散を助長させる方法を適用することが好ましいことはいうまでもない。
つまり、ベース基板と、前記ベース基板上に設けられた酸素を含有する接合層と、前記酸素を含有する接合層上に設けられた単結晶半導体層と、を有するＳＯＩ構造を形成し、前記ベース基板を５００℃以上の温度であって前記ベース基板の融点よりも低い温度に加熱した状態において、前記単結晶半導体層をレーザー光の照射により部分溶融させることによって、ＳＯＩ基板を作製すると好ましい。
また、前記レーザー光の照射雰囲気は、減圧雰囲気であると好ましい。
また、前記レーザー光の照射雰囲気は、還元ガスを含有していると好ましい。
また、前記レーザー光の照射雰囲気は、フッ化水素ガスを含有していると好ましい。
また、前記レーザー光の照射雰囲気に、フッ化水素ガスを含ませる場合において、前記ＳＯＩ構造の形成後であって前記レーザー光の照射前に、フッ化水素ガスを含ませた雰囲気内に前記ＳＯＩ構造を曝すと好ましい。
また、前記レーザー光を照射する際、前記ベース基板を光照射又は誘導加熱により加熱すると好ましい。
また、前記単結晶半導体層が、単結晶半導体基板に質量分離をしないイオンドーピング法を用いて脆化領域を形成した後、前記脆化領域を加熱処理することによって、前記単結晶半導体基板の一部を分離して形成したものである場合に特に有効である。
また、前記単結晶半導体層がＣｚ法（チョクラルスキー法）により形成されたバルクシリコンから形成されたものであると特に有効である。
また、酸素濃度を低減したＳＯＩ基板を用いて半導体素子（トランジスタ等）を形成すると、歩留まり良く高性能な半導体装置を作製することができるので好ましい。
ＳＯＩ基板の単結晶半導体層にレーザー光の照射をすることによって、酸素の拡散係数が高い溶融状態の半導体を形成することができるので、半導体中の酸素の外方拡散が生じ、単結晶半導体層中の酸素を低減することができる。
さらに、ＳＯＩ基板のベース基板を加熱した状態でレーザー光を照射すると、レーザー光の照射による酸素の外方拡散の促進効果を助長することができるようになるので好ましい。
また、単結晶半導体層と接する絶縁膜が酸素を含む絶縁膜の場合は、単結晶半導体層の底部が固相状態になるようなエネルギー密度でレーザー光の照射を行うと、酸素を含む絶縁膜中の酸素が溶融状態の半導体中に拡散してしまうことを防止することができるので好ましい。
また、レーザー光の照射雰囲気を減圧雰囲気又は還元雰囲気にすることによって、酸素の低減効果を助長することができる。
また、酸素の外方拡散を助長させる方法は、酸素濃度の制御が精密に行われていない安価な単結晶半導体基板（シリコンウェハ等）を用いた場合、水素、ヘリウム等の添加を質量分離を行わないイオンドーピング法で行った場合等に特に有効であるといえる。
ＳＯＩ基板の作製方法の一例 ＳＯＩ基板の作製方法の一例 ＳＯＩ基板の作製方法の一例 ＳＯＩ基板の作製方法の一例 ＳＯＩ基板の作製方法の一例 半導体装置の作製方法の一例 半導体装置の作製方法の一例 半導体装置の作製方法の一例 半導体装置の作製方法の一例 半導体装置の作製方法の一例 半導体装置の作製方法の一例 半導体装置の作製方法の一例 半導体装置の作製方法の一例 半導体装置の作製方法の一例 半導体装置の上面図の一例 ＳＩＭＳ分析結果の一例 ＳＩＭＳ分析結果の一例 ＳＩＭＳ分析結果の一例 半導体装置の作製方法の一例
実施の形態について以下説明する。
但し、発明の趣旨から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。
従って、発明の範囲は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
また、以下の実施の形態は、いくつかを適宜組み合わせて実施することができる。
なお、以下に開示するＳＯＩ基板を用いて形成する半導体装置及びその作製方法には、それぞれの特有の課題を解決するものがある。
よって、当該特有の課題を解決する技術は、当該技術による作用効果が失われなければ、当然以下の実施の形態に記載された他の技術と組み合わせて実施することが可能である。
（実施の形態１）
本実施の形態では、ＳＯＩ基板の作製方法の一例について説明する。
まず、単結晶半導体基板１１を用意する。（図１（Ａ））
単結晶半導体基板１１は、シリコンを主成分とする基板を用いることをできる。
シリコンを主成分とする基板としては、シリコンウェハ、ゲルマニウムが添加されたシリコンウェハ等を用いることができる。
なお、シリコンを主成分とする基板は、ゲルマニウム以外の不純物が添加されていたとしてもシリコンが主成分であればどのようなものでも用いることができる。
また、シリコンを主成分とする基板には、ドナー元素、アクセプター元素等の抵抗値を制御するための不純物元素が添加されていても良い。
次に、単結晶半導体基板１１に接合層１２を形成する。（図１（Ｂ））
なお、接合層１２は、露出した表面が平滑性を有し、且つ単結晶半導体基板１１と接する面が絶縁性を有しているものであればどのようなものでも用いることができる。
よって、接合層１２は単層構造でも積層構造でも良い。
接合層１２としては、単結晶半導体基板１１の表面若しくはベース基板の表面を熱酸化した熱酸化膜、ＣＶＤ法、スパッタ法等で形成した酸化シリコン膜、窒化シリコン膜、酸素窒化シリコン膜、窒化酸化シリコン膜等を用いることができる。
特に、単結晶半導体基板１１の表面若しくはベース基板の表面を熱酸化した熱酸化膜を形成する場合、ハロゲン化物（塩化水素等）を含む雰囲気中で熱酸化を行うと熱酸化膜にハロゲンを添加することができる。
なお、ハロゲンは金属不純物等をゲッタリングする効果がある。
なお、接合層として熱酸化膜を用いる場合は、単結晶半導体基板１１の表面、裏面、及び側面に熱酸化膜が形成される。
一方、接合層としてＣＶＤ法、スパッタ法等で形成した膜を用いる場合は、少なくとも表面に接合層を形成すれば良い。
ハロゲンが含有された熱酸化膜は、ナトリウム等の可動イオンをゲッタリングすることができるので好ましい。
また、接合層１２を積層構造とする場合は、上記材料に加えて金属膜を用いてもよい。
露出した表面が平滑性である理由は、接合層と接するベース基板の表面との接合を強くするためである。
なお、原子間力顕微鏡（ＡＦＭ）で測定した場合の平均面粗さ（Ｒａ）が０．５０ｎｍ以下であると好ましい。（より好ましくは、平均面粗さが０．３５ｎｍ以下（さらに好ましくは平均面粗さが０．２０ｎｍ以下））
但し、平均面粗さは下地の平滑性に影響されるので、接合層１２を積層構造とする場合は、接合層１２の露出した表面の平均面粗さ（Ｒａ）が０．５０ｎｍ以下になるように積層構造を形成することが好ましい。（より好ましくは、平均面粗さが０．３５ｎｍ以下（さらに好ましくは平均面粗さが０．２０ｎｍ以下））
なお、テトラエトキシシラン（ＴＥＯＳ）等の有機シラン材料を用いて形成した酸化シリコン膜は、成膜時に中間反応生成物が下地の表面を素早く動き回った後に膜が形成されるため、積層構造の接合層の表面を平滑化することができる。
したがって、接合層１２の最上層は、有機シラン材料を用いて形成した酸化シリコン膜とすると平滑性が向上するので好ましい。
単結晶半導体基板１１と接する面が絶縁性である理由は、単結晶半導体基板１１と接する面が導電性であると半導体と導電性の表面が接してしまうので、トランジスタのリークが発生してしまうからである。
なお、ベース基板の表面が平滑性且つ絶縁性を有していれば接合層を形成しなくても良い。
次に、単結晶半導体基板１１に所定の元素を添加して、第１の領域１１ａと第２の領域１１ｂとの間に脆化領域１１ｃ（微小気泡層、分離層、剥離層等ともいう）を形成する。（図１（Ｃ））
なお、脆化領域の形成は、接合層の形成前に行っても良い。
但し、脆化領域の形成時に半導体層が露出していると、半導体層がイオンの注入又はドーピング時に荒れてしまう。
よって、脆化領域の形成時には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜等の保護膜を形成しておくことが好ましい。
よって、接合層を形成した後に脆化領域の形成を行う場合は、接合層が保護膜となる。
一方、接合層を形成する前に脆化領域の形成を行う場合は、保護膜を形成してから脆化領域の形成を行うと好ましい。
但し、接合層を４００℃以上に加熱される工程で行うと、接合層形成時に単結晶半導体基板に亀裂が生じてしまうおそれがあるので、脆化領域の形成は接合層の形成後に行うことが好ましい。
特に、熱酸化は通常８００℃以上の温度で行われるため、脆化領域の形成を接合層の形成前に行うと、接合層形成時に単結晶半導体基板に亀裂が生じてしまうことを避けられない。
よって、特に、接合層として熱酸化膜を用いる場合は、脆化領域の形成は接合層の形成後に行うことが好ましい。
所定の元素としては、水素、ヘリウム等を用いることができる。
水素、ヘリウム等の添加方法としては、質量分離を行うイオン注入法、質量分離を行わないイオンドーピング法等を用いることができる。
なお、イオンドーピング法は質量分離を行わなずに水素、ヘリウム等を被処理物に添加する方法であるので、ドーピング雰囲気中の水素、ヘリウム等以外の不純物も被処理物に添加されてしまう。
つまり、イオンドーピング法で被処理物に水素等を添加するとき、ドーピング雰囲気中に存在する酸素も被処理物に添加されてしまうので、被処理物中の酸素濃度が上昇してしまうのである。
よって、酸素の外方拡散を助長させる方法は、イオンドーピング法で混入してしまった酸素を取り除く意味で特に有効であるといえる。
なお、単結晶半導体基板自体に酸素がある程度含まれてしまっているものであるので、質量分離を行うイオン注入法を行ったとしても、酸素の外方拡散を助長させる方法を用いる意味は当然ある。（特に、Ｃｚ法（チョクラルスキー法）を用いて単結晶シリコンのインゴットを形成した場合は、石英坩堝からインゴットへの酸素混入が回避できない。）
次に、接合層１２の表面をベース基板１３に貼り合わせて加熱を行う。（図２（Ａ）、図２（Ｂ））
なお、貼り合わせの前は、２つの貼り合わせ面の接合強化のために、少なくとも２つの貼り合わせ面のうちのいずれか一方に対して、親水化又は活性化のための表面処理を行うことが好ましい。
親水化のための表面処理としては、オゾン水、アンモニア過水（アンモニア水と過酸化水素水との混合溶液）等による表面処理を用いることができる。
活性化のための表面処理としては、酸素プラズマ処理、窒素プラズマ処理、希ガスプラズマ処理（特に、アルゴンプラズマ処理）等による表面処理を用いることができる。
接合層１２の表面をベース基板に貼り合わせると、接合層の表面及びベース基板の表面が平滑性を有しているため接合が生じる。（図２（Ａ））
また、貼り合わせ後に加熱を行うことにより、脆化領域に形成された微小な空洞の体積変化が起こり、脆化領域に沿って亀裂が生じて第１の領域１１ａと第２の領域１１ｂとを分離することができる。（図２（Ｂ））
ベース基板としては、シリコンウェハ、ガラス基板、石英基板、金属基板（ステンレス基板等）を用いることができる。
脆化領域に沿って亀裂を生じさせるための加熱の温度は、４００℃以上の温度で行えば良い。
なお、脆化領域に沿って亀裂を生じさせるための加熱の前に、加熱（２００℃以上４００℃未満）又は加圧を行って接合を強化させておいても良い。加熱及び加圧を行っても良い。
第２の領域１１ｂ側に残存した脆化領域１１ｃは、高濃度に水素、ヘリウム等が添加されているので欠陥が多い。
そこで、貼り合わせ後に第２の領域１１ｂ（単結晶半導体層）の表面をエッチングして脆化領域１１ｃを除去することが好ましい。（図３（Ａ））
エッチングの方法としては、レジストマスクを設けないでエッチングする方法（エッチバック）、ＣＭＰ法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等を用いて表面を研磨する方法等を用いると好ましい。
但し、工程数削減のために脆化領域１１ｃを除去する工程を省略しても良い。
なお、脆化領域１１ｃに亀裂を生じさせて分離を行っているので、脆化領域１１ｃの表面には凹凸が形成されている。（図３（Ａ））
そして、エッチバックを行った場合は、脆化領域１１ｃ表面の凹凸形状が反映されて残ってしまう。（図３（Ｂ））
そこで、レーザー光を走査しながら照射して単結晶半導体層を溶融させることによって、表面の平坦性を向上させることができる。
なお、エッチバック後の第２の領域１１ｂ（単結晶半導体層）の膜厚の平均値が１００ｎｍより薄くなると、レーザー光を照射したあと、表面の谷の部分に孔が生じてしまう確率が高まる。（図３（Ｃ）の破線８１、破線８２、破線８３参照）
１００ｎｍという値は、エッチバック後の第２の領域１１ｂ（単結晶半導体層）の膜厚の平均値を１０ｎｍずつ替えたサンプルを用意し、それぞれのサンプルにレーザー光の照射を行った後、顕微鏡観察を行うことによって導き出した値である。
顕微鏡観察の結果によると、エッチバック後の第２の領域１１ｂ（単結晶半導体層）の膜厚の平均値が１００ｎｍよりも小さかったサンプルにおいて孔の数が急に増加していた。
なお、膜厚の平均値は、光学的な膜厚測定器（製品名：ナノスペック）を用いて単結晶半導体層上の複数の箇所を測定し、複数の箇所の測定結果の平均値を用いて算出した。
よって、エッチバック後の第２の領域１１ｂ（単結晶半導体層）の膜厚の平均値が１００ｎｍ以上になるように水素、ヘリウム等の添加及びエッチバックを行うと好ましい。
なお、水素、ヘリウム等を添加する時の加速電圧を調整することにより脆化領域１１ｃの形成位置を調整できるので、エッチバック前の膜厚は水素、ヘリウム等を添加する時の加速電圧を調整により行えばよい。
そして、エッチバック後の膜厚は、エッチングレートを考慮して、所望の膜厚まで第２の領域１１ｂ（単結晶半導体層）をエッチングすれば調整できる。
次に、レーザー光１４を照射した領域を溶融させながら走査して、酸素の外方拡散を行う。（図４（Ａ））
レーザー光の照射領域は、少なくとも半導体素子（トランジスタ等）を形成する領域であれば良い。単結晶半導体層の全面にレーザー光を照射しても良い。
レーザー光１４の種類としては、単結晶半導体層に吸収される波長のレーザー光であればどのようなものでも用いることができる。（例えば、エキシマレーザー光、ＹＡＧレーザー光、ＹＶＯ４レーザー光等）
レーザー光１４の照射領域の形状も、どのような形状でも良い。（例えば、スポット状、線状、面状等）
なお、レーザー光の照射領域の形状が面状であって、所望の領域を一度に溶融できるのであれば、レーザー光を走査しなくても良い。
また、パルスレーザー光を走査しながら照射する場合は、十分に加熱を行うため照射領域を重ね合わせて走査すると好ましい。（特に、１つの位置にパルスレーザー光が平均して５回〜５０回照射されるようにパルスレーザー光を走査すると好ましい。）
酸素の外方拡散を行う工程は、表面の平坦性の向上を行う工程と同時に行っても良いし、別々に行っても良い。（表面の平坦性の向上を別の工程で行う場合もレーザー光１４と同じ種類のレーザー光を適用することができる。）
図４（Ａ）では、酸素の外方拡散を行う工程と表面の平坦性を向上を行う工程とを同時に行っている。
レーザー光１４が照射された箇所は溶融状態の半導体１１ｄとなる。
溶融状態の半導体１１ｄは固相状態の半導体よりも酸素の拡散係数が高くなっており、且つ、レーザー光１４の照射により温度が上昇しているので、酸素の外方拡散が促進される。（図４（Ａ）の破線８０参照）
ここで、接合層１２が酸素を含む絶縁膜の場合、溶融状態の半導体が酸素を含む絶縁膜に接してしまうと、酸素を含む絶縁膜中の酸素が溶融状態の半導体中に拡散してしまうという問題が生ずる。
したがって、単結晶半導体層と接する絶縁膜が酸素を含む絶縁膜の場合は、単結晶半導体層の底部が固相状態になるようなエネルギー密度でレーザー光の照射を行うと好ましい。（図４（Ａ）の破線９０参照）
即ち、レーザー光の照射により単結晶半導体層を部分溶融することが好ましい。
部分溶融とは、単結晶半導体層の底部が固相状態になり、前記底部よりも上の領域が溶融状態になることをいう。
なぜなら、レーザー光の照射により単結晶半導体層を部分溶融することによって、溶融状態の半導体と比較して酸素の拡散係数の低い固相状態の半導体を、溶融状態の半導体と酸素を含む絶縁膜との間に介在させることができるので、酸素を含む絶縁膜中の酸素が溶融状態の半導体中に拡散してしまうことを防止することができるからである。
なお、下地の酸素が溶融状態の半導体中に拡散する問題は、ベース基板に単結晶半導体層を直接貼り付ける場合において、ベース基板がガラス基板、石英基板等の酸素を含む基板である場合も生ずる問題である。
ここで、結晶半導体層の底部が固相状態になるようなエネルギー密度の決定方法について説明する。
まず、予めエネルギー密度を変化させてレーザー光を照射したＳＯＩ基板からなる複数のサンプルを用意する。
次に、複数のサンプルについて、半導体層の断面の電子顕微鏡写真の観察、半導体層のＳＩＭＳ分析（２次イオン質量分析）等を行う。
例えば、半導体層の断面の電子顕微鏡写真の観察を行えば、半導体層の結晶化状態から溶融した深さを判断することができる。
また、溶融状態と固相状態の境界には不純物（炭素、窒素、酸素等）が集まりやすいので、ＳＩＭＳ分析を行えば不純物濃度が高いピークの位置が溶融状態と固相状態の境界であると判断ができる。
よって、所望の深さを溶融したいときは、予め複数のサンプルを形成して測定を行っておくことによって、適切なエネルギー密度を決定することができる。
もちろん、エネルギー密度の決定方法が例示した方法に限定されないことはいうまでもない。
また、図４（Ａ）ではベース基板１３を加熱せずにレーザー光の照射を行ったが、図４（Ｂ）のようにベース基板１３を加熱しながらレーザー光の照射を行うと好ましい。
つまり、ベース基板を加熱した状態でレーザー光を照射すると単結晶半導体層も加熱される。
そして、単結晶半導体層が加熱された状態となっていると、溶融した単結晶半導体層の冷却速度が緩和されるため、単結晶半導体層の溶融時間を長くすることができる。
単結晶半導体層の溶融時間が長くなれば、酸素の拡散係数が高い溶融状態の保持時間が長くなるため、酸素の外方拡散をより促進することができる。
したがって、ＳＯＩ基板のベース基板を加熱した状態でレーザー光を照射することは、レーザー光の照射による酸素の外方拡散の促進効果を助長することができるようになるので好ましい。
ベース基板の温度が５００℃以上であると、ベース基板を加熱しない場合に比べて酸素を低減することができる。
そして、ベース基板の温度が高ければ高いほど、溶融状態の半導体の冷却速度を遅くすることができるので、ベース基板の温度は高い方が好ましい。
また、固相状態であっても温度が高ければ若干の酸素の外方拡散が生じるので、酸素の外方拡散がより助長されているといえる。（図４（Ｂ）の破線８０参照）
但し、ベース基板の温度がベース基板の融点以上になるとベース基板が溶けてしまう。
また、ベース基板の温度がベース基板の歪み点温度以上になるとベース基板が歪んでしまう。
したがって、ベース基板の温度の範囲の上限値は、ベース基板の融点より低い温度、若しくは、ベース基板の歪み点温度より低い値から選択することが好ましい。
但し、単結晶半導体層がシリコンである場合、シリコンの融点は約１４１４℃であるので、ベース基板の耐熱温度（融点、歪み点温度等）が１４１４℃以上であっても、ベース基板の温度は１４１４℃よりも低い温度とする必要がある。（つまり、ベース基板の温度の範囲の上限値は、単結晶半導体層の融点未満の温度であるといえる。）
なお、ベース基板の温度の範囲の上限値は、６００℃以下（若しくは６００℃未満）、６５０℃以下（若しくは６５０℃未満）、７００℃以下（若しくは７００℃未満）、７５０℃以下（若しくは７５０℃未満）、８００℃以下（若しくは８００℃未満）、８５０℃以下（若しくは８５０℃未満）、９００℃以下（若しくは９００℃未満）、９５０℃以下（若しくは９５０℃未満）、１０００℃以下（若しくは１０００℃未満）、１０５０℃以下（若しくは１０５０℃未満）、１１００℃以下（若しくは１１００℃未満）、１１５０℃以下（若しくは１１５０℃未満）、１２００℃以下（若しくは１２００℃未満）、１２５０℃以下（若しくは１２５０℃未満）、１３００℃以下（若しくは１３００℃未満）、１３５０℃以下（若しくは１３５０℃未満）、１４００℃以下（若しくは１４００℃未満）から選択しても良い。なお、Ｘ℃未満とは、Ｘ℃よりも低い温度のことである。（Ｘは任意の数である。）
また、ベース基板の温度の範囲の下限値は、５００℃以上（若しくは５００℃超過）、５５０℃以上（若しくは５５０℃超過）、６００℃以上（若しくは６００℃超過）、６５０℃以上（若しくは６５０℃超過）、７００℃以上（若しくは７００℃超過）、７５０℃以上（若しくは７５０℃超過）、８００℃以上（若しくは８００℃超過）、８５０℃以上（若しくは８５０℃超過）、９００℃以上（若しくは９００℃超過）、９５０℃以上（若しくは９５０℃超過）、１０００℃以上（若しくは１０００℃超過）、１０５０℃以上（若しくは１０５０℃超過）、１１００℃以上（若しくは１１００℃超過）、１１５０℃以上（若しくは１１５０℃超過）、１２００℃以上（若しくは１２００℃超過）、１２５０℃以上（若しくは１２５０℃超過）、１３００℃以上（若しくは１３００℃超過）、１３５０℃以上（若しくは１３５０℃超過）から選択しても良い。なお、Ｘ℃超過とは、Ｘ℃よりも高い温度のことである。（Ｘは任意の数である。）
但し、ベース基板の温度の範囲の上限値は、ベース基板の温度の範囲の下限値よりも大きいものとする。
ベース基板の加熱手段としては、接触加熱、光照射による加熱、誘導加熱等の手段がある。
接触加熱は、基板を配置するステージ等を加熱してステージ等と接触する基板を加熱する手段である。
よって、接触加熱を用いれば、ベース基板の種類がどのようなものであっても加熱が可能である。
一方、光照射による加熱は、基板に吸収される波長の光を基板に照射して基板を発熱させる手段である。
よって、光照射による加熱を用いる場合は、ベース基板の種類と光の波長の選択が必須である。
光照射による加熱としては、例えば、ベース基板をシリコンを主成分とする基板として、光をシリコンに吸収される光（レーザー光、ランプ光（タングステンハロゲンランプ等）等）とする方法等がある。
レーザー光（第２のレーザー光とする）は、酸素拡散のためのレーザー光１４（第１のレーザー光）と同様のものを用いることができる。例えば、ベース基板を溶融させないエネルギー密度でベース基板側から照射する。
この場合、第１のレーザー光を単結晶半導体層側から照射し、第２のレーザー光をベース基板側から照射するとともに、第１のレーザー光の照射領域の一部と第２のレーザ光の照射領域の一部とが重なるようにする。なお、第１のレーザー光の波長と第２のレーザー光の波長とが異なっていれば第２のレーザー光を単結晶半導体層側から照射しても処理が可能である。
また、第１のレーザー光と第２のレーザー光の走査方向が同じ方向になるように走査する。
さらに、第２のレーザー光は余熱用であるので、第２のレーザー光の照射領域の面積が第１のレーザー光の照射領域の面積よりも大きくなるようにすると好ましい。
第２のレーザー光の照射領域の面積が第１のレーザー光の照射領域の面積よりも大きくなるようにすることによって、余熱範囲を広範囲にすることができるので、溶融状態を保持できる領域を広範囲にすることができるようになるからである。
また、第２のレーザー光は単結晶半導体層と比較して非常に厚いベース基板を照射するものである。
よって、第２のレーザー光には第１のレーザー光よりも波長が長いレーザー光を用いると好ましい。
レーザー光の波長が長ければ、被照射物の表面から深い位置までレーザー光を照射されるからである。
誘導加熱は、交流磁場中に導体を置いて、導体に渦電流を発生させて導体を発熱させる方法である。
よって、誘導加熱が可能なベース基板は、渦電流が流れやすい導体が好ましい。
渦電流が流れやすいのはある程度抵抗が高い導体であるので、誘導加熱を用いる場合は、ベース基板としてシリコンウェハ、鉄基板、ステンレス基板等を用いることが好ましい。
接触加熱はベース基板が所望の温度に達するまで時間がかかるので、ベース基板が所望の温度に達するまで時間が短い光照射による加熱、誘導加熱等を用いると処理時間を短縮することができる。なお、誘導加熱で導体を加熱し、導体からの熱伝導を利用した加熱方法を用いても良い。
なお、レーザー光の照射雰囲気を不活性気体雰囲気（窒素、希ガス等）にすることによって、雰囲気中からの酸素の混入を防止することが可能となるので好ましい。
さらに、レーザー光の照射雰囲気を減圧雰囲気（気圧が１０−３Ｐａ以下の雰囲気）にすることによって、雰囲気中からの酸素の混入を防止することが可能となるので好ましい。
また、レーザー光の照射雰囲気を還元雰囲気（水素を含む雰囲気、一酸化炭素を含む雰囲気、ヨウ化水素を含む雰囲気等（還元ガスのみでもよいし、還元ガスと不活性気体との混合ガスでも良い））にすることによって、還元反応が生じるので、酸素の外方拡散を助長することができるので好ましい。
即ち、レーザー光の照射雰囲気に還元ガスを含ませると好ましい。
特に、ヨウ化水素を含む雰囲気は、還元作用があると同時に、ハロゲンであるヨウ素により重金属等の汚染を除去することができるので好ましい。
さらに、減圧雰囲気且つ不活性気体雰囲気、若しくは、減圧雰囲気且つ還元雰囲気にすると、酸素低減効果がより高まるので好ましい。
なお、レーザー光の照射前にフッ化水素溶液を用いて半導体層の自然酸化膜を除去しておくことが好ましい。
自然酸化膜は不均一に形成されるため、自然酸化膜が存在するとレーザー光の照射した後の半導体膜の結晶状態にムラができるからである。また、自然酸化膜から酸素が半導体層に拡散することを防止するためである。
一方、工程数の削減のため、フッ化水素溶液を用いることに替えて、減圧雰囲気、還元雰囲気、又は減圧雰囲気且つ還元雰囲気等の雰囲気にフッ化水素を含ませても良い。
また、大気雰囲気、不活性気体雰囲気（希ガス、窒素等）にフッ化水素を含ませても良い。
もちろん、フッ化水素雰囲気のみでも良い。
即ち、レーザー光の照射雰囲気にフッ化水素ガスを含ませると好ましい。
フッ化水素は酸化シリコン膜を除去する作用があるので、半導体層表面の自然酸化膜を除去しながらレーザー光の照射ができるので好ましい。
特に、フッ化水素を含む雰囲気中にしばらくＳＯＩ基板を曝した直後に連続的にレーザー光を照射すると自然酸化膜を確実に除去した後に、レーザー光の照射を行うことができるので好ましい。（連続的にレーザー光を照射しているので工程数も削減できる。）
なお、ヨウ化水素、フッ化水素等は金属を侵食しやすいので、ヨウ化水素、フッ化水素等を雰囲気に導入する際は、レーザー光の照射を行う処理室内の内壁、ステージ等をサファイア、ダイヤモンドライクカーボン等でコーティングしておくと好ましい。
また、レーザー光の照射雰囲気の温度を高くすると溶融状態の保持時間が長くなるので好ましい。
ベース基板の加熱温度が５００℃以上で酸素低減の効果があることを考慮すると、レーザー光の照射雰囲気の温度も５００℃以上であることが好ましい。
なお、レーザー光の照射雰囲気の温度の範囲の上限値は、６００℃以下（若しくは６００℃未満）、６５０℃以下（若しくは６５０℃未満）、７００℃以下（若しくは７００℃未満）、７５０℃以下（若しくは７５０℃未満）、８００℃以下（若しくは８００℃未満）、８５０℃以下（若しくは８５０℃未満）、９００℃以下（若しくは９００℃未満）、９５０℃以下（若しくは９５０℃未満）、１０００℃以下（若しくは１０００℃未満）、１０５０℃以下（若しくは１０５０℃未満）、１１００℃以下（若しくは１１００℃未満）、１１５０℃以下（若しくは１１５０℃未満）、１２００℃以下（若しくは１２００℃未満）、１２５０℃以下（若しくは１２５０℃未満）、１３００℃以下（若しくは１３００℃未満）、１３５０℃以下（若しくは１３５０℃未満）、１４００℃以下（若しくは１４００℃未満）から選択しても良い。なお、Ｘ℃未満とは、Ｘ℃よりも低い温度のことである。（Ｘは任意の数である。）
また、レーザー光の照射雰囲気の温度の範囲の下限値は、５００℃以上（若しくは５００℃超過）、５５０℃以上（若しくは５５０℃超過）、６００℃以上（若しくは６００℃超過）、６５０℃以上（若しくは６５０℃超過）、７００℃以上（若しくは７００℃超過）、７５０℃以上（若しくは７５０℃超過）、８００℃以上（若しくは８００℃超過）、８５０℃以上（若しくは８５０℃超過）、９００℃以上（若しくは９００℃超過）、９５０℃以上（若しくは９５０℃超過）、１０００℃以上（若しくは１０００℃超過）、１０５０℃以上（若しくは１０５０℃超過）、１１００℃以上（若しくは１１００℃超過）、１１５０℃以上（若しくは１１５０℃超過）、１２００℃以上（若しくは１２００℃超過）、１２５０℃以上（若しくは１２５０℃超過）、１３００℃以上（若しくは１３００℃超過）、１３５０℃以上（若しくは１３５０℃超過）から選択しても良い。なお、Ｘ℃超過とは、Ｘ℃よりも高い温度のことである。（Ｘは任意の数である。）
但し、レーザー光の照射雰囲気の温度の範囲の上限値は、レーザー光の照射雰囲気の温度の範囲の下限値よりも大きいものとする。
以上のようにして、酸素を低減させたＳＯＩ基板を形成することができる。
なお、レーザー光の照射は孔の発生を回避するために、単結晶半導体層の膜厚の平均値が１００ｎｍ以上の状態で行うことが好ましい。
しかし、スケーリング則に従うと、単結晶半導体層の膜厚が薄ければ薄いほどトランジスタの特性が上昇することが知られている。
よって、単結晶半導体層の膜厚を１００ｎｍよりも薄くしたい場合には、１００ｎｍ以上の膜厚でレーザー光の照射を行い、レーザー光の照射後に膜厚を１００ｎｍより薄くするための薄膜化エッチングを行うと好ましい。（図５（Ａ）、図５（Ｂ））
なお、レーザー光の照射時の単結晶半導体層の膜厚が３００ｎｍより厚くなると、レーザ光の吸収が十分に行えない場合があるので、レーザー光の照射時の単結晶半導体層の膜厚が３００ｎｍ以下であると好ましい。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、ＳＯＩ基板を用いて形成した半導体装置の作製方法の一例について説明する。
まず、ベース基板１００と、ベース基板１００上に設けられた接合層２００と、接合層２００上に設けられた単結晶半導体層３００と、を有する構造のＳＯＩ基板を用意する。（図６（Ａ））
ベース基板、接合層、単結晶半導体層はそれぞれ、実施の形態１に記載したものと同様の材料を用いることができる。
次に、単結晶半導体層３００をエッチングして島状に加工する。
ここでは、島状半導体層３０１、島状半導体層３０２等を形成する。（素子分離工程）
そして、島状半導体層３０１上及び島状半導体層３０２上にゲート絶縁膜４００、ゲート電極５０１及びゲート電極５０２を順次形成する。（図６（Ｂ））
ゲート絶縁膜は、熱酸化膜、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、ハフニウム化合物膜等を用いることができる。
ゲート絶縁膜は、単層でも積層でもどちらでも良い。
ゲート電極は、タングステン、モリブデン、アルミニウム、チタン、シリコン等を用いることができる。
ゲート電極は、単層でも積層でもどちらでも良い。
次に、島状半導体層３０１に第１の不純物元素を選択的に添加して不純物領域３０１ａ及び不純物領域３０１ｂを形成する。（図６（Ｃ））
また、島状半導体層３０２に第２の不純物元素を選択的に添加して不純物領域３０２ａ及び不純物領域３０２ｂを形成する。（図６（Ｃ））
第１の不純物元素と第２の不純物元素との添加の順番は、どちらが先でも良い。
また、第１の不純物元素は、ドナー元素（燐、砒素等）又はアクセプター元素（ボロン等）の一方である。
また、第２の不純物元素は、ドナー元素（燐、砒素等）又はアクセプター元素（ボロン等）の他方である。
なお、不純物領域３０１ａ、不純物領域３０１ｂ、不純物領域３０２ａ、不純物領域３０２ｂには、マスク又はサイドウォール等を用いてＬＤＤ領域を形成しても良い。
次に、ゲート電極上に層間絶縁膜６００を形成し、層間絶縁膜６００にコンタクトホールを形成し、層間絶縁膜６００上にコンタクトホールを介して半導体層及びゲート電極と電気的に接続される配線７０１ａ〜ｃ及び配線７０２ａ〜ｃを形成する。（図７（Ａ）、図７（Ｂ））
なお、図７（Ａ）と図７（Ｂ）とは異なる箇所の断面図である。
そして、ゲート電極と配線のコンタクト箇所は、ゲート電極の下に半導体層が存在しない箇所としてある。（図７（Ｂ））
層間絶縁膜は、酸化シリコン膜、窒化シリコン膜、窒素を含む酸化シリコン膜、酸素を含む窒化シリコン膜、ポリイミド、アクリル、シロキサンポリマー等を用いることができる。
層間絶縁膜は、単層でも積層でもどちらでも良い。
配線は、アルミニウム、チタン、モリブデン、タングステン、金、銀、銅等の金属、若しくはＩＴＯ（酸化インジウム錫）等の透明導電物を用いることができる。
配線は、単層でも積層でもどちらでも良い。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、ＳＯＩ基板を用いて形成した半導体装置の作製方法の一例について説明する。
まず、ベース基板１１００と、ベース基板１１００上に設けられた接合層１２００と、接合層１２００上に設けられた単結晶半導体層１３００と、を有する構造のＳＯＩ基板を用意する。（図８（Ａ））
ベース基板、接合層、単結晶半導体層はそれぞれ、実施の形態１に記載したものと同様の材料を用いることができる。
次に、単結晶半導体層１３００上に島状のマスク絶縁膜１４００を形成する。（図８（Ｂ））
次に、マスク絶縁膜１４００をマスクとして単結晶半導体層１３００をエッチングして島状にする。（島状半導体層１３０１、島状半導体層１３０２等を形成する）（図８（Ｃ）、素子分離工程）
次に、マスク絶縁膜１４００上に絶縁膜を形成し、絶縁膜をエッチバック又は研磨して島状半導体層の間を埋める埋込絶縁膜１５００を形成する。（図９（Ａ））
ここで、マスク絶縁膜１４００及び埋込絶縁膜１５００は、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。
ただし、マスク絶縁膜１４００を埋込絶縁膜１５００形成時のエッチングストパーとして用いるためには、マスク絶縁膜１４００と埋込絶縁膜１５００とを異なる材質の膜とすることが好ましい。
次に、マスク絶縁膜１４００を除去する。（図９（Ｂ））
次に、島状半導体層１３０１上にゲート絶縁膜１６０１を形成するとともに、島状半導体層１３０２上にゲート絶縁膜１６０２を形成する。（図９（Ｃ））
ゲート絶縁膜は、熱酸化膜、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、ハフニウム化合物膜等を用いることができる。
ゲート絶縁膜は単層でも積層でもどちらでも良い。
次に、ゲート絶縁膜上にシリコンを主成分とするゲート電極１７０１及びシリコンを主成分とするゲート電極１７０２を形成する。（図１０（Ａ））
シリコンを主成分とするゲート電極には、ドナー元素又はアクセプター元素を添加して抵抗値を下げることが好ましい。
なお、図１０（Ａ）のようにゲート電極を形成する際、ゲート絶縁膜も同時にエッチングしてゲート絶縁膜１６０１、ゲート絶縁膜１６０２を形成する。
また、ゲート電極は島状半導体層と重なる位置及び埋込絶縁膜と重なる位置に形成される。
一方、埋込絶縁膜１５００は概ね島状半導体層と同じ膜厚になるように形成されている。
よって、埋込絶縁膜が存在することによって、島状半導体層のエッジの段差が緩和されるので、島状半導体層のエッジの段差に伴いゲート絶縁膜が段切れが生じてゲート電極と島状半導体層とがショートしてしまうことを防止することができる。
なお、島状半導体層のエッジとは図１５の破線１８００１及び破線１８００２で示す部分である。
図１５は、島状半導体層１１３０１と、島状半導体層１１３０１の周囲に形成された埋込絶縁膜１１５００と、島状半導体層１１３０１及び埋込絶縁膜１１５００と重なる位置に配置されたゲート電極１１７０１と、島状半導体層１１３０１と配線とのコンタクト領域１２４０１ａ及びコンタクト領域１２４０１ｂと、ゲート電極と配線とのコンタクト領域１２４０１ｃとを示している。
次に、ゲート電極１７０１、ゲート電極１７０２、島状半導体層１３０１、島状半導体層１３０２を酸化して酸化膜１８０１及び酸化膜１８０２を形成する。（図１０（Ｂ））
なお、酸化膜に替えて窒化膜を形成しても良いし、酸化と窒化とを同時に行った絶縁膜としても良い。
次に、島状半導体層１３０１に浅くアクセプター元素（ボロン）を選択的に添加して、低濃度不純物領域１３１１ａ及び低濃度不純物領域１３１１ｂを形成する。（図１０（Ｃ））
また、島状半導体層１３０２に浅くドナー元素（砒素）を選択的に添加して、低濃度不純物領域１３１２ａ及び低濃度不純物領域１３１２ｂを形成する。（図１０（Ｃ））
ここで、燐でなく砒素を添加する理由は、活性化処理時の熱拡散による回り込みを抑制するため拡散係数の低い元素を用いるためである。
熱拡散による回り込みを気にしなければ燐を用いても良い。
なお、ドナー元素とアクセプタ元素の添加の順番は、どちらが先でも良い。
次に、ゲート電極１７０１を覆うサイドウォール形成用絶縁膜１９０１と、ゲート電極１７０２を覆うサイドウォール形成用絶縁膜１９０２と、サイドウォール形成用絶縁膜１９０１上及びサイドウォール形成用絶縁膜１９０２上に設けられたサイドウォール形成用絶縁膜１９０３と、を形成する。（図１１（Ａ））
次に、サイドウォール形成用絶縁膜をエッチバックして、サイドウォール１９０１ａ〜ｂ、サイドウォール１９０２ａ〜ｂ、サイドウォール１９０３ａ〜ｂを形成する。（図１１（Ｂ））
なお、サイドウォール１９０１ａ〜ｂはサイドウォール形成用絶縁膜１９０１をエッチングして形成したものであり、サイドウォール１９０２ａ〜ｂはサイドウォール形成用絶縁膜１９０２をエッチングして形成したものであり、サイドウォール１９０３ａ〜ｂはサイドウォール形成用絶縁膜１９０３をエッチングして形成したものである。
サイドウォール形成用絶縁膜は、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。
但し、ゲート電極１７０１の側壁に形成されるサイドウォールの幅をゲート電極１７０２の側壁に形成されるサイドウォールの幅よりも広くするため、サイドウォール形成用絶縁膜１９０１の膜厚をサイドウォール形成用絶縁膜１９０２の膜厚よりも厚くする。
さらに、ゲート電極１７０１の側壁に形成されるサイドウォールの断面形状がＬ字状になるようにするため、サイドウォール形成用絶縁膜１９０３の材料とサイドウォール形成用絶縁膜１９０１の材料とを異なるものにする。
サイドウォール形成用絶縁膜１９０１の膜厚をサイドウォール形成用絶縁膜１９０２の膜厚よりも厚くし、且つサイドウォール形成用絶縁膜１９０３の材料とサイドウォール形成用絶縁膜１９０１の材料とを異なるものにすることによって、サイドウォール形成用絶縁膜１９０３がマスクとなるので、ゲート電極１７０１の側壁に形成されるサイドウォールの断面形状をＬ字状になり、サイドウォールの幅を広くすることができる。
即ち、サイドウォール形成用絶縁膜１９０１の膜厚をサイドウォール形成用絶縁膜１９０２の膜厚よりも厚くし、且つサイドウォール形成用絶縁膜１９０３の材料とサイドウォール形成用絶縁膜１９０１の材料とを異なるものにすることによって、同一のエッチバック工程で幅の異なるサイドウォールを形成することができるのである。
次に、露出した酸化膜１８０１及び酸化膜１８０２を除去する。（図１１（Ｃ））
なお、サイドウォール形成時のエッチバックは、露出した酸化膜１８０１及び酸化膜１８０２を除去したときに、ゲート電極の頂上が突出するような条件でエッチングを行っている。（図１１（Ｃ）の破線８００１、破線８００２参照）
ゲート電極の頂上が突出して、ゲート電極の側壁が一部露出していることによって、後のシリサイド化工程において、ゲート電極のシリサイド化を促進することができる。
具体的には、ゲート電極の頂上が突出しているので金属膜との接触面積が大きくなり、シリサイド化が促進され、シリサイド領域の膜厚を厚くすることができる。
なお、図１５の破線１８００３に示すようにゲート電極のコンタクト部は島状半導体層と重なる位置から離れた位置に形成されているため、シリサイド領域の膜厚を厚くしてゲート電極の低抵抗化を行うことは好ましいことである。
次に、島状半導体層１３０１にアクセプター元素（ボロン）を選択的に添加して、高濃度不純物領域１３２１ａ及び高濃度不純物領域１３２１ｂを形成する。（図１２（Ａ））
また、島状半導体層１３０２にドナー元素（砒素）を選択的に添加して、高濃度不純物領域１３２２ａ及び高濃度不純物領域１３２２ｂを形成する。（図１２（Ａ））
ここで、燐でなく砒素を添加する理由は、活性化処理時の熱拡散による回り込みを抑制するため拡散係数の低い元素を用いるためである。
なお、ドナー元素とアクセプタ元素の添加の順番は、どちらが先でも良い。
熱拡散による回り込みを気にしなければ燐を用いても良い。
次に、活性化処理を行う。（図１２（Ｂ））
活性化処理により熱拡散が生じて不純物元素の回り込みが生じる。（図１２（Ｂ）の破線８０１１ａ〜ｂ、破線８０１２ａ〜ｂ等参照）
サイドウォールの幅が短いトランジスタには拡散係数の低い砒素を添加しておけば、回り込みの距離が短くなるので、回り込みによってＬＤＤ領域が消失してしまうことを防止することができる。（図１２（Ｂ）の破線８０１１ａ〜ｂ、破線８０１２ａ〜ｂ等参照）
次に、金属膜２０００を形成して、加熱処理を行うことによってシリサイド領域２００１ａ〜ｃ及びシリサイド領域２００２ａ〜ｃを形成する。（図１２（Ｃ））
金属膜としては、コバルト、ニッケル、タングステン等を用いることができる。
ここで、ゲート電極の頂上が突出させておくことによって、シリサイド領域の膜厚を厚くすることができる。
シリサイド領域の膜厚を厚くすることによって、ゲート電極の低抵抗化が可能となる。
次に、金属膜２０００を除去し、ゲート電極１７０１上及びゲート電極１７０２上に層間絶縁膜２１００を形成し、層間絶縁膜２１００上のゲート電極１７０２上に選択的に層間絶縁膜２２００を形成する。（図１３（ａ））
次に、層間絶縁膜２２００をマスクとして層間絶縁膜２１００をエッチバックして、サイドウォール２１０１ａ及びサイドウォール２１０１ｂを形成する。（図１３（Ｂ））
次に、層間絶縁膜２１０１をゲート電極１７０２上に選択的に形成し、層間絶縁膜２１０１及び層間絶縁膜２２００上に層間絶縁膜２３００を形成する。（図１３（Ｃ））
層間絶縁膜は、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、ポリイミド、アクリル、シロキサンポリマー等を用いることができる。
但し、層間絶縁膜２２００をマスクとして層間絶縁膜２１００をエッチバックするので、層間絶縁膜２２００と層間絶縁膜２１００とは異なる材料とすることが好ましい。
また、Ｎチャネル型トランジスタ上に形成される層間絶縁膜を引っ張り応力にし、且つ、Ｐチャネル型トランジスタ上に形成される層間絶縁膜を圧縮応力にすると、Ｎチャネル型トランジスタ及びＰチャネル型トランジスタの特性値が上昇する。
よって、層間絶縁膜２１００を引っ張り応力を有する膜とし、層間絶縁膜２２００を圧縮応力を有する膜とすると好ましい。（但し、層間絶縁膜２１００を引っ張り応力の値は、層間絶縁膜２２００を圧縮応力よりも小さいものとする。）
次に、層間絶縁膜にコンタクトホールを形成し、層間絶縁膜上にコンタクトホールを介してトランジスタと接続される配線２４０１ａ〜ｃ及び配線２４０２ａ〜ｃを形成する。（図１４（Ａ））
なお、図１４（Ａ）と図１４（Ｂ）とは異なる箇所の断面図である。
そして、ゲート電極と配線のコンタクト箇所は、ゲート電極の下に半導体層が存在しない箇所としてある。（図１４（Ｂ））
配線は、アルミニウム、チタン、モリブデン、タングステン、金、銀、銅等の金属、若しくはＩＴＯ（酸化インジウム錫）等の透明導電物を用いることができる。
配線は、単層でも積層でもどちらでも良い。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態４）
ＳＯＩ基板の作製方法の一例ついて説明する。
まず、複数の半導体基板を準備する。ここでは、半導体基板５１００ａ、半導体基板５１００ｂ、半導体基板５１００ｃを用いる例について説明する（図１９（Ａ−１）参照）。
次に、半導体基板５１００ａの表面上に接合層５１０２ａを設け、半導体基板５１００ａの表面から所定の深さに脆化領域５１０４ａを設ける（図１９（Ａ−２）参照）。
また、半導体基板５１００ｂ、半導体基板５１００ｃについても同様に、表面上に接合層５１０２ｂ、接合層５１０２ｃをそれぞれ設け、表面から所定の深さに脆化領域５１０４ｂ、脆化領域５１０４ｃをそれぞれ設ける。
次に、ベース基板５１２０を準備する（図１９（Ｂ）参照）。
次に、複数の半導体基板５１００ａ〜５１００ｃとベース基板５１２０とを対向させ、接合層５１０２ａ〜１０２ｃの表面とベース基板１２０の表面とをそれぞれ接合する（図１９（Ｃ）参照）。
なお、図１９（Ｃ）では、ベース基板５１２０上に複数の半導体基板５１００ａ〜半導体基板５１００ｃを互いに空隙をもって設けた場合を示しているが、これに限られず、複数の半導体基板５１００ａ〜半導体基板５１００ｃの側面が互いに接するように配列させてもよい。
以上の工程により、ベース基板５１２０上に、それぞれ接合層５１０２ａ〜接合層５１０２ｃを介して単結晶半導体膜５１２４ａ、単結晶半導体膜５１２４ｂ、単結晶半導体膜５１２４ｃが設けられたＳＯＩ基板を作製することができる。
次に、他の実施の形態と同様の処理（半導体層のエッチバック処理、基板加熱しながらのレーザー光照射、トランジスタの形成等）を行うことができる。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
本発明者らは、ベース基板と、ベース基板上に形成された絶縁層（接合層）と、絶縁層（接合層）上に形成された単結晶半導体層とを有するＳＯＩ構造からなるサンプルを複数枚用意して、ＳＩＭＳ分析（２次イオン質量分析）を行い単結晶半導体層中の酸素の濃度を測定する実験を行った。
（第１の説明：サンプルの作製方法）
まず、塩化水素を含む雰囲気中で９５０℃の温度で熱酸化を行うことによって、シリコンウェハの表面に熱酸化膜を１００ｎｍの膜厚で形成した。
次に、熱酸化膜を形成したシリコンウェハに、質量分離を行わないイオンドーピング法を用いて水素を添加した。
なお、イオンドーピングは、水素ガスをドーピングガスとして用いて加速電圧を５０ｋＶに設定して行った。
次に、ガラス基板（旭硝子株式会社、ＡＮ１００基板）からなるベース基板を用意した。
そして、ベース基板の表面と熱酸化膜の表面を洗浄した後、ベース基板の表面と熱酸化膜の表面を貼り合わせた。
次に、２００℃で２時間の加熱処理（接合強化）を行い、続けて６００℃で２時間の加熱処理（亀裂形成）を行うことによって、ＳＯＩ基板を形成した。
その後、ＳＯＩ基板の単結晶半導体層の表面をドライエッチング法によりエッチバックした。
エッチバック後のＳＯＩ基板の単結晶半導体層の膜厚の平均値は１０５ｎｍであった。
なお、単結晶半導体層の膜厚の平均値は、光学的な膜厚測定器（ナノスペック）を用いて、複数の箇所を測定し、複数の箇所の平均値から算出した。
そして、以上の工程と同じ工程を経たサンプルを複数形成した。
（第２の説明：サンプルの種類）
リファレンスサンプルは、レーザー光の照射を行っていないサンプルである。
第１のサンプルは、ベース基板を加熱せず、単結晶半導体層にレーザー光の照射を行ったサンプルである。
第２のサンプルは、ベース基板の温度を３００℃にして単結晶半導体層にレーザー光の照射を行ったサンプルである。
第３のサンプルは、ベース基板の温度を５００℃にして単結晶半導体層にレーザー光の照射を行ったサンプルである。
なお、レーザー光の照射雰囲気は窒素雰囲気とした。
また、レーザーはエキシマレーザーを用いた。
また、レーザー光の照射の際は部分溶融を行った。
また、ベース基板と接触するステージを加熱することにより、ベース基板を接触加熱した。
（第３の説明：ＳＩＭＳ測定結果）
リファレンスサンプル（レーザー未照射）、第１のサンプル（レーザー照射（室温））、第２のサンプル（レーザー照射（３００℃））、及び第３のサンプル（レーザー照射（５００℃））の単結晶半導体層中の酸素濃度を測定するため、ＳＩＭＳ分析（２次イオン質量分析）を行った。
リファレンスサンプル（レーザー未照射）、第１のサンプル（レーザー照射（室温））、第２のサンプル（レーザー照射（３００℃））、及び第３のサンプル（レーザー照射（５００℃））のＳＩＭＳ測定結果をまとめたものを図１６に示す。
また、リファレンスサンプル（レーザー未照射）と第１のサンプル（レーザー照射（室温））とを比較したものを図１７に示す。
また、第１のサンプル（レーザー照射（室温））と第２のサンプル（レーザー照射（３００℃））と第３のサンプル（レーザー照射（５００℃））とを比較したものを図１８に示す。
図１６〜図１８において、グラフ２００００がリファレンスサンプル（レーザー未照射）の測定結果であり、グラフ２０００１が第１のサンプル（レーザー照射（室温））の測定結果であり、グラフ２０００２が第２のサンプルの測定結果（レーザー照射（３００℃））であり、グラフ２０００３が第３のサンプル（レーザー照射（５００℃）））の測定結果である。
なお、図１６〜図１８のグラフのうち符号が同じものは同じデータに基づくグラフである。
また、図１６〜図１８において、１Ｅ＋ｎ（ｎは自然数）は、１０のｎ乗を意味する。
（第４の説明：考察）
まず、図１６〜図１８のグラフの見方について説明する。
ＳＩＭＳ分析によって検出される酸素濃度のうち、単結晶半導体層の表面近傍（図中の膜厚が０〜２０ｎｍの範囲）及び単結晶半導体層と接合層の界面近傍（図中の膜厚が８０〜１０５ｎｍの範囲）は、通常測定精度が悪くなる領域であるので、単結晶半導体層中の酸素濃度の比較をする場合は参考にならない。
測定精度が悪い理由は、ノックオン効果の影響、単結晶半導体層表面の凹凸の影響、単結晶半導体層表面の汚染の影響等が考えられる。（汚染については、ＳＩＭＳ装置が清浄な雰囲気であるクリーンルームの外にあり、ＳＩＭＳ分析のためにサンプルを清浄な雰囲気の外に持ち出したためであると考えられる。）
したがって、図中の膜厚が２０〜８０ｎｍの範囲の酸素濃度を比較すれば良い。
まず、レーザー未照射のリファレンスサンプルと、レーザー光の照射をした第１乃至第３のサンプルと、を比較すると、少なくともレーザー光の照射を行えば酸素濃度が減少することがわかる。（図１６参照）
特に、レーザー未照射のリファレンスサンプルと室温でレーザー光の照射をした第１のサンプルを比較しても酸素濃度が減少しているので、酸素濃度の減少効果は基板加熱を行わなくとも得られることがわかる。（図１６、図１７参照）
次に、第１のサンプル（レーザー照射（室温））と第２のサンプル（レーザー照射（３００℃））と第３のサンプル（レーザー照射（５００℃））とを比較する。（図１６、図１８参照）
第１のサンプル（レーザー照射（室温））と第２のサンプル（レーザー照射（３００℃））とでは酸素濃度にあまり差がない。
一方、第１のサンプル（レーザー照射（室温））と第３のサンプル（レーザー照射（５００℃））では、第３のサンプル（レーザー照射（５００℃））は酸素濃度が減少していることがわかる。
したがって、少なくともベース基板の温度を５００℃とした状態でレーザー照射を行えば、酸素濃度が減少することがわかる。
以上の結果から、本発明者らはレーザー光の照射により酸素濃度が減少した理由は、単結晶半導体層が酸素の拡散係数の高い溶融状態になったため、酸素の外方拡散が促進されて酸素濃度が減少するためであると考えた。
また、本発明者らは３００℃の基板加熱では酸素の減少が顕著でなく、５００℃の基板加熱で酸素の減少が顕著であったことから、拡散係数の高い溶融状態の保持時間が長いほど酸素の外方拡散が促進されると考えた。
よって、基板加熱の温度が高いほど溶融状態の保持時間が長くなることが明らかであるので、５００℃よりも高い温度の基板加熱を行えば酸素の減少がより促進されることは明らかである。
したがって、少なくともレーザー光の照射を行うことにより、酸素の外方拡散が生じるので酸素濃度を減少させることができるといえる。
また、５００℃以上の温度で加熱を行いながらレーザー光の照射を行うことにより、酸素の外方拡散を助長することができるといえる。
（第５の説明：イオンドーピング法について）
サンプル作製に使用したシリコンウェハは、酸素濃度が１．０×１０１８〜２．０×１０１８ａｔｏｍ／ｃｍ３になるように制御されたシリコンウェハであった。
しかしながら、リファレンスサンプルの単結晶半導体層中の酸素濃度は、２．０×１０１８ａｔｏｍ／ｃｍ３よりも高い値を示していた。
よって、ＳＯＩ基板の作製工程中において酸素濃度が上昇したことは明らかである。
酸素濃度が上昇した原因の一つは、質量分離を行わないイオンドーピング法を用いて水素を添加する工程である。
即ち、質量分離を行わない場合はイオンドーピングの処理チャンバー内の雰囲気中に存在する元素を全てイオン化してドーピングされてしまう。
そして、大気中には酸素が大量に存在するため、処理チャンバー内に酸素が完全に混入しないようにチャンバー内雰囲気を管理することは難しい。
よって、質量分離を行わないイオンドーピング法を用いて水素を添加する工程を行う場合は、単結晶半導体層中に酸素も同時にドーピングされてしまうのである。
１１ 単結晶半導体基板
１１ａ 第１の領域
１１ｂ 第２の領域
１１ｃ 脆化領域
１１ｄ 溶融状態の半導体
１２ 接合層
１３ ベース基板
１４ レーザー光
８０ 破線
８１ 破線
８２ 破線
８３ 破線
９０ 破線
１００ ベース基板
２００ 接合層
３００ 単結晶半導体層
３０１ 島状半導体層
３０１ａ 不純物領域
３０１ｂ 不純物領域
３０２ 島状半導体層
３０２ａ 不純物領域
３０２ｂ 不純物領域
４００ ゲート絶縁膜
５０１ ゲート電極
５０２ ゲート電極
６００ 層間絶縁膜
７０１ａ 配線
７０１ｂ 配線
７０１ｂ 配線
７０１ｃ 配線
７０１ｃ 配線
７０２ａ 配線
１１００ ベース基板
１２００ 接合層
１３００ 単結晶半導体層
１３０１ 島状半導体層
１３０２ 島状半導体層
１３１１ａ 低濃度不純物領域
１３１１ｂ 低濃度不純物領域
１３１２ａ 低濃度不純物領域
１３１２ｂ 低濃度不純物領域
１３２１ａ 高濃度不純物領域
１３２１ｂ 高濃度不純物領域
１３２２ａ 高濃度不純物領域
１３２２ｂ 高濃度不純物領域
１４００ マスク絶縁膜
１５００ 埋込絶縁膜
１６０１ ゲート絶縁膜
１６０２ ゲート絶縁膜
１７０１ ゲート電極
１７０２ ゲート電極
１８０１ 酸化膜
１８０２ 酸化膜
１９０１ サイドウォール形成用絶縁膜
１９０１ａ サイドウォール
１９０１ｂ サイドウォール
１９０２ サイドウォール形成用絶縁膜
１９０２ａ サイドウォール
１９０２ｂ サイドウォール
１９０３ サイドウォール形成用絶縁膜
１９０３ａ サイドウォール
１９０３ｂ サイドウォール
２０００ 金属膜
２００１ａ シリサイド領域
２００１ｂ シリサイド領域
２００１ｃ シリサイド領域
２００２ａ シリサイド領域
２００２ｂ シリサイド領域
２００２ｃ シリサイド領域
２１００ 層間絶縁膜
２１０１ 層間絶縁膜
２１０１ａ サイドウォール
２１０１ｂ サイドウォール
２２００ 層間絶縁膜
２３００ 層間絶縁膜
２４０１ａ 配線
２４０１ｂ 配線
２４０１ｃ 配線
２４０２ａ 配線
２４０２ｂ 配線
２４０２ｃ 配線
５１００ａ 半導体基板
５１００ｂ 半導体基板
５１００ｃ 半導体基板
５１０２ａ 接合層
５１０２ｂ 接合層
５１０２ｃ 接合層
５１０４ａ 脆化領域
５１０４ｂ 脆化領域
５１０４ｃ 脆化領域
５１２０ ベース基板
５１２４ａ 単結晶半導体膜
５１２４ｂ 単結晶半導体膜
５１２４ｃ 単結晶半導体膜
８００１ 破線
８００２ 破線
８０１１ａ 破線
８０１１ｂ 破線
８０１２ａ 破線
８０１２ｂ 破線
１１３０１ 島状半導体層
１１５００ 埋込絶縁膜
１１７０１ ゲート電極
１２４０１ａ コンタクト領域
１２４０１ｂ コンタクト領域
１２４０１ｃ コンタクト領域
１８００１ 破線
１８００２ 破線
１８００３ 破線

Claims (7)

  1. 基板と、前記基板上の酸素を含有する絶縁層と、前記酸素を含有する絶縁層上の単結晶半導体層と、を有するＳＯＩ構造体を用意する第１のステップと、
    前記基板を加熱した状態において前記単結晶半導体層にレーザー光の照射を行うことにより、前記単結晶半導体層が部分溶融され、前記単結晶半導体層中の酸素が放出される第２のステップと、を有し、
    前記基板を加熱した状態における前記基板の温度は、５００℃以上であって前記基板の融点よりも低い温度であることを特徴とするＳＯＩ基板の作製方法。
  2. 請求項１において、
    前記レーザー光の照射雰囲気は、還元ガスを含有する雰囲気であることを特徴とするＳＯＩ基板の作製方法。
  3. 請求項１又は請求項２において、
    前記レーザー光の照射雰囲気は、フッ化水素を含有する雰囲気であることを特徴とするＳＯＩ基板の作製方法。
  4. 請求項１乃至請求項３のいずれか一に記載の方法で作製されたＳＯＩ基板を用いて半導体素子を形成することを特徴とする半導体装置の作製方法。
  5. 基板と、前記基板上の酸素を含有する絶縁層と、前記酸素を含有する絶縁層上の単結晶半導体層と、を有するＳＯＩ構造体を用意する第１のステップと、
    前記基板を加熱した状態において前記単結晶半導体層にレーザー光の照射を行うことにより、前記単結晶半導体層が部分溶融され、前記単結晶半導体層中の酸素が放出される第２のステップと、
    前記レーザー光を照射した前記単結晶半導体層を用いて半導体素子を形成する第３のステップと、を有し、
    前記基板を加熱した状態における前記基板の温度は、５００℃以上であって前記基板の融点よりも低い温度であることを特徴とする半導体装置の作製方法。
  6. 請求項５において、
    前記レーザー光の照射雰囲気は、還元ガスを含有する雰囲気であることを特徴とする半導体装置の作製方法。
  7. 請求項５又は請求項６において、
    前記レーザー光の照射雰囲気は、フッ化水素を含有する雰囲気であることを特徴とする半導体装置の作製方法。
JP2009280207A 2008-12-15 2009-12-10 Ｓｏｉ基板の作製方法、半導体装置の作製方法 Expired - Fee Related JP5610759B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009280207A JP5610759B2 (ja) 2008-12-15 2009-12-10 Ｓｏｉ基板の作製方法、半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008318377 2008-12-15
JP2008318377 2008-12-15
JP2009280207A JP5610759B2 (ja) 2008-12-15 2009-12-10 Ｓｏｉ基板の作製方法、半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2010166035A JP2010166035A (ja) 2010-07-29
JP2010166035A5 JP2010166035A5 (ja) 2012-11-29
JP5610759B2 true JP5610759B2 (ja) 2014-10-22

Family

ID=42241035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009280207A Expired - Fee Related JP5610759B2 (ja) 2008-12-15 2009-12-10 Ｓｏｉ基板の作製方法、半導体装置の作製方法

Country Status (5)

Country Link
US (1) US8394703B2 (ja)
JP (1) JP5610759B2 (ja)
KR (2) KR20100069595A (ja)
CN (1) CN101752294B (ja)
SG (2) SG182208A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2972564B1 (fr) * 2011-03-08 2016-11-04 S O I Tec Silicon On Insulator Tech Procédé de traitement d'une structure de type semi-conducteur sur isolant
TWI664731B (zh) * 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
US9425063B2 (en) * 2014-06-19 2016-08-23 Infineon Technologies Ag Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device
DE112015005339T5 (de) 2014-11-28 2017-08-17 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Modul und elektronisches Gerät
JP6850096B2 (ja) * 2015-09-24 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法及び電子機器の作製方法
US10026843B2 (en) * 2015-11-30 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structure of semiconductor device, manufacturing method thereof, and manufacturing method of active region of semiconductor device
WO2017116905A1 (en) * 2015-12-30 2017-07-06 Mattson Technology, Inc. Gas flow control for millisecond anneal system
JP6579086B2 (ja) * 2016-11-15 2019-09-25 信越半導体株式会社 デバイス形成方法
KR102615398B1 (ko) * 2017-02-21 2023-12-18 에베 그룹 에. 탈너 게엠베하 기질들을 결합하기 위한 방법 및 장치
KR20200143143A (ko) 2019-06-14 2020-12-23 삼성전자주식회사 집적 회로 반도체 소자의 제조 방법

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6384013A (ja) * 1986-09-27 1988-04-14 Agency Of Ind Science & Technol 半導体結晶層の製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US6444506B1 (en) 1995-10-25 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation
US6391690B2 (en) 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
US5970368A (en) 1996-09-30 1999-10-19 Kabushiki Kaisha Toshiba Method for manufacturing polycrystal semiconductor film
JPH1140501A (ja) 1997-05-20 1999-02-12 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP3349931B2 (ja) 1997-10-30 2002-11-25 松下電器産業株式会社 半導体レーザ装置の製造方法
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2000082679A (ja) 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
JP3345363B2 (ja) * 1998-12-07 2002-11-18 富士通株式会社 多結晶シリコン薄膜の形成方法及び薄膜トランジスタの製造方法
US7153729B1 (en) 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3794876B2 (ja) 1998-09-09 2006-07-12 松下電器産業株式会社 半導体装置の製造方法
JP4101409B2 (ja) 1999-08-19 2008-06-18 シャープ株式会社 半導体装置の製造方法
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7253032B2 (en) 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
TW544938B (en) 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP2004006700A (ja) 2002-03-27 2004-01-08 Seiko Epson Corp 表面処理方法、表面処理基板、膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、及び電子機器
JP4610178B2 (ja) * 2002-11-15 2011-01-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4759919B2 (ja) * 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
US20070117287A1 (en) 2005-11-23 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
US7579654B2 (en) 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
CN101281912B (zh) 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
KR101440930B1 (ko) * 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작방법
US7960262B2 (en) 2007-05-18 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device by applying laser beam to single-crystal semiconductor layer and non-single-crystal semiconductor layer through cap film
US7745268B2 (en) 2007-06-01 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device with irradiation of single crystal semiconductor layer in an inert atmosphere
US7776718B2 (en) 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
US7795111B2 (en) 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
JP5442224B2 (ja) 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
KR101499175B1 (ko) 2007-10-04 2015-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법
US7799658B2 (en) 2007-10-10 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US7851318B2 (en) 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
CN101842910B (zh) 2007-11-01 2013-03-27 株式会社半导体能源研究所 用于制造光电转换器件的方法
US7816232B2 (en) * 2007-11-27 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and semiconductor substrate manufacturing apparatus
JP5286046B2 (ja) 2007-11-30 2013-09-11 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5248994B2 (ja) 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5248995B2 (ja) 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
US7947523B2 (en) 2008-04-25 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
US7943414B2 (en) 2008-08-01 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate

Also Published As

Publication number Publication date
KR20160120266A (ko) 2016-10-17
CN101752294B (zh) 2015-02-25
SG162675A1 (en) 2010-07-29
KR20100069595A (ko) 2010-06-24
SG182208A1 (en) 2012-07-30
JP2010166035A (ja) 2010-07-29
US8394703B2 (en) 2013-03-12
CN101752294A (zh) 2010-06-23
US20100151663A1 (en) 2010-06-17

Similar Documents

Publication Publication Date Title
JP5610759B2 (ja) Ｓｏｉ基板の作製方法、半導体装置の作製方法
TWI478280B (zh) Ｓｏｉ基板的製造方法、和半導體裝置的製造方法
CN101038865B (zh) 制造薄膜的方法
JP5548351B2 (ja) 半導体装置の作製方法
US8653536B2 (en) Method for manufacturing semiconductor substrate, and semiconductor device
JP5706670B2 (ja) Ｓｏｉ基板の作製方法
CN105047601A (zh) Soi衬底的制造方法及soi衬底
US8043937B2 (en) Method for manufacturing semiconductor substrate
JP2008277696A (ja) 半導体装置の製造方法
JP5941285B2 (ja) Ｓｏｉ基板の作製方法
US8349702B2 (en) Method for manufacturing semiconductor substrate
JP5583916B2 (ja) 半導体基板の作製方法及び半導体装置の作製方法
JP5559984B2 (ja) 半導体装置の作製方法
JP5292810B2 (ja) Ｓｏｉ基板の製造方法
JP7155759B2 (ja) 半導体装置及び半導体装置の製造方法
JP5977947B2 (ja) Ｓｏｉ基板の作製方法
JP2010141246A (ja) 半導体装置の製造方法
JP5633328B2 (ja) 半導体装置の製造方法
JP2012069927A (ja) Ｓｏｉ基板の作製方法
JP5576617B2 (ja) 単結晶半導体層の結晶性評価方法
JP5669439B2 (ja) 半導体基板の作製方法
JP2010258305A (ja) 半導体装置の製造方法
JP2005217191A (ja) 貼り合わせ基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121010

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140902

R150 Certificate of patent or registration of utility model

Ref document number: 5610759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees