JP2017126724A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2017126724A
JP2017126724A JP2016006575A JP2016006575A JP2017126724A JP 2017126724 A JP2017126724 A JP 2017126724A JP 2016006575 A JP2016006575 A JP 2016006575A JP 2016006575 A JP2016006575 A JP 2016006575A JP 2017126724 A JP2017126724 A JP 2017126724A
Authority
JP
Japan
Prior art keywords
layer
semiconductor substrate
semiconductor device
impurity concentration
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016006575A
Other languages
English (en)
Other versions
JP6660611B2 (ja
Inventor
遊 榎本
yu Enomoto
遊 榎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016006575A priority Critical patent/JP6660611B2/ja
Priority to US15/402,699 priority patent/US9786772B2/en
Publication of JP2017126724A publication Critical patent/JP2017126724A/ja
Application granted granted Critical
Publication of JP6660611B2 publication Critical patent/JP6660611B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08245—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】従来に比べてＶＣＥ（ｓａｔ）および電力損失を低減することができる半導体装置およびその製造方法を提供する。【解決手段】半導体装置は、ｎ−型ドリフト層３０を挟んで表面側にｎ＋型エミッタ層３３が形成され、裏面側にｐ−型コレクタ層２８が形成された半導体基板２７と、ｎ−型ドリフト層３０とｎ＋型エミッタ層３３との間のｐ−型ベース層３２と、ｐ−型コレクタ層２８とｎ−型ドリフト層３０との間の、ｎ−型ドリフト層３０よりも高い不純物濃度を有し、かつ、半導体基板２７の裏面からの深さ方向に関して２つのピークを持つ不純物濃度のプロファイルを有するｎ＋型バッファ層２９と、ｎ−型ドリフト層３０に形成され、半導体基板２７の裏面からの深さ方向に関して半値幅が２μｍ以下の不純物濃度のプロファイルを有する欠陥層３５とを含む。【選択図】図３

Description

本発明は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を備える半導体装置およびその製造方法に関する。
コンバータやインバータ等の電力変換装置に使用される半導体装置として、ＩＧＢＴが知られている（たとえば、特許文献１参照）。
特開２０１３−１４５９０３号公報
ＩＧＢＴの特性として、ＶＣＥ（ｓａｔ）（コレクタ−エミッタ間飽和電圧）やスイッチング時の電力損失がある。これらは、いずれも低いほど好ましいが、現状、まだまだ改善の余地が残っている。
本発明の目的は、従来に比べてＶＣＥ（ｓａｔ）および電力損失を低減することができる半導体装置およびその製造方法を提供することである。
本発明の一実施形態に係る半導体装置は、第１導電型のドリフト層を挟んで表面側に第１導電型のエミッタ層が形成され、裏面側に第２導電型のコレクタ層が形成された半導体基板と、前記ドリフト層と前記エミッタ層との間の第２導電型のベース層と、前記コレクタ層と前記ドリフト層との間の第１導電型のバッファ層であって、前記ドリフト層よりも高い不純物濃度を有し、かつ前記半導体基板の裏面からの深さ方向に関して２つのピークを持つ不純物濃度のプロファイルを有するバッファ層と、前記ドリフト層に形成され、前記半導体基板の裏面からの深さ方向に関して半値幅が２μｍ以下の不純物濃度のプロファイルを有する欠陥層とを含む。
上記の構成を有する半導体装置によって、従来にはない低ＶＣＥ（ｓａｔ）および低電力損失の半導体装置を提供することができる。
前記欠陥層は、４Ｈｅ、３Ｈｅ、Ｈ、Ｐ、Ｆ、Ａｒ、Ａｓ、ＳｂおよびＳｉの少なくとも一種を含んでいてもよい。この場合、前記半導体装置は、たとえば、ドリフト層を有する第１導電型の半導体基板の表面部に第２導電型のベース層を形成し、当該ベース層の表面部に第１導電型のエミッタ層を形成する工程と、前記半導体基板の裏面から、第１エネルギで第１導電型不純物を注入し、次に、前記第１エネルギとは異なる第２エネルギで第１導電型不純物を注入することによって、前記ドリフト層よりも高い不純物濃度を有し、かつ前記半導体基板の裏面からの深さ方向に関して２つのピークを持つ不純物濃度のプロファイルを有するバッファ層を形成する工程と、前記半導体基板の裏面から第２導電型不純物を注入することによって、前記バッファ層に対して前記半導体基板の裏面側にコレクタ層を形成する工程と、前記半導体基板の裏面に対して４Ｈｅ、３Ｈｅ、Ｈ、Ｐ、Ｆ、Ａｒ、Ａｓ、ＳｂおよびＳｉの少なくとも一種の粒子を照射し、前記半導体基板をアニール処理することによって、前記半導体基板の裏面からの深さ方向に関して半値幅が２μｍ以下の不純物濃度のプロファイルを有する欠陥層を前記ドリフト層に形成する工程とを含む、半導体装置の製造方法によって製造することができる。
前記半導体装置の製造方法において、前記第１エネルギは、前記第２エネルギよりも高くてもよい。つまり、相対的に深いピークが先に形成され、その後、当該ピークよりも相対的に浅いピークが形成されてもよい。
また、前記半導体装置の製造方法は、前記コレクタ層の形成後、前記バッファ層および前記コレクタ層内の不純物を活性化させる第１アニール処理工程を含み、前記欠陥層を形成するときのアニール処理は、前記第１アニール処理工程時よりも低温で前記半導体基板をアニール処理する第２アニール処理工程を含むことが好ましい。この場合、前記第１アニール処理工程は、第１エネルギ密度を有するレーザ照射による第１レーザアニール工程を含み、前記第２アニール処理工程は、前記第１エネルギ密度よりも低い第２エネルギ密度を有するレーザ照射による第２レーザアニール工程を含んでいてもよい。より具体的には、前記第１エネルギ密度が１Ｊ／ｃｍ２〜３Ｊ／ｃｍ２であり、前記第２エネルギ密度が０．１Ｊ／ｃｍ２〜０．５Ｊ／ｃｍ２であってもよい。
第２アニール処理工程を第１アニール処理工程よりも低温で行うことによって、欠陥層を良好に形成することができる。
また、前記半導体装置の製造方法において、前記粒子は、イオン注入装置、サイクロトロンまたはバンデグラフによって照射されてもよい。
また、本発明の一実施形態に係る半導体装置は、次に示す特徴を備えていてもよい。
具体的には、前記欠陥層は、前記半導体基板の裏面から１μｍ〜３μｍの間に形成されていてもよい。
前記バッファ層の前記不純物濃度のプロファイルは、前記半導体基板の前記裏面から相対的に浅い領域に第１ピークを有し、前記第１ピークよりも相対的に深い領域に前記第１ピークよりも低い不純物濃度の第２ピークを有していてもよい。
前記第１ピークの不純物濃度は、２×１０１６ｃｍ−３〜２×１０１８ｃｍ−３であり、前記第２ピークの不純物濃度は、６×１０１５ｃｍ−３〜６×１０１７ｃｍ−３であってもよい。
前記半導体基板は、４０μｍ〜２００μｍの厚さを有していてもよい。
前記半導体装置は、前記半導体基板の表面から前記エミッタ層および前記ベース層を貫通して前記ドリフト層に達するゲートトレンチと、前記ゲートトレンチの内面に形成されたゲート絶縁膜を介して前記ゲートトレンチに埋め込まれたゲート電極とを含んでいてもよい。つまり、トレンチゲート型のＩＧＢＴを備えていてもよい。むろん、前記半導体装置は、プレーナゲート型のＩＧＢＴを備えていてもよい。
前記ゲートトレンチは、２μｍ〜７μｍのピッチで形成されていてもよいし、２μｍ〜６μｍの深さを有していてもよい。
前記ドリフト層は、前記ベース層の直下に形成され、前記ドリフト層の他領域よりも相対的に高い不純物濃度を有するエンハンス層を含んでいてもよい。
前記半導体基板は、シリコン基板を含んでいてもよい。
なお、上記のドリフト層、エミッタ層、コレクタ層、ベース層、バッファ層、欠陥層およびエンハンス層は、その周囲と明確な境界を有する層状に形成されているものに限定されるものではなく、半導体基板の一部を占める一定の領域であってもよい。
図１Ａは、本発明の一実施形態に係る半導体装置の模式的な外観図であり、図１Ｂは、前記半導体装置の内部構造を示す図である。 図２Ａは、図１Ａおよび図１Ｂのスイッチング素子チップの模式的な平面図であり、図２Ｂは、前記スイッチング素子チップの内部構造を示す図である。 図３Ａは、図２Ａのスイッチング素子チップの要部をより詳細に説明するための平面図であり、図３Ｂは、図３ＡのIIIＢ−IIIＢ線に沿う断面図である。 図４は、バッファ層および欠陥層の不純物濃度を説明するための図である。 図５は、前記スイッチング素子チップの製造フローを示す図である。 図６は、参考例２の耐圧評価結果を示す図である。 図７は、実施例１の耐圧評価結果を示す図である。 図８は、実施例１および参考例１，３のＶＣＥ（ｓａｔ）特性を示す図である。 図９は、実施例１のスイッチング特性を示す図である。 図１０は、参考例３のスイッチング特性を示す図である。 図１１は、参考例１のスイッチング特性を示す図である。 図１２は、実施例１および参考例１，３の効率特性を示す図である。 図１３は、効率特性の評価に使用したコンバータ回路を示す図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１Ａは、本発明の一実施形態に係る半導体装置１の模式的な外観図であり、図１Ｂは、半導体装置１の内部構造を示す図である。
図１Ａおよび図１Ｂに示すように、半導体装置１は、スイッチング素子チップ２（ＩＧＢＴ）およびダイオードチップ３を備え、これらが樹脂パッケージ４で封止された構造を有している。半導体装置１は、さらに、両方のチップ２，３に電気的に接続された３つの端子５〜７を備えている。
３つの端子５〜７は、ゲート端子５、コレクタ端子６およびエミッタ端子７を含む。
ゲート端子５は、スイッチング素子チップ２のゲートパッド８に、ボンディングワイヤ９を介して接続されている。
コレクタ端子６は、スイッチング素子チップ２およびダイオードチップ３の各裏面に接合されたアイランド１０を有し、スイッチング素子チップ２のコレクタ（後述するコレクタメタル４２）およびダイオードチップ３のカソード（図示せず）に直接接続されている。
エミッタ端子７は、スイッチング素子チップ２のエミッタパッド１１およびダイオードチップ３のアノードパッド１２に、ボンディングワイヤ１３を介して接続されている。
コレクタ端子６およびエミッタ端子７は、それぞれ、ダイオードチップ３のカソードおよびアノード用の端子を兼ねており、これにより、スイッチング素子チップ２とダイオードチップ３とが互いに並列に接続されている。
３つの端子５〜７は、略直方体形に形成された樹脂パッケージ４の一側面から互いに平行に延びて配列されている。
図２Ａは、図１Ａおよび図１Ｂのスイッチング素子チップ２の模式的な平面図であり、主に、スイッチング素子チップ２のパッドレイアウトを示すものである。
まず、図２Ａに示すように、スイッチング素子チップ２の最表面には、たとえばアルミニウム（ＡｌＳｉＣｕ、ＡｌＣｕ等）からなる、ゲートメタル１４およびエミッタメタル１５が形成されている。ゲートメタル１４およびエミッタメタル１５はパッシベーション膜１６で選択的に覆われている。
ゲートメタル１４のパッシベーション膜１６から露出している部分は、ゲートパッド８と、ゲートフィンガー１７とを含む。ゲートフィンガー１７は、ゲートパッド８からスイッチング素子チップ２の周縁に沿って、当該周縁のほぼ全周に渡って延びている。この実施形態では、一対のゲートフィンガー１７がゲートパッド８に対して対称な形状で形成されている。
一方、エミッタメタル１５のパッシベーション膜１６から露出している部分は、エミッタパッド１１と、エミッタ外周部１８とを含む。エミッタパッド１１は、ゲートパッド８およびゲートフィンガー１７の一体環状部に囲まれたスイッチング素子チップ２の中央領域１９に配置されている。エミッタ外周部１８は、中央領域１９から、一対のゲートフィンガー１７の先端間のスペース２０を介してスイッチング素子チップ２の周縁に延出し、当該周縁から一対のゲートフィンガー１７のそれぞれに沿うように二方向に分岐している。このエミッタ外周部１８は、ゲートパッド８およびゲートフィンガー１７の全周を取り囲んでいる。
図２Ｂは、スイッチング素子チップ２の内部構造を示す図であり、主に、スイッチング素子チップ２のゲート電極２５のレイアウトを示すものである。図２Ｂにおいて、破線で示した部分は、前述の図２Ａで示したゲートパッド８およびゲートフィンガー１７の一体環状部である。
図２Ｂに示すように、スイッチング素子チップ２の内部には、ゲートパッド８およびゲートフィンガー１７の直下に、たとえばポリシリコンからなるゲート埋め込み部２１が形成されている。
ゲート埋め込み部２１は、中央領域１９の直下の領域２２を二分する主線部２３と、領域２２を取り囲む周囲線部２４と、主線部２３と周囲線部２４とを接続するゲート電極２５とを含む。具体的には、主線部２３は、平面視四角形状の周囲線部２４の対辺同士を接続するように形成されている。
ゲート電極２５は、当該対辺に平行なストライプ状に多数形成されている（図２Ｂでは一部のみを図示）。各ゲート電極２５の一端部が主線部２３に接続され、他端部が周囲線部２４に接続されている。このようなストライプ状のゲート電極２５が、主線部２３を挟んで両側の領域２２に形成されており、隣り合うゲート電極２５と、それらの端部同士を接続する主線部２３および周囲線部２４とで取り囲まれた部分に単位セル２６が区画されている（図２Ｂの斜線部）。
ゲートパッド８に入力された電圧は、ゲートフィンガー１７およびその直下の周囲線部２４、ならびに主線部２３を介して、ゲート電極２５に印加される。なお、この実施形態では、単位セル２６の両側に形成された部分のみをゲート電極２５としているが、ゲート埋め込み部２１の全体、もしくはゲート埋め込み部２１およびゲートメタル１４を合わせてゲート電極と称してもよい。
図３Ａは、図２Ａのスイッチング素子チップ２の要部をより詳細に説明するための平面図であり、図３Ｂは、図３ＡのIIIＢ−IIIＢ線に沿う断面図である。
スイッチング素子チップ２は、ｎチャンネル型ＩＧＢＴであって、半導体基板２７を含む。半導体基板２７は、たとえば、４０μｍ〜２００μｍの厚さ（一例として６０μｍ）を有している。
半導体基板２７は、ｐ−型コレクタ層２８と、ｎ＋型バッファ層２９と、ｎ−型ドリフト層３０と、ｎ型エンハンス層３１と、ｐ−型ベース層３２と、ｎ＋型エミッタ層３３と、ｐ＋型ベースコンタクト層３４と、欠陥層３５とを含む。
ｐ−型コレクタ層２８、ｐ−型ベース層３２およびｐ＋型ベースコンタクト層３４は、ｐ型不純物がドープされた半導体層である。より具体的には、ｎ−型の半導体基板２７に対してｐ型不純物をイオン注入することによって形成された半導体層であってもよい。ｐ型不純物としては、Ｂ（ホウ素）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）などを適用することができる。
ｐ−型コレクタ層２８の不純物濃度は、たとえば、１×１０１６ｃｍ−３〜１×１０２０ｃｍ−３であってもよい。ｐ−型ベース層３２の不純物濃度は、たとえば、２×１０１６ｃｍ−３〜２×１０１８ｃｍ−３であってもよい。ｐ＋型ベースコンタクト層３４の不純物濃度は、たとえば、３×１０１８ｃｍ−３〜３×１０２０ｃｍ−３であってもよい。
一方、ｎ＋型バッファ層２９、ｎ−型ドリフト層３０、ｎ型エンハンス層３１およびｎ＋型エミッタ層３３は、ｎ型不純物がドープされた半導体層である。より具体的には、ｎ−型ドリフト層３０はｎ−型の半導体基板２７の不純物濃度が維持された半導体層であってよく、ｎ＋型バッファ層２９、ｎ型エンハンス層３１およびｎ＋型エミッタ層３３は、ｎ−型の半導体基板２７に対してさらにｎ型不純物をイオン注入することによって形成された半導体層であってもよい。ｎ型不純物としては、Ｐ（リン）、Ａｓ（砒素）、Ｓｂ（アンチモン）などを用いることができる。
ｎ−型ドリフト層３０の不純物濃度は、たとえば、２×１０１３ｃｍ−３〜２×１０１５ｃｍ−３であってもよい。ｎ型エンハンス層３１の不純物濃度は、たとえば、５×１０１４ｃｍ−３〜５×１０１６ｃｍ−３であってもよい。ｎ＋型エミッタ層３３の不純物濃度は、たとえば、２×１０１９ｃｍ−３〜２×１０２１ｃｍ−３であってもよい。なお、ｎ＋型バッファ層２９の不純物濃度については、図４を用いて後で詳述する。
次に、各不純物層の配置形態を説明する。半導体基板２７は、その大部分がｎ−型ドリフト層３０である。たとえば、６０μｍ厚さの半導体基板２７において、その表面部および裏面部を除く、厚さ５５μｍ程度の中央部がｎ−型ドリフト層３０となっている。
このｎ−型ドリフト層３０に対して半導体基板２７の表面側には、ｐ−型ベース層３２が配置され、そのｐ−型ベース層３２の表面部にさらに、ｎ＋型エミッタ層３３が配置されている。ｎ＋型エミッタ層３３は、半導体基板２７の表面を形成している。そして、半導体基板２７の表面からｎ＋型エミッタ層３３およびｐ−型ベース層３２を貫通してｎ−型ドリフト層３０に達するようにゲートトレンチ３６が形成されている。ｎ−型ドリフト層３０のうち当該ゲートトレンチ３６の下部を覆う部分が、ｎ−型ドリフト層３０の他領域（ｎ−型領域）よりも相対的に高い不純物濃度を有するｎ型エンハンス層３１となっている。つまり、ｎ型エンハンス層３１は、ｐ−型ベース層３２の直下全体にｐ−型ベース層３２に接するように形成されており、ゲートトレンチ３６の下部内面を形成している。
一方、ｎ−型ドリフト層３０に対して半導体基板２７の裏面部に、ｐ−型コレクタ層２８が配置されている。ｐ−型コレクタ層２８は、半導体基板２７の裏面を形成している。さらに、ｐ−型コレクタ層２８とｎ−型ドリフト層３０との間には、ｎ＋型バッファ層２９が配置されている。
図３Ａに示すように、ゲートトレンチ３６は、平面視ストライプ状に形成されている。ストライプ状のゲートトレンチ３６のピッチＰ１は、たとえば、２μｍ〜７μｍである。また、各ゲートトレンチ３６は、２μｍ〜６μｍの深さＤ１を有している。ゲートトレンチ３６には、たとえば酸化シリコン等からなるゲート絶縁膜３７を介して、ゲート電極２５が埋め込まれている。このゲートトレンチ３６およびゲート電極２５は、図２Ｂでも示したが、半導体基板２７においてストライプ状の単位セル２６を区画する。なお、ゲートトレンチ３６は、この実施形態で図示したストライプ状に限らず、たとえば、格子状（四角格子、六角格子等）、千鳥格子状に形成されていてもよい。
各単位セル２６には、その幅方向略中央に、コンタクトトレンチ３８が形成されている。コンタクトトレンチ３８は、ゲートトレンチ３６よりも浅いものであって、半導体基板２７の表面からｎ＋型エミッタ層３３を貫通し、その底部がｐ−型ベース層３２に位置している。そして、コンタクトトレンチ３８の底部にｐ＋型ベースコンタクト層３４が形成されている。
半導体基板２７の表面には、たとえば酸化シリコン（ＳｉＯ２）からなる、層間絶縁膜３９が形成されている。層間絶縁膜３９は、コンタクトトレンチ３８に連通するコンタクトホール４０を有している。
層間絶縁膜３９上には、たとえばＴｉ／ＴｉＮからなるバリアメタル４１を介して、エミッタメタル１５が形成されている。エミッタメタル１５は、コンタクトホール４０およびコンタクトトレンチ３８を介して、ｐ＋型ベースコンタクト層３４に接続されている。
半導体基板２７の裏面には、たとえばアルミニウム（ＡｌＳｉＣｕ、ＡｌＣｕ等）からなる、コレクタメタル４２が形成されている。コレクタメタル４２は、ｐ−型コレクタ層２８に接続されている。
図４は、ｎ＋型バッファ層２９および欠陥層３５の不純物濃度を説明するための図である。図４では、比較のため、ピークが一つしかないｎ＋型バッファ層２９の不純物濃度のプロファイルも示している。次に、図３Ｂに図４を加えて、ｎ＋型バッファ層２９および欠陥層３５の形成位置、不純物濃度等について説明する。
まず、ｎ＋型バッファ層２９は、図３Ｂに示すようにｐ−型コレクタ層２８に接するように形成されており、全体に亘ってｎ−型ドリフト層３０よりも高い不純物濃度を有している。図４によれば、ｎ−型ドリフト層３０の不純物濃度が２×１０１４ｃｍ−３程度でほぼ一定であるのに対し、ｎ＋型バッファ層２９の不純物濃度はそれよりも高くなっている。より具体的には、ｎ＋型バッファ層２９は、半導体基板２７の裏面からの深さ方向（図４の左から右の方向）に関して、２つのピークを持つ不純物濃度のプロファイル４３を有している。当該プロファイル４３は、半導体基板２７の裏面から相対的に浅い領域（図４では、０．５μｍ〜１μｍの領域）に第１ピーク４４を有し、第１ピーク４４よりも相対的に深い領域（図４では、１μｍ〜１．５μｍ）に第１ピーク４４よりも低い不純物濃度の第２ピーク４５を有している。たとえば、第１ピーク４４の不純物濃度は、２×１０１６ｃｍ−３〜２×１０１８ｃｍ−３であり、第２ピーク４５の不純物濃度は、６×１０１５ｃｍ−３〜６×１０１７ｃｍ−３である。これにより、たとえば第１ピーク４４とほぼ同じ深さにピークを一つ持つだけの比較プロファイル４６を有するバッファ層が形成されている場合に比べて、大きな耐圧を保持することができる。したがって、６０μｍ程度の厚さの半導体基板２７に十分な耐圧を付与することができる。
次に、欠陥層３５は、図３Ｂに示すようにｎ−型ドリフト層３０内において、半導体基板２７の裏面から予め設定された深さ位置に広がるように局所的に形成されている。欠陥層３５は、図３Ｂに参照符号３５Ａで示すように、ｎ＋型バッファ層２９の直上に離れて形成されていてもよいし、参照符号３５Ｂで示すように、ｎ＋型バッファ層２９と部分的に重なって形成されていてもよい。この実施形態では、半導体基板２７の裏面から１μｍ〜３μｍの間に、ｎ＋型バッファ層２９から離れて形成されている。
欠陥層３５は、４Ｈｅ、３Ｈｅ、Ｈ、Ｐ、Ｆ、Ａｒ、Ａｓ、ＳｂおよびＳｉの少なくとも一種の粒子を照射し、さらに熱処理によってその粒子を活性化して形成された領域であるとともに、粒子の照射によって一部に結晶欠陥が発生している領域である。上記の粒子のうち、４Ｈｅ、３Ｈｅは、熱耐性が高く温度による変化が小さいので、半導体装置１をパッケージに組み込んで組み立てるときの熱ストレスによって欠陥層３５が変化することを抑制することができる。
そして、この欠陥層３５は、図４に示すように、半導体基板２７の裏面からの深さ方向に関して半値幅（半値全幅）Ｗ１が２μｍ以下の不純物濃度のプロファイル４７を有している。この実施形態では、プロファイル４７は、１．８μｍ〜２．３μｍの領域に一つのピーク４８を有していてもよい。なお、プロファイル４７は、ｎ＋型バッファ層２９のプロファイル４３と同様に、少なくとも２つのピークを有していてもよい。
図５は、スイッチング素子チップ２の製造フローを示す図である。次に、図３Ｂおよび図５を参照して、スイッチング素子チップ２の製造工程の概略を説明する。
スイッチング素子チップ２を製造するには、まず、半導体基板２７のもとになる半導体ウエハが準備される（ステップＳ１）。使用される半導体ウエハ（シリコンウエハ）は、エピタキシャルウエハおよびＦＺウエハのいずれであってもよいが、低ＶＣＥ（ｓａｔ）および高速スイッチングを実現する観点から、ＦＺウエハである方が好ましい。ＦＺウエハであれば、キャリア濃度の勾配が小さく移動度の大きい電子電流成分が増加するので、少ないキャリアで多くの電流を流すことができる。
次に、半導体基板２７の表面全体にｎ型不純物（たとえばＰ（リン））が注入され、その後のアニール処理で拡散させることによって、半導体基板２７にｎ型エンハンス層３１が形成される（ステップＳ２）。
次に、半導体基板２７（半導体ウエハ）が選択的にエッチングされることによって、ゲートトレンチ３６が形成される（ステップＳ３）。これにより、半導体基板２７のアクティブ領域に多数の単位セル２６が区画される。
次に、たとえば熱酸化法によって、ゲートトレンチ３６の内面にゲート絶縁膜３７が形成される（ステップＳ４）。
次に、ゲートトレンチ３６にポリシリコン等の電極材料が埋め込まれることによって、ゲートトレンチ３６内にゲート電極２５が形成される（ステップＳ５）。
次に、半導体基板２７の表面にｐ型不純物（たとえばＢ（ホウ素））が選択的に注入され、その後のアニール処理で拡散させることによって、半導体基板２７の表面部にｐ−型ベース層３２が形成される（ステップＳ６）。
次に、半導体基板２７の表面にｎ型不純物（たとえばＰ（リン））が選択的に注入され、その後のアニール処理で拡散させることによって、ｐ−型ベース層３２の表面部にｎ＋型エミッタ層３３が形成される（ステップＳ７）。
次に、半導体基板２７が選択的にエッチングされることによって、各単位セル２６にコンタクトトレンチ３８が形成される（ステップＳ８）。
次に、コンタクトトレンチ３８の底部にｐ型不純物（たとえばＢ（ホウ素））が選択的に注入され、その後のアニール処理で拡散させることによって、ｐ＋型ベースコンタクト層３４が形成される（ステップＳ９）。
次に、たとえばスパッタ法によってバリアメタル４１が形成され（ステップＳ１０）、さらにスパッタ法によって、エミッタメタル１５が形成される（ステップＳ１１）。
次に、半導体基板２７を、裏面側が上になるように接着剤等で支持ガラスにマウントし（ステップＳ１２）、当該裏面側から半導体基板２７が薄くされる（ステップＳ１３）。半導体基板２７の薄化は、たとえば、一定の厚さまで研削（バックグラインド）し、その後は鏡面仕上げを兼ねて、エッチングによって最終の厚さまで薄くしてもよい。
次の工程は、ｎ＋型バッファ層２９およびｐ−型コレクタ層２８のインプラ工程である。この工程では、まず、半導体基板２７の裏面側から、第１エネルギ（たとえば、１２００ｋｅＶ程度）でｎ型不純物（たとえばＰ（リン））が注入され（ステップＳ１４）、続けて第１エネルギよりも低い第２エネルギ（たとえば、６００ｋｅＶ程度）でｎ型不純物が注入される（ステップＳ１５）。さらに、半導体基板２７の裏面側から、ｎ＋型バッファ層２９のときによりも低いエネルギでｐ型不純物（たとえばＢ（ホウ素））が注入される（ステップＳ１６）。
不純物の注入後、ｎ＋型バッファ層２９およびｐ−型コレクタ層２８内の不純物を活性化させるアニール工程（第１アニール処理工程）が行われる（ステップＳ１７）。このアニール処理は、たとえば、照射エネルギ密度（第１エネルギ密度）が１Ｊ／ｃｍ２〜３Ｊ／ｃｍ２のレーザアニール（第１レーザアニール工程）によって行われてもよい。
次に、半導体基板２７の裏面側から、欠陥層３５の形成のための粒子照射が行われる。この実施形態では、４Ｈｅが照射される（ステップＳ１８）。なお、このときに照射される粒子としては、前述したように、４Ｈｅの他、３Ｈｅ、Ｈ、Ｐ、Ｆ、Ａｒ、Ａｓ、ＳｂおよびＳｉの少なくとも一種の粒子であってもよい。また、照射装置としては、たとえば、イオン注入装置、サイクロトロンまたはバンデグラフを使用できる。
次に、ヘリウムを活性化させるアニール工程（第２アニール処理工程）が行われる（ステップＳ１９）。このアニール処理は、ｎ＋型バッファ層２９およびｐ−型コレクタ層２８のアニール処理よりも低温で行われる。より具体的には、ｎ＋型バッファ層２９およびｐ−型コレクタ層２８のレーザアニールのときの照射エネルギ密度よりも低い照射エネルギ密度（第２エネルギ密度）でレーザアニール（第２レーザアニール工程）を行えばよい。このときの照射エネルギ密度は、たとえば、０．１Ｊ／ｃｍ２〜０．５Ｊ／ｃｍ２であってもよい。これにより、ｎ−型ドリフト層３０内に欠陥層３５が形成される。
その後、たとえばスパッタ法によって半導体基板２７の裏面にコレクタメタル４２が形成され（ステップＳ２０）、半導体基板２７が個片化されることによって、スイッチング素子チップ２が得られる。
以上、本発明の一実施形態について説明したが、本発明は、他の形態で実施することもできる。
たとえば、半導体装置１の各半導体部分の導電型を反転した構成が採用されてもよい。すなわち、半導体装置１において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。
また、スイッチング素子チップ２は、前述のトレンチゲート型ＩＧＢＴではなく、プレーナゲート型ＩＧＢＴを備えていてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
次に、本発明を実施例に基づいて説明するが、本発明は下記の実施例によって限定されるものではない。
＜試作品の作製＞
まず、以下で説明する特性比較に使用する試作品として、実施例１および参考例１，２に係る半導体装置を作製した。
（１）実施例１
実施例１の半導体装置は、図３Ａおよび図３Ｂの構造（基板厚さ＝６０μｍ、ゲートトレンチピッチＰ１＝３．４μｍ、ゲートトレンチ深さＤ１＝２．３μｍ）を有し、さらに、ｎ＋型バッファ層２９の不純物濃度プロファイルが図４のプロファイル４３（ダブルピーク）である半導体装置とした。
（２）参考例１
参考例１の半導体装置は、基板厚さ＝７０μｍ、ゲートトレンチピッチＰ１＝７．０μｍ、ゲートトレンチ深さＤ１＝５．０μｍ、ｎ＋型バッファ層２９の不純物濃度プロファイルが図４のプロファイル４６（シングルピーク）であり、ｎ型エンハンス層３１および欠陥層３５を備えていない点において、実施例１の半導体装置と異なる半導体装置とした。
（３）参考例２
参考例２の半導体装置は、ｎ型エンハンス層３１および欠陥層３５を備えていない点において、実施例１の半導体装置と異なる半導体装置とした。
（４）参考例３
参考例３の半導体装置は、欠陥層３５を備えていない点において、実施例１の半導体装置と異なる半導体装置とした。
＜特性評価＞
実施例１および参考例１，２，３の半導体装置の（１）耐圧、（２）ＶＣＥ（ｓａｔ）特性、（３）スイッチング特性および（４）効率特性を、それぞれ評価した。結果を、図６〜図１２に示す。
図６は、参考例２に係る耐圧評価結果を示す図であり、同一のデバイスを経時間的に観察したものである。参考例２では、ゲートトレンチピッチＰ１＝３．４μｍ、ゲートトレンチ深さＤ１＝２．３μｍとし、基板厚さ＝６０μｍとしている一方、ｎ型エンハンス層３１および欠陥層３５を備えていない点において、実施例１の半導体装置と異なる半導体装置である。参考例２では、ブレイクダウン時の波形は図６の実線（ａ）のように発振が観察され、当該発振後、さらに図６の実線（ｂ）の波形が観察されることから、ブレイクダウン時に素子破壊が起きていることが確認された。このことから、単純に基板厚さを７０μｍから６０μｍへと約１５％削減するのみでは、ブレイクダウン時に十分な破壊耐量が得られていないことが明らかとなった。
一方、図７は、実施例１の耐圧評価結果を示す図である。図７によれば、実施例１では、保障耐圧である６５０Ｖ以上の電圧で正常にブレイクダウンが観察されている。すなわち、ｎ＋型バッファ層２９の不純物濃度プロファイルを図４のプロファイル４３のようにダブルピークとすることで、耐圧を保持し、ブレイクダウン時の破壊耐量を向上できていることが分かる。
図８は、実施例１および参考例１，３のＶＣＥ（ｓａｔ）特性を示す図である。図８に示すように、実施例１および参考例３では、参考例１に比べて低ＶＣＥ（ｓａｔ）を達成できていることが分かる。これは、主に、基板厚さを約１５％削減し、ｎ型エンハンス層３１を備えた結果によるものと考えられる。一方、実施例１では参考例３とは異なりｎ−型ドリフト層３０に欠陥層３５が形成されているが、それにも関らず、参考例３とほぼ同等の低ＶＣＥ（ｓａｔ）を実現できた。これは、欠陥層３５が、電子線照射のようにウエハ全体に欠陥が生成して不要な欠陥が多い構造とは異なり、上記の実施形態に基づいてｎ−型ドリフト層３０に局所的に形成されているためであると考えられる。
次の評価は、実施例１および参考例１，３のスイッチング特性である。図９〜図１１は、それぞれ、実施例１、参考例３および参考例１のスイッチング特性を示す図である。まず図１０と図１１とを比較して、図１０の参考例３では、図１１の参考例１よりも約４３％の電力損失を低減できることが分かる。そして、図９の実施例１では、その参考例３よりもさらに約２４％の電力損失を低減できており、参考例１からは約５７％も電力損失を低減できた。これは、欠陥層３５により、ｎ−型ドリフト層３０内において良好にキャリアライフタイム制御が行われているためであると考えられる。
図１２は、実施例１および参考例１，３の効率特性を示す図である。この効率特性は、図１３に示すコンバータ回路のＩＧＢＴとして実施例１および参考例１，３の半導体装置を採用し、それぞれのＰＦＣ（Power Factor Correction）効率を求めた。図１２に示すように、参考例３では参考例１よりも約０．８％の効率を改善でき、実施例１では、その参考例３よりもさらに約０．３５％の効率を改善できており、参考例１からは約１．１５％も効率を改善できた。
１ 半導体装置
２ スイッチング素子チップ
２５ ゲート電極
２７ 半導体基板
２８ ｐ−型コレクタ層
２９ ｎ＋型バッファ層
３０ ｎ−型ドリフト層
３１ ｎ型エンハンス層
３２ ｐ−型ベース層
３３ ｎ＋型エミッタ層
３５ 欠陥層
３６ ゲートトレンチ
３７ ゲート絶縁膜
４３ プロファイル
４４ 第１ピーク
４５ 第２ピーク
４７ プロファイル
４８ ピーク

Claims (17)

  1. 第１導電型のドリフト層を挟んで表面側に第１導電型のエミッタ層が形成され、裏面側に第２導電型のコレクタ層が形成された半導体基板と、
    前記ドリフト層と前記エミッタ層との間の第２導電型のベース層と、
    前記コレクタ層と前記ドリフト層との間の第１導電型のバッファ層であって、前記ドリフト層よりも高い不純物濃度を有し、かつ前記半導体基板の裏面からの深さ方向に関して２つのピークを持つ不純物濃度のプロファイルを有するバッファ層と、
    前記ドリフト層に形成され、前記半導体基板の裏面からの深さ方向に関して半値幅が２μｍ以下の不純物濃度のプロファイルを有する欠陥層とを含む、半導体装置。
  2. 前記欠陥層は、４Ｈｅ、３Ｈｅ、Ｈ、Ｐ、Ｆ、Ａｒ、Ａｓ、ＳｂおよびＳｉの少なくとも一種を含む、請求項１に記載の半導体装置。
  3. 前記欠陥層は、前記半導体基板の裏面から１μｍ〜３μｍの間に形成されている、請求項１または２に記載の半導体装置。
  4. 前記バッファ層の前記不純物濃度のプロファイルは、前記半導体基板の前記裏面から相対的に浅い領域に第１ピークを有し、前記第１ピークよりも相対的に深い領域に前記第１ピークよりも低い不純物濃度の第２ピークを有している、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記第１ピークの不純物濃度は、２×１０１６ｃｍ−３〜２×１０１８ｃｍ−３であり、前記第２ピークの不純物濃度は、６×１０１５ｃｍ−３〜６×１０１７ｃｍ−３である、請求項４に記載の半導体装置。
  6. 前記半導体基板は、４０μｍ〜２００μｍの厚さを有している、請求項１〜５のいずれか一項に記載の半導体装置。
  7. 前記半導体基板の表面から前記エミッタ層および前記ベース層を貫通して前記ドリフト層に達するゲートトレンチと、
    前記ゲートトレンチの内面に形成されたゲート絶縁膜を介して前記ゲートトレンチに埋め込まれたゲート電極とを含む、請求項１〜６のいずれか一項に記載の半導体装置。
  8. 前記ゲートトレンチは、２μｍ〜７μｍのピッチで形成されている、請求項７に記載の半導体装置。
  9. 前記ゲートトレンチは、２μｍ〜６μｍの深さを有している、請求項７または８に記載の半導体装置。
  10. 前記ドリフト層は、前記ベース層の直下に形成され、前記ドリフト層の他領域よりも相対的に高い不純物濃度を有するエンハンス層を含む、請求項７〜９のいずれか一項に記載の半導体装置。
  11. 前記半導体基板は、シリコン基板を含む、請求項１〜１０のいずれか一項に記載の半導体装置。
  12. ドリフト層を有する第１導電型の半導体基板の表面部に第２導電型のベース層を形成し、当該ベース層の表面部に第１導電型のエミッタ層を形成する工程と、
    前記半導体基板の裏面から、第１エネルギで第１導電型不純物を注入し、次に、前記第１エネルギとは異なる第２エネルギで第１導電型不純物を注入することによって、前記ドリフト層よりも高い不純物濃度を有し、かつ前記半導体基板の裏面からの深さ方向に関して２つのピークを持つ不純物濃度のプロファイルを有するバッファ層を形成する工程と、
    前記半導体基板の裏面から第２導電型不純物を注入することによって、前記バッファ層に対して前記半導体基板の裏面側にコレクタ層を形成する工程と、
    前記半導体基板の裏面に対して４Ｈｅ、３Ｈｅ、Ｈ、Ｐ、Ｆ、Ａｒ、Ａｓ、ＳｂおよびＳｉの少なくとも一種の粒子を照射し、前記半導体基板をアニール処理することによって、前記半導体基板の裏面からの深さ方向に関して半値幅が２μｍ以下の不純物濃度のプロファイルを有する欠陥層を前記ドリフト層に形成する工程とを含む、半導体装置の製造方法。
  13. 前記第１エネルギは、前記第２エネルギよりも高い、請求項１２に記載の半導体装置の製造方法。
  14. 前記コレクタ層の形成後、前記バッファ層および前記コレクタ層内の不純物を活性化させる第１アニール処理工程を含み、
    前記欠陥層を形成するときのアニール処理は、前記第１アニール処理工程時よりも低温で前記半導体基板をアニール処理する第２アニール処理工程を含む、請求項１２または１３に記載の半導体装置の製造方法。
  15. 前記第１アニール処理工程は、第１エネルギ密度を有するレーザ照射による第１レーザアニール工程を含み、
    前記第２アニール処理工程は、前記第１エネルギ密度よりも低い第２エネルギ密度を有するレーザ照射による第２レーザアニール工程を含む、請求項１４に記載の半導体装置の製造方法。
  16. 前記第１エネルギ密度は１Ｊ／ｃｍ２〜３Ｊ／ｃｍ２であり、前記第２エネルギ密度は０．１Ｊ／ｃｍ２〜０．５Ｊ／ｃｍ２である、請求項１５に記載の半導体装置の製造方法。
  17. 前記粒子は、イオン注入装置、サイクロトロンまたはバンデグラフによって照射される、請求項１２〜１６のいずれか一項に記載の半導体装置の製造方法。
JP2016006575A 2016-01-15 2016-01-15 半導体装置および半導体装置の製造方法 Active JP6660611B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016006575A JP6660611B2 (ja) 2016-01-15 2016-01-15 半導体装置および半導体装置の製造方法
US15/402,699 US9786772B2 (en) 2016-01-15 2017-01-10 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016006575A JP6660611B2 (ja) 2016-01-15 2016-01-15 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017126724A true JP2017126724A (ja) 2017-07-20
JP6660611B2 JP6660611B2 (ja) 2020-03-11

Family

ID=59314056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016006575A Active JP6660611B2 (ja) 2016-01-15 2016-01-15 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9786772B2 (ja)
JP (1) JP6660611B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129128A (zh) * 2020-01-10 2020-05-08 东莞市柏尔电子科技有限公司 一种耐高压冲击的高压2sb772p型大功率三极管的生产工艺
WO2023176907A1 (ja) * 2022-03-16 2023-09-21 富士電機株式会社 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018117070A (ja) * 2017-01-19 2018-07-26 エイブリック株式会社 半導体装置及びその製造方法
JP7119449B2 (ja) * 2018-03-16 2022-08-17 富士電機株式会社 半導体装置および半導体装置の製造方法
GB2587645B (en) * 2019-10-03 2022-08-03 Mqsemi Ag Semiconductor device having a gate electrode formed in a trench structure

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103982A (ja) * 2002-09-12 2004-04-02 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2005056912A (ja) * 2003-08-05 2005-03-03 Toshiba Corp 半導体装置及びその製造方法
WO2009122486A1 (ja) * 2008-03-31 2009-10-08 三菱電機株式会社 半導体装置
JP2010067901A (ja) * 2008-09-12 2010-03-25 Toyota Motor Corp 半導体装置とその製造方法
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
WO2013080417A1 (ja) * 2011-11-30 2013-06-06 株式会社デンソー 半導体装置
JP2015050424A (ja) * 2013-09-04 2015-03-16 株式会社Sumco シリコンウェーハおよびその製造方法
CN205282480U (zh) * 2015-11-04 2016-06-01 上海道之科技有限公司 一种具有双缓冲层的fs型igbt器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283818A (ja) * 2008-05-26 2009-12-03 Sanken Electric Co Ltd 半導体装置およびその製造方法
JP2013145903A (ja) 2013-02-28 2013-07-25 Toshiba Corp 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103982A (ja) * 2002-09-12 2004-04-02 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2005056912A (ja) * 2003-08-05 2005-03-03 Toshiba Corp 半導体装置及びその製造方法
WO2009122486A1 (ja) * 2008-03-31 2009-10-08 三菱電機株式会社 半導体装置
JP2010067901A (ja) * 2008-09-12 2010-03-25 Toyota Motor Corp 半導体装置とその製造方法
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
WO2013080417A1 (ja) * 2011-11-30 2013-06-06 株式会社デンソー 半導体装置
JP2015050424A (ja) * 2013-09-04 2015-03-16 株式会社Sumco シリコンウェーハおよびその製造方法
CN205282480U (zh) * 2015-11-04 2016-06-01 上海道之科技有限公司 一种具有双缓冲层的fs型igbt器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129128A (zh) * 2020-01-10 2020-05-08 东莞市柏尔电子科技有限公司 一种耐高压冲击的高压2sb772p型大功率三极管的生产工艺
WO2023176907A1 (ja) * 2022-03-16 2023-09-21 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US9786772B2 (en) 2017-10-10
US20170207330A1 (en) 2017-07-20
JP6660611B2 (ja) 2020-03-11

Similar Documents

Publication Publication Date Title
US9911733B2 (en) Semiconductor device and method of manufacturing semiconductor device
US7157785B2 (en) Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
JP6078961B2 (ja) 半導体装置の製造方法
JP6756376B2 (ja) 半導体装置
JP4403366B2 (ja) 半導体装置およびその製造方法
US7768101B2 (en) Semiconductor device having an insulated gate bipolar transistor and a free wheel diode
US8450777B2 (en) Method for manufacturing a reverse-conducting insulated gate bipolar transistor
US20130234201A1 (en) Field stop structure, reverse conducting igbt semiconductor device and methods for manufacturing the same
US9786772B2 (en) Semiconductor device and method for manufacturing the same
JP2001339063A (ja) 半導体装置およびその製造方法
CN106469751B (zh) 半导体器件及其制作方法
JP6824135B2 (ja) 半導体装置及びその製造方法
JP7243744B2 (ja) 半導体装置および半導体装置の製造方法
JPWO2013073042A1 (ja) 半導体装置および半導体装置の製造方法
US10818784B2 (en) Semiconductor device and method for manufacturing the same
JP4904625B2 (ja) 半導体装置
WO2018139557A1 (ja) 半導体装置
KR20160012879A (ko) 반도체 장치
JP4910894B2 (ja) 半導体装置の製造方法および半導体装置
JP2020031155A (ja) 半導体装置
JP2020072137A (ja) 半導体装置
JP4177229B2 (ja) 半導体装置とその製造方法
JP4882214B2 (ja) 逆阻止型絶縁ゲート形半導体装置およびその製造方法
JP6900535B2 (ja) 半導体装置および半導体装置の製造方法
JP2014146629A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200124

R150 Certificate of patent or registration of utility model

Ref document number: 6660611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250