JP2015050424A - シリコンウェーハおよびその製造方法 - Google Patents
シリコンウェーハおよびその製造方法 Download PDFInfo
- Publication number
- JP2015050424A JP2015050424A JP2013183148A JP2013183148A JP2015050424A JP 2015050424 A JP2015050424 A JP 2015050424A JP 2013183148 A JP2013183148 A JP 2013183148A JP 2013183148 A JP2013183148 A JP 2013183148A JP 2015050424 A JP2015050424 A JP 2015050424A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon wafer
- epitaxial
- helium
- gettering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】本発明のシリコンウェーハの製造方法は、シリコンウェーハのおもて面からヘリウムイオンを5.0×1014〜3.0×1016atoms/cm2のドーズ量で注入して、前記ヘリウムイオンが固溶してなるゲッタリング層を形成することを特徴とする。
【選択図】図1
Description
すなわち、本発明の要旨構成は以下のとおりである。
前記シリコンウェーハの深さ方向における前記ヘリウムの濃度プロファイルのピーク濃度が、1.0×1019〜1.0×1021atoms/cm3であることを特徴とする。
前記エピタキシャル層を形成した後に、前記ヘリウムの濃度プロファイルのピーク濃度が2.0×1017atoms/cm3以下であり、かつ前記ゲッタリング層内に金属不純物を捕獲する結晶欠陥を有することを特徴とする。
前記貼り合わせ後に、前記ヘリウムの濃度プロファイルのピーク濃度が2.0×1017atoms/cm3以下であり、かつ前記ゲッタリング層内に金属不純物を捕獲する結晶欠陥を有することを特徴とする。
まず、図1を用いて、本発明の第1実施形態に従うシリコンウェーハの製造方法を詳細に説明する。本発明の第1実施形態に従うシリコンウェーハの製造方法は、シリコンウェーハ10のおもて面10Aからヘリウムイオン20を5.0×1014〜3.0×1016atoms/cm2のドーズ量で注入して、ヘリウムイオン20が固溶してなるゲッタリング層11を形成することを特徴とする。図1(C)は、この製造方法の結果得られたシリコンウェーハ100の模式断面図である。
次に、図3を用いて、本発明の第2実施形態に従うエピタキシャルウェーハ200の製造方法を説明する。エピタキシャルウェーハ200の製造方法は、第1実施形態により得られるシリコンウェーハ100のおもて面10Aにエピタキシャル層12を形成することを特徴とする。
5.0×1014〜3.0×1016atoms/cm2のドーズ量でヘリウムイオンをシリコンウェーハ10に注入した後であって、エピタキシャル層12を形成する前のシリコンウェーハ100に対して、SIMSによりヘリウム濃度を測定すると、以下のことが判明した。すなわち、シリコンウェーハ100にはシリコンウェーハの深さ方向におけるヘリウムの濃度プロファイルを測定した際に、ヘリウムがバックグラウンドよりも多く検出される範囲が存在し、その領域がゲッタリング層11となる(例えば、後述する図5(A))。ここで、本明細書において、ヘリウムの濃度プロファイルにおいて、2.0×1017atoms/cm3を、SIMSによるヘリウムの検出限界とする。
一方、このシリコンウェーハ100にエピタキシャル層12を形成してエピタキシャルウェーハ200を作製した後に、このエピタキシャルウェーハ200に対してSIMSによりヘリウム濃度を測定すると、以下のことが判明した。すなわち、シリコンウェーハ100におけるゲッタリング層11の領域内で、ヘリウムがバックグラウンドよりも多く検出される範囲が存在しなかったのである。しかしながら、このエピタキシャルウェーハ200は、ゲッタリング能力を有することが確認された(実施例2において詳細を後述する)。本発明者がさらに検討した結果、このエピタキシャルウェーハをDLTS法により分析すると、以下のことが判明した。すなわち、DLTS法を用いた分析によると、エピタキシャルウェーハ200のゲッタリング層12には、空孔と酸素に起因した欠陥(V−O)と推定される結晶欠陥が発生していることが確認された(実施例において詳細を後述する図8を参照)。この結果から、エピタキシャルウェーハ200においては、ヘリウムイオン注入領域であるゲッタリング層11に空孔が高密度で存在し、この空孔がゲッタリングシンクとして機能するものと考えられる。エピタキシャル層形成時に、ヘリウムイオン注入領域において、ヘリウムが珪素(Si)との結合を解離して外方拡散した結果、空孔が残存したものと考えられる。このため、エピタキシャルウェーハ200は、高いゲッタリング能力を有することができる。さらに、炭素イオン注入と異なり、ヘリウムイオン注入であれば、ゲッタリング層となるヘリウム注入領域における酸素ドナーの発生が抑制され、酸素ドナーを起因とした抵抗変動は殆ど起こらない。これは、シリコンウェーハ100内に注入したヘリウムがエピタキシャル層形成時に外方拡散して、注入領域に酸素が存在し難い状況になっているものと推測される。
(1)SIMSによるヘリウム濃度は検出限界以下(ヘリウム濃度が2.0×1017atoms/cm3以下)である。
(2)エピタキシャル層12を形成する前のゲッタリング層11が位置していた部分に、金属不純物を捕獲する結晶欠陥が存在する。
次に、図4を用いて、本発明の第3実施形態に従う貼り合わせウェーハ300の製造方法を説明する。貼り合わせウェーハ300の製造方法は、第1実施形態により得られるシリコンウェーハ100のおもて面10Aを、絶縁膜31を介して支持基板用ウェーハ30と貼り合わせることを特徴とする。
(1)SIMSによるヘリウム濃度は検出限界以下(ヘリウム濃度が2.0×1017atoms/cm3以下)である。
(2)貼り合わせ前にゲッタリング層11が位置していた部分に、金属不純物を捕獲する結晶欠陥が存在する。
図1(C)に示すように、本発明に従うシリコンウェーハ100は、シリコンウェーハ10のおもて面10A側に形成された、シリコンウェーハ10中にヘリウムが固溶してなるゲッタリング層11を有するシリコンウェーハ100であって、シリコンウェーハの深さ方向におけるヘリウムの濃度プロファイルのピーク濃度が、1.0×1019〜1.0×1021atoms/cm3であることを特徴とする。
本発明に従うエピタキシャルウェーハ200を図3(B)に示す。このエピタキシャルウェーハ200は、既述のシリコンウェーハ100のおもて面10A上に、エピタキシャル層12を形成してなるエピタキシャルウェーハであって、エピタキシャル層12を形成した後に、シリコンウェーハ100の深さ方向におけるヘリウムの濃度プロファイルのピーク濃度が2.0×1017atoms/cm3以下であり、かつゲッタリング層11内に金属不純物を捕獲する結晶欠陥を有することを特徴とする。
本発明に従う貼り合わせウェーハ300を図4(D)に示す。この貼り合わせウェーハ300は、既述のシリコンウェーハ100のおもて面10Aを、絶縁膜31を介して支持基板用ウェーハ30と貼り合わせてなる貼り合わせウェーハであって、前記貼り合わせ後に、シリコンウェーハの深さ方向におけるヘリウムの濃度プロファイルのピーク濃度が2.0×1017atoms/cm3以下であり、かつゲッタリング層11内に金属不純物を捕獲する結晶欠陥を有することを特徴とする。
CZ単結晶から得たn型シリコンウェーハ(直径:300mm、厚み:775μm、ドーパント種類:リン、抵抗率:15Ω・cm、酸素濃度:1.2×1018atoms/cm3)を用意した。次いで、大電流型イオン注入装置を用いて、ドーズ量:5.0×1015atoms/cm2、加速電圧:20keV/atomでヘリウムのモノマーイオンをシリコンウェーハの表面に注入し、シリコンウェーハを作製した。
ヘリウムイオン注入に替えて、加速電圧:60keV/atomで炭素イオン注入した以外は、発明例1−1と同様にしてシリコンウェーハを作製した。
発明例1−1および比較例1−1のシリコンウェーハについてSIMS測定を行い、ヘリウムおよび炭素の濃度プロファイルをそれぞれ得た。結果を図5(A),(B)にそれぞれ示す。なお、横軸の深さはシリコンウェーハのおもて面(イオン注入した側の面)を0としている。図5(A),(B)から、発明例1−1および比較例1−1では、約0.2μmの深さ位置に注入イオンのピーク濃度が発生していることがわかる。
発明例1−1および比較例1−1のシリコンウェーハ表面を、Ni汚染液(1.0×1013/cm2)で、スピンコート汚染法を用いて故意に汚染し、次いで、窒素雰囲気中において900℃で30分間の熱処理を施した。
その後、シリコンウェーハ中のNiの濃度をSIMSにより測定して、各シリコンウェーハのゲッタリング性能を評価したところ、発明例1−1および比較例1−1のシリコンウェーハはともに、1.0×1017atoms/cm3以上のNiのピーク濃度が観察され、十分なゲッタリング能力を有することが確認された。
上記実施例1の発明例1−1と同じ方法で、エピタキシャルウェーハの下地基板としてシリコンウェーハを作製した。続いて、このシリコンウェーハをエピタキシャル成長装置(アプライドマテリアルズ社製)内に搬送し、装置内で1120℃の温度で30秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガス、フォスフィンをドーパントガスとし、1000〜1150℃の成長温度で、CVD法によりシリコンウェーハ上にシリコンのエピタキシャル層(目標厚み:8μm、ドーパント種類:リン、目標抵抗率:65Ω・cm)をエピタキシャル成長させ、本発明に従うエピタキシャルウェーハを作製した。
ヘリウムイオン注入に替えて、加速電圧:60keV/atomでシリコンウェーハに炭素イオンを注入した以外は、発明例2−1と同様にしてエピタキシャルウェーハを作製した。
シリコンウェーハに対してヘリウムイオンを注入しなかった以外は、発明例2−1と同様にしてエピタキシャルウェーハを作製した。すなわち、従来例のエピタキシャルウェーハには、イオン注入領域が形成されていない。
発明例2−1および比較例2−1のエピタキシャルウェーハのエピタキシャル層の表面を、Ni汚染液(1.0×1013atoms/cm2)を用いてスピンコート汚染法により故意に汚染し、次いで、窒素雰囲気中において900℃で30分間の熱処理を施した。その後、エピタキシャルウェーハ中のNiの濃度をSIMSにより測定して、各エピタキシャルウェーハのゲッタリング性能を評価した。結果を図6(A),(B)にそれぞれ示す。なお、横軸の深さは、エピタキシャル層表面を0としている。
上記評価2−1で行ったNiの故意汚染を、発明例2−1,比較例2−1および従来例で作製したエピタキシャルウェーハに対して行い、ライト液へ3分間浸した後、故意汚染後のエピタキシャル層表面を光学顕微鏡で観察し、エピタキシャル層表面で観察されるピット(ニッケルシリサイド起因の表面ピット:Niピット)の発生の有無を調査した。結果を図7(A)〜(C)にそれぞれ示す。
発明例2−1および比較例2−1のエピタキシャルウェーハについてSIMS測定を行い、下地基板のヘリウム濃度および炭素濃度のプロファイルをそれぞれ測定した。
発明例2−1においては、シリコン基板のヘリウム濃度は検出限界(2×1017atoms/cm3)以下であり、ヘリウムイオン注入領域においてヘリウム濃度を測定することができなかった。一方、比較例2−1においては、シリコン基板に炭素イオンを注入した領域において、炭素濃度のピークの存在が確認され、炭素のピーク濃度は3.0×1020atoms/cm3であった。
発明例2−1で作製したエピタキシャルウェーハに対してDLTS測定(Deep Level Transient Spectroscopy、深準位過渡分光法)を行った。測定条件としては、逆電圧を4V、パルス電圧を8Vとして、エピタキシャル層とシリコンウェーハのおもて面との界面からシリコン基板側の深さ方向約0〜1μmの領域を測定した。結果を図8に示す。なお、DLTS測定とは、ショットキー接合またはpn接合に逆方向電圧を印加して接合部の空乏層を広げ、印加電圧を変化させた際の静電容量(キャパシタンス)変化を測定する方法である。静電容量変化の温度依存性に基づき、深い準位(トラップ)を測定することができ、その結果、結晶欠陥を測定することができる。
発明例2−1,比較例2−1および従来例で作製したエピタキシャルウェーハについて、ウェーハ表面検査装置(ケーエルテンコール社製、SP−1)を用いて、エピタキシャル層表面で観察されるサイズ0.16μm以上の表面欠陥(LPD:Light Point Defect)を評価した。検出したLPDマップを図9に示す。
発明例2−1,比較例2−1および従来例で作製したエピタキシャルウェーハの、深さ方向における抵抗率の分布を抵抗率測定装置(型番:SSM2000、日本エス・エス・エム株式会社製)を用いて、広がり抵抗法(SR法;Spreading Resistance Analysis)により測定した。結果を図10(A)〜(C)にそれぞれ示す。なお、図10の横軸の深さはエピタキシャル層表面を0としている。
まず、評価2−1による図6(A),(B)から、発明例2−1のエピタキシャルウェーハも、比較例2−1のエピタキシャルウェーハも、エピタキシャル層形成後において、下地基板のシリコンウェーハ内に高濃度のNiのピーク濃度が観察され、Niに対する十分なゲッタリング能力を維持していることがわかる。また、評価2−2による図7(A),(B)からもわかるように、発明例2−1と比較例2−1とではNiピットが観察されず、どちらも十分なゲッタリング能力を有することがわかる。一方、図7(C)からわかるように、従来例では多数のNiピットが観察され、ゲッタリング能力が低いことがわかる。
さらに、注入イオン種およびドーズ量の変化による影響を確認するために、シリコンウェーハへのイオン注入条件を表1に記載の条件とした以外は、実施例2における発明例2−1と同じ条件で、発明例2−2,2−3および比較例2−2〜2−6にかかるエピタキシャルウェーハを作製した。発明例2−1および比較例2−1で作製したエピタキシャルウェーハと併せて表1に示す。
評価2−1と同様にして、さらに発明例2−2,2−3および比較例2−2〜2−4にかかるエピタキシャルウェーハの、1×1013atoms/cm2のNi故意汚染に対するゲッタリング能力を評価した。結果を表1に示す。なお、代表例として、既述の図6(A),(B)を示す。発明例2−2,2−3および比較例2−2〜2−4については、Niの濃度プロファイルのピーク濃度を以下のようにそれぞれ分類して、評価基準とした。
◎:1.0×1017atoms/cm3以上
○:1.0×1016atoms/cm3以上〜1.0×1017atoms/cm3未満
×:1.0×1016atoms/cm3未満
ここで、Niを1×1011atoms/cm2捕獲した場合、Niのピーク濃度が1.0×1016atoms/cm3以上となり、エピタキシャルウェーハは十分なゲッタリング能力を有していたと言える。
評価2−5と同様にして、発明例2−2,2−3および比較例2−2〜2−4にかかるエピタキシャルウェーハの表面欠陥(LPD)を評価したところ、いずれのエピタキシャルウェーハも5個以下であり、イオン注入に起因したLPD数の増加は見られなかった。
評価2−6と同様にして、広がり抵抗法により、さらに発明例2−2,2−3および比較例2−2〜2−4にかかるエピタキシャルウェーハの深さ方向における抵抗率分布を評価した。結果を表1に示す。なお、代表例として、既述の図10(A),(B)を示す。発明例2−2,2−3および比較例2−2〜2−4については、エピタキシャル層と、下地基板のシリコンウェーハとの界面における抵抗率が、エピタキシャル層の目標抵抗率:65Ω・cmから変動した比率(すなわち、抵抗変動率)を以下のようにそれぞれ分類して、評価基準とした。
◎:70%以下
○:70%超〜80%以下
×:80%超
なお、本実施例においては、80%以下の抵抗変動率であれば、抵抗変動は生じていないと判断できる。
表1からわかるように、本発明条件を満足する実施例2−1〜2−3にかかるエピタキシャルウェーハはいずれも、高いゲッタリング能力を有し、かつ、抵抗変動が生じなかった。一方、本発明条件を少なくとも1つ以上満足しない比較例2−1〜2−4にかかるエピタキシャルウェーハは、高いゲッタリング能力と、抵抗変動が生じないこととを両立することができなかった。また、比較例2−5,2−6のイオン注入条件では、注入層領域でウェーハの剥離を生じてしまい、エピタキシャルウェーハを作製することができなかった。
さらに、注入深さおよびドーズ量の変化による影響を確認するために、シリコンウェーハへのヘリウムイオン注入条件を表2に記載の条件とした以外は、実施例2における発明例2−1と同じ条件で、発明例2−4および2−5にかかるエピタキシャルウェーハを作製した。なお、注入深さは、エピタキシャル層形成前の、ヘリウム濃度のピーク位置(シリコンウェーハのおもて面を0とする)である。発明例2−1,2−2で作製したエピタキシャルウェーハと併せて表2に示す。
評価2−1と同様にして、発明例2−4および2−5にかかるエピタキシャルウェーハのNiに対するゲッタリング能力を評価した。評価基準は、評価2−1と同じであり、結果を表2に示す。
さらに、Ni以外の金属元素のゲッタリング効果を確認するため、Co汚染液を用いて、発明例2−1,2−2,2−4および2−5にかかるエピタキシャルウェーハのエピタキシャル層の表面が、1.0×1012atoms/cm2の濃度となるようにスピンコート汚染法により故意に汚染し、次いで、窒素雰囲気中において1000℃で30分間の熱処理を施した。その後、エピタキシャルウェーハ中のCoの濃度をSIMSにより測定して、各エピタキシャルウェーハのCoに対するゲッタリング性能を評価した。また、Co汚染液とは別に、Fe汚染液を用いて、発明例2−1,2−2,2−4および2−5にかかるエピタキシャルウェーハのエピタキシャル層の表面が、1.0×1012atoms/cm2の濃度となるようにスピンコート汚染法により故意に汚染し、同様に熱処理を施した後、エピタキシャルウェーハ中のFeの濃度をSIMSにより測定して、各エピタキシャルウェーハのFeに対するゲッタリング性能を評価した。結果を表2に示す。なお、SIMS測定により得られたCoおよびFeの濃度プロファイルのピーク濃度を以下のようにそれぞれ分類して、評価基準とした。
◎:1.0×1017atoms/cm3以上
○:1.0×1016atoms/cm3以上〜1.0×1017atoms/cm3未満
×:1.0×1016atoms/cm3未満
さらに、表2中、ゲッタリング能力の総合的な評価を、下記のとおりに評価した。結果を表2に示す。
◎:Ni,Fe,Coの全てをゲッタリングすることができる。
○:拡散速度の速いNiをゲッタリングすることができる。
×:Ni,Fe,Coのいずれもゲッタリングすることができない。
ここで、「ゲッタリングできる」とは、Ni,Fe,Coのそれぞれの金属に対する評価水準が◎または○であることを意味し、「ゲッタリングできない」とは、評価水準が×であることを意味する。
表2から、ヘリウムイオンを1.0μm未満、例えば0.2μmの深さ位置に注入することで、エピタキシャルウェーハは、Fe,Coなどの重金属に対しても十分なゲッタリング能力を有することができることがわかった。
活性層用ウェーハとして、CZ法により得られた単結晶シリコンインゴットから採取されたn型のシリコンウェーハ(直径:200mm、厚さ:725μm、酸素濃度:3.0×1017atoms/cm3、ドーパント種類:リン、目標抵抗率:65Ω・cm、ドーパント濃度:6.6×1013atoms/cm3)を用意した。また、支持基板用ウェーハとして、CZ法により得られた単結晶シリコンインゴットから採取されたp型のシリコンウェーハ(直径:200mm、厚さ:725μm、酸素濃度:1.2×1018atoms/cm3、ドーパント種類:ボロン、目標抵抗率:1.5Ω・cm、ドーパント濃度:1.0×1016atoms/cm3)を用意した。
次いで、実施例1と同じイオン注入装置を用いて、ドーズ量:5.0×1015atoms/cm2、加速電圧:20keV/atomでヘリウムのモノマーイオンをシリコンウェーハの表面に注入した。熱酸化膜作製装置に支持基板用ウェーハを導入して、水素及び酸素混合ガス雰囲気下で1050℃にて酸化膜形成処理を行い、支持基板用ウェーハに厚さ2.5μmのシリコン酸化膜を形成した。
以上の処理が施された活性層用ウェーハと支持基板用ウェーハとを張り合わせるにあたり、活性層用ウェーハのヘリウムイオンを注入した側の面(おもて面)を支持基板用ウェーハの酸化膜側に貼り合わせた。次いで、貼り合わせたウェーハを、酸素ガス雰囲気下とした縦型熱処理装置内に搬送し、装置内を800℃まで昇温して2時間保持した後、1000℃まで昇温して1時間保持して、貼り合わせを強化する熱処理を施して1枚の貼り合わせウェーハとした。
その後、貼り合わせウェーハにおける活性層用ウェーハ表面側(ヘリウムイオン注入した反対側の面)から研削処理を施して活性層用ウェーハの厚みを薄膜化した後、その表面を鏡面研磨して、厚み6μmの活性層を有する貼り合わせウェーハを作製した。
さらに、注入イオン種およびドーズ量の変化による影響を確認するために、活性層用ウェーハへのイオン注入条件を表3に記載の条件とした以外は、発明例3−1と同じ条件で、発明例3−2〜3−3および比較例3−1〜3−7にかかる貼り合わせウェーハを作製した。発明例3−1と併せて、表3に示す。
評価2−6と同様にして、広がり抵抗法により、発明例3−1〜3−3および比較例3−1〜3−4にかかる貼り合わせウェーハの深さ方向における抵抗率分布を評価した。結果を表3に示す。活性層と、シリコン酸化膜(BOX層)との界面における抵抗率が、活性層用ウェーハの目標抵抗率:65Ω・cmから変動した比率(すなわち、抵抗変動率)を以下のようにそれぞれ分類して、評価基準とした。
◎:5%以下
○:5%超〜10%以下
×:10%超
なお、本実施例においては、10%以下の抵抗変動率であれば、抵抗変動は生じていないと判断できる。
評価2−1と同様にして、発明例3−1〜3−3および比較例3−1〜3−4にかかる貼り合わせウェーハのNiに対するゲッタリング能力を評価した。なお、評価2−1におけるエピタキシャル層表面へのNi故意汚染に替えて、貼り合わせウェーハの活性層表面へNi故意汚染を行っている。結果を表3に示す。評価基準は、評価2−1と同じである。
表3からわかるように、本発明条件を満足する実施例3−1〜3−3にかかる貼り合わせウェーハはいずれも、高いゲッタリング能力を有し、かつ、抵抗変動が生じなかった。一方、本発明条件を少なくとも1つ以上満足しない比較例3−1〜3−4にかかる貼り合わせウェーハは、高いゲッタリング能力と、抵抗変動が生じないこととを両立することができなかった。また、比較例3−5〜3−7のイオン注入条件では、貼り合わせウェーハを作製することができなかった。
10A シリコンウェーハのおもて面
10B シリコンウェーハの裏面
11 ゲッタリング層
12 エピタキシャル層
20 ヘリウムイオン
30 支持基板用ウェーハ
31 絶縁膜(シリコン酸化膜)
50 プラズマイオン注入装置
51 プラズマチャンバ
52 ガス導入口
53 真空ポンプ
54 パルス電圧印加手段
55 ウェーハ固定台
100 シリコンウェーハ
200 エピタキシャルウェーハ
300 貼り合わせウェーハ
Claims (9)
- シリコンウェーハのおもて面からヘリウムイオンを5.0×1014〜3.0×1016atoms/cm2のドーズ量で注入して、前記ヘリウムイオンが固溶してなるゲッタリング層を形成することを特徴とするシリコンウェーハの製造方法。
- 前記シリコンウェーハの深さ方向における前記ヘリウムの濃度プロファイルのピークが、前記おもて面から1.0μm未満の範囲内に位置するように、前記ヘリウムイオンを注入する請求項1に記載のシリコンウェーハの製造方法。
- 請求項1または2に記載のシリコンウェーハの前記おもて面にエピタキシャル層を形成するエピタキシャルウェーハの製造方法。
- 請求項1または2に記載のシリコンウェーハの前記おもて面を、絶縁膜を介して支持基板用ウェーハと貼り合わせる貼り合わせウェーハの製造方法。
- 前記貼り合わせに先立ち、前記絶縁膜を、前記支持基板用ウェーハに形成する請求項4に記載の貼り合わせウェーハの製造方法。
- シリコンウェーハのおもて面側に形成された、該シリコンウェーハ中にヘリウムが固溶してなるゲッタリング層を有するシリコンウェーハであって、
前記シリコンウェーハの深さ方向におけるにおける前記ヘリウムの濃度プロファイルのピーク濃度が、1.0×1019〜1.0×1021atoms/cm3であることを特徴とするシリコンウェーハ。 - 前記シリコンウェーハのおもて面からの深さが1.0μm未満の範囲内に、前記ヘリウムの濃度プロファイルのピークが位置する請求項6に記載のシリコンウェーハ。
- 請求項6または7に記載のシリコンウェーハの前記おもて面上に、エピタキシャル層を形成してなるエピタキシャルウェーハであって、
前記エピタキシャル層を形成した後に、前記ヘリウムの濃度プロファイルのピーク濃度が2.0×1017atoms/cm3以下であり、かつ前記ゲッタリング層内に金属不純物を捕獲する結晶欠陥を有するエピタキシャルウェーハ。 - 請求項6または7に記載のシリコンウェーハの前記おもて面を、絶縁膜を介して支持基板用ウェーハと貼り合わせてなる貼り合わせウェーハであって、
前記貼り合わせ後に、前記ヘリウムの濃度プロファイルのピーク濃度が2.0×1017atoms/cm3以下であり、かつ前記ゲッタリング層内に金属不純物を捕獲する結晶欠陥を有する貼り合わせウェーハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013183148A JP6442818B2 (ja) | 2013-09-04 | 2013-09-04 | シリコンウェーハおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013183148A JP6442818B2 (ja) | 2013-09-04 | 2013-09-04 | シリコンウェーハおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015050424A true JP2015050424A (ja) | 2015-03-16 |
JP6442818B2 JP6442818B2 (ja) | 2018-12-26 |
Family
ID=52700158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013183148A Expired - Fee Related JP6442818B2 (ja) | 2013-09-04 | 2013-09-04 | シリコンウェーハおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6442818B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017028007A (ja) * | 2015-07-17 | 2017-02-02 | 信越半導体株式会社 | シリコンウェーハのゲッタリング能力評価方法 |
JP2017045886A (ja) * | 2015-08-27 | 2017-03-02 | 株式会社Sumco | Soiウェーハの製造方法およびsoiウェーハ |
JP2017126724A (ja) * | 2016-01-15 | 2017-07-20 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2017216356A (ja) * | 2016-05-31 | 2017-12-07 | 株式会社Sumco | Soiウェーハの製造方法 |
JP2019114800A (ja) * | 2019-03-13 | 2019-07-11 | 株式会社Sumco | Soiウェーハ |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5618430A (en) * | 1979-07-25 | 1981-02-21 | Fujitsu Ltd | Manufacture of semiconductor element |
JPS6370561A (ja) * | 1986-09-12 | 1988-03-30 | Hitachi Ltd | 半導体集積回路装置 |
JPH0845869A (ja) * | 1994-07-25 | 1996-02-16 | Consorzio Per La Ric Sulla Microelettronica Nel Mezzogiorno | 特に集積化された電子装置における電荷キャリアの寿命の局所化される短縮のための処理、および電荷キャリアの寿命の局所化される短縮を伴う集積化された電子装置 |
JPH1167682A (ja) * | 1997-08-08 | 1999-03-09 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2006093175A (ja) * | 2004-09-21 | 2006-04-06 | Sony Corp | 固体撮像素子及びその製造方法 |
JP2007251172A (ja) * | 2006-03-13 | 2007-09-27 | Soi Tec Silicon On Insulator Technologies Sa | 薄膜を製造する方法 |
JP2009033123A (ja) * | 2007-06-27 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法および半導体装置の作製方法 |
JP2010114409A (ja) * | 2008-10-10 | 2010-05-20 | Sony Corp | Soi基板とその製造方法、固体撮像装置とその製造方法、および撮像装置 |
JP2010283296A (ja) * | 2009-06-08 | 2010-12-16 | Sumco Corp | シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法 |
JP2010283022A (ja) * | 2009-06-02 | 2010-12-16 | Sumco Corp | シリコンウェーハおよびその製造方法 |
JP2012080110A (ja) * | 2011-11-18 | 2012-04-19 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
2013
- 2013-09-04 JP JP2013183148A patent/JP6442818B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5618430A (en) * | 1979-07-25 | 1981-02-21 | Fujitsu Ltd | Manufacture of semiconductor element |
JPS6370561A (ja) * | 1986-09-12 | 1988-03-30 | Hitachi Ltd | 半導体集積回路装置 |
JPH0845869A (ja) * | 1994-07-25 | 1996-02-16 | Consorzio Per La Ric Sulla Microelettronica Nel Mezzogiorno | 特に集積化された電子装置における電荷キャリアの寿命の局所化される短縮のための処理、および電荷キャリアの寿命の局所化される短縮を伴う集積化された電子装置 |
JPH1167682A (ja) * | 1997-08-08 | 1999-03-09 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2006093175A (ja) * | 2004-09-21 | 2006-04-06 | Sony Corp | 固体撮像素子及びその製造方法 |
JP2007251172A (ja) * | 2006-03-13 | 2007-09-27 | Soi Tec Silicon On Insulator Technologies Sa | 薄膜を製造する方法 |
JP2009033123A (ja) * | 2007-06-27 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法および半導体装置の作製方法 |
JP2010114409A (ja) * | 2008-10-10 | 2010-05-20 | Sony Corp | Soi基板とその製造方法、固体撮像装置とその製造方法、および撮像装置 |
JP2010283022A (ja) * | 2009-06-02 | 2010-12-16 | Sumco Corp | シリコンウェーハおよびその製造方法 |
JP2010283296A (ja) * | 2009-06-08 | 2010-12-16 | Sumco Corp | シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法 |
JP2012080110A (ja) * | 2011-11-18 | 2012-04-19 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017028007A (ja) * | 2015-07-17 | 2017-02-02 | 信越半導体株式会社 | シリコンウェーハのゲッタリング能力評価方法 |
JP2017045886A (ja) * | 2015-08-27 | 2017-03-02 | 株式会社Sumco | Soiウェーハの製造方法およびsoiウェーハ |
US10170357B2 (en) | 2015-08-27 | 2019-01-01 | Sumco Corporation | SOI wafer manufacturing process and SOI wafer |
JP2017126724A (ja) * | 2016-01-15 | 2017-07-20 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2017216356A (ja) * | 2016-05-31 | 2017-12-07 | 株式会社Sumco | Soiウェーハの製造方法 |
JP2019114800A (ja) * | 2019-03-13 | 2019-07-11 | 株式会社Sumco | Soiウェーハ |
Also Published As
Publication number | Publication date |
---|---|
JP6442818B2 (ja) | 2018-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2015034075A1 (ja) | シリコンウェーハおよびその製造方法 | |
JP6278591B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
CN104781919B (zh) | 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法 | |
WO2012157162A1 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
TWI652737B (zh) | 半導體磊晶晶圓及其製造方法以及固體攝像元件的製造方法 | |
JP6442818B2 (ja) | シリコンウェーハおよびその製造方法 | |
WO2014076945A1 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP6137165B2 (ja) | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 | |
JP6107068B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 | |
CN106062937A (zh) | 外延晶片的制造方法和外延晶片 | |
JP6427946B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 | |
JP6508030B2 (ja) | シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法 | |
JP6280301B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 | |
JP2003100760A (ja) | エピタキシャルシリコンウェハおよびその製造方法 | |
JP2020036039A (ja) | pn接合シリコンウェーハ | |
JP2017123477A (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP6278592B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP6361779B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 | |
JP6318728B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP2017175143A (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170620 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170810 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6442818 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |