JP2996346B2 - Ｍｏｓ集積回路 - Google Patents
Ｍｏｓ集積回路Info
- Publication number
- JP2996346B2 JP2996346B2 JP1213545A JP21354589A JP2996346B2 JP 2996346 B2 JP2996346 B2 JP 2996346B2 JP 1213545 A JP1213545 A JP 1213545A JP 21354589 A JP21354589 A JP 21354589A JP 2996346 B2 JP2996346 B2 JP 2996346B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- integrated circuit
- diffusion regions
- impurity diffusion
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はMOS集積回路、特にゲート長1.5μ以下の電
界緩和形ドレイン構造を持ったMOSトランジスタで構成
される大規模集積回路の出力回路に使用されるMOSトラ
ンジスタに関する。
界緩和形ドレイン構造を持ったMOSトランジスタで構成
される大規模集積回路の出力回路に使用されるMOSトラ
ンジスタに関する。
一般にMOSトランジスタはゲート長が短くなるに従
い、スケーリング則にしたがってゲート酸化膜を薄くす
る必要があるため、集積回路の電源電圧が一定である限
りドレイン近傍の電界集中が著しくなる。ドレイン近傍
の電界集中はMOSトランジスタの耐圧を低下させるだけ
でなく、信頼性にも大きな影響を及ぼすため、様々な電
界緩和形のドレイン構造が提案されており、第３図はそ
の一例断面構造を模式的に示した図である。
い、スケーリング則にしたがってゲート酸化膜を薄くす
る必要があるため、集積回路の電源電圧が一定である限
りドレイン近傍の電界集中が著しくなる。ドレイン近傍
の電界集中はMOSトランジスタの耐圧を低下させるだけ
でなく、信頼性にも大きな影響を及ぼすため、様々な電
界緩和形のドレイン構造が提案されており、第３図はそ
の一例断面構造を模式的に示した図である。
図に於いて、（１）は半導体基板、（２）は厚い酸化
膜の形成された分離領域、（３）は高濃度拡散で形成さ
れたソース領域、（４）は低濃度拡散で形成されたソー
ス領域、（５）は金属配線で形成されたソース電極、
（６）は高濃度拡散で形成されたドレイン領域、（７）
は低濃度拡散で形成されたドレイン拡散領域、（８）は
金属配線で形成されたドレイン電極、（９）はゲート酸
化膜、（10）はゲート電極、（11）はゲート材料と金属
配線材料の間の層間絶縁膜である。
膜の形成された分離領域、（３）は高濃度拡散で形成さ
れたソース領域、（４）は低濃度拡散で形成されたソー
ス領域、（５）は金属配線で形成されたソース電極、
（６）は高濃度拡散で形成されたドレイン領域、（７）
は低濃度拡散で形成されたドレイン拡散領域、（８）は
金属配線で形成されたドレイン電極、（９）はゲート酸
化膜、（10）はゲート電極、（11）はゲート材料と金属
配線材料の間の層間絶縁膜である。
この構造ではドレイン領域のゲート酸化膜（９）に近
い部分に低濃度拡散領域（７）を設けることにより、ド
レイン近傍の電界を緩和している。ソース領域の低濃度
拡散領域は本来必要ないが、製造上の制限とMOS集積回
路では一般にソースとドレインを区別せずに設計される
ため、ソースとドレインに対して対称な構造になってい
る。
い部分に低濃度拡散領域（７）を設けることにより、ド
レイン近傍の電界を緩和している。ソース領域の低濃度
拡散領域は本来必要ないが、製造上の制限とMOS集積回
路では一般にソースとドレインを区別せずに設計される
ため、ソースとドレインに対して対称な構造になってい
る。
第４図は第３図の構造のMOSトランジスタで集積回路
の出力端子に信号を出力する出力トランジスタを形成し
た場合の従来用いられている構造を示した平面図で、２
つのトランジスタがソースを向かい合った形で平行に配
置されている。図に於いて第３図と同一符号は同一また
は相当部分である。（3a）及び（3b）は各々のトランジ
スタのソースを形成する高濃度拡散領域、（５）は２つ
のトランジスタの共通のソース電極を形成する金属配線
で、集積回路の電源の１つに接続されている。（13a）
及び（13b）は拡散領域（3a）および（3b）と金属配線
（５）を電気的に接続するためのコンタクト開口部、
（12）は拡散領域（６）と金属配線（８）を電気的に接
続するためのコンタクト開口部、（14）は金属配線
（８）を集積回路の端子に接続するワイヤを打つための
開口部で、図から明らかなようにドレイン領域（11）を
中心に２つのトランジスタが対称に配置されており、２
つのトランジスタのドレイン領域は共通の１つの拡散領
域として形成されている。
の出力端子に信号を出力する出力トランジスタを形成し
た場合の従来用いられている構造を示した平面図で、２
つのトランジスタがソースを向かい合った形で平行に配
置されている。図に於いて第３図と同一符号は同一また
は相当部分である。（3a）及び（3b）は各々のトランジ
スタのソースを形成する高濃度拡散領域、（５）は２つ
のトランジスタの共通のソース電極を形成する金属配線
で、集積回路の電源の１つに接続されている。（13a）
及び（13b）は拡散領域（3a）および（3b）と金属配線
（５）を電気的に接続するためのコンタクト開口部、
（12）は拡散領域（６）と金属配線（８）を電気的に接
続するためのコンタクト開口部、（14）は金属配線
（８）を集積回路の端子に接続するワイヤを打つための
開口部で、図から明らかなようにドレイン領域（11）を
中心に２つのトランジスタが対称に配置されており、２
つのトランジスタのドレイン領域は共通の１つの拡散領
域として形成されている。
第５図は第４図をＶ−Ｖ線における断面図で、図中、
第３図および第４図と同一符号は同一または相当部分で
ある。更に第４図では詳細に示さなかったが、（4a）及
び（4b）はソースを形成する低濃度拡散領域、（7a）及
び（7b）はドレインを形成する低濃度拡散領域、（9a）
（9b）はゲート酸化膜である。
第３図および第４図と同一符号は同一または相当部分で
ある。更に第４図では詳細に示さなかったが、（4a）及
び（4b）はソースを形成する低濃度拡散領域、（7a）及
び（7b）はドレインを形成する低濃度拡散領域、（9a）
（9b）はゲート酸化膜である。
従来のMOSトランジスタは以上のように構成されてい
たので、集積回路の端子に接続されるドレイン領域の境
界の大部分をゲート電極との境界が占めており、この境
界では基板との境界に低濃度拡散領域が存在するため直
流的な逆バイアス耐圧が高くなる。このため集積回路の
端子に逆バイアスとなる静電的なサージが印加された場
合に、基板との間でブレークダウンすることにより電荷
を基板に逃がす効果が弱く、高いピーク電圧がゲート酸
化膜にかかるため永久的な破壊に至り易いという問題点
があった。
たので、集積回路の端子に接続されるドレイン領域の境
界の大部分をゲート電極との境界が占めており、この境
界では基板との境界に低濃度拡散領域が存在するため直
流的な逆バイアス耐圧が高くなる。このため集積回路の
端子に逆バイアスとなる静電的なサージが印加された場
合に、基板との間でブレークダウンすることにより電荷
を基板に逃がす効果が弱く、高いピーク電圧がゲート酸
化膜にかかるため永久的な破壊に至り易いという問題点
があった。
この発明は上記のような問題点を解決するためになさ
れたもので、電界緩和型ドレイン構造を持つMOSトラン
ジスタで端子の静電的なサージ耐圧の高いMOSトランジ
スタを得ることを目的とする。
れたもので、電界緩和型ドレイン構造を持つMOSトラン
ジスタで端子の静電的なサージ耐圧の高いMOSトランジ
スタを得ることを目的とする。
この発明に係るMOS集積回路は、半導体基板上に形成
され、出力回路を構成するMOSトランジスタを備えるMOS
集積回路であって、前記出力回路は、前記MOS集積回路
の外部に接続されるためのものであり、前記MOSトラン
ジスタは電界緩和型ドレイン構造を持ち、前記半導体基
板の表面に形成された第１乃至第４の不純物拡散領域
と、前記第１及び第２の不純物拡散領域の間に挟まれた
前記半導体基板の表面上と前記第３及び第４の不純物拡
散領域の間に挟まれた前記半導体基板の表面上とに絶縁
層を介して設けられた互いに電気的に接続されているゲ
ート電極とを有し、ドレイン領域を構成する前記第２及
び第３の不純物拡散領域は前記半導体基板表面において
絶縁分離領域を介して離間して配置されつつ、導電体に
よって互いに電気的に接続され、前記第１及び第４の不
純物拡散領域は別の導電体によって互いに電気的に接続
されている。
され、出力回路を構成するMOSトランジスタを備えるMOS
集積回路であって、前記出力回路は、前記MOS集積回路
の外部に接続されるためのものであり、前記MOSトラン
ジスタは電界緩和型ドレイン構造を持ち、前記半導体基
板の表面に形成された第１乃至第４の不純物拡散領域
と、前記第１及び第２の不純物拡散領域の間に挟まれた
前記半導体基板の表面上と前記第３及び第４の不純物拡
散領域の間に挟まれた前記半導体基板の表面上とに絶縁
層を介して設けられた互いに電気的に接続されているゲ
ート電極とを有し、ドレイン領域を構成する前記第２及
び第３の不純物拡散領域は前記半導体基板表面において
絶縁分離領域を介して離間して配置されつつ、導電体に
よって互いに電気的に接続され、前記第１及び第４の不
純物拡散領域は別の導電体によって互いに電気的に接続
されている。
この発明におけるMOS集積回路において導電体を通じ
る第２及び第３の不純物拡散領域で構成されるドレイン
領域に静電的なサージが印加されると、第２または第３
の不純物拡散領域と絶縁分離領域との境界が、第２また
は第３の不純物拡散領域と絶縁層との境界、第２または
第３の不純物拡散領域とその直下の半導体基板との境界
のいずれよりも早くブレークダウンし、電荷を半導体基
板に逃がすことにより、絶縁層に高い電界が印加される
のを防ぎ永久的な破壊に至ることから保護する。
る第２及び第３の不純物拡散領域で構成されるドレイン
領域に静電的なサージが印加されると、第２または第３
の不純物拡散領域と絶縁分離領域との境界が、第２また
は第３の不純物拡散領域と絶縁層との境界、第２または
第３の不純物拡散領域とその直下の半導体基板との境界
のいずれよりも早くブレークダウンし、電荷を半導体基
板に逃がすことにより、絶縁層に高い電界が印加される
のを防ぎ永久的な破壊に至ることから保護する。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による出力トランジスタ
の平面的な構成を示す図で、図中前記従来のものと同一
符号は同一または相当部分を示す。この実施例ではソー
ス及びゲートに関する部分は前記従来のものと殆ど同一
である。従来の構成と大きく異なる点はドレインに関す
る部分であり、従来ドレインは単一の矩形の拡散領域で
構成されていたのに対し、第１図では（6a）及び（6b）
の２つの拡散領域で構成されている。これに伴ってコン
タクト開口部も（13a）および（13b）の２つになってい
る。第２図は第１図のII−II線における断面図で、図
中、第１図及び第３図と同一符号は同一または相当部分
を示している。図から明らかなように、ソース及びゲー
トに関する部分は前記従来のものとほぼ同等の構造とな
っており、ドレインを構成する高濃度拡散領域が（6a）
と（6b）の２つに分割され、その間に分離領域（２）
が、又その上方に接して層間絶縁膜（11）が形成されて
いる。
の平面的な構成を示す図で、図中前記従来のものと同一
符号は同一または相当部分を示す。この実施例ではソー
ス及びゲートに関する部分は前記従来のものと殆ど同一
である。従来の構成と大きく異なる点はドレインに関す
る部分であり、従来ドレインは単一の矩形の拡散領域で
構成されていたのに対し、第１図では（6a）及び（6b）
の２つの拡散領域で構成されている。これに伴ってコン
タクト開口部も（13a）および（13b）の２つになってい
る。第２図は第１図のII−II線における断面図で、図
中、第１図及び第３図と同一符号は同一または相当部分
を示している。図から明らかなように、ソース及びゲー
トに関する部分は前記従来のものとほぼ同等の構造とな
っており、ドレインを構成する高濃度拡散領域が（6a）
と（6b）の２つに分割され、その間に分離領域（２）
が、又その上方に接して層間絶縁膜（11）が形成されて
いる。
次に集積回路の端子に逆バイアスとなる静電的なサー
ジが印加された場合の動作について説明する。集積回路
の端子に印加されたサージはドレイン電極（８）を介し
て高濃度拡散領域（6a），（6b）に伝達される。高濃度
拡散領域（6a），（6b）のゲート電極側境界には低濃度
拡散領域（7a），（7b）があるため、耐圧が高くブレー
クダウンが起こりにくい。また、高濃度拡散領域（6
a），（6b）の直下の半導体基板（１）との境界も、境
界領域に近い部分ほど拡散濃度が低いため耐圧が高く、
ブレークダウンが起こりにくい。しかし、高濃度拡散領
域（6a），（6b）と分離領域（２）との境界は、拡散濃
度の濃い部分が半導体基板（１）と接しており、又形状
も比較的先端の鋭利な形状をしているため、耐圧が低く
ブレークダウンが起こり易い。従って、この分離領域
（２）との境界でまずブレークダウンが起こり、電荷を
半導体基板に逃がすことにより、サージの電圧を低下さ
せ、ゲート酸化膜を破壊から保護する。
ジが印加された場合の動作について説明する。集積回路
の端子に印加されたサージはドレイン電極（８）を介し
て高濃度拡散領域（6a），（6b）に伝達される。高濃度
拡散領域（6a），（6b）のゲート電極側境界には低濃度
拡散領域（7a），（7b）があるため、耐圧が高くブレー
クダウンが起こりにくい。また、高濃度拡散領域（6
a），（6b）の直下の半導体基板（１）との境界も、境
界領域に近い部分ほど拡散濃度が低いため耐圧が高く、
ブレークダウンが起こりにくい。しかし、高濃度拡散領
域（6a），（6b）と分離領域（２）との境界は、拡散濃
度の濃い部分が半導体基板（１）と接しており、又形状
も比較的先端の鋭利な形状をしているため、耐圧が低く
ブレークダウンが起こり易い。従って、この分離領域
（２）との境界でまずブレークダウンが起こり、電荷を
半導体基板に逃がすことにより、サージの電圧を低下さ
せ、ゲート酸化膜を破壊から保護する。
以上のようにこの発明によれば、MOS集積回路の出力
回路を構成するMOSトランジスタの第２及び第３の不純
物拡散領域（ドレイン領域）を、半導体基板表面におい
て絶縁分離領域を介して離間して配置されつつ、導電体
によって互いに電気的に接続し、導電体を通じて第２及
び第３の不純物拡散領域に静電的なサージが印加された
場合に、第２または第３の不純物拡散領域と絶縁分離領
域との境界が、第２または第３の不純物拡散領域と絶縁
層との境界、第２または第３の不純物拡散領域とその直
下の半導体基板との境界のいずれよりも早くブレークダ
ウンして電荷を基板に逃がすように構成したので、静電
的なサージに強く破壊されにくいMOSト集積回路を得る
ことが出来る。
回路を構成するMOSトランジスタの第２及び第３の不純
物拡散領域（ドレイン領域）を、半導体基板表面におい
て絶縁分離領域を介して離間して配置されつつ、導電体
によって互いに電気的に接続し、導電体を通じて第２及
び第３の不純物拡散領域に静電的なサージが印加された
場合に、第２または第３の不純物拡散領域と絶縁分離領
域との境界が、第２または第３の不純物拡散領域と絶縁
層との境界、第２または第３の不純物拡散領域とその直
下の半導体基板との境界のいずれよりも早くブレークダ
ウンして電荷を基板に逃がすように構成したので、静電
的なサージに強く破壊されにくいMOSト集積回路を得る
ことが出来る。
第１図はこの発明の一実施例によるMOSトランジスタの
平面的な構成を示す図、第２図は第１図のII−II線にお
ける断面図、第３図は一般的な電界緩和形ドレイン構造
を持ったMOSトランジスタの断面図、第４図は第３図の
構造を用いて集積回路の端子に信号を出力する出力トラ
ンジスタを構成した従来の構成を平面的に示す図、第５
図は第４図のＶ−Ｖ線における断面図である。 １……半導体基板、２……厚い酸化膜の形成された分離
領域、3a,3b……ソースを構成する高濃度拡散領域、4a,
4b……ソースを構成する低濃度拡散領域、５……ソース
電極、6a,6b……ドレインを構成する高濃度拡散領域、7
a,7b……ドレインを構成する低濃度拡散領域、８……ド
レイン電極、9a,9b……ゲート酸化膜、10……ゲート電
極、11……層間絶縁膜、12a,12b,13a,13b……コンタク
ト開口部、14……ボンディングのための開口部。 なお、図中、同一符号は同一、または相当部分を示す。
平面的な構成を示す図、第２図は第１図のII−II線にお
ける断面図、第３図は一般的な電界緩和形ドレイン構造
を持ったMOSトランジスタの断面図、第４図は第３図の
構造を用いて集積回路の端子に信号を出力する出力トラ
ンジスタを構成した従来の構成を平面的に示す図、第５
図は第４図のＶ−Ｖ線における断面図である。 １……半導体基板、２……厚い酸化膜の形成された分離
領域、3a,3b……ソースを構成する高濃度拡散領域、4a,
4b……ソースを構成する低濃度拡散領域、５……ソース
電極、6a,6b……ドレインを構成する高濃度拡散領域、7
a,7b……ドレインを構成する低濃度拡散領域、８……ド
レイン電極、9a,9b……ゲート酸化膜、10……ゲート電
極、11……層間絶縁膜、12a,12b,13a,13b……コンタク
ト開口部、14……ボンディングのための開口部。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 【請求項１】半導体基板上に形成され、出力回路を構成
するMOSトランジスタを備えるMOS集積回路であって、 前記出力回路は、前記MOS集積回路の外部に接続される
ためのものであり、 前記MOSトランジスタは電界緩和型ドレイン構造を持
ち、前記半導体基板の表面に形成された第１乃至第４の
不純物拡散領域と、前記第１及び第２の不純物拡散領域
の間に挟まれた前記半導体基板の表面上と前記第３及び
第４の不純物拡散領域の間に挟まれた前記半導体基板の
表面上とに絶縁層を介して設けられた互いに電気的に接
続されているゲート電極とを有し、 ドレイン領域を構成する前記第２及び第３の不純物拡散
領域は前記半導体基板表面において絶縁分離領域を介し
て離間して配置されつつ、導電体によって互いに電気的
に接続され、 前記第１及び第４の不純物拡散領域は別の導電体によっ
て互いに電気的に接続されているMOS集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213545A JP2996346B2 (ja) | 1989-08-18 | 1989-08-18 | Ｍｏｓ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213545A JP2996346B2 (ja) | 1989-08-18 | 1989-08-18 | Ｍｏｓ集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0376271A JPH0376271A (ja) | 1991-04-02 |
| JP2996346B2 true JP2996346B2 (ja) | 1999-12-27 |
Family
ID=16640972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1213545A Expired - Fee Related JP2996346B2 (ja) | 1989-08-18 | 1989-08-18 | Ｍｏｓ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2996346B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4978487A (ja) * | 1972-12-01 | 1974-07-29 | ||
| JPS59205749A (ja) * | 1983-05-09 | 1984-11-21 | Nec Corp | 半導体装置およびその製造方法 |
| JPS639148A (ja) * | 1986-06-30 | 1988-01-14 | Nissan Motor Co Ltd | 半導体装置のコンタクト部構造 |
-
1989
- 1989-08-18 JP JP1213545A patent/JP2996346B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0376271A (ja) | 1991-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0236071B2 (ja) | ||
| KR850008052A (ko) | 반도체 장치 | |
| KR100325497B1 (ko) | 유전체분리형반도체장치 | |
| JPH0693498B2 (ja) | 半導体集積回路装置 | |
| JP2996346B2 (ja) | Ｍｏｓ集積回路 | |
| JP2541518B2 (ja) | 半導体集積回路装置 | |
| JP2676888B2 (ja) | 半導体装置 | |
| US8329548B2 (en) | Field transistors for electrostatic discharge protection and methods for fabricating the same | |
| US7205581B2 (en) | Thyristor structure and overvoltage protection configuration having the thyristor structure | |
| JP2611639B2 (ja) | 半導体装置 | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| US5160990A (en) | MIS-FET with small chip area and high strength against static electricity | |
| JP2881907B2 (ja) | 電力用半導体装置 | |
| JP2920013B2 (ja) | 半導体静電保護回路 | |
| JP2907504B2 (ja) | 半導体装置 | |
| JPS61174672A (ja) | 縦型ｍｏｓトランジスタ | |
| JPH0441499B2 (ja) | ||
| JPH0456469B2 (ja) | ||
| JPS6355871B2 (ja) | ||
| JPH0468575A (ja) | 半導体集積回路の静電破壊保護素子 | |
| JPS604263A (ja) | Ｍｏｓ電界効果半導体装置 | |
| JPH062274Y2 (ja) | 半導体集積回路装置 | |
| JPS63239972A (ja) | 半導体装置の入力保護回路 | |
| JPS62155548A (ja) | 半導体集積回路の静電保護回路素子 | |
| JPH0732236B2 (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |