JPH10294366A

JPH10294366A - 半導体装置及びその製造方法

Info

Publication number: JPH10294366A
Application number: JP10289697A
Authority: JP
Inventors: Nobuo Aoi; 信雄青井
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1997-04-21
Filing date: 1997-04-21
Publication date: 1998-11-04

Abstract

(57)【要約】【課題】半導体基板上の配線パターン同士の間のスペ
ース部のうち狭い幅を有するスペース部に、ダメージを
受けることなく低誘電率膜を形成する。【解決手段】半導体基板１００の上には、コンタクト
１０２を有する第１層の層間絶縁膜１０１が形成され、
該第１層の層間絶縁膜１０１の上には、複数の配線パタ
ーン１０５と該複数の配線パターン１０５同士の間に位
置する複数のスペース部が形成されている。複数のスペ
ース部のうち、最小の幅を有する最小スペース部の３倍
以上の幅を有し且つ配線パターン１０５によって囲まれ
た閉じた領域には、金属膜よりなる平面状のダミーパタ
ーン１０６が形成されている。配線パターン１０５同士
のスペース部及び配線パターン１０５とダミーパターン
１０６との間には低誘電率膜１０７が充填されていると
共に、配線パターン１０５及びダミーパターン１０６の
上には第１のＣＶＤ酸化膜１０４が堆積されている。第
１のＣＶＤ酸化膜１０４及び低誘電率膜１０７の上には
全面に亘って第２のＣＶＤ酸化膜１０８が堆積されてい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、半導体装置の多層配線構造の
形成プロセスの技術に関する。

【０００２】

【従来の技術】ＬＳＩの高集積化に伴って、金属配線間
の容量の増加に起因する配線における信号遅延の増大が
ＬＳＩの高速化を妨げる現象が問題になっている。金属
配線における信号遅延を低減するためには、金属配線間
の容量を小さくすることが、配線抵抗の低減と合わせて
必要である。

【０００３】配線間の容量を小さくするためには、配線
間に存在する絶縁膜として、比誘電率が小さいつまり低
誘電率の絶縁材料を用いて低誘電率膜を形成することが
望まれる。低誘電率膜としては多孔質膜や有機成分を含
む有機絶縁膜が知られているが、これら多孔質膜や有機
絶縁膜は、熱伝導率が小さいために、ＬＳＩの動作時に
発生する熱の放散を妨げるので、ＬＳＩの熱暴走により
誤動作を引き起こす恐れがある。例えば、ポリイミドや
シロキサンポリマーの熱伝導率はプラズマＴＥＯＳの熱
伝導率の約１／５である（C. Jinほか、1996 DUMIC CON
FERENCE PROCEEDINGS p.21）。そこで、金属配線同士の
間隔が相対的に小さいスペース部（以下、狭スペースと
称する。）にのみ、熱伝導率は小さいが比誘電率も小さ
い比誘電率膜を形成する方法が提案されている。

【０００４】以下、S-P. Jeng ほか、1994 Symposium o
n VLSI Technology Digest of Technical Papers p.73
に示されている、狭スペース部に比誘電率膜が形成され
た第１の従来例に係る半導体装置及びその製造方法につ
いて、図８（ａ）〜（ｅ）を参照しながら説明する。

【０００５】まず、図８（ａ）に示すように、半導体基
板１０の上に形成された金属よりなる配線パターン１１
の上に全面に亘って熱伝導率が高いＣＶＤ酸化膜等より
なる第１の絶縁膜１２を堆積した後、配線パターン１１
の上に存在する第１の絶縁膜１２をＣＭＰ法又は全面エ
ッチバック法等により除去して、配線パターン１１同士
の間の全てのスペース部に第１の絶縁膜１２を埋め込
む。

【０００６】次に、図８（ｂ）に示すように、狭スペー
ス部に存在する第１の絶縁膜１２のみをドライエッチン
グ法により除去した後、図８（ｃ）に示すように、半導
体基板１０の上に低誘電率膜１３を全面に亘って堆積す
る。

【０００７】次に、図８（ｄ）に示すように、配線パタ
ーン１１及び広スペース部の第１の絶縁膜１２の上に存
在する低誘電率膜１３をＣＭＰ法又は全面エッチバック
法等により除去して、狭スペース部にのみ低誘電率膜１
３を埋め込む。

【０００８】次に、半導体基板１０の上に全面に亘って
ＣＶＤ酸化膜等よりなる第２の絶縁膜１４を堆積する。
これにより、狭スペース部にのみ低誘電率膜１３が存在
する層間絶縁膜が形成される。

【０００９】以下、S-P. Jeng ほか、 Advanced Metall
ization and Interconnect Systemfor ULSI Applicatio
ns in 1955, p.15 に示されている、狭スペース部に比
誘電率膜が形成された第２の従来例に係る半導体装置及
びその製造方法について、図９（ａ）〜（ｄ）を参照し
ながら説明する。

【００１０】まず、図９（ａ）に示すように、半導体基
板２０の上に金属よりなる配線パターン２１を形成した
後、図９（ｂ）に示すように、配線パターン２１の上
に、等方的に堆積可能（水平方向及び垂直方向にほぼ等
しい厚さで堆積可能）な熱伝導率が小さい低誘電率膜２
２を狭パターン部が完全に埋め込まれるように全面に亘
って堆積する。

【００１１】次に、低誘電率膜２２に対して異方性の全
面エッチバック法を施して、図９（ｃ）に示すように、
低誘電率膜２２を狭スペース部に残存させる一方、広ス
ペース部から除去する。

【００１２】次に、図９（ｄ）に示すように、半導体基
板２０の上に全面に亘って熱伝導率の高いＣＶＤ酸化膜
等よりなる絶縁膜２３を堆積する。これにより、原則と
して狭スペース部にのみ低誘電率膜２２が存在する層間
絶縁膜が形成される。

【００１３】

【発明が解決しようとする課題】しかしながら、第１の
従来例に係る半導体装置及びその製造方法においては、
層間絶縁膜を形成する工程数の増加を招くと共に、層間
絶縁膜がドライエッチングにより受けるダメージを避け
ることができない。

【００１４】また、第２の従来例に係る半導体装置及び
その製造方法においては、低誘電率膜としては等方的に
堆積する絶縁膜しか使用できない。低誘電率膜は、平坦
性の高い材料よりなる膜（有機膜、有機シロキサンポリ
マー膜等）が多いため、堆積時に配線パターンの上側に
は薄く堆積される一方、広スペース部には厚く堆積され
てしまうことが多い。このため、全面エッチバック法に
より低誘電率膜を除去する場合、広スペース部の低誘電
率膜を完全に除去できるような条件のときには、狭スペ
ース部の低誘電率膜も上部がエッチングされてしまう。
配線パターンにおいては上部のエッジ部に電界が集中す
るため、狭スペース部の低誘電率膜の上部がエッチング
されてしまうと、狭スペース部の上部に堆積される絶縁
膜に生じる配線間容量が大きくなるので、配線間容量の
低減効果が大幅に低下するという問題がある。

【００１５】また、第１及び第２の従来例に係る半導体
装置の製造方法をダマシン構造に適用する場合には、狭
スペース部にのみ低誘電率膜を存在させることができな
いという問題もある。すなわち、図１０（ａ）〜（ｄ）
は、ダマシン構造を有する半導体装置の製造プロセスを
示しており、図１０（ａ）に示すように、半導体基板３
０の上に全面に亘ってＣＶＤ酸化膜３１を堆積した後、
図１０（ｂ）に示すように、ＣＶＤ酸化膜３１における
配線形性領域に開口部３１ａを形成し、次に、全面に亘
ってＣｕ又はＡｌよりなる金属膜３２を堆積した後、Ｃ
ＶＤ酸化膜３１の上の金属膜３２をＣＭＰ法により除去
すると、ダマシン構造を有する埋め込み配線３３が形成
される。このような構造の埋め込み配線３３を有する半
導体装置においては、広スペース部と狭スペース部との
間で絶縁膜の種類を異ならせることができないので、狭
スペース部にのみ低誘電率膜を存在させることができな
いという問題がある。

【００１６】本発明は、前記の問題点を一挙に解決し、
工程数の増加を招くことなく、絶縁膜がダメージを受け
ず、狭スペース部にのみ確実に絶縁膜を形成することが
でき、さらに、ダマシン構造を実現できるような半導体
装置及びその製造方法を提供することを目的とする。

【００１７】

【課題を解決するための手段】本発明に係る半導体装置
は、半導体基板上の配線層に形成された、金属膜よりな
る複数の配線パターンと、配線層における複数の配線パ
ターン同士の間にそれぞれ形成された複数のスペース部
と、複数のスペース部のうち、最小の幅を有する最小ス
ペース部の３倍以上の幅を有するスペース部に、両隣り
に位置する配線パターンとの間にそれぞれ最小スペース
部の幅以上の間隔を持つように形成されており、半導体
基板に発生する熱を該半導体基板と反対側に伝達する金
属膜よりなる平面状のダミーパターンと、配線パターン
同士の間及び配線パターンとダミーパターンとの間に充
填されており、比誘電率がＣＶＤ酸化膜よりも小さい低
誘電率材料よりなる低誘電率膜と、配線パターン、ダミ
ーパターン及び低誘電率膜を覆うように堆積されてお
り、熱伝導率が低誘電率材料よりも大きい高熱伝導率材
料よりなる層間絶縁膜とを備えている。

【００１８】本発明に係る半導体装置によると、最小ス
ペース部の３倍以上の幅を有するスペース部に、両隣り
に位置する配線パターンとの間に最小スペース部の幅以
上の距離を持つように形成された金属膜よりなる平面状
のダミーパターンを備えているため、半導体基板に発生
した熱は、熱伝導率が大きい金属膜よりなる平面状のダ
ミーパターンを介して、熱伝導率が大きい高熱伝導率材
料よりなる層間絶縁膜に伝えられる。この場合、最小ス
ペース部の３倍以上の幅を有するスペース部にダミーパ
ターンを配置したため、ダミーパターンと配線パターン
との間に、最小スペース部の幅以上の距離を確保するこ
とができる。

【００１９】本発明に係る半導体装置において、層間絶
縁膜はＣＶＤ酸化膜よりなることが好ましい。

【００２０】また、本発明に係る半導体装置において、
低誘電率膜は、シロキサンポリマー膜、有機高分子膜、
有機無機複合高分子膜又は多孔質絶縁膜よりなることが
好ましい。

【００２１】本発明に係る第１の半導体装置の製造方法
は、本発明に係る半導体装置の第１の製造方法であっ
て、半導体基板上に全面に亘って金属膜を堆積する金属
膜堆積工程と、金属膜に対してパターニングを行なっ
て、複数の配線パターンと、該複数の配線パターン同士
の間の複数のスペース部と、該複数のスペース部のうち
最小の幅を有する最小スペース部の３倍以上の幅を有す
るスペース部に配置され、両隣りに位置する配線パター
ンとの間にそれぞれ最小スペース部の幅以上の間隔を持
つ平面状のダミーパターンとを同時に形成するパターニ
ング工程と、配線パターン同士の間及び配線パターンと
ダミーパターンとの間に、比誘電率がＣＶＤ酸化膜より
も小さい低誘電率材料を充填して低誘電率膜を形成する
低誘電率膜形成工程と、熱伝導率が比誘電率材料よりも
高い高熱伝導率材料を配線パターン、ダミーパターン及
び低誘電率膜を覆うように堆積して層間絶縁膜を形成す
る層間絶縁膜形成工程とを備えている。

【００２２】第１の半導体装置の製造方法によると、半
導体基板上に全面に亘って堆積された金属膜に対してパ
ターニングを行なって、複数の配線パターンと、複数の
スペース部のうち最小の幅を有する最小スペース部の３
倍以上の幅を有するスペース部に平面状のダミーパター
ンとを同時に形成した後、配線パターン同士の間及び配
線パターンとダミーパターンとの間に、比誘電率がＣＶ
Ｄ酸化膜よりも小さい低誘電率材料を充填して低誘電率
膜を形成し、その後、熱伝導率が比誘電率材料よりも高
い高熱伝導率材料を配線パターン、ダミーパターン及び
低誘電率膜を覆うように堆積して層間絶縁膜を形成する
ため、最小スペース部の３倍以上の幅を有するスペース
部に金属膜よりなる平面状のダミーパターンを形成する
ことができると共に、配線パターン同士の間及び配線パ
ターンとダミーパターンとの間に充填された低誘電率材
料よりなる低誘電率膜、及び配線パターン、ダミーパタ
ーン及び低誘電率膜を覆う高熱伝導率材料よりなる層間
絶縁膜を形成することができる。

【００２３】第１の半導体装置の製造方法において、低
誘電率膜形成工程は、配線パターン及びダミーパターン
の上に全面に亘って低誘電率材料を堆積した後、堆積さ
れた低誘電率材料膜に対してＣＭＰ又は全面エッチバッ
クを行なうことにより、低誘電率膜を形成する工程を含
むことが好ましい。

【００２４】第１の半導体装置の製造方法は、金属膜堆
積工程とパターニング工程との間に、金属膜の上に絶縁
膜を堆積する絶縁膜堆積工程をさらに備え、パターニン
グ工程は、複数の配線パターン及びダミーパターンの上
に絶縁膜を残存させる工程を含み、低誘電率膜形成工程
は、複数の配線パターン及びダミーパターンの上にそれ
ぞれ残存する絶縁膜同士の間に低誘電率材料を充填する
工程を含むことが好ましい。

【００２５】第１の半導体装置の製造方法において、層
間絶縁膜はＣＶＤ酸化膜よりなることが好ましい。

【００２６】第１の半導体装置の製造方法において、低
誘電率膜は、シロキサンポリマー膜、有機高分子膜、有
機無機複合高分子膜又は多孔質絶縁膜よりなることが好
ましい。

【００２７】本発明に係る第２の半導体装置の製造方法
は、半導体基板上に全面に亘って、比誘電率がＣＶＤ酸
化膜よりも小さい低誘電率材料を堆積して低誘電率膜を
形成する低誘電率膜形成工程と、低誘電率膜に対してパ
ターニングを行なって、複数の配線パターン用開口部と
平面状のダミーパターン用開口部とを、該平面状のダミ
ーパターン開口部が複数の配線パターン用開口部同士の
間の複数のスペース領域のうち最小の幅を有する最小ス
ペース領域の３倍以上の幅を有するスペース領域に配置
され且つ両隣りに位置する配線パターン用開口部との間
にそれぞれ最小スペース領域の幅以上の間隔を持つよう
に形成するパターニング工程と、複数の配線用開口部及
びダミーパターン用開口部の内部並びに残存する比誘電
率膜の上に全面に亘って金属膜を堆積する金属膜堆積工
程と、金属膜に対してＣＭＰを行なって残存する比誘電
率膜を露出させることにより、複数の配線パターン用開
口部に金属膜よりなる配線パターンを形成すると共にダ
ミーパターン用開口部に金属膜よりなるダミーパターン
を形成する比誘電率膜露出工程と、熱伝導率が比誘電率
材料よりも高い高熱伝導率材料を配線パターン、ダミー
パターン及び残存する低誘電率膜を覆うように堆積して
層間絶縁膜を形成する層間絶縁膜形成工程とを備えてい
る。

【００２８】第２の半導体装置の製造方法によると、半
導体基板上に全面に亘って低誘電率材料を堆積して低誘
電率膜を形成した後、低誘電率膜に対してパターニング
を行なって、複数の配線パターン用開口部と平面状のダ
ミーパターン用開口部とを平面状のダミーパターン開口
部が複数のスペース領域のうち最小の幅を有する最小ス
ペース領域の３倍以上の幅を有するスペース領域に配置
されるように形成し、その後、全面に亘って金属膜を堆
積した後、該金属膜に対してＣＭＰを行なって残存する
比誘電率膜を露出させるため、最小スペース部の３倍以
上の幅を有するスペース部に金属膜よりなる平面状のダ
ミーパターンを形成することができると共に、配線パタ
ーン同士の間及び配線パターンとダミーパターンとの間
に充填された低誘電率材料よりなる低誘電率膜、及び配
線パターン、ダミーパターン及び低誘電率膜を覆う高熱
伝導率材料よりなる層間絶縁膜を形成することができ
る。

【００２９】第２の半導体装置の製造方法において、層
間絶縁膜はＣＶＤ酸化膜よりなることが好ましい。

【００３０】第２の半導体装置の製造方法において、低
誘電率膜は、シロキサンポリマー膜、有機高分子膜、有
機無機複合高分子膜又は多孔質絶縁膜よりなることが好
ましい。

【００３１】本発明に係る第３の半導体装置の製造方法
は、半導体基板上に第１層の配線パターンを形成する第
１層の配線パターン形成工程と、第１層の配線パターン
の上に第１層の層間絶縁膜を形成する第１層の層間絶縁
膜形成工程と、第１層の層間絶縁膜の上に全面に亘っ
て、比誘電率がＣＶＤ酸化膜よりも小さい低誘電率材料
を堆積して低誘電率膜を形成する低誘電率膜形成工程
と、第１層の層間絶縁膜及び低誘電率膜に対してパター
ニングを行なって、第１層の層間絶縁膜にコンタクト用
開口部と形成すると共に、低誘電率膜に複数の配線パタ
ーン用開口部と平面状のダミーパターン用開口部とを、
該ダミーパターン開口部が複数の配線パターン用開口部
同士の間の複数のスペース領域のうち最小の幅を有する
最小スペース領域の３倍以上の幅を有するスペース領域
に配置され且つ両隣りに位置する配線パターン用開口部
との間にそれぞれ最小スペース領域の幅以上の間隔を持
つように形成するパターニング工程と、コンタクト用開
口部、複数の配線用開口部及びダミーパターン用開口部
の内部並びに残存する比誘電率膜の上に全面に亘って金
属膜を堆積する金属膜堆積工程と、金属膜に対してＣＭ
Ｐを行なって残存する比誘電率膜を露出させることによ
り、コンタクト用開口部に金属膜よりなるコンタクトを
形成し、複数の配線パターン用開口部に金属膜よりなる
第２層の配線パターンを形成し、ダミーパターン用開口
部に金属膜よりなるダミーパターンを形成する比誘電率
膜露出工程と、熱伝導率が比誘電率材料よりも高い高熱
伝導率材料を第２層の配線パターン、ダミーパターン及
び残存する低誘電率膜を覆うように堆積して第２層の層
間絶縁膜を形成する第２層の層間絶縁膜形成工程とを備
えている。

【００３２】第３の半導体装置の製造方法によると、第
１層の配線パターンの上の第１層の層間絶縁膜の上に全
面に亘って低誘電率膜を形成した後、第１層の層間絶縁
膜及び低誘電率膜に対してパターニングを行なって、第
１層の層間絶縁膜にコンタクト用開口部と形成すると共
に、低誘電率膜に複数の配線パターン用開口部と平面状
のダミーパターン用開口部とを形成し、その後、全面に
亘って金属膜を堆積した後、該金属膜に対してＣＭＰを
行なって比誘電率膜を露出させるため、最小スペース部
の３倍以上の幅を有するスペース部に金属膜よりなる平
面状のダミーパターンを形成することができると共に、
配線パターン同士の間及び配線パターンとダミーパター
ンとの間に充填された低誘電率材料よりなる低誘電率
膜、及び配線パターン、ダミーパターン及び低誘電率膜
を覆う高熱伝導率材料よりなる層間絶縁膜を形成するこ
とができる。

【００３３】第３の半導体装置の製造方法において、第
２層の層間絶縁膜はＣＶＤ酸化膜よりなることが好まし
い。

【００３４】第３の半導体装置の製造方法において、低
誘電率膜は、シロキサンポリマー膜、有機高分子膜、有
機無機複合高分子膜又は多孔質絶縁膜よりなることが好
ましい。

【００３５】

【発明の実施の形態】

（第１の実施形態）図１は本発明の第１の実施形態に係
る半導体装置の断面構造を示し、図２は第１の実施形態
に係る半導体装置の配線パターン及びダミーパターンの
平面構造を示している。

【００３６】図１に示すように、トランジスタが形成さ
れた半導体基板１００の上に第１層の層間絶縁膜１０１
が形成され、該第１層の層間絶縁膜１０１の開口部には
トランジスタと電気的導通をとるためのコンタクト１０
２が形成されている。

【００３７】図１及び図２に示すように、第１層の層間
絶縁膜１０１の上には、複数の配線パターン１０５と該
複数の配線パターン１０５同士の間に位置する複数のス
ペース部が形成されている。複数のスペース部のうち、
最小の幅を有する最小スペース部の３倍以上の幅を有し
且つ配線パターン１０５によって囲まれた閉じた領域に
は、金属膜よりなる平面状のダミーパターン１０６が形
成されており、該ダミーパターン１０６は隣りに位置す
る配線パターン１０５との間に最小スペース部の幅以上
の距離をおいて形成されている。尚、最小スペース部の
３倍以上の幅を有し且つ配線パターン１０５によって囲
まれた領域であっても、半導体基板１００に発生する熱
の放散が確保される領域には、ダミーパターン１０６を
配置する必要はない。

【００３８】図１に示すように、配線パターン１０５同
士のスペース部及び配線パターン１０５とダミーパター
ン１０６との間には低誘電率膜１０７が充填されている
と共に、配線パターン１０５及びダミーパターン１０６
の上には第１のＣＶＤ酸化膜１０４が堆積されている。
第１のＣＶＤ酸化膜１０４及び低誘電率膜１０７の上に
は全面に亘って第２のＣＶＤ酸化膜１０８が堆積されて
いる。尚、第１のＣＶＤ酸化膜１０４は、後述するよう
に配線パターン１０５同士の間に生じる配線間容量を低
減するためのものであるから、必ずしも必要ではない。

【００３９】配線パターン１０５及びダミーパターン１
０６としては、アルミ、アルミ合金、銅若しくは銅の合
金よりなる単独の金属膜又はこれらの材料よりなる膜が
積層された積層金属膜により形成することが好ましい。
このように、配線パターン１０５とダミーパターン１０
６とを同じ材料よりなる金属膜によって形成すると、ダ
ミーパターン１０６を形成するための工程は特に必要と
しない。

【００４０】低誘電率膜１０７としては、シロキサンポ
リマー膜、有機高分子膜、低誘電率ＳＯＧ、有機無機複
合膜又は多孔質絶縁膜等を用いることができる。

【００４１】第２のＣＶＤ酸化膜１０８としては、ＣＶ
Ｄシリコン酸化膜、ＣＶＤふっ素含有シリコン酸化膜、
ＣＶＤ有機無機複合膜等のように、配線パターン１０５
同士の間に存在する低誘電率膜１０７よりも熱伝導率の
大きい絶縁膜膜を使用することが好ましい。また、第２
のＣＶＤ酸化膜１０８に代えて、熱伝導率が低誘電率膜
１０７よりも大きいＳＯＧ膜を用いてもよい。

【００４２】［表１］は、低誘電率膜１０７並びに第１
及び第２のＣＶＤ酸化膜１０４、１０８を構成すること
ができる一例の絶縁膜材料の比誘電率及び熱伝導率を示
している。

【００４３】

【表１】

【００４４】以上説明したように、第１の実施形態によ
ると、最小スペース部の３倍以上の幅を有し且つ配線パ
ターン１０５によって囲まれた閉じたスペース部に、隣
りに位置する配線パターン１０５との間に最小スペース
部の幅以上の距離をおいて金属膜よりなる平面状のダミ
ーパターン１０６が形成されているため、半導体基板１
００においてトランジスタ等の駆動によって発生した熱
は、熱伝導率が大きい金属膜よりなる平面状のダミーパ
ターン１０６を介して第２のＣＶＤ酸化膜１０８に伝え
られた後、やはり熱伝導率が大きい第２のＣＶＤ酸化膜
１０８を介して半導体装置の上部（表面部）に伝えられ
るので、第１の実施形態に係る半導体装置は放熱性に優
れている。この場合、最小スペース部の３倍以上の幅を
有するスペース部にダミーパターン１０６を配置したた
め、ダミーパターン１０６と配線パターン１０５との間
に、最小スペース部の幅以上の距離を確保することがで
きる。

【００４５】また、配線パターン１０５同士の間には低
誘電率膜１０７が存在しているので、配線パターン１０
５同士の間に生じる配線間容量は小さい。特に、第１の
実施形態においては、配線パターン１０５の上に第１の
ＣＶＤ酸化膜１０４が形成されているため、配線パター
ン１０５同士の間には必ず低誘電率膜１０７が存在する
ので、発明が解決しようとする課題の項において第２の
従来例について言及した問題が解決する。すなわち、配
線パターン１０５のエッジ部に電界が集中しても、容量
絶縁膜としては低誘電率膜１０７が働くので、配線間容
量が大きくなる事態を回避ができる。

【００４６】以下、第１の実施形態に係る半導体装置の
製造方法について図３（ａ）〜（ｄ）を参照しながら説
明する。

【００４７】まず、図３（ａ）に示すように、トランジ
スタが形成された半導体基板１００の上に、トランジス
タ領域に開口部を有する第１層の層間絶縁膜１０１を形
成した後、該第１層の層間絶縁膜１０１の開口部にコン
タクト１０２を形成する。その後、第１層の層間絶縁膜
１０１の上に例えばスパッタ法により全面に亘って厚さ
８００ｎｍの金属膜１０３を堆積した後、該金属膜１０
３の上に全面に亘って厚さ２００ｎｍの第１のＣＶＤ酸
化膜１０４を堆積する。

【００４８】次に、図３（ｂ）に示すように、第１のＣ
ＶＤ酸化膜１０４及び金属膜１０３に対してドライエッ
チングを行なって、上部に第１のＣＶＤ酸化膜１０４を
有する金属膜１０３よりなる、配線パターン１０５及び
平面状のダミーパターン１０６を形成する。この場合、
ダミーパターン１０６は、配線層における、配線パター
ン１０５の最小スペースの３倍以上の間隔を有し且つ配
線パターン１０５によって囲まれた閉じた領域に、隣り
に位置する配線パターン１０５との間に最小スペース部
の幅以上の距離をおいて形成する。

【００４９】次に、図３（ｃ）に示すように、半導体基
板１００の上に塗布法又はＣＶＤ法により全面に亘って
厚さ２００ｎｍの低誘電率膜１０７を堆積する。この場
合、低誘電率膜１０７は、配線パターン１０５同士の間
の領域及び配線パターン１０５とダミーパターン１０６
との間の領域が完全に埋められるような膜厚に堆積する
ことが好ましい。

【００５０】次に、低誘電率膜１０７を熱処理により硬
化させた後、低誘電率膜１０７に対して全面エッチバッ
ク又はＣＭＰを行なって、配線パターン１０５同士の間
及び配線パターン１０５とダミーパターン１０６との間
以外に存在する低誘電率膜１０７を除去する。この全面
エッチバックにおいては、低誘電率膜１０７が第１のＣ
ＶＤ酸化膜１０４の上には残存しない一方、第１のＣＶ
Ｄ酸化膜１０４が配線パターン１０５及びダミーパター
ン１０６の上に残存するように行なう。

【００５１】次に、第１のＣＶＤ酸化膜１０４及び低誘
電率膜１０７の上に全面に亘って厚さ１μｍの第２のＣ
ＶＤ酸化膜１０８を堆積すると、図１に示した第１の実
施形態に係る半導体装置が得られる。

【００５２】（第２の実施形態）第２の実施形態に係る
半導体装置は、第１の実施形態に係る半導体装置から第
１のＣＶＤ酸化膜１０４が除かれた以外は第１の実施形
態と同様の構造であるので、以下においては、第２の実
施形態に係る半導体装置の構造の説明は省略し、製造方
法についてのみ、図４（ａ）〜（ｃ）及び図５（ａ）、
（ｂ）を参照しながら説明する。

【００５３】まず、図４（ａ）に示すように、トランジ
スタが形成された半導体基板２００の上に、トランジス
タ領域に開口部を有する第１層の層間絶縁膜２０１を形
成した後、該第１層の層間絶縁膜２０１の開口部にコン
タクト２０２を形成する。その後、第１の層間絶縁膜２
０１の上に塗布法又はＣＶＤ法により全面に亘って厚さ
４００ｎｍの低誘電率膜２０３を堆積する。

【００５４】次に、図４（ｂ）に示すように、低誘電率
膜２０３をフォトリソグラフィによりパターニングし
て、低誘電率膜２０３に配線パターン形成用開口部２０
３ａ及びダミーパターン形成用開口部２０３ｂを形成す
る。この場合、ダミーパターン形成用開口部２０３ｂ
は、第１の実施形態と同様、最小スペース部の３倍以上
の幅を有し且つ配線パターンによって囲まれた閉じた領
域に、隣りに位置する配線パターンとの間に最小スペー
ス部の幅以上の距離をおく平面状に形成する。

【００５５】次に、図４（ｃ）に示すように、半導体基
板２００の上に全面に亘ってＣＶＤ法により厚さ８００
ｎｍの金属膜２０４を堆積した後、該金属膜２０４を熱
処理によりフローさせて低誘電率膜２０３の配線パター
ン形成用開口部２０３ａ及びダミーパターン形成用開口
部２０３ｂに埋め込む。

【００５６】次に、金属膜２０４に対してＣＭＰを行な
って、図５（ａ）に示すように、金属膜２０４よりなる
配線パターン２０５及び平面状のダミーパターン２０６
を形成した後、図５（ｂ）に示すように、半導体基板２
００の上に全面に亘ってＣＶＤ酸化膜２０７を堆積して
第２の層間絶縁膜を形成する。

【００５７】配線パターン２０５及びダミーパターン２
０６としては、アルミ、アルミ合金、銅若しくは銅の合
金よりなる単独の金属膜又はこれらの材料よりなる膜が
積層された積層金属膜により形成することが好ましい。
配線パターン２０５が銅又は銅合金よりなる場合には、
該配線パターン２０５の周囲に金属窒化膜又はシリコン
窒化膜を形成することが好ましい。このようにすると、
配線パターン２０５を構成する銅の低誘電率膜２０３へ
の拡散を防止することができる。

【００５８】低誘電率膜２０３としては、シロキサンポ
リマー膜、有機高分子膜、低誘電率ＳＯＧ、有機無機複
合膜又は多孔質絶縁膜等を用いることができる。

【００５９】ＣＶＤ酸化膜２０７としては、ＣＶＤシリ
コン酸化膜、ＣＶＤふっ素含有シリコン酸化膜、ＣＶＤ
有機無機複合膜等のように、配線パターン２０５同士の
間に存在する低誘電率膜２０３よりも熱伝導率の大きい
絶縁膜膜を使用することが好ましい。また、ＣＶＤ酸化
膜２０７に代えて、熱伝導率が低誘電率膜２０３よりも
大きいＳＯＧ膜を用いてもよい。

【００６０】（第３の実施形態）第３の実施形態に係る
半導体装置は、第１の実施形態に係る半導体装置から第
１のＣＶＤ酸化膜１０４が除かれた以外は第１の実施形
態と同様の構造であるので、以下においては、第３の実
施形態に係る半導体装置の構造の説明は省略し、製造方
法についてのみ、図６（ａ）〜（ｃ）及び図７（ａ）、
（ｂ）を参照しながら説明する。

【００６１】まず、図６（ａ）に示すように、トランジ
スタが形成された半導体基板３００の上に第１層の層間
絶縁膜３０１を形成した後、該第１層の層間絶縁膜３０
１の上に塗布法又はＣＶＤ法により全面に亘って厚さ４
００ｎｍの低誘電率膜３０２を堆積する。

【００６２】次に、図６（ｂ）に示すように、低誘電率
膜３０２及び第１層の層間絶縁膜３０１をフォトリソグ
ラフィによりパターニングして、低誘電率膜３０２に配
線パターン形成用開口部３０２ａ及びダミーパターン形
成用開口部３０２ｂを形成すると共に、第１層の層間絶
縁膜３０１にコンタクト用開口部３０１ａを形成する。
この場合、ダミーパターン形成用開口部３０２ｂは、第
１の実施形態と同様、最小スペース部の３倍以上の幅を
有し且つ配線パターンによって囲まれた閉じた領域に、
隣りに位置する配線パターンとの間に最小スペース部の
幅以上の距離をおく平面状に形成する。

【００６３】次に、図６（ｃ）に示すように、半導体基
板３００の上に全面に亘ってＣＶＤ法により厚さ８００
ｎｍの金属膜３０３を堆積した後、該金属膜３０３を熱
処理によりフローさせて低誘電率膜３０２の配線パター
ン形成用開口部３０２ａ及びダミーパターン形成用開口
部３０２ｂ並びに第１層の層間絶縁膜３０１のコンタク
ト用開口部３０１ａに埋め込む。

【００６４】次に、金属膜３０３に対してＣＭＰを行な
って、図７（ａ）に示すように、金属膜３０３よりなる
コンタクト３０４、配線パターン３０５及び平面状のダ
ミーパターン３０６を形成した後、図７（ｂ）に示すよ
うに、半導体基板３００の上に全面に亘ってＣＶＤ酸化
膜３０７を堆積して第２層の層間絶縁膜を形成する。

【００６５】配線パターン３０５及びダミーパターン３
０６としては、アルミ、アルミ合金、銅若しくは銅の合
金よりなる単独の金属膜又はこれらの材料よりなる膜が
積層された積層金属膜により形成することが好ましい。
配線パターン３０５が銅又は銅合金よりなる場合には、
該配線パターン３０５の周囲に金属窒化膜又はシリコン
窒化膜を形成することが好ましい。このようにすると、
配線パターン３０５を構成する銅の低誘電率膜３０２へ
の拡散を防止することができる。

【００６６】低誘電率膜３０２としては、シロキサンポ
リマー膜、有機高分子膜、低誘電率ＳＯＧ、有機無機複
合膜又は多孔質絶縁膜等を用いることができる。

【００６７】ＣＶＤ酸化膜３０７としては、ＣＶＤシリ
コン酸化膜、ＣＶＤふっ素含有シリコン酸化膜、ＣＶＤ
有機無機複合膜等のように、配線パターン３０５同士の
間に存在する低誘電率膜３０２よりも熱伝導率の大きい
絶縁膜膜を使用することが好ましい。また、ＣＶＤ酸化
膜３０７に代えて、熱伝導率が低誘電率膜３０２よりも
大きいＳＯＧ膜を用いてもよい。

【００６８】

【発明の効果】本発明に係る半導体装置によると、最小
スペース部の３倍以上の幅を有するスペース部には、金
属膜よりなる平面状のダミーパターンが形成されている
ため、半導体基板に発生した熱は、熱伝導率が大きい金
属膜よりなる平面状のダミーパターンを介して、熱伝導
率が大きい高熱伝導率材料よりなる層間絶縁膜に伝えら
れるので、半導体基板に発生した熱の放熱性に優れてい
る。また、配線パターン同士の間及び配線パターンとダ
ミーパターンとの間には、比誘電率がＣＶＤ酸化膜より
も小さい低誘電率材料よりなる低誘電率膜が充填されて
いるため、配線パターン同士の間の容量を小さくできる
ので、配線パターンにおける信号遅延を低減することが
できる。

【００６９】本発明に係る半導体装置において、層間絶
縁膜をＣＶＤ酸化膜により形成すると、熱伝導率が大き
い高熱伝導率材料よりなる層間絶縁膜を確実に形成する
ことができる。

【００７０】また、本発明に係る半導体装置において、
低誘電率膜を、シロキサンポリマー膜、有機高分子膜、
有機無機複合高分子膜又は多孔質絶縁膜により形成する
と、比誘電率がＣＶＤ酸化膜よりも小さい低誘電率材料
よりなる低誘電率膜を確実に形成することができる。

【００７１】第１〜第３の半導体装置の製造方法による
と、最小スペース部の３倍以上の幅を有するスペース部
に金属膜よりなる平面状のダミーパターンを形成できる
と共に、配線パターン同士の間及び配線パターンとダミ
ーパターンとの間に充填された低誘電率材料よりなる低
誘電率膜、及び配線パターン、ダミーパターン及び低誘
電率膜を覆う高熱伝導率材料よりなる層間絶縁膜を形成
できるので、本発明に係る半導体装置を、工程数の増加
を招くことがないと共に低誘電率膜がダメージを受ける
ことなく、製造することができる。

【００７２】また、第２の半導体装置の製造方法による
と、半導体基板上に複数の配線パターン用開口部と平面
状のダミーパターン用開口部とを形成した後、全面に亘
って堆積された金属膜をに対してＣＭＰを行なって比誘
電率膜を露出させるため、ダマシン構造を実現すること
ができる。

【００７３】また、第３の半導体装置の製造方法による
と、第１層の層間絶縁膜及び低誘電率膜に対してパター
ニングを行なって、第１層の層間絶縁膜にコンタクト用
開口部と形成すると共に、低誘電率膜に複数の配線パタ
ーン用開口部と平面状のダミーパターン用開口部とを形
成した後、全面に亘って金属膜を堆積し、その後、金属
膜に対してＣＭＰを行なって比誘電率膜を露出させるた
め、コンタクトを有するダマシン構造を実現することが
できる。

【００７４】第１の半導体装置の製造方法において、低
誘電率膜形成工程が、配線パターン及びダミーパターン
の上に全面に亘って低誘電率材料を堆積した後、堆積さ
れた低誘電率材料膜に対してＣＭＰ又は全面エッチバッ
クを行なうことにより、低誘電率膜を形成する工程を含
むと、最小スペース部の３倍以上の幅を有するスペース
部に、金属膜よりなる平面状のダミーパターンを確実に
形成できる。

【００７５】また、第１の半導体装置の製造方法が、金
属膜堆積工程とパターニング工程との間に、金属膜の上
に絶縁膜を堆積する絶縁膜堆積工程を備え、パターニン
グ工程が、複数の配線パターン及びダミーパターンの上
に絶縁膜を残存させる工程を含み、低誘電率膜形成工程
が、複数の配線パターン及びダミーパターンの上にそれ
ぞれ残存する絶縁膜同士の間に低誘電率材料を充填する
工程を含むようにすると、配線パターン同士の間には必
ず低誘電率膜が存在するので、配線パターンのエッジ部
に電界が集中しても、容量絶縁膜としては低誘電率膜が
働くので、配線間容量が大きくなる事態を確実に回避す
ることができる。

【００７６】また、第１及び第２の半導体装置の製造方
法において、層間絶縁膜をＣＶＤ酸化膜により形成する
と共に、第３の半導体装置の製造方法において、第２層
の層間絶縁膜をＣＶＤ酸化膜により形成すると、熱伝導
率が大きい高熱伝導率材料よりなる層間絶縁膜を確実に
形成することができる。

【００７７】さらに、第１〜第３の半導体装置の製造方
法において、低誘電率膜を、シロキサンポリマー膜、有
機高分子膜、有機無機複合高分子膜又は多孔質絶縁膜に
より形成すると、比誘電率がＣＶＤ酸化膜よりも小さい
低誘電率材料よりなる低誘電率膜を確実に形成すること
ができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る半導体装置の断
面図である。

【図２】前記第１の実施形態に係る半導体装置の配線パ
ターン及びダミーパターンの平面図である。

【図３】（ａ）〜（ｄ）は、前記第１の実施形態に係る
半導体装置の製造方法の各工程を示す断面図である。

【図４】（ａ）〜（ｃ）は、本発明に係る第２の実施形
態に係る半導体装置の製造方法の各工程を示す断面図で
ある。

【図５】（ａ）及び（ｂ）は、前記第２の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。

【図６】（ａ）〜（ｃ）は、本発明に係る第３の実施形
態に係る半導体装置の製造方法の各工程を示す断面図で
ある。

【図７】（ａ）及び（ｂ）は、前記第３の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。

【図８】（ａ）〜（ｅ）は、第１の従来例に係る半導体
装置の製造方法の各工程を示す断面図である。

【図９】（ａ）〜（ｄ）は、第２の従来例に係る半導体
装置の製造方法の各工程を示す断面図である。

【図１０】従来のダマシン構造を有する半導体装置の製
造方法の各工程を示す断面図である。

【符号の説明】

１００半導体基板１０１第１層の層間絶縁膜１０２コンタクト１０３金属膜１０４第１のＣＶＤ酸化膜１０５配線パターン１０６ダミーパターン１０７低誘電率膜１０８第２のＣＶＤ酸化膜２００半導体基板２０１第１層の層間絶縁膜２０２コンタクト２０３低誘電率膜２０３ａ配線パターン形成用開口部２０３ｂダミーパターン形成用開口部２０４金属膜２０５配線パターン２０６ダミーパターン２０７ＣＶＤ酸化膜３００半導体基板３０１第１層の層間絶縁膜３０１ａコンタクト用開口部３０２低誘電率膜３０２ａ配線パターン形成用開口部３０２ｂダミーパターン形成用開口部３０３金属膜３０４コンタクト３０５配線パターン３０６ダミーパターン３０７ＣＶＤ酸化膜

Claims

【特許請求の範囲】

【請求項１】半導体基板上の配線層に形成された、金
属膜よりなる複数の配線パターンと、前記配線層における前記複数の配線パターン同士の間に
それぞれ形成された複数のスペース部と、前記複数のスペース部のうち、最小の幅を有する最小ス
ペース部の３倍以上の幅を有するスペース部に、両隣り
に位置する前記配線パターンとの間にそれぞれ前記最小
スペース部の幅以上の間隔を持つように形成されてお
り、前記半導体基板に発生する熱を該半導体基板と反対
側に伝達する金属膜よりなる平面状のダミーパターン
と、前記配線パターン同士の間及び前記配線パターンと前記
ダミーパターンとの間に充填されており、比誘電率がＣ
ＶＤ酸化膜よりも小さい低誘電率材料よりなる低誘電率
膜と、前記配線パターン、ダミーパターン及び低誘電率膜を覆
うように堆積されており、熱伝導率が前記低誘電率材料
よりも大きい高熱伝導率材料よりなる層間絶縁膜とを備
えていることを特徴とする半導体装置。
【請求項２】前記層間絶縁膜はＣＶＤ酸化膜よりなる
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】前記低誘電率膜は、シロキサンポリマー
膜、有機高分子膜、有機無機複合高分子膜又は多孔質絶
縁膜よりなることを特徴とする請求項１に記載の半導体
装置。
【請求項４】半導体基板上に全面に亘って金属膜を堆
積する金属膜堆積工程と、前記金属膜に対してパターニングを行なって、複数の配
線パターンと、該複数の配線パターン同士の間の複数の
スペース部と、該複数のスペース部のうち最小の幅を有
する最小スペース部の３倍以上の幅を有するスペース部
に配置され、両隣りに位置する前記配線パターンとの間
にそれぞれ前記最小スペース部の幅以上の間隔を持つ平
面状のダミーパターンとを同時に形成するパターニング
工程と、前記配線パターン同士の間及び前記配線パターンと前記
ダミーパターンとの間に、比誘電率がＣＶＤ酸化膜より
も小さい低誘電率材料を充填して低誘電率膜を形成する
低誘電率膜形成工程と、熱伝導率が前記比誘電率材料よりも高い高熱伝導率材料
を前記配線パターン、ダミーパターン及び低誘電率膜を
覆うように堆積して層間絶縁膜を形成する層間絶縁膜形
成工程とを備えていることを特徴とする半導体装置の製
造方法。
【請求項５】前記低誘電率膜形成工程は、前記配線パ
ターン及びダミーパターンの上に全面に亘って前記低誘
電率材料を堆積した後、堆積された低誘電率材料膜に対
してＣＭＰ又は全面エッチバックを行なうことにより、
前記低誘電率膜を形成する工程を含むことを特徴とする
請求項４に記載の半導体装置の製造方法。
【請求項６】前記金属膜堆積工程と前記パターニング
工程との間に、前記金属膜の上に絶縁膜を堆積する絶縁
膜堆積工程をさらに備え、前記パターニング工程は、前記複数の配線パターン及び
ダミーパターンの上に前記絶縁膜を残存させる工程を含
み、前記低誘電率膜形成工程は、前記複数の配線パターン及
び前記ダミーパターンの上にそれぞれ残存する前記絶縁
膜同士の間に前記低誘電率材料を充填する工程を含むこ
とを特徴とする請求項４に記載の半導体装置の製造方
法。
【請求項７】前記層間絶縁膜はＣＶＤ酸化膜よりなる
ことを特徴とする請求項４に記載の半導体装置の製造方
法。
【請求項８】前記低誘電率膜は、シロキサンポリマー
膜、有機高分子膜、有機無機複合高分子膜又は多孔質絶
縁膜よりなることを特徴とする請求項４に記載の半導体
装置の製造方法。
【請求項９】半導体基板上に全面に亘って、比誘電率
がＣＶＤ酸化膜よりも小さい低誘電率材料を堆積して低
誘電率膜を形成する低誘電率膜形成工程と、前記低誘電率膜に対してパターニングを行なって、複数
の配線パターン用開口部と平面状のダミーパターン用開
口部とを、該平面状のダミーパターン開口部が前記複数
の配線パターン用開口部同士の間の複数のスペース領域
のうち最小の幅を有する最小スペース領域の３倍以上の
幅を有するスペース領域に配置され且つ両隣りに位置す
る前記配線パターン用開口部との間にそれぞれ前記最小
スペース領域の幅以上の間隔を持つように形成するパタ
ーニング工程と、前記複数の配線用開口部及び前記ダミーパターン用開口
部の内部並びに残存する前記比誘電率膜の上に全面に亘
って金属膜を堆積する金属膜堆積工程と、前記金属膜に対してＣＭＰを行なって残存する前記比誘
電率膜を露出させることにより、前記複数の配線パター
ン用開口部に前記金属膜よりなる配線パターンを形成す
ると共に前記ダミーパターン用開口部に前記金属膜より
なるダミーパターンを形成する比誘電率膜露出工程と、熱伝導率が前記比誘電率材料よりも高い高熱伝導率材料
を前記配線パターン、ダミーパターン及び残存する前記
低誘電率膜を覆うように堆積して層間絶縁膜を形成する
層間絶縁膜形成工程とを備えていることを特徴とする半
導体装置の製造方法。
【請求項１０】前記層間絶縁膜はＣＶＤ酸化膜よりな
ることを特徴とする請求項９に記載の半導体装置の製造
方法。
【請求項１１】前記低誘電率膜は、シロキサンポリマ
ー膜、有機高分子膜、有機無機複合高分子膜又は多孔質
絶縁膜よりなることを特徴とする請求項９に記載の半導
体装置の製造方法。
【請求項１２】半導体基板上に第１層の配線パターン
を形成する第１層の配線パターン形成工程と、前記第１層の配線パターンの上に第１層の層間絶縁膜を
形成する第１層の層間絶縁膜形成工程と、前記第１層の層間絶縁膜の上に全面に亘って、比誘電率
がＣＶＤ酸化膜よりも小さい低誘電率材料を堆積して低
誘電率膜を形成する低誘電率膜形成工程と、前記第１層の層間絶縁膜及び前記低誘電率膜に対してパ
ターニングを行なって、前記第１層の層間絶縁膜にコン
タクト用開口部と形成すると共に、前記低誘電率膜に複
数の配線パターン用開口部と平面状のダミーパターン用
開口部とを、該ダミーパターン開口部が前記複数の配線
パターン用開口部同士の間の複数のスペース領域のうち
最小の幅を有する最小スペース領域の３倍以上の幅を有
するスペース領域に配置され且つ両隣りに位置する前記
配線パターン用開口部との間にそれぞれ前記最小スペー
ス領域の幅以上の間隔を持つように形成するパターニン
グ工程と、前記コンタクト用開口部、前記複数の配線用開口部及び
前記ダミーパターン用開口部の内部並びに残存する前記
比誘電率膜の上に全面に亘って金属膜を堆積する金属膜
堆積工程と、前記金属膜に対してＣＭＰを行なって残存する前記比誘
電率膜を露出させることにより、前記コンタクト用開口
部に前記金属膜よりなるコンタクトを形成し、前記複数
の配線パターン用開口部に前記金属膜よりなる第２層の
配線パターンを形成し、前記ダミーパターン用開口部に
前記金属膜よりなるダミーパターンを形成する比誘電率
膜露出工程と、熱伝導率が前記比誘電率材料よりも高い高熱伝導率材料
を前記第２層の配線パターン、ダミーパターン及び残存
する前記低誘電率膜を覆うように堆積して第２層の層間
絶縁膜を形成する第２層の層間絶縁膜形成工程とを備え
ていることを特徴とする半導体装置の製造方法。
【請求項１３】前記第２層の層間絶縁膜はＣＶＤ酸化
膜よりなることを特徴とする請求項１２に記載の半導体
装置の製造方法。
【請求項１４】前記低誘電率膜は、シロキサンポリマ
ー膜、有機高分子膜、有機無機複合高分子膜又は多孔質
絶縁膜よりなることを特徴とする請求項１２に記載の半
導体装置の製造方法。