JP5098507B2 - 半導体装置の製造方法、半導体製造装置及び記憶媒体 - Google Patents
半導体装置の製造方法、半導体製造装置及び記憶媒体 Download PDFInfo
- Publication number
- JP5098507B2 JP5098507B2 JP2007210263A JP2007210263A JP5098507B2 JP 5098507 B2 JP5098507 B2 JP 5098507B2 JP 2007210263 A JP2007210263 A JP 2007210263A JP 2007210263 A JP2007210263 A JP 2007210263A JP 5098507 B2 JP5098507 B2 JP 5098507B2
- Authority
- JP
- Japan
- Prior art keywords
- coating
- film
- bubbles
- coating liquid
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
- B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
- B05D5/00—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
- H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Non-Volatile Memory (AREA)
Description
そのため、低沸点化合物は膜中に設計通りの粒径の気孔を形成する分子サイズであること、塗布膜のベーク温度において気化すること、前駆体中に均一に分散する分散性を有していること、などの要件が求められる。従って、低沸点化合物の選定や開発作業に多大な時間とコストとが必要になっている。また、上記の気孔は、低沸点化合物が気化して絶縁膜の外部に抜け出ていくことにより形成されるため、絶縁膜の外部と連通するオープンポアとなってしまう。そのために、上記のバリア膜の形成時に、バリア膜からシリコン酸化膜へ金属が拡散し、シリコン酸化膜の絶縁性が低下するおそれがある。また、エッチング時やアッシング時のプラズマが膜の内部にまで入り込み、ダメージを受けやすくなるという問題があるし、更にまた膜の機械的強度(硬度、ヤング率)が低くなるという問題もある。
更に、特許文献3及び特許文献4には、プラズマ化学蒸着法あるいは塗布法により基板上に多孔質の低誘電率膜を形成する技術が記載されているが、上記の課題については何ら検討されていない。
絶縁膜形成材料である塗布液中に、正及び負の一方に帯電し、かつ浮力がほぼゼロの微少な気泡を発生させる工程と、
前記気泡を含む塗布液を基板上に塗布して塗布膜を形成する工程と、
次いで、前記気泡が消失する前に、基板を加熱して前記塗布膜をベーキングすることにより、多孔質の低誘電率の絶縁膜を得る工程と、を含むことを特徴とする。
前記低誘電率の絶縁膜は層間絶縁膜であることが好ましい。
前記絶縁膜形成材料はシリコン、酸素、炭素及び水素を含んでいることが好ましい。
前記ベーキング後の気泡の粒径は、50nm以下であることが好ましい。
前記塗布膜をベーキングする工程は、前記塗布液中の前記気泡を前記基板側に引き込むために電界を形成する工程を含んでいても良い。
絶縁材料である塗布液中に、正及び負の一方に帯電し、かつ浮力がほぼゼロの気泡を発生させる気泡発生手段と、
半導体装置を形成するための基板上に、前記気泡を含む塗布液を塗布して塗布膜を形成する塗布ユニットと、
前記気泡を含む塗布液の塗布された前記基板を加熱して、前記塗布膜をベーキングすることにより、多孔質の低誘電率の絶縁膜を得るための加熱ユニットと、
前記塗布ユニットと前記加熱ユニットとの間において前記基板を搬送するための搬送手段と、を備えたことを特徴とする。
前記加熱ユニットは、前記塗布液中の前記気泡を前記基板側に引き込むための電界発生手段を備えていても良い。
コンピュータプログラムを格納した記憶媒体において、
前記コンピュータプログラムは、上記の半導体装置の製造方法を実施するようにステップが組まれていることを特徴とする。
尚、図4では、各バルブ22、35、40については、白色を開の状態、黒色を閉の状態として示している。また、同図については、一部簡略化して示している。
更に、上記のように、ナノバブルが低誘電率膜81中に閉じこめられたまま多孔質化されるので、低誘電率膜81中にオープンポアが張り巡らせられるのではなく、いわばクローズのポアとなるので、凹部85にバリアメタル87を形成するときに、低誘電率膜81中へのバリアメタル87の侵入が抑えられ、バリアメタル87の侵入に起因する絶縁性の低下のおそれがない。更にまた、クローズのポアとすることにより、膜の機械的強度の向上も期待できるし、またエッチングなどのプラズマ処理によるダメージの生成を抑えることができる。
また、塗布液中にナノバブルを発生させる時間を変えて、ナノバブルの量を調整することにより、低誘電率膜81中の気孔率を調整できる。
尚、生成した直後に大径のナノバブルが含まれていない場合には、ナノバブルを収縮させずに用いても良い。
上述の例では、塗布膜80を形成したウェハWに対して、1度だけ加熱を行ってベーキングするようにしたが、加熱処理の回数は1回に限らず、塗布膜80の種類などに応じて、2回以上の場合もある。
塗布膜形成装置は、複数枚例えば25枚のウェハWが棚状に収納された搬送容器であるキャリアCが搬出入されるキャリア載置部B1と、ウェハWに対して塗布、加熱処理を行うための処理部B2と、を備えている。キャリア載置部B1には、キャリアCを載置するキャリアステーション110と、キャリアCと処理部B2との間でウェハWの受け渡しを行うための搬送手段をなす第1の受け渡し手段120と、が設けられている。処理部B2内には、既述の塗布ユニット10と加熱ユニット50とがそれぞれ複数台ずつ設置されており、またこれらの塗布ユニット10と加熱ユニット50との間においてウェハWの受け渡しを行うための搬送手段をなす第2の受け渡し手段130が設けられている。第1の受け渡し手段120が処理部B2内に進入することによって、この第1の受け渡し手段120と第2の受け渡し手段130との間においてウェハWの受け渡しが行われる。また塗布ユニット10の配列群の下方側には、既述のナノバブル生成装置30が組み合わせて設けられた塗布液貯留槽24が配置されており、この塗布液貯留槽24は例えば複数の塗布ユニット10に対して共通に使用される。即ちこの場合、各塗布ユニット10への塗布液の供給源が1槽の塗布液貯留槽24として接続されていることになる。
12 ステージ
20 ノズル
21 塗布液供給路
24 塗布液貯留槽
30 ナノバブル生成装置
32 塗布液供給路
50 加熱ユニット
54 熱板
56 ヒーター
57 電極板
58 電源
80 塗布膜
81 低誘電率膜
Claims (8)
- 絶縁膜形成材料である塗布液中に、正及び負の一方に帯電し、かつ浮力がほぼゼロの微少な気泡を発生させる工程と、
前記気泡を含む塗布液を基板上に塗布して塗布膜を形成する工程と、
次いで、前記気泡が消失する前に、前記基板を加熱して前記塗布膜をベーキングすることにより、多孔質の低誘電率の絶縁膜を得る工程と、を含むことを特徴とする半導体装置の製造方法。 - 前記低誘電率の絶縁膜は層間絶縁膜であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記絶縁膜形成材料は、シリコン、酸素、炭素及び水素を含むことを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記ベーキング後の気泡の粒径は、50nm以下であることを特徴とする請求項1ないし3のいずれか一つに記載の半導体装置の製造方法。
- 前記塗布膜をベーキングする工程は、前記塗布液中の前記気泡を前記基板側に引き込むために電界を形成する工程を含むことを特徴とする請求項1ないし4のいずれか一つに記載の半導体装置の製造方法。
- 絶縁膜形成材料である塗布液中に、正及び負の一方に帯電し、かつ浮力がほぼゼロの気泡を発生させる気泡発生手段と、
半導体装置を形成するための基板上に、前記気泡を含む塗布液を塗布して塗布膜を形成する塗布ユニットと、
前記気泡を含む塗布液の塗布された前記基板を加熱して、前記塗布膜をベーキングすることにより、多孔質の低誘電率の絶縁膜を得るための加熱ユニットと、
前記塗布ユニットと前記加熱ユニットとの間において前記基板を搬送するための搬送手段と、を備えたことを特徴とする半導体製造装置。 - 前記加熱ユニットは、前記塗布液中の前記気泡を前記基板側に引き込むための電界発生手段を備えていることを特徴とする請求項6に記載の半導体製造装置。
- コンピュータプログラムを格納した記憶媒体において、
前記コンピュータプログラムは、請求項1ないし5のいずれか一つに記載の半導体装置の製造方法を実施するようにステップが組まれていることを特徴とする記憶媒体。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007210263A JP5098507B2 (ja) | 2007-08-10 | 2007-08-10 | 半導体装置の製造方法、半導体製造装置及び記憶媒体 |
PCT/JP2008/064043 WO2009022581A1 (ja) | 2007-08-10 | 2008-08-05 | 半導体装置の製造方法、半導体装置の製造装置、及び、記憶媒体 |
KR1020107002833A KR101140692B1 (ko) | 2007-08-10 | 2008-08-05 | 반도체 장치의 제조 방법, 반도체 장치의 제조 장치, 및 기억 매체 |
CN2008801028257A CN101785090B (zh) | 2007-08-10 | 2008-08-05 | 半导体装置的制造方法和半导体装置的制造装置 |
US12/673,109 US8293662B2 (en) | 2007-08-10 | 2008-08-05 | Method of manufacturing semiconductor device, apparatus for manufacturing same, and storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007210263A JP5098507B2 (ja) | 2007-08-10 | 2007-08-10 | 半導体装置の製造方法、半導体製造装置及び記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009044095A JP2009044095A (ja) | 2009-02-26 |
JP5098507B2 true JP5098507B2 (ja) | 2012-12-12 |
Family
ID=40350635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007210263A Expired - Fee Related JP5098507B2 (ja) | 2007-08-10 | 2007-08-10 | 半導体装置の製造方法、半導体製造装置及び記憶媒体 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8293662B2 (ja) |
JP (1) | JP5098507B2 (ja) |
KR (1) | KR101140692B1 (ja) |
CN (1) | CN101785090B (ja) |
WO (1) | WO2009022581A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5829092B2 (ja) * | 2011-10-13 | 2015-12-09 | 東京エレクトロン株式会社 | 液処理装置および液処理方法 |
CN203474703U (zh) * | 2012-04-13 | 2014-03-12 | 普罗旺斯科技(深圳)有限公司 | 一种散热涂层及散热片 |
KR101607521B1 (ko) * | 2014-07-08 | 2016-03-31 | 세메스 주식회사 | 기판 처리 장치 및 방법 |
CN106794490B (zh) | 2014-09-05 | 2020-09-11 | 坦南特公司 | 用于供应具有纳米气泡的处理液体的系统和方法 |
KR102392815B1 (ko) | 2017-08-02 | 2022-05-02 | 삼성전자주식회사 | 초저유전막의 제조 방법 및 이에 의해 제조된 초저유전막 |
JPWO2021060285A1 (ja) * | 2019-09-27 | 2021-04-01 | ||
CN114054288B (zh) * | 2020-07-31 | 2023-07-18 | 中国科学院微电子研究所 | 涂胶机的控制方法、涂胶机的控制系统以及涂胶机 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02144947A (ja) * | 1988-11-28 | 1990-06-04 | Hitachi Ltd | 半導体装置及び半導体装置の製造方法 |
US5420078A (en) * | 1991-08-14 | 1995-05-30 | Vlsi Technology, Inc. | Method for producing via holes in integrated circuit layers |
US5494858A (en) * | 1994-06-07 | 1996-02-27 | Texas Instruments Incorporated | Method for forming porous composites as a low dielectric constant layer with varying porosity distribution electronics applications |
JP2000021865A (ja) * | 1998-06-26 | 2000-01-21 | Nippon Steel Corp | 半導体装置の製造方法 |
JP2001217234A (ja) * | 2000-02-04 | 2001-08-10 | Sumitomo Bakelite Co Ltd | 絶縁材料及びその製造方法 |
JP2002064091A (ja) | 2000-08-16 | 2002-02-28 | Kansai Tlo Kk | 低誘電率多孔質膜の作成方法 |
US6603204B2 (en) | 2001-02-28 | 2003-08-05 | International Business Machines Corporation | Low-k interconnect structure comprised of a multilayer of spin-on porous dielectrics |
JP3859540B2 (ja) | 2002-05-14 | 2006-12-20 | 松下電器産業株式会社 | 低誘電率絶縁膜形成用材料 |
JP2004121962A (ja) * | 2002-10-01 | 2004-04-22 | National Institute Of Advanced Industrial & Technology | ナノバブルの利用方法及び装置 |
JP4144669B2 (ja) | 2004-03-05 | 2008-09-03 | 独立行政法人産業技術総合研究所 | ナノバブルの製造方法 |
JP4553245B2 (ja) * | 2004-09-30 | 2010-09-29 | 東京エレクトロン株式会社 | 気化器、成膜装置及び成膜方法 |
JP2008004628A (ja) * | 2006-06-20 | 2008-01-10 | Toshisada Sekiguchi | 低誘電率絶縁膜、これを用いた半導体素子及び製造方法と製造装置。 |
-
2007
- 2007-08-10 JP JP2007210263A patent/JP5098507B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-05 CN CN2008801028257A patent/CN101785090B/zh not_active Expired - Fee Related
- 2008-08-05 WO PCT/JP2008/064043 patent/WO2009022581A1/ja active Application Filing
- 2008-08-05 KR KR1020107002833A patent/KR101140692B1/ko not_active IP Right Cessation
- 2008-08-05 US US12/673,109 patent/US8293662B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2009022581A1 (ja) | 2009-02-19 |
CN101785090A (zh) | 2010-07-21 |
JP2009044095A (ja) | 2009-02-26 |
US20120100727A1 (en) | 2012-04-26 |
KR20100039883A (ko) | 2010-04-16 |
US8293662B2 (en) | 2012-10-23 |
KR101140692B1 (ko) | 2012-05-03 |
CN101785090B (zh) | 2011-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5098507B2 (ja) | 半導体装置の製造方法、半導体製造装置及び記憶媒体 | |
TWI430397B (zh) | A manufacturing method of a semiconductor device, a manufacturing apparatus for a semiconductor device, and a substrate processing device | |
JP5223377B2 (ja) | プラズマ処理装置用の電極、プラズマ処理装置及びプラズマ処理方法 | |
JP6199744B2 (ja) | 基板処理装置、半導体装置の製造方法および気化装置 | |
WO2013065771A1 (ja) | 半導体装置の製造方法、半導体装置の製造装置及び記録媒体 | |
JP3666751B2 (ja) | 絶縁膜の形成方法及び絶縁膜形成システム | |
TWI555059B (zh) | A substrate processing apparatus, a manufacturing method of a semiconductor device, and a recording medium | |
JP6117588B2 (ja) | Cu配線の形成方法 | |
JP4924245B2 (ja) | 半導体製造装置、半導体装置の製造方法及び記憶媒体 | |
JP5261291B2 (ja) | 処理方法および記憶媒体 | |
TWI414018B (zh) | 低介電常數之介電膜的修復方法 | |
JP4578507B2 (ja) | 半導体装置の製造方法、半導体製造装置及び記憶媒体 | |
JP4940722B2 (ja) | 半導体装置の製造方法及びプラズマ処理装置並びに記憶媒体 | |
US9650717B2 (en) | Pre-treatment method of plating, storage medium, and plating system | |
TWI557258B (zh) | 藉由循環矽烷化之碳摻雜氧化物薄膜的逐層沉積 | |
US8268721B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
WO2004027857A1 (ja) | 半導体基板の処理方法 | |
JP5524152B2 (ja) | 基板処理装置、及び成膜システム | |
JP2017112391A (ja) | 基板処理方法および基板処理装置 | |
JP5941623B2 (ja) | 処理方法および記憶媒体 | |
JP2013157625A (ja) | 基板処理方法および基板処理装置 | |
JP2007165717A (ja) | 成膜方法及び成膜装置 | |
JP2022181912A (ja) | 接合システムおよび表面改質方法 | |
JP2008091667A (ja) | 基板処理方法 | |
JP2015079992A (ja) | 基板処理方法および基板処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120910 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |