CN1260908A - 渐变密度的纳米孔绝缘薄膜及其制法 - Google Patents

渐变密度的纳米孔绝缘薄膜及其制法 Download PDF

Info

Publication number
CN1260908A
CN1260908A CN98806313A CN98806313A CN1260908A CN 1260908 A CN1260908 A CN 1260908A CN 98806313 A CN98806313 A CN 98806313A CN 98806313 A CN98806313 A CN 98806313A CN 1260908 A CN1260908 A CN 1260908A
Authority
CN
China
Prior art keywords
composition
low
silicon
substrate
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98806313A
Other languages
English (en)
Inventor
S·瓦拉斯
D·M·史密斯
T·拉莫斯
K·H·洛德里克
J·S·德拉格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
AlliedSignal Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AlliedSignal Inc filed Critical AlliedSignal Inc
Publication of CN1260908A publication Critical patent/CN1260908A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明涉及纳米孔绝缘薄膜(10)及其制法。在表面上带有大量凸起线条(4)的基片上提供位于凸起线条(4)之间的相对地高孔隙率、低介电常数含硅聚合物组合物(10),以及位于线条(4)上面的相对地低孔隙率、高介电常数含硅组合物(8)。

Description

渐变密度的纳米孔绝缘薄膜及其制法
相关申请
本申请要求1997-04-17提交临时申请60/043,261的权益，在此将该申请内容并入本文作为参考。
发明背景
发明领域
本发明涉及纳米绝缘薄膜及其制法。此种薄膜可用于集成电路的生产。
先有技术描述
随着集成电路生产中的特征尺寸逼近0.25μm以下，互联阻容延迟、功率消耗及串音等问题变得越来越显著。电平间绝缘(ILD)和金属间绝缘(IMD)用途的低介电常数(K)材料在集成电路中的使用，部分地缓解了这些问题，然而每一种K值低于目前所用致密二氧化硅的候选材料都存在若干缺点。大多数低K值材料的开发都着重在K值大于3的玻璃表面旋涂(SOG’s)的和氟化等离子体CVD(化学蒸汽沉积)的二氧化硅上。许多有机及无机聚合物具有介于2.2～3.5之间的K值，然而，它们存在许多问题，包括热稳定性差、机械性能差，这方面包括玻璃化转变温度(T)低、样品除气，和长期可靠性有问题。
另一条途径是采用本体介电常数在1～3之间的纳米孔二氧化硅。多孔二氧化硅之所以具有吸引力，是由于它采用与SOG’s和CVD二氧化硅所使用的相类似的前体(例如，TEOS，即四乙氧基硅烷)，还由于能够精细地控制孔径和孔径分布。除了低介电常数之外，纳米孔二氧化硅还提供微电子应用的其他优点，包括热稳定性高达900℃，孔径小(远小于微电子学特征尺寸)，使用的材料、二氧化硅和前体(如TEOS)，已广泛应用于半导体工业，能够在宽范围内微调介电常数，以及能够采用如同传统SOG加工所使用的工具沉积。
虽然高孔隙率使得介电常数比对应的致密材料低，但是，可能会引入与致密材料相比额外的组合物和加工步序。材料问题包括：要求所有的孔都显著小于电路的特征尺寸，因孔隙造成强度下降，以及表面化学对介电常数和环境稳定性的影响。密度(或反过来说，孔隙率)是控制介电材料重要性能的关键性纳米孔二氧化硅参数。纳米孔二氧化硅的性能可从孔隙率100％的空气隙这一极端到孔隙率为0％的致密二氧化硅的另一个极端按连续谱变化。随着密度的增加，介电常数和机械性能增加，但孔径缩小。这说明，半导体用途的最佳密度范围不是对应于K近似于1的非常低的密度，而是可产生较高强度和较小孔径的较高密度。
纳米孔二氧化硅薄膜的制造可利用溶剂与二氧化硅前体的混合物，采用传统的旋转涂布、蘸涂等等方法将它们沉积到硅晶片上。前体在沉积上去之后便发生聚合，因此生成的层足够结实，以致在干燥期间不发生收缩。薄膜的厚度和密度/介电常数可采用挥发性相距甚远的2种溶剂的混合物独立地控制。挥发性较大的溶剂在前体沉积期间和刚刚完成之后便蒸发。该二氧化硅前体，典型的是TEOS的部分水解和致密化产物，借助化学和/或加热手段进行聚合，直至形成凝胶层。然后，通过提高温度将第二溶剂除去。假设胶凝后没有发生收缩，最终薄膜的密度/介电常数将由低挥发性溶剂对二氧化硅的体积比决定。EP专利申请EP 0 775,669 A2(并入本文作为参考)公开了一种生产沿整个厚度密度一致的纳米孔二氧化硅薄膜的方法。生产纳米孔电介质的优选方法是采用溶胶-凝胶技术，按照此法，溶胶，它是一种固体颗粒在液体中的胶体悬浮液，由于固体颗粒的生长和互相连接而转变为凝胶。一种理论是，通过在溶胶内的连续反应，溶胶内的1种或多种分子可最终达到宏观的尺寸，以致它们形成基本上延伸到整个溶胶体积的固体网络。到达这一点，即所谓凝胶点，就称该物质为凝胶。按照这一定义，凝胶是这样一种物质，它包含连续固体骨架，其中又包裹着连续的液相。由于该骨架是多孔的，故这里所使用的术语“凝胶”是指一种包裹着孔隙流体的开孔固体结构。
希望生成一种密度比较低因而具有较低介电常数的纳米孔二氧化硅，作为金属线条之间的绝缘体，同时在线条上表面(顶面)生成一种密度较高、较结实的多孔层。原则上，这可以通过采用不同溶剂/二氧化硅比例的前体进行多次沉积来实现。然而，这种做法成本太高，因为，必须采用多个沉积及干燥/烘烤步骤。
发明概述
本发明提供一种多个密度的纳米孔绝缘涂层的基片，它包括：基片，基片上的大量凸起线条，位于凸起线条之间的相对地高孔隙率、低介电常数的含硅聚合物组合物，以及位于线条上表面的相对地低孔隙率、高介电常数的含硅聚合物组合物。
本发明还提供一种半导体器件，它包括：基片，基片上的大量凸起线条，位于凸起线条之间的相对地高孔隙率、低介电常数，纳米孔，绝缘含硅聚合物组合物，以及位于线条上表面的相对地低孔隙率、高介电常数，纳米孔，绝缘含硅聚合物组合物。
本发明还提供一种在具有凸起图案状线条的基片上成形多个密度纳米孔绝缘涂层的方法，包括
a)将至少1种烷氧基硅烷与较高挥发性溶剂组合物、较低挥发性溶剂组合物以及任选的水进行掺混，从而形成混合物并导致该烷氧基硅烷的部分水解和部分缩合；
b)将混合物沉积到具有凸起图案状线条的基片上，使得混合物位于线条之间及线条上表面，同时，将至少一部分较高挥发性溶剂组合物蒸发；
c)让混合物暴露于水蒸汽和碱蒸汽；以及
d)将较低挥发性溶剂组合物蒸发，从而形成位于凸起线条之间的相对地高孔隙率、低介电常数，含硅聚合物组合物，以及位于线条上表面的相对地低孔隙率、高介电常数，含硅聚合物组合物。
现已发现，可以制造出具有2个密度区的纳米孔二氧化硅薄膜。在金属线条之间生成密度较低、介电常数较低的绝缘体纳米孔二氧化硅，而在线条的顶面则生成密度较高、介电常数较高、较为致密的层。该绝缘体的介电常数通过控制二氧化硅低聚物(即，含硅聚合物)上的烷氧基  的数目及类型来进行控制。在过程的某一点脱去这些烷氧基基团，以便在金属线条之间沟槽部分的薄膜中获得较低密度、较低介电常数。
附图简述
图1是具有图案状金属线条的基片的示意图。
图2是涂有反应前烷氧基硅烷组合物的带图案基片的示意图。
图3是带图案及反应后涂层的基片示意图。
优选实施方案详述
本发明形成下列成分的反应产物：至少1种烷氧基硅烷与，较高挥发性溶剂组合物、较低挥发性溶剂组合物、任选的水以及任选的催化数量的酸。该反应产物被施涂在具有凸起线条例如金属或氧化物线条的基片上，使共混物沉积在线条之间以及线条上表面。高挥发性溶剂在该反应产物沉积期间或刚刚沉积之后便蒸发。该反应产物进一步发生水解和缩合，直至它形成凝胶层，且线条上表面这部分则发生收缩。金属线条支撑着凝胶并阻止线条间凝胶的收缩，从而在线条间生成较低密度、较高孔隙率、较低介电常数的二氧化硅。然而，线条上表面的凝胶则没有受到此种支撑，因此发生收缩。这种收缩在金属线条上表面产生较为致密、较低孔隙率、较高介电常数的二氧化硅。假定胶凝后不发生收缩，上表面薄膜的密度/介电常数将取决于低挥发性溶剂对二氧化硅的体积比。然后，提高温度以将第二溶剂除去。
可用于本发明的烷氧基硅烷包括具有如下通式的那些：
其中至少2个R基团独立地是C1～C4烷氧基基团，其余的，倘若还有的话，独立地选自氢、烷基、苯基、卤素、取代的苯基。就本发明的目的而言，术语“烷氧基”涵盖能够易于从硅上通过接近室温温度下的水解裂解下来的任何其他有机基团。R基团可以是乙二醇基或丙二醇基或者类似物，但优选全部4个R基团都是甲氧基、乙氧基、丙氧基或丁氧基。最优选的烷氧基硅烷包括但不限于，四乙氧基硅烷(TEOS)和四甲氧基硅烷。
该烷氧基硅烷与较高挥发性溶剂组合物、较低挥发性溶剂组合物、任选的水及任选的催化数量的酸发生反应。使烷氧基硅烷水解的介质包括水。
较低挥发性溶剂组合物是那些在低于，优选显著低于较低挥发性溶剂组合物蒸发温度的温度下蒸发的。较高挥发性溶剂组合物优选具有约120℃或更低，更优选约100℃或更低的沸点。合适的高挥发性溶剂组合物包括但不限于，甲醇、正丙醇、异丙醇、正丁醇及其混合物。与其余成分相容的其他较高挥发性溶剂组合物可由本领域技术人员方便地确定。
较高挥发性溶剂组合物是那些在高于，优选显著高于较高挥发性溶剂组合物蒸发温度的温度下蒸发的。较低挥发性溶剂组合物优选具有约175℃或更高，更优选约200℃或更高的沸点。合适的低挥发性溶剂组合物包括但不限于如下的醇及多元醇，它们包括：二元醇，如乙二醇、1，4-丁二醇、1，5-戊二醇、1，2，4-丁三醇、1，2，3-丁三醇、2-甲基-丙三醇、2-(羟甲基)-1，3-丙二醇、1，4，1，4-丁二醇、2-甲基-1，3-丙二醇、四乙二醇、三乙二醇单甲醚、甘油，及其混合物。与其余成分相容的其他较低挥发性溶剂组合物可由本领域技术人员方便地确定。
该任选的酸用于催化烷氧基硅烷与较高挥发性溶剂组合物、较低挥发性溶剂组合物及水之间的反应。合适的酸是硝酸，以及挥发性、相容有机酸，即，在加工操作条件下可从生成的反应产物中蒸发，且不将杂质引入到反应产物中的。
烷氧基硅烷成分的优选存在量为整个共混物的约3％～约50wt％。更为优选的范围是，约5％～约45％，最优选约10％～约40％。
较高挥发性溶剂溶剂组合物成分的优选存在量为整个共混物的约20％～约90wt％。更为优选的范围是，约30％～约70％，最优选约40％～约60％。
低挥发性溶剂组合物成分的优选存在量为整个共混物的约1％～约40wt％。更为优选的范围是，约3％～约30％，最优选约5％～约20％。
水对硅烷的摩尔比优选为约0～约50。更为优选的范围是，约0.1～约10，最优选约0.5～约1.5。
以催化数量存在的酸可由本领域技术人员方便地确定。酸对硅烷的优选摩尔比为约0～约0.2，更优选约0.001～约0.05，最优选约0.005～约0.02。
然后，该含烷氧基硅烷的组合物被涂布到表面具有图案状线条的基片上，并形成该表面上的绝缘薄膜。从图1和2中非常清楚地看出，具有图案状线条阵列4的基片2上涂有二氧化硅前体组合物的层6。层6涂布得比较均匀，以致它既位于线条6之间也位于其顶面。这些线条是采用平版印刷法形成的，可由金属、氧化物、氮化物或氧氮化物构成。合适的材料包括二氧化硅、氮化硅、氮化钛、氮化钽、铝、铝合金、铜、铜合金、钽、钨以及氮氧化硅。这些线条构成集成电路的导体或绝缘体。
然后，使较高挥发性层部分地蒸发。较高挥发性溶剂在数秒或数分钟之内蒸发掉，从而导致薄膜的收缩。此刻，薄膜成为由二氧化硅前体与较低挥发性溶剂组成的粘稠液体。可任选地稍许提高温度，以加速该步骤的进程。该温度可在约20℃～约80℃，优选在约20℃～约50℃，更优选约20℃～约35℃的范围。
典型的基片是那些适合加工成集成电路或其他微电子器件的基片。适合本发明使用的基片包括但不限于，半导体材料，如砷化镓(GaAs)、硅，以及包含硅的组合物如结晶硅、多晶硅、无定形硅、外延硅及二氧化硅(SiO2)，及其混合物。基片的表面，是凸起的图案状线条，例如金属、氧化物、氮化物或氧氮化物线条，它们是采用熟知的平版印刷技术形成的。它们之间彼此排列紧密，典型的间距为约20μm或更小，优选1μm或更小，最优选约0.05～约1μm。
然后，涂层暴露于水以及碱蒸汽中。碱蒸汽可首先引入，然后是水蒸汽，或者水蒸气与碱蒸汽同时引入。水蒸气使得烷氧基硅烷的烷氧基基团发生连续水解，而碱则催化水解的烷氧基硅烷发生缩合并起到提高分子量的作用，直至涂层发生胶凝并最终提高凝胶强度。线条之间的涂层受到线条的约束和支撑，因此基本上不收缩并形成相对地低密度、高孔隙率、低介电常数的材料。线条之间的含硅聚合物组合物优选具有的介电常数为约1.1～约2.5，更优选约1.1～约2.2，最优选约1.5～约2.0。孔径在约2nm～约200nm，更优选约5nm～约50nm，最优选约10nm～约30nm的范围。含硅组合物的密度，包括孔隙在内，为约0.1～约1.2g/cm2，更优选约0.25～约1g/cm2，最优选约0.4～约0.8g/cm2。
线条上方的涂层不受约束，因此发生收缩并致密化为低孔隙率材料。倘若缩合速率比水解速率快得多，则凝胶点之后将有相当数量烷氧基基团残留。如果水解进行得很少，薄膜将不收缩并仍旧维持在涂布时厚度。连续暴露于碱性水蒸气中会导致烷氧基基团的连续水解，生成硅醇并放出挥发性醇。这些产物醇离开涂层膜，从而导致线条上方区域的收缩，相比之下，线条之间沟槽中的凝胶则受到沟槽侧壁与沟底借助各个壁的粘附力造成的约束，故不收缩，并因此生成高孔隙率材料。随后，薄膜按传统方式通过较低挥发性溶剂的蒸发而干燥，此间不再进一步收缩。在这一步，可采用提高的温度来干燥涂层。该温度可在20℃～约450℃，优选约50℃～约350℃，更优选约175℃～约320℃。结果，在凸起线条间形成相对地高孔隙率、低介电常数的含硅聚合物组合物；而在线条上表面形成相对地低孔隙率、高介电常数的含硅聚合物组合物。线条上表面含硅聚合物组合物的优选介电常数为约1.3～约3.5，更优选约1.5～约3.0，最优选约1.8～约2.5。优选的是，线条间含硅聚合物组合物的介电常数，比线条上表面含硅聚合物组合物的介电常数低至少约0.2。线条上表面二氧化硅组合物的孔径在约1nm～约100nm的范围，更优选约2nm～约30nm，最优选约3nm～约20nm。线条上表面含硅组合物的密度，包括孔隙在内，为约0.25～约1.9g/cm2，更优选约0.4～约1.6g/cm2，最优选约0.7～约1.2g/cm2。
图3显示出，在线条4上形成的相对地高密度、低孔隙率、高介电常数二氧化硅的区8，以及线条4之间形成的相对地高孔隙率、低密度、低介电常数二氧化硅的区10。线条上方的区8，与图2相比，发生了收缩。密度差通过薄膜胶凝之后烷氧基基团的水解度来控制。2层之间密度差值的大小取决于凝胶点后脱除的烷氧基基团的数量和大小。作为例子，烷氧基基团大小可通过不同的醇来控制，例如甲醇、乙醇、正丙醇、异丙醇，或者二醇，如乙二醇或丙二醇，或者任何其他易于借助在接近室温的温度下水解从硅上脱去的有机基团。基团的数目可通过起始反应物料中水与前体醇的相对浓度，以及沉积后对薄膜施加的水蒸气与碱蒸汽的时间-温度-浓度关系来控制。
碱蒸汽中使用的合适碱包括但不限于，氨和胺，如伯、仲及叔烷基胺、芳族胺、醇胺及其混合物，它们的沸点应为约200℃或更低，优选100℃或更低，更优选25℃或更低。优选的胺是甲胺、二甲胺、三甲胺、正丁基胺、正丙基胺、氢氧化四甲基铵、哌啶及2-甲氧基乙胺。胺接受水中质子的能力采用碱度常数Kb以及pKb＝-logKb来衡量。在优选的实施方案中，碱的pKb可在约小于0到约9的范围。较为优选的范围为约2～约6，最优选约4～约5。
在优选的实施方案中，水蒸气对碱蒸汽的摩尔比在约1∶3～约1∶100的范围，优选约1∶5～约1∶50，更优选约1∶10～约1∶30。
当以高碱蒸汽(催化剂)浓度和有限的水蒸气处理涂层时，二氧化硅聚合物便发生聚合和胶凝，结果在二氧化硅内表面上留下含量相当大的烷氧基基团。水解后，烷氧基基团水解产生醇蒸发。如果该凝胶没有受到约束，它将发生收缩，而如果被约束在沟槽中，它将不收缩，从而形成较低的密度/介电常数。该低密度间隙区的介电常数(密度)取决于目标介电常数公式，后者取决于孔隙控制溶剂对二氧化硅的体积比、烷氧基基团大小以及二氧化硅聚合物凝胶点时的烷氧基对硅原子的比例。对此，就3种常见烷氧基基团(甲氧基、乙氧基及正丁氧基)，3种不同的目标介电常数及一系列OR/Si摩尔比的情况做了计算，结果如下面所述。当OR/Si摩尔比接近零时，如同在传统加工中一样，不存在差异收缩。而当按照本发明加工时，凝胶点时刻的OR/Si比值介于0.2～2之间。例如，倘若OR/Si比值是1，使用乙氧基基团且目标介电常数为2.5，就将观察到各种显著不同的介电常数。顶面(无约束)的数值为2.5，而间隙中的介电常数数值则为1.75。对于不同烷氧基基团来说，随着烷氧基基团摩尔体积的增加(正丁氧基＞乙氧基＞甲氧基)，介电常数的差距将加大。从胶凝后到最终固化前的收缩程度是脱烷氧基化导致体积变化的良好尺度。
下面的非限定性实施例用以举例说明本发明。
实施例1(对比例)
该实施例说明这样一种方法，其中从一种目标上表面层介电常数K等于1.3的薄膜中观察不到有可辨认密度差的存在。沉积之前，前体与水和碱进行反应，致使OR∶Si比值降低，随后沉积在带有图案状线条的晶片上，陈化3min，做溶剂交换，最后干燥。
前体的合成过程是：将61.0mL四乙氧基硅烷、61.0mL四乙二醇、4.87mL去离子水以及0.2mL 1N硝酸一起加在圆底烧瓶中。将溶液剧烈混合，然后加热到约80℃，回流1.5h，结果获得一种溶液。待溶液冷却之后，以乙醇稀释该溶液，以便降低粘度并得到要求的厚度。该稀释的前体经聚四氟乙烯过滤介质，过滤到0.1μm。前体通过将1mL 0.5M氢氧化铵加入到10mL上述溶液中并混合约15s而被预催化。约3.0mL此种预催化的前体沉积到转速为2500rpm的旋转涂布卡盘上的6英寸图案状线条晶片上，时间为30s，成形为薄膜。通过在陪替氏培养皿(petri dish)底部加入1mL 15M氢氧化铵，让该薄膜静止地陈化10.0min。将薄膜置于陪替氏培养皿内的底座上，然后盖上培养皿。从培养皿内的底部蒸发出水和氨气，并让其扩散到薄膜中以加速胶凝。继而，薄膜分2步进行溶剂交换，此间约20mL乙醇在10s之内旋转涂布到以250rpm旋转的薄膜上，此间不使薄膜变干。随即，约20mL六甲基二硅氮烷在10s之内旋转涂布到以250rpm旋转的薄膜上。该薄膜在分别为175℃和320℃的高温空气中加热各1min。将薄膜裁切为1英寸见方并用扫描电子显微镜(SEM)检查。以10,000倍～50,000倍放大倍数摄取图案线条之间的SEM照片，以观察沿整个薄膜的密度情况。在SEM照片中未观察到可辨认的密度渐变。
实施例2
该实施例说明这样一种方法，其中从一种目标上表面层介电常数K等于1.3的薄膜中观察到非常轻微的密度差异。前体被沉积在带有图案状线条的晶片上，陈化3min，做溶剂交换，最后干燥。
前体的合成过程是：将61.0mL四乙氧基硅烷、61.0mL四乙二醇、4.87mL去离子水以及0.2mL 1N硝酸一起加在圆底烧瓶中。将溶液剧烈混合，然后加热到约80℃，回流1.5h，结果获得一种溶液。待溶液冷却之后，以乙醇稀释该溶液，以便降低粘度得到达要求的厚度。该稀释的前体经聚四氟乙烯过滤介质，过滤到0.1μm。约3.0mL前体沉积到转速为2500rpm的旋转涂布卡盘上的6英寸的图案状线条晶片上，时间为30s，成形为薄膜。通过在陪替氏培养皿底部加入1mL 15M氢氧化铵，让该薄膜静止地陈化10.0min。将薄膜置于陪替氏培养皿内的底座上，然后盖上培养皿。从培养皿内的底部蒸发出水和氨气，并让其扩散到薄膜中以加速老化。继而，薄膜分2步进行溶剂交换，此间约20mL乙醇在10s之内旋转涂布到以250rpm旋转的薄膜上，此间不使薄膜变干。随即，约20mL六甲基二硅氮烷在10s之内旋转涂布到以250rpm旋转的薄膜上。该薄膜在分别为175℃和320℃的高温空气中加热各1min。将薄膜裁切为1英寸见方并用扫描电子显微镜(SEM)检查。以10,000倍～50,000倍放大倍数摄取图案线条之间的SEM照片，以观察沿整个薄膜的密度情况。金属线条之间的材料显示出比线条上表面材料略低的密度。
实施例3(对比例)
该实施例说明这样一种方法，其中从一种目标上表面层介电常数K等于1.8的薄膜中观察不到有可辨认密度差的存在。沉积之前，前体与水和碱进行反应，致使0R∶Si比值降低，随后沉积在带有图案状线条的晶片上，陈化3min，做溶剂交换，最后干燥。
前体的合成过程是：将208.0mL四乙氧基硅烷、61.0mL四乙二醇、16.8mL去离子水以及0.67mL 1N硝酸一起加在圆底烧瓶中。将溶液剧烈混合，然后加热到约80℃，回流1.5h，结果获得一种溶液。待溶液冷却之后，以乙醇稀释该溶液，以便降低粘度并得到要求的厚度。该稀释的前体经聚四氟乙烯过滤介质，过滤到0.1μm。前体通过将1mL 0.5M氢氧化铵加入到10mL上述溶液中并混合约15s而被预催化。约3.0mL此种预催化的前体沉积到转速为2500rpm的旋转涂布卡盘上的6英寸的图案状线条晶片上，时间为30s，成形为薄膜。通过在陪替氏培养皿底部加入1mL 15M氢氧化铵，让该薄膜静止地陈化10.0min。将薄膜置于陪替氏培养皿内的底座上，然后盖上培养皿。从培养皿内的底部蒸发出水和氨气，并让其扩散到薄膜中以加速老化。继而，薄膜分2步进行溶剂交换，此间约20mL乙醇在10s之内旋转涂布到以250rpm旋转的薄膜上，此间不使薄膜变干。随即，约20mL六甲基二硅氮烷在10s之内旋转涂布到以250rpm旋转的薄膜上。该薄膜在分别为175℃和320℃的高温空气中加热各1min。将薄膜裁切为1方块并用扫描电子显微镜(SEM)检查。以10,000倍～50,000倍放大倍数摄取图案线条之间的SEM照片，以观察沿整个薄膜的密度情况。在SEM照片中未观察到可辨认的密度渐变。
实施例4
该实施例说明这样一种方法，其中从一种目标上表面层介电常数K等于1.8的薄膜中观察到显著的密度差异。前体被沉积在带有图案状线条的晶片上，陈化3min，做溶剂交换，最后干燥。
前体的合成过程是：将208.0mL四乙氧基硅烷、61.0mL四乙二醇、16.8mL去离子水以及0.67mL 1N硝酸一起加在圆底烧瓶中。将溶液剧烈混合，然后加热到约80℃，回流1.5h，结果获得一种溶液。待溶液冷却之后，以乙醇稀释该溶液，以便降低粘度并得到要求的厚度。该稀释的前体经聚四氟乙烯过滤介质，过滤到0.1μm。约3.0mL的前体沉积到转速为2500rpm的旋转涂布卡盘上的6英寸的图案状线条晶片上，时间为30s，成形为薄膜。通过在陪替氏培养皿底部加入1mL 15M氢氧化铵，让该薄膜静止地陈化10.0min。将薄膜置于陪替氏培养皿内的底座上，然后盖上培养皿。从培养皿内的底部蒸发出水和氨气，并让其扩散到薄膜中以加速老化。继而，薄膜分2步进行溶剂交换，此间约20mL乙醇在10s之内旋转涂布到以250rpm旋转的薄膜上，此间不使薄膜变干。随即，约20mL六甲基二硅氮烷在10s之内旋转涂布到以250rpm旋转的薄膜上。该薄膜在分别为175℃和320℃的高温空气中加热各1min。进行聚焦离子束(FIB)分析，以便减少样品制备期间由于样品裁切造成的损伤。然后用扫描电子显微镜(SEM)检查薄膜。以10,000倍～50,000倍放大倍数摄取图案线条之间的SEM照片，以观察沿整个薄膜的密度情况。该薄膜显示出明显的密度差异。线条之间的材料比线条上表面上的材料在密度上低得多。
从以上实施例及公开说明中可以看出，按照本发明的方法，在半导体基片的图案线条之间形成了低密度含硅聚合物组合物，而在线条上表面形成的含硅聚合物组合物则具有高密度。

Claims (30)

1.一种多个密度的纳米孔绝缘涂层的基片，它包括基片，基片上的大量凸起线条，位于凸起线条之间的相对地高孔隙率、低介电常数含硅聚合物组合物，以及位于线条上表面的相对地低孔隙率、高介电常数含硅聚合物组合物。
2.权利要求1的多个密度的涂层的基片，其中相对地高孔隙率、低介电常数含硅组合物的介电常数为约1.1～约2.5。
3.权利要求1的多个密度的涂层的基片，其中相对地低孔隙率、高介电常数含硅组合物的介电常数为约1.3～约3.5。
4.权利要求1的多个密度的涂层的基片，其中相对地高孔隙率、低介电常数含硅组合物的介电常数，比相对地低孔隙率、高介电常数含硅组合物低至少约0.2。
5.权利要求1的多个密度的涂层的基片，其中凸起图案状线条包含金属、氧化物、氮化物和/或氧氮化物材料。
6.权利要求1的多个密度的涂层的基片，其中基片包含半导体材料。
7.权利要求1的多个密度的涂层的基片，其中基片包含硅或砷化镓。
8.一种半导体器件，它包括基片，基片上的大量凸起线条，位于凸起线条之间的相对地高孔隙率、低介电常数、纳米孔、绝缘含硅聚合物组合物，以及位于线条上表面的相对地低孔隙率、高介电常数、纳米孔、绝缘含硅聚合物组合物。
9.一种在带有凸起图案状线条的基片上成形多个密度的纳米孔绝缘涂层的方法，它包括
a)将至少1种烷氧基硅烷与较高挥发性溶剂组合物、较低挥发性溶剂组合物以及任选的水进行掺混，从而形成混合物并导致该烷氧基硅烷的部分水解和部分缩合；
b)将混合物沉积到具有凸起图案状线条的基片上，使得混合物位于线条之间及线条上表面，同时，将至少一部分较高挥发性溶剂组合物蒸发；
c)让混合物暴露于水蒸汽和碱蒸汽；以及
d)将较低挥发性溶剂组合物蒸发，从而形成位于凸起线条之间的相对地高孔隙率、低介电常数含硅聚合物组合物，以及位于线条上表面的相对地低孔隙率、高介电常数含硅聚合物组合物。
10.权利要求9的方法，其中步骤(a)包括在混合物中掺入水。
11.权利要求9的方法，其中步骤(a)还包括在混合物中掺入催化数量的酸。
12.权利要求9的方法，其中烷氧基硅烷包含选自四乙氧基硅烷和四甲氧基硅烷的1种或多种成分。
13.权利要求9的方法，其中较高挥发性溶剂组合物的沸点为约120℃或更低。
14.权利要求9的方法，其中较低挥发性溶剂组合物的沸点为约175℃或更高。
15.权利要求9的方法，其中较高挥发性溶剂组合物包含选自甲醇、乙醇、正丙醇、异丙醇、正丁醇及其混合物中的1种或多种成分。
16.权利要求9的方法，其中较低挥发性溶剂组合物包含醇或多元醇。
17.权利要求9的方法，其中碱蒸汽包含选自氨、胺及其混合物中的1种或多种成分。
18.权利要求9的方法，其中水蒸气对碱蒸汽的摩尔比在约1∶3～约1∶100的范围。
19.权利要求9的方法，其中碱蒸汽的pKb为约小于0～约9.
20.权利要求9的方法，其中烷氧基硅烷具有通式：
Figure A9880631300031
其中至少2个R基团彼此独立地是C1～C4-烷氧基基团，且其余的，如果有的话，彼此独立地选自氢、烷基、苯基、卤素、取代的苯基。
21.权利要求20的方法，其中每个R是甲氧基、乙氧基或丙氧基。
22.权利要求9的方法，其中烷氧基硅烷是四乙氧基硅烷。
23.权利要求9的方法，其中相对地高孔隙率、低介电常数含硅聚合物组合物的介电常数为约1.1～约2.5。
24.权利要求9的方法，其中相对地低孔隙率、高介电常数含硅聚合物组合物的介电常数为约1.3～约3.5。
25.权利要求9的方法，其中相对地高孔隙率、低介电常数含硅组合物的介电常数，比相对地低孔隙率、高介电常数含硅组合物，低至少约0.2。
26.权利要求9的方法，其中凸起图案状线条包含金属、氧化物、氮化物和/或氧氮化物材料。
27.权利要求9的方法，其中基片包含半导体材料。
28.权利要求9的方法，其中基片包含硅或砷化镓。
29.权利要求9的方法，其中水蒸气对碱蒸汽的摩尔比在约1∶3～约1∶100的范围。
30.由权利要求9的方法成形的涂层基片。
CN98806313A 1997-04-17 1998-04-02 渐变密度的纳米孔绝缘薄膜及其制法 Pending CN1260908A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US4326197P 1997-04-17 1997-04-17
US60/043,261 1997-04-17
US4647498A 1998-03-25 1998-03-25
US09/046,474 1998-03-25

Publications (1)

Publication Number Publication Date
CN1260908A true CN1260908A (zh) 2000-07-19

Family

ID=26720199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98806313A Pending CN1260908A (zh) 1997-04-17 1998-04-02 渐变密度的纳米孔绝缘薄膜及其制法

Country Status (7)

Country Link
EP (1) EP0976153A1 (zh)
JP (1) JP2001520805A (zh)
KR (1) KR20010006553A (zh)
CN (1) CN1260908A (zh)
AU (1) AU6878598A (zh)
TW (1) TW367591B (zh)
WO (1) WO1998047177A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100378990C (zh) * 2004-01-16 2008-04-02 国际商业机器公司 低k和超低k SiCOH介质膜及其制作方法
CN102282095A (zh) * 2008-12-04 2011-12-14 索尼公司 微细颗粒结构/基材复合部件及其生产方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6042994A (en) * 1998-01-20 2000-03-28 Alliedsignal Inc. Nanoporous silica dielectric films modified by electron beam exposure and having low dielectric constant and low water content
US6231989B1 (en) 1998-11-20 2001-05-15 Dow Corning Corporation Method of forming coatings
US6306778B1 (en) * 1999-08-31 2001-10-23 Tokyo Electron Limited Substrate processing method
US6465365B1 (en) 2000-04-07 2002-10-15 Koninklijke Philips Electronics N.V. Method of improving adhesion of cap oxide to nanoporous silica for integrated circuit fabrication
US6495479B1 (en) * 2000-05-05 2002-12-17 Honeywell International, Inc. Simplified method to produce nanoporous silicon-based films
KR100382702B1 (ko) * 2000-09-18 2003-05-09 주식회사 엘지화학 유기실리케이트 중합체의 제조방법
AU2001296737A1 (en) 2000-10-12 2002-04-22 North Carolina State University Co2-processes photoresists, polymers, and photoactive compounds for microlithography
US20020076543A1 (en) * 2000-12-19 2002-06-20 Sikonia John G. Layered dielectric nanoporous materials and methods of producing same
WO2003069672A1 (en) * 2002-01-03 2003-08-21 Honeywell International Inc. Nanoporous dielectric films with graded density and process for making such films
US7381441B2 (en) 2002-04-10 2008-06-03 Honeywell International Inc. Low metal porous silica dielectric for integral circuit applications
US20050173803A1 (en) * 2002-09-20 2005-08-11 Victor Lu Interlayer adhesion promoter for low k materials
JP4493278B2 (ja) * 2003-02-20 2010-06-30 富士通株式会社 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0497966B1 (en) * 1990-08-23 1997-10-29 THE REGENTS OF THE UNIVERSITY OF CALIFORNIA as represented by Lawrence Livermore National Laboratory A METHOD FOR PRODUCING METAL OXIDE AEROGELS HAVING DENSITIES LESS THAN 0.02 g/cm?3
JP4014234B2 (ja) * 1994-05-27 2007-11-28 テキサス インスツルメンツ インコーポレイテツド 半導体デバイス中に線間容量の低減化された相互接続線を作製する方法
US5494858A (en) * 1994-06-07 1996-02-27 Texas Instruments Incorporated Method for forming porous composites as a low dielectric constant layer with varying porosity distribution electronics applications

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100378990C (zh) * 2004-01-16 2008-04-02 国际商业机器公司 低k和超低k SiCOH介质膜及其制作方法
CN102282095A (zh) * 2008-12-04 2011-12-14 索尼公司 微细颗粒结构/基材复合部件及其生产方法

Also Published As

Publication number Publication date
EP0976153A1 (en) 2000-02-02
JP2001520805A (ja) 2001-10-30
TW367591B (en) 1999-08-21
WO1998047177A1 (en) 1998-10-22
KR20010006553A (ko) 2001-01-26
AU6878598A (en) 1998-11-11

Similar Documents

Publication Publication Date Title
JP4689026B2 (ja) 極限低誘電率膜のためのキャッピング層
US6821554B2 (en) Polyol-based method for forming thin film aerogels on semiconductor substrates
US6318124B1 (en) Nanoporous silica treated with siloxane polymers for ULSI applications
US6319855B1 (en) Deposition of nanoporous silic films using a closed cup coater
KR100569742B1 (ko) 나노다공성 실리카 박막을 제조하기 위한 알코올계 프로세서
US6177143B1 (en) Electron beam treatment of siloxane resins
CN1260908A (zh) 渐变密度的纳米孔绝缘薄膜及其制法
JP2002524848A (ja) 組合せ流沈着によるナノポーラスシリカ
EP0975548B1 (en) Process for producing nanoporous dielectric films at high ph
KR100569741B1 (ko) 나노다공성 실리카 박막용 폴리올-기초 전구체
JP2005516394A (ja) 狭ギャップ充填用途の誘電フィルム
CN1689172A (zh) 包括相变材料的电子器件
CN1331745C (zh) 多孔质薄膜的改质方法及被改质的多孔质薄膜及其用途
CN1146964C (zh) 使纳米级微孔二氧化硅机械强度最优化的方法
US6399210B1 (en) Alkoxyhydridosiloxane resins
US6809041B2 (en) Low dielectric constant films derived by sol-gel processing of a hyperbranched polycarbosilane
CN1555342A (zh) 含有中孔二氧化硅层的电子器件及制备该中孔二氧化硅层的组合物
US6670022B1 (en) Nanoporous dielectric films with graded density and process for making such films
US7357961B2 (en) Composition for forming porous film, porous film and method for forming the same, interlevel insulator film, and semiconductor device
US6455130B1 (en) Nanoporous dielectric films with graded density and process for making such films
TW525268B (en) Nanoporous dielectric films with graded density and process for making such films
US20030148019A1 (en) Compositions and methods for forming dielectric layers using a colloid
WO2003069672A1 (en) Nanoporous dielectric films with graded density and process for making such films
KR20040067843A (ko) 좁은 갭 충전용 유전체 막

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication