KR20040067843A - 좁은 갭 충전용 유전체 막 - Google Patents

좁은 갭 충전용 유전체 막 Download PDF

Info

Publication number
KR20040067843A
KR20040067843A KR10-2003-7009316A KR20037009316A KR20040067843A KR 20040067843 A KR20040067843 A KR 20040067843A KR 20037009316 A KR20037009316 A KR 20037009316A KR 20040067843 A KR20040067843 A KR 20040067843A
Authority
KR
South Korea
Prior art keywords
layer
dielectric
dielectric layer
particles
matrix material
Prior art date
Application number
KR10-2003-7009316A
Other languages
English (en)
Inventor
로제 륭
나이젤 해커
송유안 짜이
얀페이 뎅
데니스 엔디쉬
Original Assignee
허니웰 인터내셔날 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 허니웰 인터내셔날 인코포레이티드 filed Critical 허니웰 인터내셔날 인코포레이티드
Priority claimed from PCT/US2002/001628 external-priority patent/WO2003063225A2/en
Publication of KR20040067843A publication Critical patent/KR20040067843A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

용매에 분산된 농축 물질로 이루어진 나노입자의 콜로이드 현탁액이 낮은 열 수축을 갖는 갭 충전 유전체 물질의 형성에 이용된다. 유전체 물질은 특히 프리-금속 유전체 및 쉘로우 트렌치 절연에 유용하다. 유전체 물질을 형성하는 방법에 의하면, 콜로이드 현탁액이 기판 상에 증착되고 건조되어 다공성 중간층을 형성한다. 중간층은 스핀-온 중합체 등의 액상 매트릭스 물질을 침투시키고 경화하거나, 기상 매트릭스 물질을 침투시키고 경화하거나, 경화만 함으로써 변형되어, 갭 충전성, 열적 안정성, 에칭 저항성 유전체 물질을 제공한다.

Description

좁은 갭 충전용 유전체 막{DIELECTRIC FILMS FOR NARROW GAP-FILL APPLICATIONS}
성능이 확대된 집적회로(IC)를 제공하기 위해, 디바이스의 특징 크기 및 IC의 간격이 계속해서 축소되고 있다. 이러한 디바이스의 제조는 실리콘 기판상 물질 층에 패터닝된 피처(feature)에 유전체 물질을 증착하는 것을 종종 필요로 한다. 대부분의 경우 유전체 물질이 이러한 피처를 완전히 충전하는 것이 중요하며, 이 피처는 0.01∼0.05㎛ 정도이거나 다음 세대 디바이스에서는 더 작을 수도 있다. 이러한 좁은 피처의 충전, 소위 갭 충전은 예를 들어 프리-금속(pre-metal) 유전체(PMD) 또는 쉘로우 트렌치 절연(STI)에 이용되는 물질에 대해 엄격한 필요 조건을 두고 있다. 집적회로 상의 프리-금속 유전체 층은 구조를 금속 상호 접속 층으로부터 전기적으로 절연시키고, 전기 성능을 저하시키는 오염균 가동 이온으로부터 전기적으로 절연시킨다. PMD 층은 5 이상의 종횡비(즉, 깊이와 폭과의 비)를 갖는 좁은 갭을 충전시킬 필요가 있다. 증착 후 유전체 물질은 고온 어닐링, 에칭및 세척 단계 등의 공정 단계를 견딜 수 있어야 한다.
유전체 물질은 일반적으로 화학 기상 증착(CVD) 또는 스핀-온 공정에 의해 증착된다. 이들 방법 각각은 매우 좁은 갭의 충전에 어느 정도 한계를 갖는다. 플라즈마 화학 기상 증착(PECVD) 공정은 비교적 저온(약 400℃)에서 높은 증착 속도를 제공한다. PECVD 공정은 표면상의 다른 위치에서보다 갭 내부에서 더 낮은 증착 속도를 갖는 것이 주요 결점이다. 다양한 증착 속도는 갭 개구의 오버행잉(overhanging) 구조를 야기할 수 있어, 갭 내부에 보이드를 발생시킨다. 통상적으로, 0.25㎛ 미만의 간격에 대해서는, 종횡비에 따라 표준 PECVD 방법을 이용하여 보이드 없는 갭 충전을 달성하는 것이 곤란하다.
일반적으로 포스포실리케이트 유리(PSG) 및 보로포스포실리케이트 유리(BPSG)가 프리메탈 유전체에 사용된다. 막은 일반적으로 대기압 CVD(APCVD), 서브-대기압 CVD(SACVD) 또는 저압 CVD(LPCVD)를 이용하여 증착된다. 공정 상태 및 이용된 전구체에 따라 이들 방법은 거의 등각 코팅을 달성할 수 있다. 갭-충전은 일반적으로 800∼1200℃의 고온에서 재료가 처리되는 포스트-증착 리플로우 공정에 의해 이루어진다. 유리 내의 인과 붕소 함유물, 특히 붕소는 유리 전이 및 흐름 온도를 낮춘다. 그러나, 앞으로 진보된 디바이스에서의 리플로우에 의해 수행되는 CVD의 이용은 리플로우 공정에 필요한 높은 열 소모비용에 의해 제한되며, 이 리플로우 공정은 접촉 레벨에 사용되는 코발트 실리사이드와 같은 특정 재료 및 공정과 호환되지 않는다. 0.2㎛ 미만인 매우 좁은 갭에 대해서는 고온 처리 후에도 보이드가 남게 될 위험이 높다.
일부 작업자들은 고밀도 플라즈마 화학 기상 증착(HDP CVD)을 이용하여 PSG 및 BPSG의 갭 충전을 개선하였다. 고밀도 플라즈마 공정에서, 증착 및 세척이 동시에 발생한다. 좁은 개구의 상부 모서리에는 에칭이 가장 효과적이고, 이것에 의해 갭 내부에서의 낮은 증착 속도를 보상한다. HDP CVD 증착은 보다 농축된 막이 바람직한 경우에 어닐링 단계가 이용될 수 있어도, 고온 처리를 필요로 하지 않는다. HDP CVD 공정은 좁은 구조에는 에칭 속도에 대해 낮은 증착이 이용되어 상대적으로 전체 충전 속도를 늦추게 된다는 결점을 갖고 있다. 개선된 갭 충전은 디바이스 피처의 설계에 있어 둥근 모서리나 경사진 측벽 등의 변형을 필요로 할 수도 있다. 결국, HDP CVD 공정중에 디바이스에 대한 플라즈마 손상이 문제가 된다.
스핀-온 유리, 및 실리케이트, 실록산, 실라잔 또는 실세키옥산 등의 스핀-온 중합체는 일반적으로 우수한 갭 충전 특성을 갖고 있다. 이 물질들의 막은 일반적으로 중합체를 함유하는 코팅액을 인가하고 소성 및 열 경화 공정이 행해짐으로써 형성된다. 그러나, 이들 스핀-온 물질의 이용은 열 처리중에 물질 수축에 의해 제한될 수도 있다. 800℃를 초과하는 공정 온도를 수반할 수도 있는 프리-금속 유전체 및/또는 쉘로우 트렌치 절연에 이용되는 물질과 같이 고온의 공정을 견뎌야 하는 물질에 대해 열 수축이 중요한 문제이다. 높은 수축은 좁은 갭 내부에서 특히 예기치 못한 막 크래킹 및/또는 다공성 물질의 형성을 일으킬 수 있다. 크래킹 또는 다공성 물질은 이어지는 처리 단계에서 바람직하지 않게 높은 습식 에칭 속도를 가질 수도 있다.
본 발명은 일반적으로 반도체 디바이스용 유전체 물질에 관한 것으로, 보다 구체적으로는 콜로이드 분산재로부터 준비되어, 높은 열 안정성 및 에칭 저항성을 가지며 좁은 갭을 완전히 충전하는 유전체 물질에 관한 것이다.
도 1∼3은 본 발명의 실시예에 따른 유전체 형성 공정의 흐름도이다.
도 4는 본 발명의 실시예에 따라 형성된 유전체로 채워진 프리-금속층이다.
도 5는 본 발명의 실시예에 따라 형성된 유전체로 채워진 쉘로우 트렌치 절연 구조이다.
이와 같이 현재 이용되는 리플로우 온도보다 낮은 처리 온도에서 좁은 피처의 보이드 없는 갭 충전을 제공하는 유전체 물질이 요구된다. 갭 충전 물질은 이어지는 처리 단계에 살아남기 위해 높은 열 안전성 및 에칭액에 대한 적당한 저항성을 가져야 한다.
용매에 분산되어 있는 농축 물질로 구성된 입자의 콜로이드 분산재가 낮은 열 수축을 갖는 갭-충전 유전체 물질의 형성에 이용된다. 입자는 나노미터 비율의 크기를 갖는 것이 바람직하며 나노입자라 한다. 농축 물질은 유전체 물질 또는 산화나 질화에 의해 유전체 물질로 전환될 수 있는 물질이다. 유전체 물질은 특히 프리-금속 유전체 및 쉘로우 트렌치 절연에 유용하다. 실리콘의 산화물 및 질화물, 알루미늄의 산화물 및 질화물, 붕소의 산화물 및 질화물이 특히 나노입자 물질로서 유용하다. 콜로이드 실리카는 특히 콜로이드 분산재에 유용하다. 유전체 물질은 임의로 비소, 안티몬, 인 또는 붕산 등의 도핑제 종을 포함한다.
유전체 물질을 형성하는 방법에 의하면, 기판 상에 콜로이드 분산재가 증착되고, 증착된 막이 건조되어 다공성 중간층을 형성한다. 중간층은 액상 매트릭스 물질의 침투와, 모든 경우에 대해 선택적으로 어닐링을 포함하는, 뒤따르는 경화에 의해, 혹은 기상 매트릭스 물질의 침투와 뒤따르는 경화에 의해, 혹은 경화 단독으로 변형되어 갭 충전, 열적 안정, 에칭 저항 유전체 물질을 제공한다.
액상으로 인가된 매트릭스 물질의 침투는 저중합체 및 단량체를 포함하는 것으로, 임의로 산소나 증기 내에서 고온 경화 시에 실리카 또는 유사한 세라믹 물질로 변환된 수 있는 스핀-온 중합체이다. 매트릭스 물질은 실리케이트, 하이드로겐실세스키옥산, 올가노실세스키옥산, 올가노실록산, 실세스키옥산-실리케이트 공중합체, 실라잔 염기 물질, 폴리카보실란 및 아세토시실란을 포함하지만, 이에 한정되지는 않는다. 액체 매트릭스 물질은 비소, 안티몬, 인 및 붕소 등의 도핑제 종을 임의로 포함한다. 액상 침투에 있어서, 매트릭스 물질의 코팅액이 콜로이드 막에 인가된다.
기상 침투는 충돌 분자가 낮은 부착계수 및/또는 높은 표면 확산을 갖는 상태에서 중간층의 다공성이 저하되기 전에 좁은 갭의 표면을 밀폐하는 것을 피하도록 하는 화학 기상 증착(CVD)법을 이용한다. CVD 증착 물질은 임의로 도핑제 종을 포함한다. 원자 층 증착 등의 다른 기상 증착 공정이 기상 침투에 이용될 수도 있다.
건조된 중간층 또는 침투된 중간층은 예를 들어 약 600 내지 800℃의 온도로 노(furnace)에서 경화되거나, 혹은 예를 들어 약 700 내지 900℃의 온도로 급속 열 처리에 의해 경화된다. 임의로, 예를 들어 75 내지 300℃ 온도에서의 하나 이상의 소성 단계가 경화 공정을 선행한다. 또한, 경화는 고온 어닐링 단계에 이어질 수도 있다. 경화 및 선택적인 어닐링은 나노입자의 소결 및 침투된 매트릭스 물질의 리플로우를 일으킨다. 나노입자 또는 매트릭스 물질 내의 도핑제 종 함유는 리플로우 온도를 낮춘다.
본 발명에 따라 준비된 막은 폭이 100㎚ 미만으로 50∼60㎚ 정도인 좁은 갭을 보이드나 틈 없이 충전한다. 이는 900℃의 열 처리 후에도 크래킹의 박리를 나타내지 않는다. 경화된 막은 충전된 갭에서 에천트 용액에 대한 저항성에 의해 증명되듯이 개방 다공성을 최소화하였다. 또한, 블랭킷 웨이퍼 상의 경화된 막의 평균 에칭 속도는 화학 기상 증착에 의해 제조된 실리콘 다이옥사이드 막의 평균 에칭 속도와 비슷하다. 따라서, 본 공정에 따라 준비된 막은 프리-금속 유전체 및 쉘로우 트렌치 절연 물질로서의 유리하게 이용된다.
열 수축이 낮은 갭 충전 유전체 물질을 형성하는 방법은 농축 입자의 콜로이드 분산재를 이용한다. 콜로이드 분산재의 코팅액이 기판 상에 증착되어 막을 형성하고, 막은 하나 이상의 방법에 의해 의도적으로 변형된다. 유전체 물질은 프리-금속 유전체 및 쉘로우 트렌치 절연에 유리하게 이용된다.
본 발명의 열쇠는 콜로이드 분산재의 특성이다. 콜로이드는 일반적으로 둘 이상의 상이 있는 현탁액의 조직으로서 정의된다. 콜로이드 현탁액에서, 분산상이라 하는 하나의 상이 연속상이라 하는 다른 상에 분포된다. 일반적인 형태의 콜로이드는 액체 내에 미립자의 분산재로 이루어진다.
본 발명의 일 측면에 의하면, 용매 내에 분산되어 있는 농축 물질로 구성되어, 나노입자라고 하는 나노미터 규모 입자의 콜로이드 분산재가 이용된다. 농축물질은 유전체 물질 또는 산소나 질소와의 반응에 의해 유전체 물질로 전환될 수 있는 물질이다. 또한, 나노입자의 물리적 크기는 열처리에 의해 거의 변하지 않아야 한다. 나노입자의 크기는 약 700℃의 온도에 노출될 때 10% 이상 줄어들지 않아야 한다. 나노입자가 실리콘이나 알루미늄과 같이 산화 작용이나 질화 작용에 의해 유전체 물질로 전환될 수 있는 물질로 구성되는 경우, 산소- 또는 질소-베어링 종을 경화하는 동안 입자 크기가 다소 커질 수도 있다.
실리콘과 알루미늄 및 실리콘과 알루미늄의 내화성 산화물 및 질화물이 유용한 나노입자 물질이다. 또 유용한 물질들은 보론 니트라이드 및 갈륨 니트라이드 등의 질화물과, 보론 옥사이드 및 보론 카바이드도 포함한다. 나노입자로서 사용되는 적당한 농축 실리콘 함유 물질들은 실리카, 실리콘, 실리콘 니트라이드, 실리콘 옥시니트라이드, 및 이들의 화합물 및 혼합물을 포함한다. 예를 들어 콜로이드 실리카가 콜로이드 분산재로서 유리하게 사용된다. 콜로이드 실리카를 형성하는 방법은 예를 들어 미국 특허 제 3,634,558 호 및 Van Helden 등(J. Colloid Interface Sci.81, 354(1981))에 기재된 바와 같은 기술에 공지되어 있으며, 이들 모두 본 명세서에 참조된다. 또한, 콜로이드 실리카는 공업용으로 이용될 수 있다. 나노입자는 상술한 바와 같이 고온 경화 공정중에 산화 또는 질화 반응을 제외하고는 거의 혹은 전혀 화학적 변화를 겪지 않는다는 것이 일반적인 특징이다. 그러나, 저 수축 특징이 만족되는 한, 나노입자는 부가적으로 하이드라이드실세스키옥산, 올가노실록산, 올가노실세스키옥산 및 페르하이드로실라잔과 같은 소량의 실리콘 중합체를 포함할 수도 있다.
나노입자는 약 2㎚ 내지 약 50㎚의 특징 크기를 갖는다. 콜로이드 분산재는 입자 크기에 의해서만 제한되는 우수한 갭 충전성을 갖고 있다. 어떠한 특정 응용에 대해서도, 입자 크기는 충전되는 개구의 폭보다 작게 선택된다. 나노입자의 크기 분포는 단분산, 이정분산 또는 복잡분산이 될 수 있다. 이정분산은 보다 높은 나노입자의 패킹 밀도 제공에 맞춰질 수 있으며, 보다 작은 입자들은 더 큰 입자들의 패킹에 의해 생성된 보이드에 맞는다. 나노입자들은 수용매 또는 용매 혼합물 등의 유기용매 또는 무기용매, 혹은 초임계 유체 내에 분산되어 있다. 적당한 유기용매는 극소수의 이름으로 스핀-온 중합체의 코팅액에 일반적으로 사용되는 메탄올, 에탄올, 이소프로필 알콜, 메틸이소부틸케톤, 싸이클로헥산온, 아세톤 및 아니솔 등의 용매를 포함한다. 콜로이드 분산재에서 나노입자의 용적은 대개 0.5 중량% 정도 내지 20% 정도의 범위이다. 코팅 두께의 조정에 더 높거나 낮은 농도가 사용될 수도 있다. 또한 분산재에는 계면 활성제나 접합제 등의 부가적인 첨가제가 있을 수도 있다. 후술하는 매트릭스 물질 침투는 분산재에 소량으로, 예를 들어 나노입자와 접합제와의 비가 10:1보다 크게 추가될 때 접합제로서 유용하다.
본 발명의 다른 측면에 의하면, 나노입자는 비소, 안티몬, 인 또는 붕소 등의 도핑제 종을 포함한다. 이러한 도핑제를 포함하는 것은 콜로이드 분산재로부터 형성된 막의 물질 특성을 강화시킬 수도 있다. 예를 들어, 가동 이온 게터링을 높이고 유리 전이 온도를 낮추기 위해 도핑제가 도입된다. 여러 가지 이유 중에서도 에칭 저항성이 높은 유전체를 제조하기 위해 붕소가 사용된다.
일반적으로 콜로이드 분산재 막은 스핀 코팅에 의해 기판 상에 형성된다.딥 코팅(dip-coating)이나 스프레이 코팅 등의 코팅액을 바르는 기술로 공지된 다른 방법들이 대신 이용될 수도 있다. 코팅된 막은 건조되어 분산재에서 용매를 증발시킨다. 예를 들어 고속 스핀에 의해 또는 분산 단계에 이어지는 휴지기에 의해 스핀 코팅 공정에서 코팅막이 건조될 수도 있다. 혹은, 약 75∼300℃ 이상의 온도에서의 램프 가열, 열판 소성 등의 방법에 의해, 또는 공지된 다른 방법에 의해 코팅막이 열처리될 수도 있다. 용매 증발 외에도, 기판에 부착된 입자에 열처리가 계속 가해질 수도 있어, 이어지는 침투중에 입자가 제거/씻기지 않는다. 열처리는 임의의 접합 물질을 반응시키는 효과를 가질 수도 있다. 이와 같이 기판 상에 형성된 막은 대개 사실상 개방 공극 구조를 갖는 다공성이다. PMD 또는 STI 층 등에 대해서는, 열 수축 및 수분 민감성을 최소화하고 열 안정성 및 에칭 저항성을 최대화하기 위해 막의 다공성을 최소화하는 것이 바람직하다. 또한 개방 공극 구조를 폐쇄 공극 구조로 변경하는 것이 바람직하다. 개방 다공성의 제거는 이어지는 처리 단계에서 물질의 에칭 저항성 등의 화학적 저항성을 향상시킨다. 개방 다공성을 최소화하기 위해, 콜로이드 분산재로부터 형성된 막이 하나 이상의 방법에 의해 변형된다. 공정은 액상으로 인가된 매트릭스 물질의 침투, 기상으로 인가된 매트릭스 물질의 침투, 및 경화/어닐링 공정을 포함한다.
액상으로 인가된 매트릭스 물질의 침투는 경화 공정에서 실리카 또는 유사한 세라믹 물질로 전환될 수 있는 스핀-온 중합체이다. 선택적으로 산소 또는 증기에서의 고온 경화가 그 일례이다. 여기서 사용되는 스핀-온 중합체란, 중합체는 물론 저중합체 및 단량체도 포함한다. 매트릭스 물질은 실리케이트, 실세스키옥산수소, 올가노실세스키옥산, 올가노실록산, 올간하이드리도실록산, 실세스키옥산-실리케이트 공중합체, 실라잔 염기 물질, 폴리카보실라잔 및 아세톡시실란을 포함하지만, 이에 한정되는 것은 아니다. 적당한 공업용 매트릭스 물질은 T11 및 T14 계의 실리케이트, 스핀-온-유리 AccuspinTM및 올가노하이드리도실록산 HOSPTM를 포함하며, 이는 모두 Honeywell International, Inc.(Morristown, NJ)에 의해 제공된다.
액상 침투에서, 다른 응용 방법이 이용될 수도 있지만 일반적으로 스핀 코팅에 의해 매트릭스 물질의 코팅액이 콜로이드 막에 인가된다. 저분자 중량 매트릭스 물질은 나노입자간의 좁은 간격을 보다 쉽게 관통하는 이득을 갖는다. 수백 내지 수천의 원자 질량 단위(amu) 범위의 분자 중량을 갖는 매트릭스 물질이 바람직할 수도 있다. 1∼2㎚ 미만의 유체 역학적 지름을 갖는 분자의 침투는 작은 공극의 침투에 유리하다. 침투액의 용적은 약 100% 고체 내지 2% 고체 정도의 범위가 된다. 침투하는 매트릭스 물질은 나노입자간의 공간을 차지하여, 개방 다공성을 최소화한다. 또한, 매트릭스 중합체의 분자 중량에 따라 매트릭스 물질은, 예를 들어 하기 실시예 5에서 설명하는 바와 같이, 침투된 콜로이드 층의 상부에 덧층을 형성할 수도 있다.
어떤 실시예에서는, 상술한 바와 같이 비소, 안티몬, 인 또는 붕소 등의 도핑제 종이 매트릭스 물질에 함유된다. 도핑제는 예를 들어 가동 이온 게터링을 높이고 갭-충전 유전체 물질의 유리 전이 온도를 낮추기 위해 도입된다. 인의 도입은 보다 나은 갭-충전성을 제공하기 위해 연구되었고, 다른 이유보다도 에칭 저항성이 증가된 유전체 물질을 제조하고 제조 수명이 긴 유전체 물질을 적용하기 위한 코팅제를 제공하기 위해 붕소가 사용된다. 다른 이유로 도핑제가 제공될 수도 있다. 특히, 붕소 및 인이 도핑된 실리케이트 및 실세스키옥산은 유용한 도핑 매트릭스 물질이다. 적당한 인이 도핑된 실리케이트는 포스포실리케이트 제품인 P062A, P082A, P112A, P064A, P084A 및 P114A를 포함하며, 이는 모두 Honeywell International, Inc.(Morristown, NJ)에 의해 제공된다. 붕소 도핑 실세스키옥산은 예를 들어 하기 실시예 3에서 설명하는 바와 같이 이소프로필 알콜 내의 산화붕소 용액을 실세스키옥산 용액에 첨가함으로써 준비된다. 붕소 및/또는 인 도핑 실리케이트는 실리케이트 중합체의 합성물에 붕소 및/또는 인 전구체를 함유함으로써 준비된다. 적당한 인 전구체는 P2O5, H3PO4, 및 트리메틸포스페이트나 트리에틸포스페이트 등의 트리알킬포스페이트를 포함하지만, 이에 한정되지는 않는다. 적당한 붕소 전구체는 B2O3, H3BO3, 및 트리메틸보레이트나 트리에틸보레이트 등의 트리알킬보레이트를 포함하지만, 이에 한정되지는 않는다. 반응물로서 P2O5및 B2O3을 이용한 붕소 및 인 도핑 실리케이트의 합성물은 하기 실시예 7에서 설명한다. 혹은, 매트릭스 물질은 도핑되지 않은 스핀-온 중합체와 상술한 붕소 및/또는 인 전구체와의 혼합물로 이루어질 수도 있다. 도핑제/매트릭스 물질 혼합물에 유용한 추가 도핑제 함유 분자는 포스파젠, 보라젠 및 보로포스페이트를 포함한다.
다른 실시예에서 콜로이드 분산재의 성분으로서 매트릭스 물질이 포함된다.콜로이드 분산재와 매트릭스 물질과의 예비 혼합은 매트릭스 물질의 코팅액을 인가하는 처리 단계를 없애는 이점을 갖는다. 예비 혼합의 경우, 첨가된 매트릭스 물질의 분율은 유전체 물질의 열 수축을 최소화하기 위해 갭에서 대다수의 용적을 나노분자가 차지하도록 한다. 예를 들어 매트릭스 물질에 대한 나노입자의 비는 약 1:1 이상이다. 여기서, 매트릭스 물질이 콜로이드 분산재에서 접합제로서 사용되면, 나노입자와 매트릭스 물질과의 비는 매트릭스 물질이 콜로이드 현탁액에 미리 혼합될 때보다 훨씬 크다.
매트릭스 물질에 의한 기상 침투는 고밀도화에 대한 두 번째 방법을 제공한다. 기상 침투 공정은 화학 기상 증착(CVD) 및 원자층 증착을 포함한다. 침투 공정으로서의 이용을 위해, CVD 상태는 벌크 다공성이 저하되기 전에 표면을 밀폐하는 것을 피하도록 조정된다. 따라서, 예를 들어 충돌 분자가 낮은 부착계수 및/또는 높은 표면 확산을 갖는 상태에 의해 이루어지는 반응 속도 제한 공정 레짐에서 CVD 공정이 행해진다. 부착계수는 표면상에서 도착 분자가 반응할 가능성이다. 부착계수 1은 모든 분자가 표면에 남아있게 되는 것을 의미한다. CVD를 이용한 성공적인 침투를 위해, 부착계수는 0.01 미만이어야 한다. 열 CVD 공정에서 일반적으로 이는 기준 공정 온도보다 낮은 증착 온도를 선택함으로써 이루어질 수 있다. 평탄면 상에 물질 층의 일반적인 CVD 증착에서는 이러한 상태에 의해 예기치 못한 낮은 증착 속도를 야기하게 된다. 그러나, 고도의 다공성 막 상의 증착에서, 표면 면적은 평탄면의 기판 면적의 여러 배가 될 수 있어, 증착 속도를 실제 레벨까지 효과적으로 높일 수 있다. 전형적인 기상 고밀도화 공정은 약 400 내지 600℃ 온도에서의 테트라에톡시실란(TEOS) 및 산소의 CVD 증착이다. 침투 증착 온도는 TEOS/산소계의 CVD에 종래 이용된 공정의 약 600 내지 700℃보다 훨씬 낮다. 상술한 바와 같이 CVD 반응물 가스와 함께 도핑제 전구체 가스를 포함함으로써 CVD 침투 공정에서 도핑제가 포함될 수 있다. 도핑제 전구체의 예는 보론 옥사이드, 및 붕소 도핑용 트리에틸보레이트, 알킬보란 및 디보란, 인 도핑용 트리에틸포스페이트, 트리메틸포스페이트 및 포스핀을 포함할 수도 있다.
원자층 증착(ALD)은 다른 기상 침투 공정을 제공한다. ALD에서 각 원자층은 반응가스 및 퍼지가스를 교대로 공급함으로써 증착된다. 이와 같이 ALD는 콜로이드 분산재 층의 전체 공극면 구조의 등각, 균일 코팅의 형성에 우수한 방법이다. Al2O3증착을 위한 ALCVD 공정의 예는 전구체로서 Al(CH3)3및 수증기를 사용한다. 20∼30 미만의 원자층을 구성하는 ALCVD 코팅이 본 발명에 유리하게 이용된다. 상당수의 원자층이 사용될 수도 있다.
열처리 또는 전자빔 어닐링이나 이온빔 어닐링 등의 어닐링 방법, 또는 이들의 결합을 포함할 수도 있는 경화 공정이 개방 공극 구조의 변형에 대한 세 번째 방법을 제공한다. 경화 공정은 증착된 콜로이드 분산재, 또는 액상이나 기상 침투 공정이 행해진 후의 막에 적용될 수도 있다. 본 발명에 따라 갭-충전 유전체 물질을 형성하는 모든 방법은 경화 단계를 포함한다. 선택적으로, 약 75 내지 300℃의 온도에서 하나 이상의 소성 단계가 경화 공정을 선행할 수도 있다. 진공 또는 수소, 산소, 오존, 스팀, 암모니아, 아르곤, 일산화탄소, 이산화탄소, 니트로스 옥사이드, 니트릭 옥사이드, 헬륨, 수소, 형성가스 또는 이들의 혼합물 등 일반적으로 사용되는 가스의 분위기로 막이 경화된다. 산화 또는 질화에 의해 유전체로 전환될 수 있는 실리콘 등의 물질의 나노입자에 대해, 산소 또는 질소 베어링 종을 함유하는 경화 분위기가 이용된다.
전형적인 경화 공정은 약 2시간 미만의 시간 주기로 질소/산소 분위기에서 약 600 내지 800℃ 사이의 온도로 노에서 경화한다. 혹은, 약 10초 내지 5분간 약 700 내지 900℃ 온도에서의 빠른 열 처리(RTP)에 의해 막이 경화된다. 선택적으로, 나노입자도 매트릭스 물질도 도핑되지 않는 공정에 대해 특히 고온 열 어닐링 단계에 경화가 이어질 수 있다. 전형적인 어닐링 공정은 질소 분위기에서 약 800 내지 1000℃의 온도를 이용한다. 이 공정에서 경화는 좁은 갭 내부를 포함하는 기판 상과 개방 영역 어디에서도 유전체 막을 변형시킨다.
이 공정은 집적회로 디바이스의 제조에 있어서 유전체 물질을 기판 상에 증착하는데 이용된다. 집적회로 디바이스는 실리콘 기재 디바이스, 갈륨비소 기재 디바이스, 광전자공학 디바이스, 초점면 어레이, 광전지 셀 및 광 디바이스를 포함하지만, 이에 한정되는 것은 아니다. 잘 알려진 바와 같이, 집적회로 디바이스는 일반적으로 기판, 전도성 회로 라인 및 유전체 물질을 포함한다. 또한, 장벽 층, 에칭 정치 층, 및 폴리실리콘 게이트 등의 전도성 게이트가 디바이스에 포함된다. 상호 접속 회로 라인은 전기 신호를 디바이스에 분배하여 디바이스에 입력되는 전력 및 디바이스로부터 출력되는 신호를 제공하는 기능을 한다. 집적회로 디바이스는 일반적으로 수직 금속 스터드, 즉 금속 충전 비아에 의해 상호 접속되는 다층회로 라인을 포함한다. 적당한 기판은 실리콘, 실리콘 옥사이드, 유리, 실리콘 니트라이드, 세라믹 및 갈륨비소를 포함하지만, 이에 한정되는 것은 아니다. 여기서 사용되는 바와 같이, 기판은 평탄화되거나 토포그래피를 가지며, 반도체 웨이퍼, 유전체 층, 게이트, 장벽 층, 에칭 정지 층, 및 집적회로 디바이스에 구비된 금속 라인을 포함하는 어떠한 층에도 관련된다.
본 발명에 따라 갭 충전 유전체 물질을 형성하는 주요 방법은 도 1∼3의 공정 흐름도에 요약되어 있다. 도 1은 매트릭스 물질을 침투시키지 않고 막을 형성하는 공정(10)을 설명한다. 단계(12)에서 나노입자의 콜로이드 분산재가 기판 상에 증착되고, 선택적인 소성 단계(14)가 이어진다. 나노입자는 도핑될 수도 있고 도핑되지 않을 수도 있다. 공정(10)의 마지막 단계는 상술한 바와 같이 경화 공정(16)이다. 도 1∼3의 처리 단계(16)는 함축적으로 선택적인 고온 어닐링을 포함한다. 도 1은 단계(12)에서 콜로이드 분산재에 매트릭스 물질이 예비 혼합된 유전체 물질을 형성하는 다른 공정도 설명한다. 예비 혼합된 분산재를 증착할 때, 소성 단계(14)가 공정에 포함된다.
도 2 및 도 3은 액체 매트릭스 물질의 침투 및 기상 공정에 의한 침투를 포함하는 공정(20, 30)을 각각 설명한다. 공정(20, 30)에서는, 단계(12)의 콜로이드 분산재의 증착에 선택적인 소성 공정(14)이 이어진다. 공정(20)의 액상 침투 단계(26)에서 매트릭스 물질의 코팅액이 콜로이드 분산재로부터 형성된 막 위에 인가된다. 단계(26)의 코팅액은 붕소 및/또는 인을 포함하는 도핑제를 함유할 수도 있지만, 이에 한정되는 것은 아니다. 단계(26)는 선택적으로 매트릭스 물질의 코팅액의 여러 가지 이용을 포함할 수도 있다. 매트릭스 물질 코팅에 소성 단계(28) 및 경화 단계(16)가 이어진다. 기상 침투 공정(30)에서, 단계(12)의 콜로이드 분산재 및 단계(14)의 선택적인 소성 공정 후에, 단계(36)에서 화학 기상 증착에 의해 나노입자 상에 매트릭스 물질이 증착된다. 붕소 및 인 등의 도핑제를 함유하는 물질이 단계(36)에서 유리하게 이용된다. 경화 단계(16)는 공정(30)을 완성시킨다. 공정(20, 30)은 나노입자 충전재 물질을 둘러싸는 매트릭스 물질로 이루어진 복합 갭 충전 유전체 물질을 제공한다.
이 물질은 특히 도 4 및 도 5에 각각 개략적으로 도시한 바와 같이, 좁은 갭을 프리-금속 층의 유전체 물질로 충전하고 트렌치를 쉘로우 트렌치 절연 구조로 충전하는 데에 유용하다. 도 4의 프리-금속 층(40)은 기판(45) 상에 폴리-실리콘 게이트(43) 및 장벽 층(44)을 포함한다. 갭(42)은 포토리소그래피법의 한정에 의해 일반적으로 정해진 바와 같이, "최소 특징 크기"보다 더 좁을 수 있다. 도 4에 도시한 특정 실시예는 나노입자(47)를 포함하며, 침투한 매트릭스 물질이 경화된 덧층(48)으로 마무리된 유전체 층(46)을 나타낸다. 또한 매트릭스 물질은 나노입자 사이의 공간을 차지한다(도시 생략). 콜로이드 실리카를 사용하여 침투 매트릭스 물질로서 붕소 도핑 실세스키옥산 및 나노입자를 제공하면, 하기 실시예 5에서 설명하는 바와 같이, 폭이 100㎚ 미만이고 50∼60㎚(0.05∼0.06㎛) 정도인 갭이 박리 없이 완전히 충전된다.
도 5에 도시한 전형적인 쉘로우 트렌치 절연 구조(50)는 기판(52), 패드 옥사이드 층(53), 하드 마스크(54), 라이너 옥사이드(55), 및 이 유전체 물질로 충전된 트렌치(56)를 포함한다. 쉘로우 트렌치의 특징 크기(57)는 일반적으로 "최소 특징 크기"의 1∼2배이다. 따라서, STI 또한 좁은 개구를 충전하는 물질을 필요로 한다. STI용으로서, 나노입자는 일반적으로 실리카, 실리콘, 또는 그 혼합물로 구성된다. 액상 또는 기상으로, 바람직하게는 산화물 또는 SiO2또는 Al2O3등의 산화물을 형성할 수 있는 매트릭스 물질의 침투가 행해진다. 기상 침투에서 실리콘 옥사이드는 한정적이진 않지만 테트라에톡시실란(TEOS) 및 산소 또는 오존을 포함하는 표준 CVD 전구체를 이용하여 증착될 수 있고, 혹은 실리콘은 디클로실란 또는 트리클로실란을 포함하는 전구체를 이용하여 증착될 수 있다.
이 갭-충전 유전체 물질의 이득은 경화 단계(16), 주로 소결 및 리플로우 공정중에 일어나는 물질의 극히 미세한 변형 면에서 이해될 수도 있다. 소결은 종래 분쇄된 물질을 그 녹는점 아래의 온도, 또는 유리 전이 온도에서 가열 및 압축하여, 입자들을 함께 단일 고형으로 용접하는 공정으로서 정의된다.
유리 전이 온도 이상의 온도에서 리플로우가 일어나 물리적 형태 변화를 일으킨다. PSG 및 BPSG 물질을 위한 리플로우 기술이 R.A.Levy(J. Electrochem. Soc., Vol 133, No.7, pp. 1417(1986))에 의해 설명된다. 리플로우는 표면 장력에 의해 구동된다. 장력은 σ/R2에 비례하며, 여기서 σ는 표면 장력이고 R은 곡률 반경이다. 종래의 BPSG 리플로우에서 곡률 반경은 좁은 갭의 등각 코팅에 대해 100 내지 500Å 정도이고, 다공성 막의 입자간 곡률 반경은 입자 크기에 따라 5 내지 50Å 정도이다. 이에 따라 다공성 막 내부의 표면 장력은 종래의 코팅에 대한것의 수 배가 될 수 있어, 보다 높은 점성률의 리플로우를 일으킨다. 따라서, 리플로우는 종래의 리플로우에 요구되는 것보다 낮은 온도에서(혹은 동일 온도로 단시간에) 최초 개방 공극 구조를 폐쇄 공극 구조로 전환할 수 있다.
매트릭스 물질의 침투를 포함하지 않는 공정(10)에서, 용매의 제거 후 증착된 콜로이드 분산재는 본래 나노입자로 구성된다. 이러한 경우, 경화가 나노입자의 소결을 일으킬 수도 있다. 인 또는 붕소 도핑제를 함유한 나노입자를 이용하면, 소결에 필요한 최저 온도가 낮아진다. 또한, 도핑된 나노입자를 사용하면, 도핑된 나노입자의 리플로우가 상술한 노 경화 및 RTP 온도로 일어날 수 있도록 유리 전이 온도가 낮아진다.
매트릭스 물질의 침투를 포함하는 공정(20, 30)에서는, 경화 공정이 매트릭스 물질의 화학적 변화를 일으킬 수 있다. 예를 들어, 상술한 기상 침투용 실리콘 함유 스핀-온 중합체를 이용하면, 산소를 포함하는 대기 중의 경화가 매트릭스 물질을 실리카 또는 실리콘으로 전환한다. 또한, 나노입자들이 실리콘 등의 유전체로 전환될 수 있는 물질로 구성되면, 산소 또는 질소 분위기에서의 경화 역시 나노입자의 화학적 변화를 일으킨다. 매트릭스 물질의 리플로우 및 소결 특성은 도핑에 의해 조정될 수도 있다. 예를 들어 인 또는 붕소를 함유한 매트릭스 물질을 사용하면, 리플로우 온도가 낮아져 경화가 화학적 변화 및 물리적 변화를 모두 일으킨다. 이 경우, 종래의 BPSG 유리에 필요한 온도보다 낮은 온도에서 리플로우가 일어난다. 어떠한 이론에도 얽매이지 않고, 발명자들은 리플로우의 구동력이 표면 에너지이며, 이는 곡률 반경에 반비례한다는 사실을 낮은 리플로우 온도의 원인으로 여겼다. 이 막의 나노입자의 콜로이드 분산재에 대해 적절한 곡률 반경은 옹스트롬이며, 종래의 BPSG 리플로우 공정에 대해서는 수백 옹스트롬이다. 또한, 이 경우, 요구되는 흐름 간격은 더 작은 규모의 순서보다 더 크다.
이와 같이 열처리가 갭 충전 유전체 물질을 변형시켜, 개방 다공성을 최소화하고, 그 다공성을 감소시키는 것으로 이해될 수 있으며, 나노입자를 함께 소결함으로써 그리고/또는 나노입자 및/또는 매트릭스 물질에 리플로우를 일으킴으로써 그 밀도를 높이는 경우도 있다. 공정 온도가 높아지면 공극 구조에 대한 최종 변형도 커진다. 개방 다공성의 저하는 완화된 옥사이드 에천트(BOE) 용액, 예를 들어 암모늄 플루오라이드 및/또는 히드로겐 플루오라이드를 함유한 용액에 일반적으로 사용되는 유전체 물질의 저항성을 높인다. 아래 실시예에 보고된 바와 같이, 공정(10)에서 열처리 단독으로 실리카 나노입자의 콜로이드 분산재로부터 형성된, 또한 공정(20)에서 붕소 도핑 하이드로겐 실세스키옥산에 의해 실리카 나노입자로부터 형성된 유전체 물질이 패터닝된 웨이퍼의 갭을 충전하는데 사용된다. 갭에서 침투 및 침투되지 않은 물질 모두표준 500:1 BOE 용액에 대한 저항성이 있다. 그러나, 높은 공정 온도는 좁은 갭에서 물질의 크래킹 또는 박리를 일으킬 수 있는 물질 수축과 관련된다. 본 방법에 있어서의 농축 입자의 사용은 열 수축을 최소화한다. 예를 들어 침투가 없는 콜로이드 실리카에 대해(하기 실시예 2 참고) 900℃에서의 어닐링 후 소성된 박에 대해 단지 4.5%의 총 두께 수축이 관찰되었다. 따라서, 본 방법에 따라 열 처리 온도가 선택될 수 있어 크래킹이 없고 에천트에 대한 저항성을 가진 갭 충전 유전체 물질을 제공할 수 있다.
본 발명의 특징 및 이점은 다음 실험 예에서 더 설명하며, 이에 한정되는 것은 아니다.
분석 시험 방법
실험 결과의 특성화에 있어서, Woollam Variable Angle Spectroscopic Ellipsometer Model MMA를 이용하여 굴절률 및 막 두께가 측정되었다. 막 두께 샘플은 소성 후, 경화 후, 어닐링 후에 측정되었다. 비율 수축이 소성 후의 두께로 나누어진 막 두께의 변화로서 산출되었다. 소성 후 코팅되어 패터닝된 웨이퍼가 쪼개져 특징 크기를 나타내었다. 단면은 박금 층으로 금 착색되었다. JOEL JSM 모델 6330F 주사 전자 현미경(SEM) 장치를 이용하여 40,000 내지 100,000 범위의 확대도의 SEM 화상이 얻어졌다.
실시예 1: 실리카의 콜로이드 분산재 준비
사이클로헥산 내 10 wt% 콜로이드 실리카 원액(Catalyst and Chemical Industries Co, 일본) 50.3gm과 사이클로헥산 225gm을 화합함으로써 사이클로헥산 내 1.8 wt% 콜로이드 실리카 분산재가 준비되었다. 콜로이드 실리카의 평균 입자 직경은 10.5㎚이었다. 용액의 금속 농도 분석은: Ca: 4.8 ppb; Cr: <1 ppb; Cu: 4.2 ppb; Fe: <5 ppb; Mg: 0.7 ppb; Mn: <1 ppb; Ni: <0.5 ppb; K: <5 ppb; Na: 16 ppb로 주어졌다.
10% 콜로이드 실리카 원액 90.6gm과 사이클로헥산 170gm을 혼합함으로써 사이클로헥산 내 3.5 wt% 콜로이드 실리카 분산재가 준비되었다. 용액은 30분간 초음파 교반에 의해 균질화된 다음 블랭킷 또는 패터닝된 웨이퍼 상에서의 스핀 코팅에 이용되기 전에 0.1 미크론 필터로 여과된다.
실시예 2: 콜리이드 실리카 용액의 코팅
실시예 1의 1.8 wt% 콜로이드 실리카 용액이 이하 블랭킷 웨이퍼라 하는 8인치 실리콘 블랭킷 웨이퍼, 및 0.2∼0.4㎛의 단 높이로 50㎚ 내지 수 미크론 범위의 특징 크기를 갖는 패터닝된 웨이퍼 상에 스핀 코팅되었다. 스핀 조건은 300rpm에서 3초간 2ml의 분산재 용적을 갖는 동적 분산을 포함하여, 2000rpm에서 20초간 50rpm/sec의 가속도로 최종 스핀이 이어진다. 코팅된 웨이퍼는 80℃, 150℃ 및 250℃에서 각각 1분간 소성되어, 경화 및 어닐링되었다. 경화중에 온도는 5℃/min의 속도로 450℃에서 700℃까지 상승한 다음 30분간 700℃로 유지된다. 경화 분위기는 16 liter/min에서 N2, 4 liter/min에서 O2였다. 웨이퍼는 20분간 질소 내에서 900℃로 어닐링되었다.
각 처리 단계에서 블랭킷 웨이퍼 상의 실리카 막의 막 두께 및 수축이 표 1에 기재되었다. 블랭킷 웨이퍼 상에 증착될 때 결함이 보이지 않는 크랙이 없는 깨끗한 막을 얻었다. 막 두께는 분광 엘립소미터(J. A. Woolam VASE)로 측정되었다. 막의 불균일도는 2% 미만이었다.
표 1. 실리카 막의 막 두께 및 수축
막 두께 굴절률 소성에 의한 수축
소성 후 491Å 1.24 ---
경화 후 485Å 1.23 1.5%
어닐링 후 478Å 1.24 4.5%
1.24의 굴절률은 증착된 막이 다공성 실리카 구조를 갖는다는 것을 나타낸다. 이 굴절률 값은 20% 다공성 실리카 막에 대한 굴절률 1.36 및 비다공성 실리카 막에 대한 굴절률 1.45와 비교될 수도 있다. 다공성 막은 900℃ 정도로 높은 열 처리 후에도 매우 낮은 수축을 나타낸다.
패턴 웨이퍼의 좁은 갭에 대한 콜로이드 실리카의 갭-충전 능력은 쪼개진 웨이퍼의 SEM 사진으로부터 판단되었다. (i) 소성 후, (ii) 경화 후, (iii) 어닐링 후의 웨이퍼에 대해 SEM 사진을 찍었다. 3개의 SEM 화상 모두 실리카 나노입자가 50㎚ 내지 수 미크론 범위의 크기를 갖는 갭을 균일하게 충전한다는 것을 보여준다. 경화 후와 어닐링 후에 박리나 크래킹이 없었고, 갭의 바닥 주위의 모서리를 나노입자가 충전한다.
실시예 3: 붕소 도핑 실세스키옥산 용액의 준비
트리에톡시실란 8.2gm, 이온이 제거된 웨이퍼 0.60gm 및 0.02 N 질산 0.75gm이 플라스틱 병 안의 아세톤 41gm에 첨가되었다. 혼합물을 18시간 동안 실온에 둔 다음, n-프로폭시 프로판올 50gm와 변성 에탄올 20gm으로 희석하여 실세스키옥산 염기용액을 형성하였다.
산화붕소(B2O3) 3gm을 이소프로필 알콜 100gm에 용해하여 3%의 산화붕소 용액을 형성하였다. 3% 산화붕소 용액 6.66gm을 실세스키옥산 염기용액 100.55gm에 첨가하였다. 붕소 도핑 실세스키옥산 수지의 분자 중량은 젤라틴 침투 색층 분석으로부터 1256 원자 질량 단위이다. 수지는 2.0%의 붕소를 종량으로 포함하였다. 실온에서 15일 후 수지의 분자 중량은 1797이었다.
비교예 4: 붕소 도핑 실세스키옥산 용액의 코팅
실시예3의 붕소 도핑 실세스키옥산 용액을 실시예 2의 스핀, 소성 및 경화 주기를 이용하여 6" 블랭킷 웨이퍼 및 패턴 웨이퍼 상에 코팅하였다. 코팅 단계 사이에 소성 주기를 가진 2회의 코팅 단계로부터 블랭킷 웨이퍼 상의 소성 후의 막 두께 1100Å이 얻어졌다. 블랭킷 웨이퍼 상에 우수한 품질의 막이 얻어졌다. 경화된 막의 FTIR 스펙트럼은 2000∼2250㎝-1및 800∼900㎝-1의 피크에 의해 소성 후의 막으로 증명된 실란(SiH)이 실리카로 전환되어, 그 결과 붕소 도핑 실리카 막이 생성된 것을 나타낸다.
표 2. 붕소 도핑 실세스키옥산 막의 막 두께 및 수축
막 두께 굴절률 소성에 의한 수축
소성 후 1110Å 1.410 ---
경화 후 868Å 1.438 21.8%
어닐링 후 800Å -- 28%
물질의 갭 충전 작용은 각 처리 단계 후에 찍힌 SEM 사진으로부터 관측되었다. 붕소 도핑 실세스키옥산은 패터닝된 웨이퍼의 갭을 소성 후에 약 50∼60㎚의 가장 좁은 크기까지 보이드나 박리 없이 충전한다. 700℃의 질소/산소 내 경화 후에 형성된 실리콘은 박리는 없지만, 저밀도 물질이 갭의 하부 모서리 주변에 그 영역의 SEM 휘도에 근거하여 확인되었다. 900℃의 질소 내 어닐링 후, 어닐링으로 야기된 수축으로 인해 박리 및 크래킹이 일어난다.
실시예 5: 콜로이드 실리카 막에 붕소 도핑 실세스키옥산의 침투
실시예 2의 스핀 및 소성 조건에 따라, 패터닝된 웨이퍼의 코팅에 실시예 1로부터의 1.8wt% 콜로이드 실리카 용액이 사용된다. 소성 후 실시예 3으로부터의 붕소 도핑 실세스키옥산 용액이 실시예4의 스핀/소성 시퀀스를 이용하여 코팅된 패턴 웨이퍼 상에 스핀 코팅되었다. 그리고 침투된 웨이퍼는 실시예 2의 경화 및 어닐링 조건을 이용하여 경화 및 어닐링된다.
패터닝된 웨이퍼의 갭 충전 범위는 다양한 크기의 갭의 SEM 사진을 시험함으로써 결정된다. 소성 후, 경화 후 및 어닐링 후의 샘플 모두에 대해, 약 50∼60㎚의 가장 좁은 크기까지 모든 크기의 갭 내부에 박리가 없었다. 침투된 콜로이드 실리카 막의 상부에 붕소 도핑 실리카의 덧층이 형성되었다. 이 덧층의 두께는 약 200㎚이다.
실시예 6: 에칭 저항성
실시예 2의 블랭킷 웨이퍼에 코팅된 실리카 및 실시예 4의 웨이퍼에 코팅된 붕소 도핑 실시스키옥산을 암모니아 플루오라이드를 함유한 500:1 BOE(완화된 옥사이드 에천트) 용액에 21℃의 에칭 온도로 180초간 담근다. 에칭 후, 처리된 웨이퍼를 이온이 제거된 물로 헹구고 막 두께를 측정하였다. TEOS의 CVD 증착에 의해 제조된 실리콘 옥사이드의 에칭 속도가 비교를 위한 참조로 이용되었다. 에칭 시간으로 나누어진 막 두께의 감소에 따라 에칭 속도가 산출되었다. CVD TEOS의 에칭 속도에 대한 에칭 속도 Å/sec 및 상대적인 에칭 속도를 표 3에 기재하였다.CVD TEOS의 평균 에칭 속도는 약 1.45Å/sec이다.
표 3. 콜로이드 실리카 및 붕소 도핑 실세스키옥산 막의 에칭 속도
에칭 속도(Å/sec) CVD 옥사이드에 대한 에칭 속도
소성 후 콜로이드 실리카 7.0 1.410
어닐링 후 콜로이드 실리카 1.7 1.438
경화 후 B-실세스키옥산 0.66 --
실시예 2, 4 및 5의 코팅되어 패터닝된 웨이퍼를 암모니아 플루오라이드를 함유한 500:1 BOE 용액에 20초간 담그고, 이온이 제거된 물로 헹군다. 에칭된 샘플의 SEM 사진은 좁은 갭에 충전된 유전체의 에칭 저항성을 시험하기 위해 찍은 것이다. 결과를 하기에 요약한다.
표 4. 패터닝된 웨이퍼의 에칭
열 처리 갭 유전체의 에칭
실시예 2 경화 후 크랙 무, 에칭 무
실시예 2 어닐링 후 크랙 무, 에칭 무
실시예 4 경화 후 심하게 에칭
실시예 4 어닐링 후 에칭 전 크랙, 에칭
실시예 5 경화 후 크랙 무, 에칭 무
실시예 5 어닐링 후 크랙 무, 에칭 무
유전체 내의 실리카 나노입자의 함유물은 2가지 주요 이점을 나타낸다: (1) 700∼900℃ 열 처리에 의해 일어난 크래킹 또는 박리의 제거 및 (2) BOE 에칭에 대한 갭 유전체의 에칭 저항성의 현저한 향상. 이들 이점은 불활성 충전제 합성 방법을 이용하여 이루어지는 저수축 및 고밀도에 기인한다.
실시예 7: 도핑된 실리케이트의 조성
2-프로판올 내 5%의 P2O5용액 10.0gm에 대해 B2030.38gm을 1시간동안 휘저어 용해했다. 아세톤 9.5gm에 TEOS 9gm을 첨가하고 1N HNO31.38gm과 물 0.5gm을 첨가한다. 혼합물은 가열되어 66℃ 정도에서 끓고 3시간 동안 유지된다. 분자 중량은 약 2000amu이다. 실리케이트 수지는 인 8%와 붕소 4%를 종량으로 갖는 것으로 추정되었다. 용액의 용적은 8wt%이다.
실시예 8: 콜로이드 실리카 막에 도핑된 실리케이트의 침투
콜로이드 실리카 막을 실시예 1로부터의 1.8wt%의 콜로이드 실리카 용액을 이용하여 블랭킷 웨이퍼 상에 증착한다. 스핀법은 2ml 용액의 동적 분산에 대해 300rpm에서 5초이고, 2000rpm에서의 20초 스핀이 이어진다. 웨이퍼는 80℃, 150℃ 및 250℃에서 각각 1분간 소성된다. 막 두께는 1.23의 굴절률에서 520Å이다.
실시예 7로부터의 도핑된 실리케이트 용액을 다공성 실리카 막에 침투시킨다. 50wt%의 2-프로판올 및 50wt%의 아세톤으로 이루어진 헹굼액이 준비되었다. 다음의 침투 및 헹굼 공정이 이용되었다: (1) 도핑된 실리케이트 용액 4ml를 웨이퍼 상에 300rpm으로 5초간 동적 분산; (2) 액체를 1000rpm으로 1초간 확산; (3) 5초간 휴지; (4) 4ml의 헹굼 용매를 이용하여 300rpm으로 5초간 동적 헹굼; 및 (5) 2000rpm으로 20초간 최종 스핀.
침투된 막은 80℃, 150℃ 및 250℃에서 각각 1분간 소성된다. 소성 후의 막 두께는 1.43의 굴절률에서 517Å이다. 1.43의 값으로 굴절률이 상승한 것은 고체 비다공성 막이 제조된 것을 나타낸다.
실시예 9: 콜로이드 실리카 막에 도핑 실리케이트의 침투
300rpm에서 3초간 3ml의 동적 분산을 이용하여 패터닝된 웨이퍼의 코팅에 실시예 1의 1.8wt% 콜로이드 실리카 용액이 사용되고, 2000rpm으로 20초간 최종 스핀이 이어진다. 소성하지 않고 스핀 후 1분에, 실시예7로부터의 3ml의 도핑된 실리케이트 용액이 300rpm으로 스핀하는 동안 3초간 웨이퍼 상에 분산되고, 2000rpm으로 20초간의 최종 확산이 이어진다. 그리고 침투된 막이 실시예 2에서 설명한 방법에 따라 소성, 경화 및 어닐링된다. 어닐링 된 막의 SEM 화상은 갭 및 침투 물질의 상층에 막의 크래킹이 없는 것을 보여준다. 침투된 웨이퍼를 BOE 500:1 용액에 20초간 담근다. 80000 확대도의 SEM 사진에서 넓은 갭 및 좁은 갭의 모서리 주변에 에칭이 관찰되지 않았다.
실시예 10: 콜로이드 실리카와 도핑된 실리케이트 용액의 예비 혼합
시클로헥산 23gm과 10%의 콜로이드 실리카 원액 15gm을 혼합하여 4wt%의 콜로이드 실리카 용액이 준비되었다. TEOS 9gm을 아세톤 9.5gm과 혼합하고, 1N 질산 1.38g와 이온이 제거된 물 0.58gm을 혼합한다. 이소프로필 알콜(IPA) SO 5wt% P2O5용액 10gm을 첨가하여 잘 혼합한다. 혼합물을 72시간 동안 실온에서 휘젓는다. 그리고 아세톤 15.23gm과 IPA 15.23gm으로 용액을 희석하여 4wt% P-도핑된 실리케이트의 최종 용적을 얻는다.
다음의 3개의 용액이 준비되어 블랭킷 웨이퍼 상에 스핀 코팅된 다음, 실시예 2에서와 같이 소성, 경화 및 어닐링된다.
용액 10A: 4% 실리카 10gm 및 4% P-도핑 실리콘 용액 10gm
용액 10B: 4% 실리카 16gm 및 4% P-도핑 실리콘 용액 4gm
용액 10C: 4% 실리카 18gm 및 4% P-도핑 실리콘 용액 2gm
하기 표 5에 결과를 나타낸다.
표 5: 콜로이드 실리카 및 P-도핑 실리케이트 용액
용액 공정(℃) SiO2:실리케이트 막 두께 굴절률 소성에 의한 수축 500:1 BOE의 에칭 속도
10A 700 1:1 798Å 1.440 8.5% 1.46Å/sec
10A 900 1:1 705Å 1.441 19.2% 0.58Å/sec
10B 700 4:1 750Å 1.380 5.6% 0.88Å/sec
10B 900 4:1 699Å 1.388 12.2% 0.61Å/sec
10C 700 9:1 805Å 1.270 3.3% ---
10C 900 9:1 776Å 1.280 6.8% ---
본 발명은 특정 물질 및 상태에 관하여 설명되었지만, 설명은 발명의 응용예일 뿐이다. 다음의 청구항으로 규정된 바와 같이 본 발명의 범위 내에서 개시된 공정의 다양한 개조 및 변형이 가능하다.

Claims (26)

  1. 기판 상에 유전체 층을 형성하는 방법에 있어서,
    유전체 물질 또는 산화나 질화에 의해 유전체 물질로 전환될 수 있는 물질로서 용매에 분산되어 있는 농축 물질의 입자를 포함하는 콜로이드 분산을 기판 상에 증착하는 단계;
    상기 콜로이드 분산재를 건조시켜 중간층을 형성하는 단계;
    상기 중간층에 매트릭스 물질을 침투시켜 침투 층을 형성하는 단계; 및
    상기 침투 층을 경화시킴으로써 상기 침투 층이 변형되어 상기 유전체 층을 형성하는 단계를 포함하는 것을 특징으로 하는 유전체 층 형성 방법.
  2. 제 1 항에 있어서, 상기 중간층에 매트릭스 물질을 침투시키는 것은 상기 중간층에 스핀-온 중합체 물질의 코팅액을 침투시키는 것인 것을 특징으로 하는 유전체 층 형성 방법.
  3. 제 2 항에 있어서, 상기 스핀-온 중합체 물질은 실리케이트, 하이드로겐 실세스키옥산, 올가노실세스키옥산, 올가노실록산, 실세스키옥산-실리케이트 공중합체, 실라잔 염기 물질, 폴리카보실란 및 아세토시실란으로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 유전체 층 형성 방법.
  4. 제 2 항에 있어서, 상기 스핀-온 중합체 물질은 비소, 안티몬, 인 및 붕소로 구성된 그룹으로부터 선택된 종인 것을 특징으로 하는 유전체 층 형성 방법.
  5. 제 1 항에 있어서, 상기 농축 물질의 입자는 실리카, 실리콘, 실리콘 니트라이드, 실리콘 옥시니트라이드, 알루미늄, 알루미늄 니트라이드 및 알루미늄 옥사이드로 구성된 그룹으로부터 선택된 물질을 포함하는 입자인 것을 특징으로 하는 유전체 층 형성 방법.
  6. 제 5 항에 있어서, 상기 농축 물질은 비소, 안티몬, 인 및 붕소 중에서 선택된 종을 더 포함하는 것을 특징으로 하는 유전체 층 형성 방법.
  7. 제 5 항에 있어서, 상기 농축 물질의 입자는 실리카를 포함하는 것을 특징으로 하는 유전체 층 형성 방법.
  8. 제 5 항에 있어서, 상기 농축 물질의 입자는 실리콘을 포함하는 것을 특징으로 하는 유전체 층 형성 방법.
  9. 제 1 항에 있어서, 상기 입자는 약 2 나노미터 내지 약 50 나노미터의 특징 크기를 갖는 것을 특징으로 하는 유전체 층 형성 방법.
  10. 제 1 항에 있어서, 상기 유전체 층은 집적회로 소자 상의 프리-금속 유전체 층인 것을 특징으로 하는 유전체 층 형성 방법.
  11. 제 1 항에 있어서, 상기 유전체 층은 쉘로우 트렌치 절연 구조로 트렌치를 충전하는 것을 특징으로 하는 유전체 층 형성 방법.
  12. 제 1 항에 있어서, 상기 유전체 층은 100 나노미터 미만인 크기의 갭을 충전하는 것을 특징으로 하는 유전체 층 형성 방법.
  13. 제 12 항에 있어서, 상기 유전체 층은 크래킹되지 않고 700℃ 이상으로 가열되는 것을 특징으로 하는 유전체 층 형성 방법.
  14. 제 1 항에 있어서, 상기 유전체 층은 표준 버퍼 산화물 에천트 용액에 대한 저항성이 있는 것을 특징으로 하는 유전체 층 형성 방법.
  15. 제 1 항에 있어서, 상기 중간층에 매트릭스 물질을 침투시키는 것은 화학 기상 증착에 의해 상기 중간층에 매트릭스 물질을 증착하는 것인 것을 특징으로 하는 유전체 층 형성 방법.
  16. 제 1 항에 있어서, 상기 중간층에 매트릭스 물질을 침투시키는 것은 원자 층증착에 의해 상기 중간층에 매트릭스 물질을 증착하는 것인 것을 특징으로 하는 유전체 층 형성 방법.
  17. 제 15 항에 있어서, 상기 매트릭스 물질은 포스포실리케이트 유리, 보로실리케이트 유리 및 보로포스포실리케이트 유리로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 유전체 층 형성 방법.
  18. 제 1 항에 있어서, 상기 침투 층을 변형시키는 상기 침투 층의 경화는 상기 침투 층의 개방 다공성을 최소화시키는 상기 침투 층의 경화인 것을 특징으로 하는 유전체 층 형성 방법.
  19. 기판 상에 유전체 층을 형성하는 방법에 있어서,
    유전체 또는 산화 또는 질화에 의해 유전체로 전환될 수 있는 물질로서 용매에 분산되어 있는 농축 물질의 입자를 포함하는 콜로이드 분산재를 기판 상에 증착하는 단계;
    상기 콜로이드 분산재를 건조시켜 중간층을 형성하는 단계; 및
    상기 중간층을 경화시킴으로써 상기 기판 상의 어디에서나 상기 중간층이 변형되어 상기 유전체 층을 형성하는 단계를 포함하는 것을 특징으로 하는 유전체 층 형성 방법.
  20. 제 19 항에 있어서, 상기 농축 물질의 입자는 실리카, 실리콘, 실리콘 니트라이드, 실리콘 옥시니트라이드, 알루미늄, 알루미늄 니트라이드 및 알루미늄 옥사이드로 구성된 그룹으로부터 선택된 물질을 포함하는 입자인 것을 특징으로 하는 유전체 층 형성 방법.
  21. 제 19 항에 있어서, 상기 농축 물질은 비소, 안티몬, 인 및 붕소로 구성된 그룹으로부터 선택된 종을 더 포함하는 것을 특징으로 하는 유전체 층 형성 방법.
  22. 제 19 항에 있어서, 상기 농축 물질의 입자는 실리카를 포함하는 것을 특징으로 하는 유전체 층 형성 방법.
  23. 제 19 항에 있어서, 상기 입자는 약 2 나노미터 내지 약 50 나노미터의 특징 크기를 갖는 것을 특징으로 하는 유전체 층 형성 방법.
  24. 제 19 항에 있어서, 상기 유전체 층은 집적회로 디바이스 상의 프리-금속 유전체 층인 것을 특징으로 하는 유전체 층 형성 방법.
  25. 제 19 항에 있어서, 상기 유전체 층은 쉘로우 트렌치 절연 구조로 트렌치를 충전하는 것을 특징으로 하는 유전체 층 형성 방법.
  26. 제 19 항에 있어서, 상기 유전체 층은 스핀-온 중합체를 더 포함하는 것을 특징으로 하는 유전체 층 형성 방법.
KR10-2003-7009316A 2002-01-18 2002-01-18 좁은 갭 충전용 유전체 막 KR20040067843A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2002/001628 WO2003063225A2 (en) 2001-01-11 2002-01-18 Dielectric films for narrow gap-fill applications

Publications (1)

Publication Number Publication Date
KR20040067843A true KR20040067843A (ko) 2004-07-30

Family

ID=49356619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7009316A KR20040067843A (ko) 2002-01-18 2002-01-18 좁은 갭 충전용 유전체 막

Country Status (1)

Country Link
KR (1) KR20040067843A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200036178A (ko) * 2018-09-28 2020-04-07 세메스 주식회사 유전막 형성 방법 및 반도체 장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200036178A (ko) * 2018-09-28 2020-04-07 세메스 주식회사 유전막 형성 방법 및 반도체 장치의 제조 방법

Similar Documents

Publication Publication Date Title
US6444495B1 (en) Dielectric films for narrow gap-fill applications
US6653718B2 (en) Dielectric films for narrow gap-fill applications
US6967172B2 (en) Colloidal silica composite films for premetal dielectric applications
KR100751990B1 (ko) 극저 유전 상수를 갖는 박막을 캡핑하는 방법 및 이로부터 제조된 기판
US6875687B1 (en) Capping layer for extreme low dielectric constant films
US6759098B2 (en) Plasma curing of MSQ-based porous low-k film materials
EP1978548B1 (en) Process for producing siliceous film
US7407879B2 (en) Chemical planarization performance for copper/low-k interconnect structures
US8828877B2 (en) Etching solution and trench isolation structure-formation process employing the same
KR100671850B1 (ko) 다공질 필름의 개질 방법 및 개질된 다공질 필름 및 그 용도
US6846755B2 (en) Bonding a metal component to a low-k dielectric material
JP2004134738A (ja) 低誘電率材料及びその製造方法
US6809041B2 (en) Low dielectric constant films derived by sol-gel processing of a hyperbranched polycarbosilane
US20140057458A1 (en) Method for forming silicon oxide film of semiconductor device
EP1118110A1 (en) Process for optimizing mechanical strength of nanoporous silica
KR20040067843A (ko) 좁은 갭 충전용 유전체 막
EP2284874A1 (en) Method of producing silylated porous insulating film, method of producing semiconductor device, and silylated material
US20030148019A1 (en) Compositions and methods for forming dielectric layers using a colloid
CN115989281A (zh) 聚硅氮烷、含有它的硅质膜形成用组合物以及使用它制造硅质膜的方法
Fujii et al. Fabrication of mesoporous silica for ultra-low-k interlayer dielectrics

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination