JP2005516394A - 狭ギャップ充填用途の誘電フィルム - Google Patents

狭ギャップ充填用途の誘電フィルム Download PDF

Info

Publication number
JP2005516394A
JP2005516394A JP2003562989A JP2003562989A JP2005516394A JP 2005516394 A JP2005516394 A JP 2005516394A JP 2003562989 A JP2003562989 A JP 2003562989A JP 2003562989 A JP2003562989 A JP 2003562989A JP 2005516394 A JP2005516394 A JP 2005516394A
Authority
JP
Japan
Prior art keywords
layer
dielectric
particles
dielectric layer
matrix material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003562989A
Other languages
English (en)
Inventor
リアン，ロジヤー
ハツカー，ナイジエル
シエ，ソンユアン
デン，ヤンペイ
エンデイツシユ，デニス
Original Assignee
ハネウエル・インターナシヨナル・インコーポレーテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ハネウエル・インターナシヨナル・インコーポレーテツド filed Critical ハネウエル・インターナシヨナル・インコーポレーテツド
Publication of JP2005516394A publication Critical patent/JP2005516394A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Colloid Chemistry (AREA)
  • Element Separation (AREA)

Abstract

溶媒中に分散した高密度材料からなるナノ粒子のコロイド状懸濁液が、熱収縮の小さいギャップ充填誘電材料を形成するのに使用される。誘電材料は金属化前誘電体および浅溝絶縁の用途に特に有用である。誘電材料を形成する方法によれば、コロイド状懸濁液を基板上に被着し、乾燥して多孔質の中間層を形成する。中間層は、スピン塗工ポリマーなどの液相マトリックス材料で浸透し、続けて硬化すること、また、気相マトリックス材料で浸透し、続けて硬化すること、あるいは硬化のみによって改変され、ギャップ充填性のある、熱的に安定な、エッチング抵抗性のある誘電材料を提供する。

Description

本発明は、全般に半導体装置に使用する誘電材料に関し、より詳細には、高い熱安定性およびエッチング抵抗性を有し、狭いギャップを完全に充填する、コロイド分散体から調製された誘電材料に関する。
集積回路（ＩＣ）がより高い性能を有するために、装置の特性寸法およびＩＣ上の間隔は縮小し続けている。その装置の製造には、しばしばシリコン基板上の材料層中にパターニングされた形状に誘電材料を被着させることが要求される。多くの場合、誘電材料をその形状に完全に充填することが重要で、それは０．０１から０．０５μｍの細かさであり、あるいは次世代装置ではさらに細かい。そのような狭い形状を充填すること、いわゆるギャップ充填は、例えば金属化前誘電体（ＰＭＤ）または浅溝絶縁体（ＳＴＩ）の用途に使用する材料に厳しい要求を課すものである。集積回路上の金属化前誘電層は相互接続金属層から構造体を電気的に絶縁し、電気的性能を劣化させる移動性汚染イオンからそれらを電気的に絶縁する。ＰＭＤ層は、深さと幅の比であるアスペクト比５以上を有する狭いギャップを充填する必要がある。被着の後、誘電材料が高温アニール、エッチング、クリーニングステップなどの加工ステップに耐えることが必要である。
誘電材料は通常化学的気相成長（ＣＶＤ）またはスピン塗工プロセスによって被着される。これらの各手法は非常に狭いギャップを充填するには限界がある。プラズマ強化化学的気相成長（ＰＥＣＶＤ）プロセスは比較的低い温度（約４００℃）で高い被着速度を与える。主な欠点は、ＰＥＣＶＤプロセスが表面上の他の位置よりもギャップの中で被着速度が低いことである。被着速度の相違は、ギャップ開口にオーバーハング構造を作り出し、ギャップ内に空隙を招く。一般にアスペクト比によっては、０．２５μｍ未満の間隔に標準的なＰＥＣＶＤ手法を用いて空隙の無いギャップ充填を達成することは難しい。
通常、リンケイ酸塩ガラス（ＰＳＧ）およびホウリンケイ酸塩ガラス（ＢＰＳＧ）が金属化前誘電体の用途に用いられる。フィルムは通常、大気圧ＣＶＤ（ＡＰＣＶＤ）、半大気圧ＣＶＤ（ＳＡＣＶＤ）または低圧ＣＶＤ（ＬＰＣＶＤ）を用いることによって被着される。用いるプロセス条件および前駆体によっては、これらの方法は殆どコンフォーマルコーティングを達成することができる。ギャップ充填は、一般に８００〜１２００℃の高温で材料を処理する被着後のリフロープロセスによって達成される。ガラス中にリンおよびホウ素、特にホウ素を含有すると、ガラス転移点および流動温度が低下する。しかし、将来の先端装置においては、ＣＶＤに続くリフローを用いることがリフロープロセスに必要な高い熱量のために制限され、接点レベルで使用されるケイ化コバルトなどの或る種の材料およびプロセスには適合しない。０．２μｍ未満の非常に狭いギャップでは、高温加工の後でさえ空隙が残留する危険性が増える。
ある作業者は高密度プラズマ化学的気相成長（ＨＤＰ ＣＶＤ）を用いてＰＳＧおよびＢＰＳＧのギャップ充填を向上させてきた。高密度プラズマプロセスでは、被着およびエッチングは同時に起こる。エッチングは狭い開口の頂部の角で最も効率的であり、それによってギャップ内の低い被着速度を補償する。ＨＤＰ ＣＶＤ被着は、より高密度のフィルムを所望する場合にアニールステップを使用することができるが、高温加工を必要としない。ＨＤＰ ＣＶＤプロセスは、狭い構造のときにエッチングに対する被着速度比が低くなければならず、全体的な充填速度が比較的に遅いという欠点を有する。また、ギャップ充填を向上させるには、丸い角および傾斜側壁など、装置の形状の設計改変を必要とする。最終的に、ＨＤＰ ＣＶＤ加工中のプラズマによる装置の損傷の問題もある。
ケイ酸塩、シロキサン、シラザン、シリセキオキサンなどのスピン塗工ガラスおよびスピン塗工ポリマーは一般に良好なギャプ充填特性を有する。これらの材料のフィルムは一般にポリマーを含有するコーティング溶液を塗工し、続くベーキングと熱硬化プロセスによって形成される。しかし、これらのスピン塗工材料の実用性は、熱加工中の材料収縮によって制限されるであろう。熱収縮は、金属化前誘電体および／または浅溝絶縁体用途に使用される材料など、プロセス温度が８００℃を超えるプロセスに伴う高いプロセス温度に耐えなければならない材料には重要な問題である。大きな収縮は、特に狭いギャップの内部に許容しがたいフィルムの亀裂および／または多孔質材料の形成を招く。亀裂のあるまたは多孔質の材料は後続のプロセスステップにおいて湿式エッチング速度が好ましくない大きさとなる。
したがって、現在使用されているリフロー温度未満の加工温度で、狭い形状に空隙の無いギャップ充填を提供する誘電材料の必要性が残っている。ギヤップ充填材料は、後続の加工ステップに耐えるために高い熱安定性およびエッチング溶液に対する妥当な抵抗性を有する必要がある。
溶媒中に分散した高密度材料からなる粒子のコロイド状分散体が熱収縮の小さいギャップ充填誘電材料を形成するのに使用される。粒子はナノメートル規模のサイズであることが好ましく、ナノ粒子と呼ばれる。高密度材料は誘電材料、あるいは酸化または窒化によって誘電材料に転換可能な材料のいずれかである。誘電材料は金属化前誘電体および浅溝絶縁体の用途に特に有用である。シリコンの酸化物または窒化物、アルミニウムの酸化物または窒化物、およびホウ素の酸化物または窒化物はナノ粒子材料として有用である。コロイド状シリカはコロイド状分散体として特に有用である。誘電材料は場合によっては、ヒ素、アンチモン、リン、またはホウ素などのドープ剤を含む。
誘電材料を形成する方法によれば、コロイド状分散体を基板上に被着させ、被着したフィルムを乾燥して多孔質の中間層を形成する。ギャップを充填する、熱的に安定な、エッチング抵抗性のある誘電材料を提供するために、中間層は、液相マトリックス材料の浸透に続く硬化によって（常に硬化は場合によってアニーリングを含むが）、また、気相マトリックス材料の浸透に続く硬化、あるいは硬化のみによって改変される。
液相で利用する浸透マトリックス材料はスピン塗工ポリマーであり、場合によっては酸素または蒸気の存在下、高温硬化でシリカまたは類似のセラミック材料に転換することのできるオリゴマーおよびモノマーを含む。マトリックス材料はケイ酸塩、シルセスキオキサン水素、有機シルセスキオキサン、有機シロキサン、シルセスキオキサン−ケイ酸コポリマー、シラザンをベースとする材料、ポリカーボシラン、およびアセトキシシランを含むが、これらに限定されるものではない。液相マトリックス材料は、ヒ素、アンチモン、リン、またはホウ素などのドープ剤を場合によっては含む。液相浸透ではマトリックス材料のコーティング溶液をコロイド状フィルムに塗工する。
気相浸透は、バルクな中間層の多孔質性が少なくなる前に狭いギャップの頂部面が封鎖されないように、衝突分子の固着係数が低いおよび／または表面拡散が高い条件下で、化学的気相成長（ＣＶＤ）法を用いる。ＣＶＤで被着した材料は場合によってはドープ剤を含む。原子層成長など、他の気相成長プロセスも気相浸透に用いることができる。
乾燥した中間層または浸透を行った中間層は、例えば約６００〜８００℃の温度の炉内で硬化させ、あるいは例えば約７００〜９００℃の温度での急速な熱加工によって硬化させる。場合によっては、例えば約７５〜３００℃の温度のベーキングステップを１ステップまたは複数ステップ、硬化プロセスに先行させてもよい。加えて、より高温のアニーリングステップを硬化の後に続けてもよい。硬化、および場合によってアニーリングはナノ粒子の焼結および浸透したマトリックス材料のリフローを誘発する。ナノ粒子またはマトリックス材料中のドープ剤の含有はリフロー温度を低下させる。
本発明によって調製したフィルムは、幅が１００ｎｍ未満、および５０〜６０ｎｍ程の狭いギャップを空隙または亀裂なしに充填する。それらは９００℃での熱処理の後でさえ亀裂の剥離を示さない。硬化したフィルムは、充填したギャップでのエッチング溶液に対する抵抗性で実証されるように、開放多孔質性を最小にする。さらに、ブランケットウェーハ上の硬化したフィルムの平均エッチング速度は化学的気相成長によって製造した二酸化シリコンフィルムの平均エッチング速度と同じ程度である。したがって、本プロセスによって調製したフィルムは金属化前誘電体および浅溝絶縁材料として有利に使用される。
低熱収縮のギャップ充填誘電材料を形成する方法は高密度粒子のコロイド状分散体を使用する。コロイド状分散体のコーティング溶液は基板上に被着されてフィルムを形成し、フィルムは１つまたは複数の手法によって意図的に改変される。誘電材料は金属化前誘電体および浅溝絶縁体の用途に有益に使用される。
本発明の要点はコロイド状分散体の性質である。コロイドは一般に２つ以上の相が存在する懸濁システムとして定義される。コロイド状懸濁液では、分散相と呼ばれる相の１つが連続相と呼ばれる他の相に分配されている。コロイドのよく知られた型は液体中に細かな粒子が分散したものからなる。
本発明の一態様によれば、ナノ粒子と呼ばれる、溶媒中に分散した高密度材料からなるナノメートル規模の粒子のコロイド状分散体が使われる。高密度材料は、誘電材料あるいは酸素または窒素との反応によって誘電材料に転換可能な材料のいずれかである。加えて、ナノ粒子の物理的サイズは熱加工によって実質上変化しないことが必要である。ナノ粒子のサイズは約７００℃の温度に曝されたとき、１０％を超えて減少してはならない。ナノ粒子がシリコンまたはアルミニウムなど、酸化または窒化によって誘電材料に転換可能な材料からなる場合には、粒子のサイズは酸素または窒素を含有する化学種の存在下で硬化する間にいくらか増加する。
シリコンおよびアルミニウム、およびシリコンおよびアルミニウムの耐熱性酸化物および窒化物は有用なナノ粒子材料である。追加の有用な材料は窒化ホウ素および窒化ガリウムなどの窒化物、また酸化ホウ素および炭化ホウ素を含む。ナノ粒子として使用するのに適切な高密度のシリコン含有材料は、シリカ、シリコン、窒化シリコン、酸窒化シリコン、およびその組合せおよび混合物を含む。例えば、コロイド状シリカはコロイド状分散体として有利に使用される。コロイド状シリカを形成する方法は、例えば米国特許第３，６３４，５５８号、およびＶａｎ Ｈｅｌｄｅｎ等（Ｊ．Ｃｏｌｌｏｉｄ Ｉｎｔｅｒｆａｃｅ Ｓｃｉ．８１、３５４（１９８１））に記載された従来技術で知られており、これらはどちらも参照して本発明に組み込まれている。加えて、コロイド状シリカは市場で入手可能である。一般的な基準はナノ粒子が、上で議論したように酸化または窒化を除いて高温の硬化プロセスの間に化学的な変化を少ししか、または全く受けないことである。しかし、低収縮の基準を満たしている限り、ナノ粒子はヒドリドシルセスキオキサン、有機シロキサン、有機シルセスキオキサンおよびペルヒドロシラザンなど少量のシリコンポリマーをさらに含んでもよい。
ナノ粒子は約２ｎｍ〜約５０ｎｍの特性寸法を有している。コロイド状分散体は優れたギャップ充填性を有しており、粒子サイズによってのみ制限を受ける。いかなる特定の用途においても、粒子サイズは充填すべき開口の幅よりも小さいものが選択される。ナノ粒子のサイズの分布は、単分散、双峰分散、または多分散系とすることができる。双峰分散は、大粒子の装填によって生じた空隙に小粒子が入り込むようにして、ナノ粒子の充填密度がより高くなるように調整することができる。ナノ粒子は水性溶媒、または混合溶媒などの有機溶媒または無機溶媒、あるいは超臨界流体中に分散される。適切な有機溶媒は、少し例を挙げれば、メタノール、エタノール、イソプロピルアルコール、メチルイソブチルケトン、シクロヘキサノン、アセトン、およびアニソールなど、スピン塗工ポリマーのコーティング溶液に通常使用される溶媒を含む。コロイド状分散体中のナノ粒子の固形分は一般に少ないもので０．５重量％、多いもので２０％の範囲である。コーティングの厚さを調整するために、より高い濃度、またはより低い濃度を使用することができる。また、界面活性剤または結合剤などの追加の添加剤も分散中に存在することができる。以下に説明する浸透マトリックス材料は、分散体に少量、例えばナノ粒子と結合剤の比で約１０：１を超えて加えると、結合剤として有用である。
本発明の他の態様によれば、ナノ粒子はヒ素、アンチモン、リン、またはホウ素などのドープ剤を含む。それらのドープ剤を含むことはコロイド状分散体から形成されたフィルムの材料特性を向上させるであろう。例えば、ドープ剤は移動性イオンの吸収を高め、ガラス転移温度を低くするために導入される。ホウ素は、他の理由の中でも特に、エッチング抵抗性の高い誘電材料を製造するために使用される。
コロイド状分散体のフィルムは一般にスピンコーティングによって基板上に形成される。別法として、浸漬コーティングまたは噴霧コーティングなど、従来技術で知られているコーティング溶液の他の塗工方法を用いることもできる。コーティングしたフィルムは分散体中の溶媒を蒸発させて乾燥する。コーティングしたフィルムは、例えば高速スピン、あるいは投与ステップに続く休止期間によって、スピンコーティングプロセスの間に乾燥することができる。別法としてコーティングしたフィルムは、約７５〜３００℃の間のひとつまたは多くの温度で、ランプ加熱、熱板上でのベーキングなどの方法、または他の従来技術で知られた方法によって熱処理することができる。溶媒の蒸発に加えて、熱処理は粒子の基板上への固着を保持するように作用するので、後続の浸透の間にそれが離脱／流出することがない。熱処理はまた、場合によって加えた結合剤材料を反応させる効果もある。このようにして基板上に形成したフィルムは一般に開放孔構造を有する多孔質である。ＰＭＤまたはＳＴＩ層などの用途では、熱収縮および水分への感受性を最小にし、熱安定性およびエッチング抵抗性を最大にするために、フィルムの多孔質性を最小にすることが望ましい。また、開放孔構造を閉口孔構造に変えることが望ましい。開放多孔質性を無くすことによって、後に続く加工ステップ間での材料のエッチング抵抗性など、化学的な抵抗性が向上する。開放多孔質性を最小にするために、コロイド状懸濁液から形成したフィルムは１つまたは複数の手法によって改変される。プロセスは液相で使用するマトリックス材料の浸透、気相で使用するマトリックス材料の浸透、および硬化／アニーリングプロセスを含む。
液相で使用する浸透マトリックス材料は、硬化プロセス中にシリカまたは類似のセラミック材料に転換することのできるスピン塗工ポリマーである。一例は、場合によっては酸素または蒸気の存在下での高温硬化である。本明細書で用いられる用語、スピン塗工ポリマーはポリマーならびにオリゴマーおよびモノマーを含む。マトリックス材料は、ケイ酸塩、シルセスキオキサン水素、有機シルセスキオキサン、有機シロキサン、有機ヒドリドシロキサン、シルセスキオキサン−ケイ酸塩コポリマー、シラザンをベースにした材料、ポリカーボシラン、およびアセトキシシランを含むが、これらに限定されるものではない。適切な市販のマトリックス材料は、Ｔ１１およびＴ１４シリーズのケイ酸塩、スピン塗工ガラスＡｃｃｕｓｐｉｎ（登録商標）、および有機ヒドリドシロキサンＨＯＳＰ（登録商標）を含み、全てＨｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ，Ｉｎｃ．（Ｍｏｒｒｉｓｔｏｗｎ、ＮＪ）によって供給される。
液相浸透では、マトリックス材料のコーティング溶液は一般にコロイド状フィルムの上にスピンコーティングによって塗工されるが、別法の塗工方法を用いることもできる。低分子量のマトリックス材料はナノ粒子間の狭い空間により容易に浸透する利点を有する。分子量が数百から数千原子質量単位（ａｍｕ）のマトリックス材料が望ましい。流体力学的な直径が１〜２ｎｍ未満の分子の浸透は、微細孔に浸透するのに有利である。浸透溶液の固形分は、固形分１００％近くから２％の少なさまでの範囲に及ぶことができる。浸透マトリックス材料はナノ粒子間の空間を占拠し、開放多孔質性を最小にする。加えて、マトリックスポリマーの分子量によって、マトリックス材料は、例えば以下の実施例５に記載するように、浸透したコロイド層の頂部に被覆層を形成することもできる。
いくつかの実施形態では、上述のように、ヒ素、アンチモン、リン、またはホウ素などのドープ剤がマトリックス材料に含まれる。ドープ剤は、例えば移動性イオンの吸収を増加させ、ギャップ充填誘電材料のガラス転移温度を下げるために導入される。リンの導入はより良好なギャップ充填特性を提供することが観察され、ホウ素は、他の理由の中で特にエッチング抵抗性の向上した誘電材料を作るため、また、長い貯蔵寿命を有する誘電材料を塗工するためのコーティング溶液を提供するために使用される。ドープ剤は他の理由によっても加えられる。特に、ホウ素およびリンをドープしたケイ酸塩およびシルセスキオキサンは有用なドープしたマトリックス材料である。リンをドープした適切なケイ酸塩はリンケイ酸塩製品Ｐ０６２Ａ、Ｐ０８２Ａ、Ｐ１１２Ａ、Ｐ０６４Ａ、Ｐ０８４ＡおよびＰ１１４Ａを含み、全てＨｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ，Ｉｎｃ．（Ｍｏｒｒｉｓｔｏｗｎ、ＮＪ）によって供給される。ホウ素をドープしたシルセスキオキサンは、例えば酸化ホウ素のイソプロピルアルコール溶液を以下の実施例３に述べるようにシルセスキオキサン溶液に加えることによって調製される。ホウ素および／またはリンをドープしたケイ酸塩は、ケイ酸塩ポリマーの合成中にホウ素および／またはリンの前駆体を含ませることによって調製される。適切なリン前駆体はＰ２Ｏ５、Ｈ３ＰＯ４、およびリン酸トリメチル、およびリン酸トリエチルなどのリン酸トリアルキルを含むが、これらに限定されるものではない。適切なホウ素前駆体はＢ２Ｏ３、Ｈ３ＢＯ３、およびホウ酸トリメチル、ホウ酸トリエチルなどのホウ酸トリアルキルを含むが、これらに限定されるものではない。Ｐ２Ｏ５およびＢ２Ｏ３を反応体として使用するホウ素およびリンをドープしたケイ酸塩の合成を以下の実施例７に述べる。別法として、マトリックス材料はドープしないスピン塗工ポリマーと上述したホウ素および／またはリンの前駆体との混合物を含むことができる。ドープ剤／マトリックス材料の混合物に有用な追加のドープ剤含有分子は、ホスファゼン、ボラゼン、およびホウリン酸塩である。
別法の実施形態では、マトリックス材料はコロイド状分散体の一成分として含まれている。コロイド状分散体とマトリックス材料の予備混合は、マトリックス材料のコーティング溶液を塗工するプロセスステップを省ける利点がある。予備混合の場合、加えるマトリックス材料の成分は、誘電材料の熱収縮を最小にするために、ギャップの容積の大部分がナノ粒子によって占拠されるようにする。例えば、ナノ粒子とマトリックス材料の比率は、約１：１以上である。マトリックス材料がコロイド状分散体中に結合剤として使用される場合には、ナノ粒子とマトリックス材料の比率はマトリックス材料がコロイド状懸濁液に予備混合する場合よりもはるかに大きいことに留意されたい。
マトリックス材料の気相浸透は密度を高める第２の手法である。気相浸透プロセスは化学的気相成長（ＣＶＤ）および原子層成長を含む。浸透プロセスとして使用するには、ＣＶＤ条件はバルクの多孔質性が減少する前に頂部表面が封止されるのを防止するように調整される。したがって、ＣＶＤプロセスは、反応速度を制限したプロセス領域で行われ、例えば衝突分子が低い固着係数および／または高い表面拡散を有する条件で行われる。固着係数は表面に到達して反応する分子の確率である。固着係数１は全ての分子が表面に留まることを意味する。ＣＶＤを用いる浸透を成功させるには固着係数は０．０１よりも小さくなければならない。熱ＣＶＤプロセスでは、これは通常被着温度を標準のプロセス温度よりも低く選択することによって達成することができる。通常の平坦な表面への材料層のＣＶＤ成長では、その条件は許し難いほど低い被着速度になる。しかし、多孔質性の高いフィルム上に被着する本用途では、表面面積を平坦な基板表面積より何倍も大きくすることができ、実用レベルまで有効な被着速度を高める。例示的な気相の高密度化プロセスは、約４００〜６００℃の温度でのテトラエトキシシラン（ＴＥＯＳ）および酸素のＣＶＤ成長である。浸透被着温度は従来ＴＥＯＳ／酸素系のＣＶＤに用いられた約６００から７００℃のプロセスよりもはるかに低い。上にリストしたドープ剤は、ＣＶＤ反応ガスとともにドープ剤前駆体ガスを含ませることによって、ＣＶＤ浸透プロセスに含むことができる。ドープ剤前駆体の例には、酸化ホウ素、ホウ酸トリエチル、アルキルボラン、およびホウ素ドーピングのためのジボラン、およびリン酸トリエチル、リン酸トリメチル、およびリンドーピングのためのホスフィンが含まれる。
原子層成長（ＡＬＤ）は別法の気相浸透プロセスを提供する。ＡＬＤでは、各原子層は反応ガスとパージガスを交互に供給することによって被着する。したがって、ＡＬＤはコロイド状分散層の孔表面構造の全体に、均一なコンフォーマルコーティングを形成する優れた手法である。Ａｌ２Ｏ３を被着するＡＬＣＶＤプロセスの一例は、前駆体としてＡｌ（ＣＨ３）３および水蒸気を使用する。２０〜３０層未満の原子層からなるＡＬＣＶＤコーティングは本発明で有用に使用される。多数層の原子層も使用することができる。
熱加工、あるいは電子ビームアニーリングまたはイオンビームアニーリング、またはその組合せなどのアニーリング方法を含むことのできる硬化プロセスは、開放孔構造を改変する第３の手法を提供する。硬化プロセスは被着したままのコロイド状分散体、または液相または気相浸透プロセスを施した後のフィルムに実施することができる。本発明によるギャップ充填誘電材料を形成する方法は全て硬化ステップを含む。場合によっては、約７５〜３００℃の温度でのベーキングステップを１ステップまたは複数ステップ、硬化プロセスに先行させてもよい。フィルムは真空中、または窒素、酸素、オゾン、蒸気、アンモニア、アルゴン、一酸化炭素、二酸化炭素、亜酸化窒素、一酸化窒素、ヘリウム、水素、フォーミングガス、またはその混合物など、通常使用されるガスの雰囲気中で硬化する。シリコンなど、酸化または窒化によって誘電体に転換可能な材料のナノ粒子は、酸素または窒素含有化学種を含む硬化雰囲気が用いられる。
硬化プロセスの例は、約６００〜８００℃の温度の炉中で、窒素／酸素雰囲気中、約２時間未満硬化する。別法では、フィルムは約７００〜９００℃の温度で約１０秒から５分間急速熱加工（ＲＴＰ）によって硬化する。場合によっては、特にナノ粒子もマトリックス材料もドープされていない材料のプロセスでは、両方とも硬化の後に高温熱アニーリングステップを続けることができる。アニーリングプロセスの一例は、窒素雰囲気中、約８００〜１０００℃の温度を用いる。本プロセスでは、硬化は狭ギャップの中および開放領域を含む、基板上の誘電フィルム全域を改変する。
本プロセスは集積回路装置の製造において基板上に誘電材料を被着させるために用いられる。集積回路装置はシリコンベースの装置、ガリウムヒ素ベースの装置、光電子装置、フォーカルプレーンアレイ、光電池、および光装置を含むが、これらに限定されるものではない。よく知られているように、集積回路装置は一般に基板、導電性回路線、および誘電材料を含む。加えて、バリア層、エッチング停止層、およびポリシリコンゲートなどの導電性ゲートが装置に含まれる。相互接続された回路線は装置の電気的信号を分配し、装置への電力入力および装置からの信号出力を提供する。集積回路装置は、一般に垂直の金属スタッド、すなわち金属を充填したビアによって相互接続された多重層の回路線を含む。適切な基板は、シリコン、二酸化シリコン、ガラス、窒化シリコン、セラミック、およびガリウムヒ素を含むが、これらに限定されるものではない。本明細書で使われる「基板」は、半導体ウェーハ、誘電層、ゲート、バリア層、エッチング停止層、および集積回路装置に見出される金属線を含んで、平坦化された、またはトポグラフ形態を有する任意の層を指す。
本発明によるギャップ充填誘電材料を形成する基本的な方法は図１〜３のプロセスフロー図に要約されている。図１は、マトリックス材料で浸透しないフィルムを形成するプロセス１０を示している。ナノ粒子のコロイド状分散体はステップ１２で基板上に被着され、場合によってはベーキングステップ１４が続く。ナノ粒子はドープしてもしなくてもよい。プロセス１０の最終ステップは上述のように硬化プロセス１６である。図１〜３のプロセスステップ１６は場合によって必然的に高温アニールを含む。また、図１はステップ１２でマトリックス材料をコロイド状分散体に予備混合する、別法の誘電材料の形成プロセスを示している。予備混合した分散体を被着させるときは、ベーキングステップ１４がこのプロセスに含まれる。
図２および３はプロセス２０および３０を示し、それぞれ液体マトリックス材料での浸透および気相プロセスによる浸透を含む。プロセス２０および３０では、コロイド状分散体を被着するステップ１２の後に場合によってベーキングプロセス１４が続く。液相浸透にはプロセス２０のステップ２６でマトリックス材料のコーティング溶液がコロイド状分散体から形成したフィルムの上に塗工される。ステップ２６のコーティング溶液はホウ素および／またはリン（これらに限定されるわけではない）を含むドープ剤を含むことができる。ステップ２６は、マトリックス材料のコーティング溶液の複数塗工を場合によって含むことができる。マトリックス材料のコーティングの後ベーキングステップ２８、および硬化ステップ１６が続く。気相浸透プロセス３０では、ステップ１２でのコロイド状分散体の被着、および場合によってはステップ１４のベーキングステップの後、マトリックス材料がステップ３６で化学的気相成長によってナノ粒子上に被着される。ステップ３６ではホウ素およびリンなどのドープ剤を含む材料が有利に使用される。硬化ステップ１６でプロセス３０が完了する。プロセス２０および３０はナノ粒子充填剤材料を取り囲むマトリックス材料からなる複合のギャップ充填誘電材料を提供する。
本材料は、それぞれ図４および５に概略図示するように、誘電材料で金属化前層の狭ギャップを充填すること、および浅溝絶縁構造中の溝を充填することに特に有用である。図４の金属化前層４０は基板４５上にポリシリコンゲート４３およびバリア層４４を含む。ギャップ４２は通常フォトリソグラフ法で定義される「最小形状寸法」の限界よりももっと狭くすることさえできる。図４に示す特別な実施形態は、ナノ粒子４７を含む、硬化した浸透マトリックス材料の被覆層４８で覆われた誘電層４６を示している。また、マトリックス材料はナノ粒子間の空間を占拠する（図示しない）。ナノ粒子を提供するためのコロイド状シリカ、および浸透マトリックス材料としてのホウ素をドープしたシルセスキオキサンを用いて、幅が５０〜６０ｎｍ（０．０５〜０．０６μｍ）程の１００ｎｍ未満のギャップを、以下の実施例５に述べるように剥離することなく完全に充填した。
図５に示す浅溝絶縁構造５０の例は、基板５２、酸化物パッド層５３、硬質マスク５４、酸化物ライナー５５、および本誘電材料で充填した溝５６を含む。浅溝の特性寸法５７は一般に「最小形状寸法」の１〜２倍である。したがって、ＳＴＩの用途には狭い開口を充填する材料が必要である。ＳＴＩの使用には、ナノ粒子は一般にシリカ、シリコン、またはその混合物からなる。浸透は、好ましくはＳｉＯ２またはＡｌ２Ｏ３など、酸化物または酸化物を形成することのできるマトリックス材料で液相または気相で行われる。気相浸透では、テトラエトキシシラン（ＴＥＯＳ）および酸素またはオゾン（これらに限定されることはない）を含む標準のＣＶＤ前駆体を使用して酸化シリコンを被着させることができ、あるいは、ジクロロシランまたはトリクロロシランを含む前駆体を使用してシリコンを被着させることができる。
本ギャップ充填誘電材料の利点は、原理的に焼結およびリフロープロセスである硬化ステップ１６中に起きる、微視的な材料変質の見地から理解することができる。焼結は従来、粉状材料をその融点、あるいはガラス転移温度より低い温度で加熱および成形して、粒子を互いに単一の固定した形状に鍛接するプロセスと定義されている。
リフローはガラス転移温度より高い温度で起こり、物理的な形態変化を誘発する。ＰＳＧおよびＢＰＳＧ材料のリフロー機構は、Ｒ．Ａ．Ｌｅｖｙによって記載されている（Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．、Ｖｏｌ １３３、Ｎｏ．７、ｐｐ．１４１７（１９８６））。リフローは表面張力によって駆動される。この力はσ／Ｒ２に比例し、σは表面張力、Ｒは曲率半径である。従来のＢＰＳＧリフローでは、狭ギャップのコンフォーマルコーティングの曲率半径は１００から５００Å程度であり、多孔質性フィルムの粒子間の曲率半径は、粒子サイズによって５から５０Åである。したがって、多孔質性フィルム内部の表面張力は従来のコーティングよりも数倍程度大きい、すなわち、より高粘度でもリフローを誘発することができる。したがって、リフローは、従来のリフローに要求された温度よりも低い温度（あるいは同じ温度で短時間）で、初期の開放孔構造を閉口孔構造に転換することができる。
マトリックス材料での浸透を含まないプロセス１０では、被着したコロイド状分散体は、溶媒の除去後、本質的にナノ粒子からなる。これらの場合、硬化はナノ粒子の焼結を誘発する。リンまたはホウ素のドープ剤を含むナノ粒子を使用することによって、焼結に必要な最低温度が低下する。また、ドープしたナノ粒子を使用することによって、ガラス転移温度が低下し、ドープしたナノ粒子を上述したように炉硬化温度およびＲＴＰ温度でリフローさせることができる。
マトリックス材料での浸透を含むプロセス２０および３０では、硬化プロセスによってマトリックス材料中の化学変化を誘発することができる。例えば、上に挙げた液相浸透用のシリコン含有スピン塗工ポリマーを使用することによって、酸素を含む雰囲気中の硬化は、マトリックス材料をシリカまたは酸窒化シリコンへ転換する。加えて、ナノ粒子がシリコンなどの誘電体に転換できる材料からなるとき、酸素または窒素雰囲気中での硬化は同様にナノ粒子中に化学変化を誘発する。マトリックス材料のリフローおよび焼結特性は、ドーピングによって微調整することができる。例えば、リンまたはホウ素を含むマトリックス材料を使用することによってリフロー温度が下がり、硬化が化学的および物理的な変化の両方を誘発する。この場合、リフローは従来のＢＰＳＧガラスで必要なそれよりも低い温度で起きる。発明者はいかなる理論にも束縛されずに、リフロー温度の低さは、リフローの駆動力が曲率半径に逆比例する表面エネルギーであるという事実に帰結させている。本フィルムのナノ粒子のコロイド状分散体では関連する曲率半径がオングストロームであるが、一方、従来のＢＰＳＧリフロープロセスでは数百オングストロームである。加えて、本例では、必要なフロー距離は数桁以上小さい。
したがって熱加工が、ナノ粒子を互いに焼結することによって、かつ／またはナノ粒子および／またはマトリックス材料のリフローを誘発することによって、ギャップ充填誘電材料を改変して開放多孔質性を最小にし、その多孔質性を小さくし、ある場合は、その密度を高めることが理解できる。プロセス温度が高いほど得られる孔構造への改変が大きい。開放多孔質性の減少は、通常使用される酸化緩衝エッチング剤（ＢＯＥ）溶液、例えばフッ化アンモニウムおよび／またはフッ化水素を含有する溶液に対する誘電材料の抵抗性を高める。以下の実施例で報告されたように、プロセス１０の単独熱加工によってナノ粒子シリカのコロイド状分散体から形成された誘電材料、また、プロセス２０のホウ素をドープしたシルセスキオキサン水素での浸透によってナノ粒子シリカから形成された誘電材料をパターニング済みウェーハのギャップを充填するのに用いた。ギャップ中の浸透した、および浸透しない材料は両方とも標準の５００：１のＢＯＥ溶液に抵抗性があった。しかし、高いプロセス温度は材料収縮を伴い、狭ギャップ中の材料の亀裂または剥離を招くことがある。本方法では、高密度ナノ粒子を用いることによって熱収縮が最小になる。例えば浸透を行わないコロイド状シリカ（以下の実施例２を参照のこと）では、９００℃でのアニールの後、ベーキングしたフィルムについて僅かに４．５％の全厚さの収縮が観察された。したがって、本方法によって、亀裂のない、エッチング剤に抵抗性のあるギャップ充填誘電材料を与える熱加工温度を選択することができる。
本発明の特徴および利点を以下の実験実施例で説明するが、これらに限定されるものではない。
分析試験方法
実験結果を特徴付ける上で、屈折率およびフィルム厚さをＷｏｏｌｌａｍ Ｖａｒｉａｂｌｅ Ａｎｇｌｅ Ｓｐｅｃｔｒｏｓｃｏｐｉｃ Ｅｌｌｉｐｓｏｍｅｔｅｒ Ｍｏｄｅｌ ＭＭＡを使用して測定した。フィルム厚さのサンプルはポストベーキング、ポスト硬化、およびポストアニーリングで測定した。収縮のパーセントはフィルム厚さの変化をポストベーキング厚さで除して算出した。ベーキング後に、コーティングしたパターニング済みのウェーハを割り、形状のサイズを明らかにした。断面を薄い金の層で金色に染色した。４０，０００から１００，０００倍の範囲の走査電子顕微鏡（ＳＥＭ）拡大像をＪＯＥＬ ＪＳＭ ｍｏｄｅｌ ６３３０Ｆ ＳＥＭ装置を使用して得た。
シリカのコロイド状分散体の調製
シクロヘキサノン中１．８重量％のコロイド状シリカ分散体を、シクロヘキサノン中１０重量％のコロイド状シリカ原料溶液（Ｃａｔａｌｙｓｔ ａｎｄ Ｃｈｅｍｉｃａｌ Ｉｎｄｕｓｔｒｉｅｓ Ｃｏ、Ｊａｐａｎ）５０．３ｇとシクロヘキサノン２２５ｇを混合することによって調製した。コロイド状シリカの平均粒子直径は１０．５ｎｍであった。溶液の金属濃度分析は、Ｃａ：４．８ｐｐｂ、Ｃｒ：＜１ｐｐｂ、Ｃｕ：４．２ｐｐｂ、Ｆｅ：＜５ｐｐｂ、Ｍｇ：０．７ｐｐｂ、Ｍｎ：＜１ｐｐｂ、Ｎｉ：＜０．５ｐｐｂ、Ｋ：＜５ｐｐｂ、Ｎａ：１６ｐｐｂを示した。
シクロヘキサノン中３．５重量％のコロイド状シリカ分散体を、１０％のコロイド状シリカ原料溶液９０．６ｇとシクロヘキサノン１７０ｇを混合することによって調製した。溶液を３０分間の超音波攪拌によって均一化し、次いで素基板またはパターニング済みのウェーハ上にスピンコーティングで使用する前に０．１μｍフィルターを通してろ過した。
コロイド状シリカ溶液のコーティング
実施例１の１．８重量％のコロイド状シリカ溶液を、（これ以降ブランケットウェーハと呼ぶ）８インチのシリコン素基板ウェーハ上、および５０ｎｍから数ミクロンの範囲の形状サイズ、および０．２から０．４μｍのステップ高さを備えるパターニング済みウェーハにスピンコーティングした。スピン条件は、投与容量２ｍｌを３００ｒｐｍで３秒間の動的投与を行い、続いて最終スピンを５０ｒｐｍ／秒で加速させ、２０００ｒｐｍで２０秒間行った。コーティングしたウェーハを８０℃、１５０℃、および２５０℃でそれぞれ１分間ベーキングし、硬化、アニーリングを行った。硬化の間に温度を５℃／分の速度で４５０℃から７００℃に上げ、次いで７００℃で３０分間保った。硬化雰囲気はＮ２１６リットル／分、Ｏ２４リットル／分であった。ウェーハは窒素流中９００℃で２０分間アニールリングした。
各加工ステップ後の、ブランケットウェーハ上のシリカフィルムのフィルム厚さおよび収縮は表１にリストされている。ブランケットウェーハ上に被着したとき、亀裂のない透明なフィルムが目視欠陥なしに得られた。フィルム厚さを偏光分光計（Ｊ．Ａ．Ｗｏｏｌａｍ ＶＡＳＥ）で測定した。フィルムの不均一性は２％未満であった。
１．２４の屈折率は、被着フィルムが多孔質シリカ構造を有していたことを示した。この屈折率の値は、２０％多孔質シリカフィルムの屈折率１．３６、および非多孔質シリカフィルムの屈折率１．４５と比較することができる。多孔質フィルムは９００℃の高さの熱処理後でさえ非常に低い収縮を示した。
パターニング済みウェーハの狭ギャップへのコロイド状シリカのギャップ充填性は、割ったウェーハのＳＥＭ写真から求めた。ＳＥＭ写真は（ｉ）ポストベーキング、（ｉｉ）ポスト硬化、（ｉｉｉ）ポストアニーリングのウェーハから撮影した。３つの全てのＳＥＭ像は、シリカナノ粒子が５０ｎｍから数ミクロンサイズの範囲のギャップを均一に充填することを示した。硬化後、およびアニーリング後に剥離または亀裂がなく、ナノ粒子はギャップの底周辺の角も充填する。
ホウ素をドープしたシルセスキオキサン溶液の調製
８．２ｇのトリエトキシシラン、０．６０ｇの脱イオン水、および０．７５ｇの０．０２Ｎ硝酸をプラスチック瓶中の４１ｇのアセトンに加えた。混合物を室温で１８時間保持し、次いで５０ｇのｎ−プロポキシプロパノールおよび２０ｇの変性エタノールで希釈し、ベースとなるシルセスキオキサン溶液を形成させた。
３ｇの酸化ホウ素（Ｂ２Ｏ３）を１００ｇのイソプロピルアルコールに溶解して３％の酸化ホウ素溶液を形成した。６．６６ｇの３％酸化ホウ素溶液を１００．５５ｇのベースとなるシルセスキオキサン溶液に加えた。ホウ素をドープしたシルセスキオキサン樹脂の分子量はゲル浸透クロマトグラフィから１２５６原子質量単位であった。樹脂は２．０重量％のホウ素を含んでいた。室温で１５日後の樹脂の分子量は１７９７であった。
（比較例）
ホウ素をドープしたシルセスキオキサン溶液のコーティング
ホウ素をドープした実施例３のシルセスキオキサン溶液を、６インチのブランケットウェーハおよびパターニング済みウェーハ上に、実施例２のスピン、ベーキング、硬化のサイクルを用いてコーティングした。フィルム特性は表２にリストされている。コーティングステップ間にベーキングサイクルをはさんだ２回のコーティングステップで、ブランケットウェーハ上のポストベーキングのフィルム厚さ１１００Åが得られた。ブランケットウェーハ上に良好な品質のフィルムが得られた。硬化フィルムのＦＴＩＲスペクトルは、ポストベーキングフィルムで２０００〜２２５０ｃｍ−１および８００〜９００ｃｍ−１のピークによって実証されたシラン（ＳｉＨ）がシリカに転換され、その結果ホウ素をドープしたシリカフィルムが製造されたことを示した。
材料のギャップ充填の挙動を各加工ステップの後に撮影したＳＥＭ写真から観察した。ホウ素をドープしたシルセスキオキサンは、ポストベーキングの後、パターニング済みウェーハのギャップを約５０〜６０ｎｍの最も狭いサイズまで空隙または剥離なしに充填した。窒素／酸素中７００℃の硬化の後、形成したシリカに剥離はなかったが、ギャップの低い角の周辺に、ＳＥＭのその領域の輝度に基づいて、低密度の材料が確認された。窒素中９００℃のアニーリングの後、アニーリング中に誘発されたさらなる収縮に起因する剥離および亀裂が発生した。
コロイド状シリカフィルムへのホウ素をドープしたシルセスキオキサン浸透
実施例１の１．８重量％コロイド状シリカ溶液を使用してパターニング済みウェーハにコーティングし、続いて実施例２のスピンおよびベーキング条件を実施した。ベーキングの後、実施例３のホウ素をドープしたシルセスキオキサン溶液を、実施例４のスピン／ベーキング手順を用いて、コーティングしたパターニング済みウェーハにスピンコーティングした。次いで浸透したウェーハを、実施例２の硬化およびアニーリング条件を用いて硬化およびアニーリングした。
パターニング済みウェーハのギャップ充填の程度を、種々サイズのギャップのＳＥＭ写真を調査して求めた。ポストベーキング、ポスト硬化、およびポストアニーリングのサンプルの全てで、約５０〜６０ｎｍの最も狭いサイズまで、全てのサイズのギャップ内部に剥離はなかった。ホウ素をドープしたシリカの被覆層を、浸透したコロイド状シリカフィルムの頂部に形成した。被覆層の厚さは約２００ｎｍであった。
エッチング抵抗性
実施例２のシリカをコーティングしたブランケットウェーハと実施例４のホウ素をドープしたシルセスキオキサンでコーティングしたウェーハを、５００：１のフッ化アンモニウムを含むＢＯＥ（酸化緩衝エッチング剤）溶液に、エッチング温度２１℃で１８０秒間浸漬した。エッチング後、処理したウェーハを脱イオン水で洗浄し、フィルム厚さを測定した。ＴＥＯＳのＣＶＤ成長によって製造した酸化シリコンのエッチング速度を、比較のための参照に使用した。エッチング速度はフィルム厚さの減少をエッチング時間で除して算出した。Å／秒でのエッチング速度、およびＣＶＤ ＴＥＯＳのそれについての比較エッチング速度を表３にリストした。ＣＶＤ ＴＥＯＳの平均エッチング速度は約０．４５Å／秒であった。
実施例２、４、および５のコーティングしたパターニング済みウェーハを５００：１のＢＯＥ溶液に２０秒間浸漬し、続いて脱イオン水の洗浄を行った。エッチングしたサンプルのＳＥＭ写真を撮り、狭ギャップ中に充填した誘電体のエッチング抵抗性を調査した。結果は以下に纏めてある。
誘電体中にシリカナノ粒子を含有することは２つの大きな利点を示した。即ち、（１）７００〜９００℃の加熱処理によって誘発される亀裂および剥離がなくなること、（２）ＢＯＥエッチングに対するギャップ誘電体のエッチング抵抗性が大きく向上することである。これらの利点は、不活性複合充填剤の手法を用いることによって達成される低い収縮および高い密度によるものである。
ドープしたケイ酸塩の合成
Ｐ２Ｏ５５％の２−プロパノール溶液１０．０ｇに、０．３８ｇのＢ２Ｏ３を１時間攪拌しながら溶解した。アセトン９．５ｇ中のＴＥＯＳ９ｇを加え、続いて１．３８ｇの１Ｎ ＨＮＯ３および０．５ｇの水を加えた。混合物を６６℃近傍に加熱して沸騰させ、３時間保持した。分子量は約２０００原子質量単位であった。ケイ酸塩樹脂は８重量％のリンおよび４重量％のホウ素を有するものと推定された。溶液の固形分は８重量％であった。
コロイド状シリカフィルムへのドープしたケイ酸塩の浸透
実施例１の１．８重量％コロイド状シリカ溶液を使用してブランケットウェーハ上にコロイド状シリカフィルムを被着させた。スピンの処方は、溶液２ｍｌを３００ｒｐｍで５秒間の動的投与を行い、２０００ｒｐｍで２０秒間のスピンを続けた。ウェーハを８０℃、１５０℃、および２５０℃でそれぞれ１分間ベーキングした。フィルム厚さは５２０Å、屈折率は１．２３であった。
多孔質シリカフィルムに実施例７のドープしたケイ酸塩溶液を浸透した。５０重量％の２−プロパノールおよび５０重量％のアセトンからなる洗浄溶液を調製した。次の浸透および洗浄手順を用いた。即ち、（１）ドープしたケイ酸塩溶液４ｍｌをウェーハ上に３００ｒｐｍで５秒間動的投与する。（２）液体を１０００ｒｐｍで１秒間展延する。（３）５秒間の休止。（４）４ｍｌの洗浄溶媒を用いて３００ｒｐｍで５秒間動的洗浄する。（５）２０００ｒｐｍで２０秒間最終スピンする。
浸透したフィルムを８０℃、１５０℃、および２５０℃でそれぞれ１分間ベーキングした。ベーキング後のフィルム厚さは５１７Å、屈折率は１．４３であった。屈折率が１．４３の値に増加したことは、固体の非多孔質フィルムが製造されたことを示していた。
コロイド状シリカフィルムへのドープしたケイ酸塩の浸透
パターニング済みウェーハをコーティングするために、実施例１の１．８重量％コロイド状シリカ溶液を使用して、３ｍｌを３００ｒｐｍで３秒間動的投与を行い、続いて最終スピンを２０００ｒｐｍで２０秒間行った。ベーキングしないで、スピンの１分後に、実施例７のドープしたケイ酸塩溶液３ｍｌを３００ｒｐｍでスピンさせながら３秒間でウェーハ上に投与し、続いて２０００ｒｐｍで２０秒間最終展延を行った。ついで浸透したフィルムを実施例２で述べた処方に従ってベーキング、硬化、アニーリングを行った。アニールしたフィルムのＳＥＭ像は、ギャップ中のフィルムおよび頂部層の浸透した材料に亀裂がないことを示した。浸透したウェーハを５００：１のＢＯＥ溶液に２０秒間浸漬した。８００００倍のＳＥＭ写真では、広いギャップおよび狭いギャップの角周辺にエッチングは観察されなかった。
コロイド状シリカおよびドープしたケイ酸塩溶液の予備混合
２３ｇのシクロヘキサノンを１５ｇの１０％コロイド状シリカ原料溶液に加えることによって、コロイド状シリカの４重量％溶液を調製した。９ｇのＴＥＯＳを９．５ｇのアセトンと混合し、続いて１．３８ｇの１Ｎ硝酸および０．５８ｇの脱イオン水を加えた。Ｐ２Ｏ５５重量％のイソプロピルアルコール（ＩＰＡ）溶液１０ｇを加えてよく攪拌した。混合物を室温で７２時間攪拌した。次いで溶液を１５．２３ｇのアセトンおよび１５．２３ｇのＩＰＡで希釈し、Ｐをドープしたケイ酸塩４重量％の最終固形分含有を得た。
以下の３つの溶液を調製し、ブランケットウェーハ上にスピンコーティングし、続けて実施例２のようにベーキング、硬化およびアニーリングを行った。
溶液１０Ａ：４％のシリカ１０ｇおよび４％のＰをドープしたケイ酸塩１０ｇの溶液
溶液１０Ｂ：４％のシリカ１６ｇおよび４％のＰをドープしたケイ酸塩４ｇの溶液
溶液１０Ｃ：４％のシリカ１８ｇおよび４％のＰをドープしたケイ酸塩２ｇの溶液
結果を以下の表５に示す。
本発明を特定の材料および条件について説明したが、説明は発明の用途の例示に過ぎない。開示したプロセスの種々の調節および改変は、請求項に規定される発明の範囲内であるものと思量する。
本発明の実施形態による誘電材料を形成するプロセスのフロー図である。 本発明の実施形態による誘電材料を形成するプロセスのフロー図である。 本発明の実施形態による誘電材料を形成するプロセスのフロー図である。 本発明の一実施形態によって形成した誘電材料で充填した金属化前層を示す図である。 本発明の実施形態によって形成した誘電材料で充填した浅溝絶縁構造を示す図である。
符号の説明
１２、２６、３６ ステップ
１４、２８ ベーキングステップ
１６ 硬化プロセス
４０ 金属化前層
４２ ギャップ
４３ ポリシリコンゲート
４４ バリア層
４５、５２ 基板
４６ 誘電層
４７ ナノ粒子
４８ 被覆層
５０ 浅溝絶縁構造
５３ 酸化物パッド層
５４ 硬質マスク
５５ 酸化物ライナー
５６ 溝
５７ 浅溝の特性寸法

Claims (26)

  1. プロセスが、
    コロイド状分散体を基板上に被着させ、前記コロイド状分散体が溶媒中に分散した高密度材料の粒子を含み、前記高密度材料が誘電材料あるいは酸化または窒化によって誘電材料に転換可能な材料であること、
    前記コロイド状分散体を乾燥して中間層を形成すること、
    前記中間層をマトリックス材料で浸透して浸透された層を形成すること、および、
    前記浸透した層を硬化し、それによって浸透した層を改変して誘電層を形成することを含む、基板上に誘電層を形成するプロセス。
  2. 前記中間層をマトリックス材料で浸透することが、前記中間層をスピン塗工ポリマー材料のコーティング溶液で浸透することである請求項１に記載のプロセス。
  3. 前記スピン塗工ポリマー材料が、ケイ酸塩、シルセスキオキサン水素、有機シルセスキオキサン、有機シロキサン、シルセスキオキサン−ケイ酸塩コポリマー、シラザンベースの材料、ポリカーボシラン、およびアセトキシシランからなる群から選択される材料を含む請求項２に記載のプロセス。
  4. 前記スピン塗工ポリマー材料が、ヒ素、アンチモン、リン、およびホウ素からなる群から選択される化学種を含む請求項２に記載のプロセス。
  5. 前記高密度材料の粒子が、シリカ、シリコン、窒化シリコン、酸窒化シリコン、アルミニウム、窒化アルミニウム、および酸化アルミニウムからなる群から選択される材料を含む粒子である請求項１に記載のプロセス。
  6. 前記高密度材料がさらにヒ素、アンチモン、リン、およびホウ素からなる群から選択される化学種を含む請求項５に記載のプロセス。
  7. 前記高密度材料の粒子がシリカを含む請求項５に記載のプロセス。
  8. 前記高密度材料の粒子がシリコンを含む請求項５に記載のプロセス。
  9. 前記粒子が約２ナノメートル〜約５０ナノメートルの特性寸法を有する請求項１に記載のプロセス。
  10. 前記誘電層が集積回路装置上の金属化前誘電層である請求項１に記載のプロセス。
  11. 前記誘電層が浅溝絶縁構造中の溝を充填する請求項１に記載のプロセス。
  12. 前記誘電層が１００ナノメートル未満の寸法のギャップを充填する請求項１に記載のプロセス。
  13. 前記誘電層を亀裂なしに７００℃を超えて加熱する請求項１２に記載のプロセス。
  14. 前記誘電層が標準酸化緩衝エッチング剤溶液に抵抗性のある請求項１に記載のプロセス。
  15. 前記中間層をマトリックス材料で浸透することが、化学的気相成長によって中間層上にマトリックス材料を被着させることである請求項１に記載のプロセス。
  16. 前記中間層をマトリックス材料で浸透することが、原子層成長によって中間層上にマトリックス材料を被着させることである請求項１に記載のプロセス。
  17. 前記マトリックス材料がリンケイ酸塩ガラス、ホウケイ酸塩ガラス、およびホウリンケイ酸塩ガラスからなる群から選択される請求項１５に記載のプロセス。
  18. 浸透した層を硬化し、それによって浸透した層が改変されることが、浸透した層を硬化し、それによって浸透した層の開放多孔質性が最小化されることである請求項１に記載のプロセス。
  19. プロセスが、
    コロイド状分散体を基板上に被着させ、前記コロイド状分散体が溶媒中に分散した高密度材料の粒子を含み、前記高密度材料が誘電材料あるいは酸化または窒化によって誘電材料に転換可能な材料であること、
    前記コロイド状分散体を乾燥して中間層を形成すること、
    前記中間層を硬化し、それによって基板上の中間層全域が改変されて誘電層を形成することを含む、基板上に誘電層を形成するプロセス。
  20. 前記高密度材料の粒子がシリカ、シリコン、窒化シリコン、酸窒化シリコン、アルミニウム、窒化アルミニウム、および酸化アルミニウムからなる群から選択される材料を含む粒子である請求項１９に記載のプロセス。
  21. 前記高密度材料がさらに、ヒ素、アンチモン、リン、およびホウ素からなる群から選択される化学種を含む請求項１９に記載のプロセス。
  22. 前記高密度材料の粒子がシリカを含む請求項１９に記載のプロセス。
  23. 前記粒子が約２ナノメートル〜約５０ナノメートルの特性寸法を有する請求項１９に記載のプロセス。
  24. 前記誘電層が集積回路装置上の金属化前誘電体層である請求項１９に記載のプロセス。
  25. 前記誘電層が浅溝絶縁構造中の溝を充填する請求項１９に記載のプロセス。
  26. 前記誘電層がさらにスピン塗工ポリマーを含む請求項１９に記載のプロセス。
JP2003562989A 2001-01-11 2002-01-18 狭ギャップ充填用途の誘電フィルム Pending JP2005516394A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/761,529 US6444495B1 (en) 2001-01-11 2001-01-11 Dielectric films for narrow gap-fill applications
PCT/US2002/001628 WO2003063225A2 (en) 2001-01-11 2002-01-18 Dielectric films for narrow gap-fill applications

Publications (1)

Publication Number Publication Date
JP2005516394A true JP2005516394A (ja) 2005-06-02

Family

ID=29218099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003562989A Pending JP2005516394A (ja) 2001-01-11 2002-01-18 狭ギャップ充填用途の誘電フィルム

Country Status (6)

Country Link
US (1) US6444495B1 (ja)
EP (1) EP1466354A2 (ja)
JP (1) JP2005516394A (ja)
CN (1) CN1507653A (ja)
CA (1) CA2439812A1 (ja)
WO (1) WO2003063225A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134492A (ja) * 2005-11-10 2007-05-31 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008547195A (ja) * 2005-06-16 2008-12-25 イーストマン コダック カンパニー 亜鉛酸化物をベースとした半導体材料を含む薄膜トランジスタ
JP2011517107A (ja) * 2008-04-08 2011-05-26 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ 機械化学的研磨によって微小空洞又は微小通路内に多孔質材料を形成する方法
WO2012111789A1 (ja) * 2011-02-18 2012-08-23 ＡｚエレクトロニックマテリアルズＩｐ株式会社 絶縁膜の形成方法
JP2015173283A (ja) * 2015-05-19 2015-10-01 メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ ＧｍｂＨ 絶縁膜形成に用いられる組成物

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7226966B2 (en) 2001-08-03 2007-06-05 Nanogram Corporation Structures incorporating polymer-inorganic particle blends
US6599631B2 (en) 2001-01-26 2003-07-29 Nanogram Corporation Polymer-inorganic particle composites
US8568684B2 (en) * 2000-10-17 2013-10-29 Nanogram Corporation Methods for synthesizing submicron doped silicon particles
US6482733B2 (en) 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
US6759325B2 (en) * 2000-05-15 2004-07-06 Asm Microchemistry Oy Sealing porous structures
US6653718B2 (en) * 2001-01-11 2003-11-25 Honeywell International, Inc. Dielectric films for narrow gap-fill applications
WO2002080244A2 (en) 2001-02-12 2002-10-10 Asm America, Inc. Improved process for deposition of semiconductor films
US7037574B2 (en) * 2001-05-23 2006-05-02 Veeco Instruments, Inc. Atomic layer deposition for fabricating thin films
US20030054616A1 (en) * 2001-08-29 2003-03-20 Honeywell International Inc. Electronic devices and methods of manufacture
US20030148019A1 (en) * 2001-11-19 2003-08-07 Hwang Byung Keun Compositions and methods for forming dielectric layers using a colloid
US7535066B2 (en) * 2002-01-23 2009-05-19 Texas Instruments Incorporated Gate structure and method
US20040016962A1 (en) * 2002-04-30 2004-01-29 Hideki Okumura Semiconductor device
US6967172B2 (en) * 2002-07-03 2005-11-22 Honeywell International Inc. Colloidal silica composite films for premetal dielectric applications
US6740571B2 (en) * 2002-07-25 2004-05-25 Mosel Vitelic, Inc. Method of etching a dielectric material in the presence of polysilicon
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
EP1547139A4 (en) 2002-09-30 2009-08-26 Nanosys Inc MACRO-ELECTRONIC SUBSTRATE WITH HIGH NANO-ACTIVATION SURFACE AREA AND USES THEREOF
US6737364B2 (en) * 2002-10-07 2004-05-18 International Business Machines Corporation Method for fabricating crystalline-dielectric thin films and devices formed using same
KR100473733B1 (ko) * 2002-10-14 2005-03-10 매그나칩 반도체 유한회사 반도체 소자 및 그의 제조방법
US6825130B2 (en) 2002-12-12 2004-11-30 Asm Japan K.K. CVD of porous dielectric materials
US6812132B2 (en) * 2003-03-21 2004-11-02 Intel Corporation Filling small dimension vias using supercritical carbon dioxide
EP1660561B1 (en) 2003-07-03 2014-02-12 Dow Corning Corporation Photosensitive silsesquioxane resin
GB0323807D0 (en) * 2003-10-10 2003-11-12 Univ Southampton Fabrication of metamaterials
GB0323806D0 (en) * 2003-10-10 2003-11-12 Univ Southampton Fabrication of semiconductor metamaterials
US7071118B2 (en) * 2003-11-12 2006-07-04 Veeco Instruments, Inc. Method and apparatus for fabricating a conformal thin film on a substrate
US7253104B2 (en) * 2003-12-01 2007-08-07 Micron Technology, Inc. Methods of forming particle-containing materials
US20050239264A1 (en) * 2004-04-21 2005-10-27 Honeywell International Inc. Materials suitable for shallow trench isolation
US6989317B1 (en) * 2004-10-22 2006-01-24 International Business Machines Corporation Trench formation in semiconductor integrated circuits (ICs)
US7462561B2 (en) * 2005-01-27 2008-12-09 David Lu Contact structure formed using supercritical cleaning fluid and ALCVD
US7438760B2 (en) * 2005-02-04 2008-10-21 Asm America, Inc. Methods of making substitutionally carbon-doped crystalline Si-containing materials by chemical vapor deposition
US7608549B2 (en) * 2005-03-15 2009-10-27 Asm America, Inc. Method of forming non-conformal layers
US7405246B2 (en) * 2005-04-05 2008-07-29 Momentive Performance Materials Inc. Cure system, adhesive system, electronic device
US7446136B2 (en) * 2005-04-05 2008-11-04 Momentive Performance Materials Inc. Method for producing cure system, adhesive system, and electronic device
US20060272577A1 (en) * 2005-06-03 2006-12-07 Ming Mao Method and apparatus for decreasing deposition time of a thin film
SG150514A1 (en) 2005-08-12 2009-03-30 Cambrios Technologies Corp Nanowires-based transparent conductors
US20070099005A1 (en) * 2005-10-31 2007-05-03 Honeywell International Inc. Thick crack-free silica film by colloidal silica incorporation
KR20080089403A (ko) * 2005-12-22 2008-10-06 에이에스엠 아메리카, 인코포레이티드 도핑된 반도체 물질들의 에피택시 증착
US8759903B1 (en) * 2006-02-28 2014-06-24 Honeywell International Inc. Method of fabricating total dose hard and thermal neutron hard integrated circuits
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US8148043B2 (en) 2006-06-28 2012-04-03 Dow Corning Corporation Silsesquioxane resin systems with base additives bearing electron-attracting functionalities
KR101216060B1 (ko) 2006-06-28 2012-12-28 도쿄 오카 고교 가부시키가이샤 전자 유인성 관능 그룹을 갖는 염기 첨가제를 함유한 실세스퀴옥산 수지 시스템
US20080003745A1 (en) * 2006-06-30 2008-01-03 Hynix Semiconductor Inc. Method of manufacturing a flash memory device
WO2008039791A1 (en) * 2006-09-28 2008-04-03 Somark Innovations, Inc. Colloidal suspensions
EP3595016A1 (en) 2006-10-12 2020-01-15 Cambrios Film Solutions Corporation Nanowire-based transparent conductors and method of making them
US8018568B2 (en) 2006-10-12 2011-09-13 Cambrios Technologies Corporation Nanowire-based transparent conductors and applications thereof
US8018563B2 (en) 2007-04-20 2011-09-13 Cambrios Technologies Corporation Composite transparent conductors and methods of forming the same
US20090004839A1 (en) * 2007-06-28 2009-01-01 Hynix Semiconductor Inc. Method for fabricating an interlayer dielectric in a semiconductor device
US7759199B2 (en) 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US7939447B2 (en) * 2007-10-26 2011-05-10 Asm America, Inc. Inhibitors for selective deposition of silicon containing films
US7655543B2 (en) * 2007-12-21 2010-02-02 Asm America, Inc. Separate injection of reactive species in selective formation of films
US8486191B2 (en) 2009-04-07 2013-07-16 Asm America, Inc. Substrate reactor with adjustable injectors for mixing gases within reaction chamber
US20100276764A1 (en) * 2009-05-04 2010-11-04 Yi-Jen Lo Semiconductor structure with selectively deposited tungsten film and method for making the same
TWI487141B (zh) * 2009-07-15 2015-06-01 Advanced Optoelectronic Tech 提高光萃取效率之半導體光電結構及其製造方法
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
EP2531566B1 (en) * 2010-02-05 2018-09-12 CAM Holding Corporation Photosensitive ink compositions and transparent conductors and method of using the same
US9272947B2 (en) 2011-05-02 2016-03-01 Corning Incorporated Glass article having antireflective layer and method of making
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
US20140004381A1 (en) * 2012-06-28 2014-01-02 Jeffrey W. Elam Enhanced materials and interfacial performance via infiltration
CN103871951B (zh) * 2012-12-18 2016-07-06 中芯国际集成电路制造(上海)有限公司 沟槽填充方法
US9475695B2 (en) 2013-05-24 2016-10-25 Nanogram Corporation Printable inks with silicon/germanium based nanoparticles with high viscosity alcohol solvents
FR3012345B1 (fr) 2013-10-29 2017-07-28 Commissariat Energie Atomique Dispositif d'encapsulation d'un dispositif sensible et procede de realisation dudit dispositif
JP6250514B2 (ja) * 2014-10-03 2017-12-20 信越化学工業株式会社 塗布型ｂｐｓｇ膜形成用組成物、基板、及びパターン形成方法
CN106356281B (zh) * 2015-07-16 2019-10-25 中芯国际集成电路制造(上海)有限公司 二氧化硅介电薄膜制备方法
KR20200027816A (ko) * 2018-09-05 2020-03-13 삼성전자주식회사 소자분리층을 갖는 반도체 소자 및 그 제조 방법
CN111129217B (zh) * 2019-12-20 2021-05-18 浙江爱旭太阳能科技有限公司 用于制造太阳能电池的方法和太阳能电池

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3634558A (en) 1968-10-29 1972-01-11 Atomic Energy Commission Method of producing monodisperse silica spheres having a dispersed radioactive tracer
US3663277A (en) * 1969-08-04 1972-05-16 Ncr Co Method of insulating multilevel conductors
US3658584A (en) * 1970-09-21 1972-04-25 Monsanto Co Semiconductor doping compositions
US4756977A (en) * 1986-12-03 1988-07-12 Dow Corning Corporation Multilayer ceramics from hydrogen silsesquioxane
JPH0386725A (ja) * 1989-08-31 1991-04-11 Fujitsu Ltd 絶縁物の製造方法及び半導体装置の製造方法
US5548159A (en) 1994-05-27 1996-08-20 Texas Instruments Incorporated Porous insulator for line-to-line capacitance reduction
EP0701277B1 (en) 1994-05-27 2008-02-27 Texas Instruments Incorporated Interconnection method using a porous insulator for line to line capacitance reduction
WO1996005151A1 (fr) * 1994-08-09 1996-02-22 Kabushiki Kaisha Toyota Chuo Kenkyusho Materiau composite et son procede de fabrication
JPH11512474A (ja) * 1995-09-12 1999-10-26 ゲレスト インコーポレーテツド ベータ−置換オルガノシルセスキオキサンおよびその使用法
US5889104A (en) * 1996-01-11 1999-03-30 W. L. Gore & Associates, Inc. Low dielectric constant material for use as an insulation element in an electronic device
US6319852B1 (en) * 1995-11-16 2001-11-20 Texas Instruments Incorporated Nanoporous dielectric thin film formation using a post-deposition catalyst
JPH1092444A (ja) * 1996-09-13 1998-04-10 Japan Gore Tex Inc 電気化学反応装置用固体高分子電解質複合体及びそれを用いた電気化学反応装置
US5863595A (en) * 1996-10-04 1999-01-26 Dow Corning Corporation Thick ceramic coatings for electronic devices
AU4902897A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for improving reliability of thin circuit substrates by increasing the T of the substrate
US5780525A (en) * 1997-02-14 1998-07-14 Reliance Electric Industrial Company Photocurable composition for electrical insulation
US6261469B1 (en) * 1998-10-13 2001-07-17 Honeywell International Inc. Three dimensionally periodic structural assemblies on nanometer and longer scales
AU2497600A (en) * 1999-01-07 2000-07-24 Allied-Signal Inc. Dielectric films from organohydridosiloxane resins

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008547195A (ja) * 2005-06-16 2008-12-25 イーストマン コダック カンパニー 亜鉛酸化物をベースとした半導体材料を含む薄膜トランジスタ
JP2007134492A (ja) * 2005-11-10 2007-05-31 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2011517107A (ja) * 2008-04-08 2011-05-26 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ 機械化学的研磨によって微小空洞又は微小通路内に多孔質材料を形成する方法
WO2012111789A1 (ja) * 2011-02-18 2012-08-23 ＡｚエレクトロニックマテリアルズＩｐ株式会社 絶縁膜の形成方法
JP2012174756A (ja) * 2011-02-18 2012-09-10 Az Electronic Materials Ip Ltd 絶縁膜の形成方法
US9165818B2 (en) 2011-02-18 2015-10-20 Merck Patent Gmbh Method for forming insulating film
JP2015173283A (ja) * 2015-05-19 2015-10-01 メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ ＧｍｂＨ 絶縁膜形成に用いられる組成物

Also Published As

Publication number Publication date
EP1466354A2 (en) 2004-10-13
CA2439812A1 (en) 2003-07-31
US6444495B1 (en) 2002-09-03
CN1507653A (zh) 2004-06-23
WO2003063225A2 (en) 2003-07-31
WO2003063225A3 (en) 2004-01-08
US20020137260A1 (en) 2002-09-26

Similar Documents

Publication Publication Date Title
US6444495B1 (en) Dielectric films for narrow gap-fill applications
US6653718B2 (en) Dielectric films for narrow gap-fill applications
US6967172B2 (en) Colloidal silica composite films for premetal dielectric applications
US6042994A (en) Nanoporous silica dielectric films modified by electron beam exposure and having low dielectric constant and low water content
US6933586B2 (en) Porous low-k dielectric interconnects with improved adhesion produced by partial burnout of surface porogens
US7407879B2 (en) Chemical planarization performance for copper/low-k interconnect structures
EP1978548B1 (en) Process for producing siliceous film
US8828877B2 (en) Etching solution and trench isolation structure-formation process employing the same
EP2677535B1 (en) Method for forming insulating film
KR100671850B1 (ko) 다공질 필름의 개질 방법 및 개질된 다공질 필름 및 그 용도
JP2003508895A (ja) Ｕｌｓｉ用途のためにシロキサンポリマーで処理されたナノポーラスシリカ
US20020173168A1 (en) Process for producing dielectric thin films
JPH04343227A (ja) Ｔｅｏｓベースのスピン・オン・グラスを有する半導体装置およびその製造方法
US20090032901A1 (en) Method of curing hydrogen silsesquioxane and densification in nano-scale trenches
US20030062600A1 (en) Process for optimizing mechanical strength of nanoporous silica
US20040000715A1 (en) Low dielectric constant films derived by sol-gel processing of a hyperbranched polycarbosilane
JP2001520805A (ja) 等級化された密度を有するナノポーラス誘電体フィルム及びそのようなフィルムの製造方法
EP1652890B1 (en) Phosphorus-containing silazane composition, phosphorus-containing siliceous film, phosphorus-containing siliceous filler, method for producing phosphorus-containing siliceous film, and semiconductor device
KR20040067843A (ko) 좁은 갭 충전용 유전체 막
JP2004253626A (ja) 多孔性絶縁膜、電子装置及びそれらの製造方法
US5891234A (en) Spin on glass material and method for forming a semiconductor device by using improved spin on glass material
US20030148019A1 (en) Compositions and methods for forming dielectric layers using a colloid
CN115989281A (zh) 聚硅氮烷、含有它的硅质膜形成用组合物以及使用它制造硅质膜的方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080520