JPH04343227A - Ｔｅｏｓベースのスピン・オン・グラスを有する半導体装置およびその製造方法 - Google Patents

Ｔｅｏｓベースのスピン・オン・グラスを有する半導体装置およびその製造方法

Info

Publication number
JPH04343227A
JPH04343227A JP4047583A JP4758392A JPH04343227A JP H04343227 A JPH04343227 A JP H04343227A JP 4047583 A JP4047583 A JP 4047583A JP 4758392 A JP4758392 A JP 4758392A JP H04343227 A JPH04343227 A JP H04343227A
Authority
JP
Japan
Prior art keywords
sog
spin
glass
teos
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4047583A
Other languages
English (en)
Inventor
Papu D Maniar
パプー・ディ−・マニアール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH04343227A publication Critical patent/JPH04343227A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に半導体装置に関
し、さらに詳しくは、テトラエチルオルトシリケート（
ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ：Ｔ
ＥＯＳ）ベースのスピン・オン・グラス（Ｓｐｉｎ　Ｏ
ｎ　Ｇｌａｓｓ）　を有する半導体装置およびその製造
方法に関する。
【０００２】
【従来の技術】スピン・オン・グラス（ＳＯＧ）は、半
導体装置の製造で用いられる既知の材料である。ＳＯＧ
は、半導体ウェーハを平坦化するために主に用いられる
が、層間誘電体，パッシベーション（ｐａｓｓｉｖａｔ
ｉｏｎ）　層および犠牲エッチバック（ｓａｃｒｉｆｉ
ｃｉａｌ　ｅｔｃｈ−ｂａｃｋ）　層としても用いられ
る。「スピン・オン・グラス」という名前が示すように
、ＳＯＧは半導体基板上に被着され、基板は高速回転さ
れ、基板表面上にＳＯＧを均一に塗布させる。ＳＯＧは
まず粘性液体状態であり、そのためＳＯＧは基板表面上
にある開口部、凹部または空洞部に充填させることがで
きる。ついで、被覆基板は熱処理され、水分および溶媒
を除去し、ＳＯＧを固体のガラス状の膜に凝固させる。
【０００３】従来のＳＯＧは大きく２種類、すなわちシ
リケート（ｓｉｌｉｃａｔｅ　）　ＳＯＧとシロキサン
ＳＯＧとに分類される。シリケートＳＯＧは、主にＳｉ
−Ｏ結合を含む高分子網である。シリケートＳＯＧは、
有機不純物の無い高純度のＳｉＯ２　を形成するという
利点を有する。 シリケートＳＯＧに伴う欠点は、熱処理されると、膜は
かなり縮小し、膜内およびその下層の基板内に大きなス
トレスを発生することである。別の欠点は、シリケート
ＳＯＧのステップ・カバレッジ（ｓｔｅｐ　ｃｏｖｅｒ
ａｇｅ）　が悪い、すなわちシリケートＳＯＧは均一に
あるいは十分に平坦化しないことである。例えば、シリ
ケートＳＯＧは２つの構造体間の小さな空間を平坦化す
ることはできるが、空間の大きさが大きくなるにつれて
、その平坦化能力は低減する。一方、シロキサンＳＯＧ
はＳｉ−Ｏ結合とＳｉ−Ｃ結合またはＳｉ−Ｏ−Ｃ結合
とを有する高分子網である。シロキサンＳＯＧは熱処理
時の縮小が小さく、かつシリケートＳＯＧよりもステッ
プ・カバレッジが良いという点で改善されている。しか
し、シロキサンＳＯＧは、Ｓｉ−ＣおよびＳｉ−Ｏ−Ｃ
結合の存在により有機物濃度が高いという欠点がある。 有機物は膜を汚染し、膜の性能および信頼性に影響を与
えるので、ＳＯＧ内の有機物の存在は好ましくない。有
機物の一部は膜を高温または長時間熱処理することによ
り除去できるが、膜内のストレスが大きくなるのでこれ
らの解決方法は好ましくない
【０００４】
【発明が解決しようとする課題】ＳＯＧの平坦化能力を
改善するため、半導体製造業者はいくつかの技術を用い
ている。一つの方法として、極めて厚いＳＯＧ膜を被覆
する方法が用いられている。しかし、極めて厚い膜は、
特に熱処理時に高ストレス点でクラックが発生する傾向
が高くなる。別の方法として、複数のＳＯＧ薄膜を被覆
して、クラックの問題を受けずに平坦化を改善する方法
がある。複数の薄膜は耐クラック性の向上と共に平坦化
を改善することができるが、複数の膜を用いると製造時
間が大幅に増大する。さらに、複数の膜は、膜間の低接
着力により剥離する傾向がある。ＳＯＧの耐クラック性
を改善する別の方法として、ホウ素または燐などのドー
パントを膜に添加する方法がある。ドーピングされたＳ
ＯＧの結合構造は膜力を改善し、それによりクラックの
発生を低減するように思われる。しかし、ＳＯＧをドー
ピングすることが適切でない半導体装置分野も存在する
。
【０００５】従って、改善されたスピン・オン・グラス
（ＳＯＧ）、特に、半導体製造に用いる改善されたＳＯ
Ｇであって、実質的に有機物を含有せず、熱処理後の縮
小が最小限に押さえられた良好なステップ・カバレッジ
を行ない、耐クラック性を有し、一回またはそれ以上の
被覆で十分に平坦化できる改善されたＳＯＧが必要とな
る。
【０００６】
【課題を解決するための手段】従来のスピン・オン・グ
ラスの以上の欠点は本発明により克服される。一つの例
では、テトラエチルオルトシリケート（ＴＥＯＳ）ベー
スのスピン・オン・グラスが半導体装置を製造するため
に用いられる。 ａ）１０〜２５体積％のテトラエチルオルトシリケート
， ｂ）０．１〜３．０体積％の７０％硝酸同等液，ｃ）６
０〜９０体積％のアルコールおよびｄ）平衡水の組成を
有するスピン・オン・グラスは、半導体基板上に被覆さ
れる。半導体基板は加熱され、スピン・オン・グラスを
凝固する。
【０００７】
【実施例】スピン・オン・グラス（ＳＯＧ）は、平坦化
，パッシベーションまたは層間誘電膜として、半導体装
置の製造に一般に用いられる。ＳＯＧの利用は比較的普
及しているが、市販のＳＯＧにはいくつかの欠点がある
。例えば、シリケートＳＯＧは十分に平坦化せず、大き
く縮小することにより半導体基板内に大きなストレスを
発生する。さらに広く用いられているシロキサンＳＯＧ
は改善されたステップ・カバレッジおよび低ストレスを
有しているが、半導体装置の性能および信頼性に影響を
与えうる有機物を含有するという欠点がある。さらに、
シロキサンＳＯＧは容易に分解して、水を吸収する傾向
がある。本発明は、テトラエチルオルトシリケート（Ｔ
ＥＯＳ），硝酸，イソプロピル・アルコールおよび水を
所定の濃度範囲で含有しているＴＥＯＳベースのＳＯＧ
を用いることによりこれらの問題点を克服している。
【０００８】図１には本発明に従ってＴＥＯＳベースの
ＳＯＧを製造し、用いるためのプロセス・フローを示す
。図１の体積パーセントは本発明による一例であること
に留意されたい。これらのパーセント値は、本発明の範
囲内で変更することができる。ＴＥＯＳベースのＳＯＧ
を形成するため、２つの個別の溶液が作られる。一方の
溶液は、ＴＥＯＳ（テトラエチルオルトシリケート）を
６５〜７５体積％のアルコール、例えばイソプロピル・
アルコールと混合して作られた希釈ＴＥＯＳ溶液である
。他方の溶液は、７０％（重量比）の濃硝酸を８５〜９
５体積％のアルコールと６〜１０体積％の脱イオン化水
とで混合して作られた希釈硝酸溶液である。上記の範囲
は適切であるが、より好ましい範囲は、ＴＥＯＳを６８
〜７０体積％のアルコールで希釈し、７０％硝酸を７．
５〜９．０％の脱イオン化水と８９〜９１％のアルコー
ルとで希釈することである。硝酸溶液およびＴＥＯＳ溶
液は共に希釈液にすぎない。従って、これらの溶液を反
応させる必要はない。希釈ＴＥＯＳ溶液と希釈硝酸溶液
とは１：１から１：２の比率、あるいはより好適には１
：１．２から１：１．４の比率で混ぜて、完全に混合さ
れ、それにより本発明によるＴＥＯＳベースのＳＯＧを
形成する。ＳＯＧを形成する際に、２つの個別の溶液、
すなわち希釈ＴＥＯＳ溶液と希釈硝酸溶液とが個々に作
られ、その後混合されることが重要である。すべての成
分を単純に混合しても、以下で説明する特性を有するス
ピン・オン・グラスとして利用するのに適した材料は得
られない。
【０００９】希釈ＴＥＯＳ溶液および希釈硝酸溶液の体
積パーセントに従って、生成ＳＯＧの組成は、約１５〜
２２％のＴＥＯＳ，０．２〜１．３％の濃硝酸，７０〜
９０％のアルコールおよび平衡水となる。本発明のＳＯ
Ｇの他の適切な組成は、１０〜２５％のＴＥＯＳ，０．
１〜３．０％の濃硝酸，６０〜９０％のアルコールおよ
び平衡水という範囲である。本発明によるＴＥＯＳベー
スのスピン・オン・グラスの好適な組成は、１６．８〜
１９％のＴＥＯＳ，０．４〜１．１％の濃硝酸，７４．
５〜８１．５％のアルコールおよび平衡水という範囲内
である。以上すべてのパーセント値は体積パーセント値
である。ＳＯＧの真の化学式は容易に決定することがで
きない。
【００１０】図１のプロセス・フローを進めて、基板に
被覆する前に、存在しうる粒子を除去するため、生成さ
れたＳＯＧは濾過される。粒子は、０．２ミクロンのフ
ィルタにより容易に除去でき、極めて純粋なＳＯＧが得
られる。ＳＯＧの所望の純度に応じて、より大きなある
いは小さなフィルタを用いてもよい。濾過されたＳＯＧ
は、半導体ウェーハなどの基板に被覆する用意ができる
。従来の被覆方法を用いてＳＯＧをウェーハに被覆する
。所定量のＳＯＧがウェーハのほぼ中心に被覆される。 次に、ウェーハは回転（スピン）され、ウェーハ表面に
均一にＳＯＧを分布させる。回転後、例えば、１００℃
から３００℃の範囲でホット・プレート・ベークまたは
オーブン・ベークを用いて、ウェーハは常法により熱処
理される。ウェーハを熱処理することにより、膜内の水
分および溶液は蒸発され、ＳＯＧは固体になる。ＳＯＧ
を用いる被覆に応じて、追加熱処理またはアニーリング
を行なってもよい。
【００１１】本発明によるＴＥＯＳベースのＳＯＧの顕
著な特性を説明するため、以下の表記の混合に基づいて
２つのサンプルを作った。
【００１２】
【表１】
【００１３】ＳＯＧ　　ＡおよびＳＯＧ　　Ｂの各ＴＥ
ＯＳ溶液および硝酸溶液は、本発明で好ましいように、
個別に作られた。それぞれのＴＥＯＳ溶液および硝酸溶
液は、１：１．２から１：１．４の比率で混合され、Ｓ
ＯＧ　　ＡおよびＳＯＧＢを作った。ＳＯＧ　　Ａおよ
びＳＯＧ　　Ｂの近似総体積パーセントは次の通りであ
る。
【００１４】
【表２】
【００１５】各ＳＯＧは０．２ミクロンのフィルタで濾
過され、粒子を除去した。ついで、ＳＯＧ　　Ａおよび
ＳＯＧ　　Ｂは、様々な形状を有する半導体ウェーハ上
に被覆され回転された。ＳＯＧの特性の全範囲を理解す
るため、回転（スピン）速度，熱処理時間，熱処理温度
およびＳＯＧ被覆回数などの他のプロセス・パラメータ
をさまざまに変更した。。
【００１６】ＳＯＧ　　ＡおよびＳＯＧ　　Ｂで行なっ
た実験から、これらの膜の特性について貴重な情報が得
られた。ＳＯＧはクラックを発生せずに１．５ミクロン
までの厚さまで被覆できることが実証された。さらに、
１．５ミクロンのＳＯＧ厚は、８５０℃，３０分間のア
ニール後もクラックを生じなかった。ＳＯＧ膜の平坦性
は、ウェーハ表面全体で膜厚のバラツキは３パーセント
以下と優れていた。メタル・ライン間にある幅０．５〜
６４ミクロンの範囲の空間を含め、ウェーハ全面におい
てほぼ全体的な平坦化が得られた。ＳＯＧ　　Ａおよび
ＳＯＧ　　Ｂは共に、８５０℃のアニールを含め処理行
程全体を通じて、剥離やクラックを発生せずに、複数コ
ーティングで被覆することができた。さらに、８５０℃
以下のアニールでは、５パーセント未満の膜厚の低減が
生じた。 上述のように、多くの従来のＳＯＧ膜は熱処理時に縮小
し、ＳＯＧ膜内および下層の半導体基板内に高ストレス
を発生する。本発明に従って作られ被覆されたＳＯＧ膜
では、膜厚の減少が最小限に押さえられ、ストレスも最
小限に押さえられる。
【００１７】図２には、高温アニール前のＳＯＧ　　Ａ
のＦＴＩＲ（フーリエ変換赤外線：Ｆｏｕｒｉｅｒ　ｔ
ｒａｎｓｆｏｒｍ　ｉｎｆｒａｒｅｄ　）スペクトル図
を示す。ＦＴＩＲスペクトルは、材料中に存在する化学
結合の種類について有用な情報を提供する。特定の種類
の化学結合は、独自の対応する波数を有する。例えば、
図２のＦＴＩＲスペクトルは、約１０７７（ｃｍ−１）
の波数でピークを示している。この波数は、Ｓｉ−Ｏ結
合の存在度に対応している。従来技術の説明において、
すべてのＳＯＧはＳｉ−Ｏ結合を有していることを想起
されたい。図２は、１４７０〜２９５０（ｃｍ−１）ま
での波数の範囲ではピークを示していない。この範囲内
の選択されたピークはＣ−Ｈ結合を表し、従って供試材
料は有機化合物を含有することを意味している。この範
囲内ではピークはないので、ＳＯＧ　　Ａの有機物含有
量は検出不可能な量である。有機物は膜を汚染し、膜お
よび膜を含む半導体装置の性能および機能性に影響を与
えうるので、微量の有機物含有量は有利である。本発明
に従って作られ、用いられた他のＳＯＧも同様なＦＴＩ
Ｒデータを有することに留意されたい。
【００１８】以上述べてきたように、ほとんどの従来の
ＳＯＧは、硬化時にかなりの量の材料厚を失う。さらに
従来のＳＯＧは、通常約０．５ミクロンの最大膜厚によ
って制限される。本発明によるＳＯＧには、これらの欠
点がない。例えば、上記のＳＯＧ　　Ａでは、膜厚の縮
小が最小限に押さえられている。ＳＯＧ　　Ａは基板上
に被覆され、６０００ｒｐｍの速度で回転された。この
膜は、１分間３００℃でホット・プレート上にて硬化さ
れ、１０００〜１３００Åの膜厚の単一被覆膜を得た。 全部で５回のコーティングが基板に被覆され、５７００
〜６１００Åの範囲の膜厚が得られた。基板はさまざま
な温度でアニールされ、最終膜厚が測定された。結果を
以下の表に示す。
【００１９】
【表３】
【００２０】得られた結果から、ＳＯＧ　　Ａは従来の
ＳＯＧに比較して膜厚減量が最小限に押さえられており
、８５０℃のアニール後もわずか５パーセントしか膜厚
は減量していない。１１００℃のアニール後ではほぼ１
８パーセントの膜厚減量が生じているが、この特定の膜
は蒸気中でアニールされており、これが膜厚減量を実質
的に増加している。さらに、本発明によるＳＯＧは剥離
やクラックを発生せずに複数のコーティングで被覆でき
ることがわかる。また、ＳＯＧは１．５ミクロンまでの
膜厚ではクラックは発生せず、基板表面全面においてほ
ぼ全体的な平坦化を行なうことを実証した。
【００２１】注目に値する本発明の特性が他にもある。 本発明に従って作られ、用いられるＴＥＯＳベースのＳ
ＯＧは安定しており、環境に対して影響を受けにくい。 すなわち、ＳＯＧは長期間外気にさらしても劣化を生じ
ることがない。一般に既存のＳＯＧの貯蔵寿命は、常温
で気密容器に保存した状態で約３〜１２か月である。外
気にさらされると、材料の特性が劣化するのが一般的で
ある。本発明の一部であるＳＯＧは、完全に開放された
容器中においても劣化せずに常温で長い貯蔵寿命を示し
た。本発明に従って作られたＳＯＧの別の独自の特性と
して、このＳＯＧは高い酸性を示し、ｐＨは２以下であ
る。ＳＯＧのｐＨは０以下であると考えられる。しかし
、真のｐＨは従来の水ベースのｐＨ試薬では容易に求め
ることはできない。このように低いｐＨを有しているこ
とは有利であると考えられる。なぜならば、ＳＯＧは、
大きな粒子を有していないコロイド溶液に特有の特性を
有しているためである。しかし、ある酸性濃度以外では
、大きな粒子が形成し始め、そのため材料はスピン・オ
ン・グラスとして用いるには不適切となる。
【００２２】概して、本発明は既存のスピン・オン・グ
ラスおよびその既知の被覆に比べて明らかな利点を有す
る。本発明は、クラックを発生せずにＳＯＧを極めて厚
く被覆することができ、硬化後の膜厚減量は最小限に押
さえられる。さらに、本発明は均一な平坦化を行ない、
極めて大きな空間も平坦加することができる。別の重要
な利点として、本発明に従って作られ用いられるＳＯＧ
の有機物含有量は無視できるほど低い。これらの特徴に
より、さまざまな応用が可能である。例えば、本発明に
従って作られ用いられるＴＥＯＳベースのＳＯＧは、事
後のエッチ・バックを必要とせずに、極めて平坦な層間
誘電体として用いることができる。また、特に窒素プラ
ズマに露出させた後にＳＯＧをシリコン酸素窒化物に変
えることができる場合、ＳＯＧはパッシベーション層と
しても利用できる。別の用途として、トレンチ充填用と
して利用できる。集積回路の実装密度を向上させるため
、多くの半導体製造業者はトレンチを利用してトランジ
スタやコンデンサなどの素子を形成している。これらの
トレンチは充填して、半導体ウェーハの残りの部分に対
して平面にしてから、後段の処理を施さなければならな
い。本発明の特性により、本発明によるＳＯＧは半導体
装置のトレンチ充填用として優れた材料となる。また本
発明の別の用途は、ＰＳＧ（ｐｈｏｓｐｈｏｓｉｌｉｃ
ａｔｅ　ｇｌａｓｓ）　またはＢＰＳＧ（ｂｏｒｏｎ　
ｄｏｐｅｓ　ＰＳＧ）　に対する代替材料として利用で
きることである。本発明で用いられるＴＥＯＳをドーピ
ングすることにより、生成ＴＥＯＳベースＳＯＧはドー
ピングされ、半導体装置における従来のＰＳＧおよびＢ
ＰＳＧとして機能することができる。
【００２３】以上より、本発明に従って、上記の利点を
十分に満たすＴＥＯＳベースのスピン・オン・グラスお
よびその製造方法について説明してきたことが明らかで
ある。本発明は特定の実施例について説明してきたが、
本発明はこれらの説明上の実施例に限定されるものでは
ない。本発明の精神から逸脱せずに、修正および変形が
可能であることは当業者に明らかである。例えば、本発
明は７０％硝酸を用いることに限定されるものではない
。任意の同等な硝酸量も本発明で用いるのに適している
。従って、本発明は添付の請求の範囲内にある一切の変
形および修正を内包するものとする。
【図面の簡単な説明】
【図１】本発明に従ってＴＥＯＳベースのスピン・オン
・グラスを作り、用いるためのプロセス・フロー図であ
る。
【図２】本発明に従って作られた低温アニールされたス
ピン・オン・グラスを表すＦＴＩＲ（フーリエ変換赤外
線）スペクトルである。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】ａ）１０〜２５体積％のテトラエチルオル
    トシリケート； ｂ）０．１〜３．０体積％の７０％硝酸同等液；ｃ）６
    ０〜９０体積％のアルコールおよびｄ）平衡水 の組成を有するスピン・オン・グラスを設ける段階；半
    導体基板を設ける段階；半導体基板にスピン・オン・グ
    ラスを被覆する段階；およびスピン・オン・グラスを凝
    固するため、被覆された半導体基板を加熱する段階；に
    よって構成されることを特徴とする半導体装置の製造方
    法。
  2. 【請求項２】　　半導体基板；および半導体基板に被覆
    されたスピン・オン・グラスであって： ａ）１０〜２５体積％のテトラエチルオルトシリケート
    ； ｂ）０．１〜３．０体積％の７０％硝酸同等液；ｃ）６
    ０〜９０体積％のアルコールおよびｄ）平衡水 の組成を有するスピン・オン・グラス；によって構成さ
    れることを特徴とする半導体装置。
JP4047583A 1991-02-04 1992-02-04 Ｔｅｏｓベースのスピン・オン・グラスを有する半導体装置およびその製造方法 Pending JPH04343227A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/650,119 US5186745A (en) 1991-02-04 1991-02-04 Teos based spin-on-glass and processes for making and using the same
US650119 1991-02-04

Publications (1)

Publication Number Publication Date
JPH04343227A true JPH04343227A (ja) 1992-11-30

Family

ID=24607544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4047583A Pending JPH04343227A (ja) 1991-02-04 1992-02-04 Ｔｅｏｓベースのスピン・オン・グラスを有する半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US5186745A (ja)
EP (1) EP0498604B1 (ja)
JP (1) JPH04343227A (ja)
DE (1) DE69214683T2 (ja)
HK (1) HK1005759A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04233732A (ja) * 1990-08-16 1992-08-21 Motorola Inc 半導体の製造工程で使用するスピン・オン誘電体
US5527872A (en) * 1990-09-14 1996-06-18 At&T Global Information Solutions Company Electronic device with a spin-on glass dielectric layer
US5472488A (en) * 1990-09-14 1995-12-05 Hyundai Electronics America Coating solution for forming glassy layers
US5322805A (en) * 1992-10-16 1994-06-21 Ncr Corporation Method for forming a bipolar emitter using doped SOG
US5393702A (en) * 1993-07-06 1995-02-28 United Microelectronics Corporation Via sidewall SOG nitridation for via filling
JP3015717B2 (ja) * 1994-09-14 2000-03-06 三洋電機株式会社 半導体装置の製造方法および半導体装置
US5801076A (en) * 1995-02-21 1998-09-01 Advanced Micro Devices, Inc. Method of making non-volatile memory device having a floating gate with enhanced charge retention
US5510147A (en) * 1995-03-03 1996-04-23 International Paper Company Sol gel barrier films
US6326318B1 (en) 1995-09-14 2001-12-04 Sanyo Electric Co., Ltd. Process for producing semiconductor devices including an insulating layer with an impurity
US20010048147A1 (en) * 1995-09-14 2001-12-06 Hideki Mizuhara Semiconductor devices passivation film
US5847444A (en) * 1995-09-14 1998-12-08 Nec Corporation Semiconductor device with reduced aspect ratio contact hole
US6268657B1 (en) 1995-09-14 2001-07-31 Sanyo Electric Co., Ltd. Semiconductor devices and an insulating layer with an impurity
US7067442B1 (en) * 1995-12-26 2006-06-27 Micron Technology, Inc. Method to avoid threshold voltage shift in thicker dielectric films
US6825132B1 (en) 1996-02-29 2004-11-30 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device including an insulation film on a conductive layer
KR100383498B1 (ko) 1996-08-30 2003-08-19 산요 덴키 가부시키가이샤 반도체 장치 제조방법
US6288438B1 (en) 1996-09-06 2001-09-11 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
JP3015767B2 (ja) * 1996-12-25 2000-03-06 三洋電機株式会社 半導体装置の製造方法及び半導体装置
US6690084B1 (en) 1997-09-26 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
JP2975934B2 (ja) 1997-09-26 1999-11-10 三洋電機株式会社 半導体装置の製造方法及び半導体装置
US6166439A (en) * 1997-12-30 2000-12-26 Advanced Micro Devices, Inc. Low dielectric constant material and method of application to isolate conductive lines
US6794283B2 (en) 1998-05-29 2004-09-21 Sanyo Electric Co., Ltd. Semiconductor device and fabrication method thereof
US6037275A (en) * 1998-08-27 2000-03-14 Alliedsignal Inc. Nanoporous silica via combined stream deposition
US20040038048A1 (en) * 2000-02-02 2004-02-26 Lg Chemical Ltd. Semiconductor interlayer dielectric material and a semiconductor device using the same
US6917110B2 (en) * 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer
US7864281B2 (en) * 2004-08-24 2011-01-04 Sharp Kabushiki Kaisha Active matrix substrate and display unit provided with it
US7943410B2 (en) 2008-12-10 2011-05-17 Stmicroelectronics, Inc. Embedded microelectromechanical systems (MEMS) semiconductor substrate and related method of forming
US9249028B2 (en) 2010-02-08 2016-02-02 Momentive Performance Materials Inc. Method for making high purity metal oxide particles and materials made thereof
US8197782B2 (en) * 2010-02-08 2012-06-12 Momentive Performance Materials Method for making high purity metal oxide particles and materials made thereof
US9514932B2 (en) 2012-08-08 2016-12-06 Applied Materials, Inc. Flowable carbon for semiconductor processing
US9362107B2 (en) 2014-09-30 2016-06-07 Applied Materials, Inc. Flowable low-k dielectric gapfill treatment
CN117447234A (zh) * 2023-10-17 2024-01-26 夸泰克(广州)新材料有限责任公司 一种耐超高温旋涂玻璃膜层制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6031227B2 (ja) * 1977-05-30 1985-07-20 関西ペイント株式会社 耐熱塗料用ビヒクルの製造方法
DE2944180A1 (de) * 1979-11-02 1981-05-07 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer einen halbleiterkoerper einseitig bedeckenden isolierschicht
US4535026A (en) * 1983-06-29 1985-08-13 The United States Of America As Represented By The United States Department Of Energy Antireflective graded index silica coating, method for making
US4619839A (en) * 1984-12-12 1986-10-28 Fairchild Camera & Instrument Corp. Method of forming a dielectric layer on a semiconductor device
EP0206717A3 (en) * 1985-06-17 1988-08-24 Nissan Chemical Industries Ltd. Coating compositions
US4654269A (en) * 1985-06-21 1987-03-31 Fairchild Camera & Instrument Corp. Stress relieved intermediate insulating layer for multilayer metalization
DE3704518A1 (de) * 1987-02-13 1988-08-25 Hoechst Ag Beschichtungsloesung und verfahren zur erzeugung glasartiger schichten
US4771016A (en) * 1987-04-24 1988-09-13 Harris Corporation Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor
US4798629A (en) * 1987-10-22 1989-01-17 Motorola Inc. Spin-on glass for use in semiconductor processing
JPH01111709A (ja) * 1987-10-23 1989-04-28 Hitachi Chem Co Ltd ヒドロキシシランおよび／またはそのオリゴマーの製造法
US4826709A (en) * 1988-02-29 1989-05-02 American Telephone And Telegraph Company At&T Bell Laboratories Devices involving silicon glasses

Also Published As

Publication number Publication date
US5817582A (en) 1998-10-06
HK1005759A1 (en) 1999-01-22
DE69214683D1 (de) 1996-11-28
EP0498604A1 (en) 1992-08-12
US5186745A (en) 1993-02-16
EP0498604B1 (en) 1996-10-23
DE69214683T2 (de) 1997-04-30

Similar Documents

Publication Publication Date Title
JPH04343227A (ja) Ｔｅｏｓベースのスピン・オン・グラスを有する半導体装置およびその製造方法
US6444495B1 (en) Dielectric films for narrow gap-fill applications
US6204202B1 (en) Low dielectric constant porous films
JP3568537B2 (ja) マイクロエレクトロニクス構造体用電子ビーム加工膜
US5472488A (en) Coating solution for forming glassy layers
US6413882B1 (en) Low dielectric foam dielectric formed from polymer decomposition
US6372666B1 (en) Process for producing dielectric thin films
EP1206797A1 (en) Nanoporous silica treated with siloxane polymers for ulsi applications
US20030087485A1 (en) Dielectric films for narrow gap-fill applications
EP1169491B1 (en) Low dielectric nano-porous material obtainable from polymer decomposition
JP2004513503A (ja) ナノ多孔質シリカフィルムの表面改質用の多官能Ｓｉに基くオリゴマー・ポリマの使用
US6967172B2 (en) Colloidal silica composite films for premetal dielectric applications
WO1998047943A1 (en) Stable inorganic polymers
US6809041B2 (en) Low dielectric constant films derived by sol-gel processing of a hyperbranched polycarbosilane
WO2000008679A1 (en) Deposition of nanoporous silica films using a closed cup coater
WO2000013221A1 (en) Process for optimizing mechanical strength of nanoporous silica
JP2002534804A (ja) 有機ヒドリドシロキサン樹脂による誘電フィルム
EP0424638B1 (en) Fabrication of a semiconductor device including a step of providing a layer of insulating material formed from an organo-silica sol
KR100455886B1 (ko) 반도체 소자 제조 방법
US5910680A (en) Germanium silicate spin on glass semiconductor device and methods of spin on glass synthesis and use
JP2000021872A (ja) 低誘電率樹脂組成物、低誘電率絶縁膜形成方法および半導体装置の製造方法
JP2023537845A (ja) ポリシラザン、およびそれを含むシリカ質膜形成組成物、ならびにそれを用いたシリカ質膜の製造方法
TWI270530B (en) Use of multifunctional Si-based oligomer/polymer for the surface modification of nanoporous silica films
KR20040067843A (ko) 좁은 갭 충전용 유전체 막
JPH07335639A (ja) 半導体装置の製造方法