CN1507653A - 用于窄隙填充用途的介电薄膜 - Google Patents

用于窄隙填充用途的介电薄膜 Download PDF

Info

Publication number
CN1507653A
CN1507653A CNA028063538A CN02806353A CN1507653A CN 1507653 A CN1507653 A CN 1507653A CN A028063538 A CNA028063538 A CN A028063538A CN 02806353 A CN02806353 A CN 02806353A CN 1507653 A CN1507653 A CN 1507653A
Authority
CN
China
Prior art keywords
particle
layer
dielectric
intermediate layer
infiltration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028063538A
Other languages
English (en)
Inventor
N
N·哈克
S·谢
Y·邓
D·恩迪施
R·梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
Honeywell International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell International Inc filed Critical Honeywell International Inc
Publication of CN1507653A publication Critical patent/CN1507653A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)
  • Colloid Chemistry (AREA)

Abstract

在形成具有低热收缩的填隙介电材料中使用分散在溶剂中由致密材料构成的纳米颗粒的胶体悬浮体。该介电材料特别用于预金属介电材料和浅槽分隔用途。根据形成介电材料的这种方法，把胶体悬浮体沉积在衬底上并干燥形成多孔中间层。通过用液相基质材料如旋涂聚合物渗透，然后固化；通过用气相基质材料渗透，然后固化；或者仅通过固化使所述中间层改性，以提供填隙的热稳定耐侵蚀介电材料。

Description

用于窄隙填充用途的介电薄膜
技术领域
本发明一般涉及用于半导体器件中的介电材料，更具体涉及由胶体分散体制备的介电材料，其具有热稳定性和耐侵蚀性并且完全填充窄隙。
背景技术
为了提供提高性能的集成电路(IC)，集成电路上的器件和间隙的特征尺寸不断减小。这样的器件的制备通常需要向硅衬底上的材料层中形成图案的特征(feature)中沉积介电材料。在大多数情况下，重要的是介电材料完全填充这样的特征，这些特征可能小到0.01-0.05μm，或者在下一代器件中甚至更小。填充这样的窄特征，所谓间隙填充，对所用的材料提出严格的要求，例如，对于预金属(pre-metal)电介质(PMD)或浅槽隔离(STI)用途。集成电路上的预金属介电层使这些结构与金属互联层电隔离，并且把它们与污染物流动离子电隔离，污染物流动离子降低电性能。PMD层可能要求填充具有5或更大深宽比的窄隙，深宽比即深度与宽度的比值。在沉积后，介电材料需要能够耐受加工步骤，如高温退火、蚀刻和清洗步骤。
介电材料通常通过化学气相沉积(CVD)或通过旋涂法(spin-on)沉积。这些方法的每一种对于填充非常窄的间隙都有一些局限性。等离子体增强化学气相沉积(PECVD)法提供较低温度下(约400℃)的高沉积速度。主要缺点是PECVD法在间隙内的沉积速度比在表面上其它位置的沉积速度低。沉积速度的差异可能产生悬挂在间隙开口上的结构，在间隙内产生孔隙。对于小于0.25微米的间隙，取决于深宽比，使用标准PECVD通常难以实现无孔隙的间隙填充。
磷硅酸盐玻璃(PSG)和硼磷硅酸盐玻璃(BPSG)通常用于预金属电介质用途。通常是用大气压CVD(APCVD)、低于大气压的CVD(SACVD)或低压CVD(LPCVD)。取决于工艺条件和所用的前驱体，这些方法可以实现几乎共形的涂层。通过沉积后的回流过程实现了填隙，在回流过程中，在高温下处理所述材料，温度通常为800-1200℃。在玻璃中引入磷和硼，特别是引入硼，降低了玻璃转变温度和流动温度。但是，在将来的先进器件中使用CVD然后回流将受到回流过程所需要的高热平衡限制，这与某些材料和方法不相匹配，例如在接触平面(contactlevel)处使用的硅化钴。对于小于0.2微米的非常窄的间隙，甚至在高温加工后，仍然存在孔隙保留下来的危险。
一些工作者已经使用高密度等离子体化学气相沉积(HDP CVD)来改进PSG和BPSG的填隙。在高密度等离子体法中，沉积和侵蚀同时发生。在窄开口的顶角处侵蚀是最有效的，从而补偿了间隙内的较低沉积速度。HDP CVD沉积不需要高温处理，尽管如果希望更致密的薄膜，可以使用退火步骤。HDP CVD法的缺点是：对于较窄的结构，必须使用较低的沉积侵蚀比，产生较慢的总填充速度。改进的填隙可能还要求器件特征设计的改进，例如圆角或倾斜的侧壁。最后，还担心在HDPCVD加工过程中对器件的等离子体损坏。
旋涂玻璃和旋涂聚合物例如硅酸盐、硅氧烷、硅氮烷或倍半硅氧烷一般具有良好的填隙性能。通常通过施加含有聚合物的涂料溶液然后进行烘烤和热固化过程形成这些材料的薄膜。但是这些旋涂材料的利用可能受到在热加工过程中材料收缩的限制。热收缩是必须承受高加工温度的材料的关键问题，例如用于预金属电介质和/或窄槽分隔用途的材料，它们可能涉及超过800℃的加工温度。高收缩可能导致不可接受的薄膜开裂和/或形成多孔材料，特别是在窄隙内。开裂或多孔的材料在后续加工步骤中可能具有不希望的高湿侵蚀速度。
因此，仍然需要在低于目前所用的回流温度的加工温度下提供窄特征的无孔隙填隙的介电材料。该填隙材料需要具有高热稳定性和合理的抵抗侵蚀溶液的性能，以便进行随后的加工步骤。
发明内容
分散在溶剂中的由致密材料构成的颗粒的胶体分散体用在形成具有低热收缩的填隙介电材料中。这些颗粒优选的是具有纳米尺度并且称为纳米颗粒。致密材料是介电材料或者通过氧化或氮化可转变成介电材料的材料。介电材料对于预金属电介质和浅槽分隔用途是特别有用的。硅的氧化物和氮化物、铝的氧化物和氮化物以及硼的氧化物和氮化物可用作纳米颗粒材料。胶体二氧化硅作为胶体分散体是特别有用的。介电材料任选包含掺杂剂物质如砷、锑、磷或硼。
根据形成介电材料的方法，把胶体分散体沉积在衬底上并干燥所沉积的薄膜形成多孔中间层。通过用液相基质材料渗透然后固化，其中在所有的情况下，固化任选包括退火；通过用气相基质材料渗透然后固化或者单独固化来改良该中间层，以提供填隙的、热稳定的耐侵蚀介电材料。
在液相中施加的渗透基质材料是旋涂聚合物，包括低聚物和单体，在高温固化时，任选在氧或水蒸气的存在下，它们可以转变成二氧化硅或类似的陶瓷材料。基质材料包括但不限于硅酸盐、氢倍半硅氧烷、有机倍半硅氧烷、有机硅氧烷、倍半硅氧烷-硅酸盐共聚物、硅氮烷基材料、聚碳硅烷和乙酸基硅烷。液体基质材料任选包含掺杂剂物质如砷、锑、磷或硼。在液相渗透过程中，把基质材料的涂料溶液施加在胶体薄膜上。
气相渗透使用化学气相沉积(CVD)法，其条件是碰撞分子具有低附着系数和/或高表面扩散，以避免在中间层的体积气孔率减小之前封闭窄隙的上表面。CVD沉积的材料任选包含掺杂剂物质。其它气相沉积法也可以用于气相渗透，例如原子层沉积。
使干燥后的中间层或渗透后的中间层固化，例如在温度为约600-800℃的炉子中，或者通过快速热处理，例如在约700-900℃的温度下。任选地，在固化过程之前，在例如约75-300℃进行一个或多个烘烤步骤。此外，固化后可以进行更高温度的退火步骤。固化和任选的退火，诱发纳米颗粒的烧结和渗透后基质材料的回流。在纳米颗粒中或基质材料中引入掺杂剂物质降低回流温度。
根据本发明制备的薄膜填充宽度小于100nm和小到50-60nm的窄隙而没有孔隙或裂纹。甚至在900℃热处理后，它们也不会呈现开裂的分层。固化后的薄膜已经使开口气孔最少，正如它们在填充后的间隙中对侵蚀剂溶液的抵抗性所证明的。此外，在空白晶片上的固化薄膜的平均侵蚀速度与由化学气相沉积生产的二氧化硅薄膜的平均侵蚀速度在同一数量级。因此，根据本方法制备的薄膜有利地用作预金属电介质和浅槽分隔材料。
附图说明
图1-3是根据本发明的实施方案形成介电材料的方法的流程图。
图4是用根据本发明的一个实施方案形成的介电材料填充的预金属层。
图5是用根据本发明的一个实施方案形成的介电材料填充的浅槽分隔结构。
发明详述
形成具有低热收缩的填隙介电材料的方法利用致密颗粒的胶体分散体。把胶体分散体的涂料溶液沉积在衬底上形成薄膜，并且该薄膜有意地用一种或多种方法改性。该介电材料有益地用于预金属电介质和浅槽分隔用途。
本发明的关键是胶体分散体的性质。胶体一般定义为其中存在两相或多相的悬浮体系。在胶体悬浮体中，一个相称为分散相，其分布在称为连续相的另一个相中。一种熟悉类型的胶体由小颗粒在液体中的分散体组成。
根据本发明的一个方面，使用分散在溶剂中的致密材料组成的纳米尺度颗粒(称为纳米颗粒)的胶体分散体。致密材料是介电材料或者通过与氧或氮反应可转变成介电材料的材料。此外，纳米颗粒的物理尺寸需要基本不被热加工改变。当暴露于约700℃的温度时，纳米颗粒的尺寸不应当减小10％以上。在纳米颗粒由通过氧化或氮化可转变成介电材料的硅或铝等材料组成的情况下，在含氧或含氮物质存在下的固化过程中，颗粒尺寸可能略微增大。
硅和铝以及硅和铝的耐火氧化物和氮化物是有用的纳米颗粒。其它有用的材料包括氮化物如氮化硼和氮化镓以及氧化硼和碳化硼。用作纳米颗粒的合适的致密含硅材料包括二氧化硅、硅、氮化硅、氮氧化硅以及它们的组合和混合物。例如，胶体二氧化硅有利地用作胶体分散体。形成胶体二氧化硅的方法在本领域中是已知的，如在美国专利No.3,6 34,558和Van Helden等人的(J.Colloid Interface Sci.81.354(1981))中所述。二者都并入本文作为参考。此外，胶体二氧化硅是可以购得的。一般的标准是纳米颗粒在高温固化过程中除了以上讨论的氧化或氮化以外，很少或没有化学变化。但是，只要满足了低收缩标准，纳米颗粒可以另外合有少量硅聚合物，如氢倍半硅氧烷、有机硅氧烷、有机倍半硅氧烷和全氢硅氮烷。
纳米颗粒的特征尺寸为约2nm-约50nm。胶体分散体具有优异的填隙能力，其仅受颗粒尺寸限制。对于任何特定用途，选择颗粒尺寸小于待填充开口的宽度。纳米颗粒的尺寸分布可以是单分散、双峰、或多分散的。可以设计双峰分布以提供更高的纳米颗粒堆积密度，其中较小的颗粒填充到较大颗粒堆积产生的孔隙中。纳米颗粒分散在有机溶剂或无机溶剂中，例如水溶剂或溶剂混合物，或者在超临界流体中。合适的有机溶剂包括在旋涂聚合物涂料溶液中常用的溶剂，例如甲醇、乙醇、异丙醇、甲基异丁基酮、环己酮、丙酮和苯甲醚，这里仅列举少数几个。胶体分散体中纳米颗粒的固体含量通常小到0.5重量％-多达20％。较高或较低的浓度可以用来调节涂层厚度。附加的添加剂如表面活性剂或粘合剂也可以存在于分散体中。当少量加入到分散体中，例如纳米颗粒与粘合剂的比例大于约10∶1时，以下描述的渗透基质材料用作粘合剂。
根据本发明的另一个方面，纳米颗粒包含掺杂剂物质，如砷、锑、磷或硼。包含这样的掺杂剂可以增强由胶体分散体形成的薄膜的材料性质。例如，引入掺杂剂提高移动离子吸气和降低玻璃转变温度。其中，使用硼来产生耐侵蚀性提高的介电材料。
胶体分散体的薄膜通常通过旋涂在衬底上形成。可以替代使用的用于施加涂料溶液的本领域已知的其它方法，如浸涂或喷涂。蒸发分散体中的溶剂，干燥涂覆的薄膜，例如通过快速旋转，或者通过在分配步骤后静置一段时间。另外，可以通过灯加热、在约75-300℃之间的一个或多个温度在电炉上烘烤热处理涂敷后的薄膜，或者通过本领域已知的其它方法热处理。除了蒸发溶剂以外，热处理可以用来保持颗粒附着到衬底上，使得它们在随后的渗透过程中不会被去除/洗掉。热处理还可以具有使任选的粘合剂材料反应的作用。如此在衬底上形成的薄膜通常本质上是多孔的，并且具有开口气孔结构。对于诸如PMD或STI层的用途，为了使热收缩和湿度敏感性最小化并使热稳定性和耐侵蚀性最大化，希望的是使薄膜的气孔率最小化。还希望把开口气孔结构转变成闭口气孔结构。消除开口气孔改善耐化学腐蚀性，如在后续的加工步骤中材料的耐侵蚀性。为了使开口气孔最少化，通过一种或多种方法改良由胶体悬浮体形成的薄膜。方法包括用在液相中施加的基质材料渗透，用在气相中施加的基质材料渗透，和固化/退火过程。
在液相中施加的渗透基质材料是旋涂聚合物，其能够在固化过程中转变成二氧化硅或类似的陶瓷材料。一个实例是高温固化，任选在氧气或水蒸气的存在下。本文所用的旋涂聚合物包括低聚物和单体，以及聚合物。基质材料包括但不限于硅酸盐、氢倍半硅氧烷、有机倍半硅氧烷、有机硅氧烷、有机氢硅氧烷(organhydridosiloxanes)、倍半硅氧烷-硅酸盐共聚物、硅氮烷基材料、聚碳硅烷和乙酸基硅烷。合适的商品基质材料包括T11和T14系列的硅酸盐，旋涂玻璃AccuspinTM和有机氢硅氧烷HOSPTM，全部由Honeywell International，Inc.(Morristown，NJ)提供。
在液相渗透中，尽管可以使用替代的施加方法，但是通常通过旋涂把基质材料的涂料溶液施加到胶体薄膜上。低分子量基质材料具有更容易穿过纳米颗粒之间的狭窄间隙的优点。分子量在数百-数千原子量单位(amu)的基质材料可能是希望的。流体动力直径小于1-2nm的渗透分子穿过小孔隙是有利的。渗透剂溶液的固体含量可以为接近100％固体到低达2％固体。渗透性基质材料占据纳米颗粒之间的间隙，使开口气孔率最小化。此外，取决于基质聚合物的分子量，基质材料也可以形成如下实施例5中所述的渗透后胶体层上的覆盖层。
在一些实施方案中，如上所述的掺杂剂物质如砷、锑、磷或硼包括在基质材料中。例如，引入掺杂剂，以增大移动离子吸气并降低填隙介电材料的玻璃转变温度。已经观察到磷的引入提供更好的填隙性质，其中，使用硼产生抗侵蚀性提高的介电材料，并提供用于施加更长保存寿命的介电材料的涂料溶液。还可以为了其它原因提供掺杂剂。特别地，硼和磷掺杂的硅酸盐和倍半硅氧烷是有用的掺杂基质材料。合适的磷掺杂硅酸盐包括磷硅酸盐产品P062A、P082A、P112A、P064A、P084A和P114A，全部由Honeywell International，Inc.(Morristown，NJ)提供。例如，通过向以下实施例3中所述的倍半硅氧烷溶液中加入氧化硼在异丙醇中的溶液制备硼掺杂的倍半硅氧烷。通过在硅酸盐聚合物的合成中包含硼和/或磷前驱体制备硼和/或磷掺杂的硅酸盐。合适的磷前驱体包括但不限于P2O5、H3PO4和三烷基磷酸盐如三甲基磷酸盐和三乙基磷酸盐。合适的硼前驱体包括但不限于B2O3、H3BO3和三烷基硼酸盐如三甲基硼酸盐和硼酸三乙酯。使用P2O5和B2O3作为反应物合成硼和磷掺杂的硅酸盐在以下的实施例7中描述。另外，基质材料可以包含未掺杂的旋涂聚合物和上述硼和/或磷前驱体的混合物。用在掺杂剂/基质材料混合物中的其它含添加剂分子包括磷腈、硼腈(borazenes)和硼磷酸盐。
在替代的实施方案中，包含基质材料作为胶体分散体的组分。预混合胶体分散体和基质材料具有省去施加基质材料涂料溶液的加工步骤的优点。在预混合的情况下，添加基质材料的分数使得间隙中的大多数体积被纳米颗粒占据，以便使介电材料的热收缩最小化。例如，纳米颗粒与基质材料的比例大于或约为1∶1。应当注意，当使用基质材料作为胶体分散体中的粘合剂时，纳米颗粒与基质材料的比例远大于基质材料与胶体悬浮体预混合时的比例。
用基质材料进行的气相渗透为致密化提供第二种方法。气相渗透法包括化学气相沉积(CVD)和原子层沉积。为了用作渗透方法，调节CVD条件以避免在体积气孔率减小之前封闭上表面。所以，以反应速度限制的方法的方案进行CVD方法，例如通过其中碰撞分子具有低附着系数和/或高表面扩散的条件下实现该方案。附着系数是到达的分子在表面上反应的可能性。附着系数为1是指每个分子将保留在表面上。为了使用CVD成功渗透，附着系数必须小于0.01。对于热CVD法，通常通过选择比标准工艺温度低的沉积温度，可以实现这一点。对于在平坦表面上材料层的典型CVD沉积，这样的条件将产生不可接受的低沉积速度。但是，在本申请中，对于在高气孔率薄膜上的沉积，表面积可以比平坦表面衬底面积大许多倍，使有效沉积速度提高到实用的水平。典型的气相致密化方法是四乙氧基硅烷(TEOS)和氧气在约400-600℃的CVD沉积。渗透沉积温度明显低于TEOS/氧气体系的CVD常用的约600-700℃。通过包含掺杂剂前驱体气体以及CVD反应物气体，掺杂剂，如以上所列的，可以包含在CVD渗透过程中。掺杂剂前驱体的实例可以包括用于硼掺杂的硼氧化物、硼酸三乙酯、烷基硼烷和乙硼烷，和用于磷掺杂的磷酸三乙酯、磷酸三甲酯和膦。
原子层沉积(ALD)提供一种替代的气相渗透法。在ALD中，通过交替提供反应气体和吹扫气体沉积每个原子层。因此，ALD是一种形成胶体分散体层的整个气孔表面结构的共形均匀涂层的优异方法。用于沉积Al2O3的ALCVD方法的一个实例使用Al(CH3)3和水蒸气作为前驱体。由小于20-30个原子层组成的一种ALCVD涂层有益地用在本发明中。也可以使用更大数量的原子层。
固化方法，可以包括热加工或退火方法，如电子束退火或离子束退火，或其组合，为开口气孔结构改良提供第三种方法。固化方法可以应用于所沉积的胶体分散体，或者应用于已经进行液相或气相渗透法之后的薄膜。根据本发明形成填隙介电材料的所有方法包括一个固化步骤。任选地，在固化过程之前，可以进行在约75-300℃之前的一个或多个烘烤步骤。所述薄膜在真空中或者在常用气体的气氛中固化，例如氮气、氧气、臭氧、水蒸气、氨气、氩气、一氧化碳、二氧化碳、一氧化二氮、一氧化氮、氦、氢、合成气体或其混合物。对于可以通过氧化或氮化转变成电介质的材料的纳米颗粒，如硅，可以使用含有含氧或含氮物质的固化气氛。
一种典型的固化方法是在约600-800℃在氮气/氧气气氛的炉子中固化小于约2小时的时间。另外，通过在约700-900℃的温度下的快速热处理(RTP)使所述薄膜固化约10秒-5分钟的时间。任选地，特别是对于其中纳米颗粒或基质材料都不是掺杂材料的过程，固化后可以进行更高温度的热退火步骤。一种典型的退火方法使用在氮气氛中的约800-1000℃的温度。在本方法中，固化改进衬底上各处的介电薄膜，包括窄隙内部和开口区域中。
本方法用来在集成电路器件的制备中在衬底上沉积介电材料。集成电路器件包括但不限于硅基器件、镓基器件、光电器件、焦平面阵列、光伏打电池和光器件。正如所熟知的，集成电路器件一般包括衬底、导电电路线路和介电材料。此外，在器件中包括阻挡层、蚀刻停止层和导电门电路如多晶硅门电路。互连的电路线路用于在器件中分配电信号并为器件的信号输出提供功率输入。集成电路器件一般将包括通过垂直的金属接线柱相互连接的多层电路线路，所述金属接线柱是金属填充的通孔。合适的衬底包括但不限于硅、二氧化硅、玻璃、氮化硅、陶瓷和砷化镓。本文所用的衬底是指在集成电路器件中的平面化的或具有构形的任意层，包括半导体晶片、介电层、门电路、阻挡层、蚀刻停止层和金属线路。
根据本发明形成填隙介电材料的主要方法总结在图1-3的工艺流程图中。图1描述不用基质材料渗透的形成薄膜的方法10。在步骤12，把纳米颗粒的胶体分散体沉积在衬底上，然后进行任选的烘烤步骤14。纳米颗粒可以是掺杂或未掺杂的。方法10的最后步骤是如上所述的固化过程16。在图1-3中的加工步骤16隐含包括任选的更高温度的退火。图1还描述了其中基质材料在步骤12预先混合到胶体分散体中的形成介电材料的替代方法。当沉积预混合的分散体时，在该方法中包括烘烤步骤14。
图2和3描述方法20和30，分别包括用液体基质材料渗透和通过气相法渗透。在方法20和30中，沉积胶体分散体后，即步骤12后，进行任选的烘烤过程14。对于液相渗透，即方法20，在步骤26把基质材料的涂料溶液施加到由胶体分散体形成的薄膜上。在步骤26的涂料溶液可以含有掺杂剂，掺杂剂包括但不限于硼和/或磷。步骤26任选可以包括基质材料的涂料溶液的多次涂敷。涂敷基质材料后，可以进行烘烤步骤28和固化步骤16。在气相渗透法30中，在步骤12沉积胶体分散体和在步骤14的任选烘烤过程后，通过在步骤36的化学气相沉积把基质材料沉积在纳米颗粒上。在步骤36有利地使用含有诸如硼和磷的掺杂剂的材料。固化步骤16完成了方法30。方法20和30提供由包围纳米填充材料的基质材料组成的复合填隙介电材料。
本发明材料特别用于在预金属层中用介电材料填充窄隙和用于在浅槽分隔结构中填充沟槽，分别如图4和5所示意表示的。图4中的预金属层40包括在衬底45上的多晶硅门电路43和阻挡层44。间隙42可以甚至比光刻法极限通常限定的“最小特征尺寸”更窄。图4中所说明的特定实施方案表示介电层46，包括纳米颗粒47，上面是固化的渗透基质材料的覆盖层48。基质材料还占据纳米颗粒之间的空隙(未示出)。使用胶体二氧化硅提供纳米颗粒和硼掺杂的倍半硅氧烷作为渗透基质材料，宽度小于100nm，小到50-60nm(0.05-0.06微米)的间隙完全被填充而没有分层，如下面的实施例5所述。
图5中所示的典型浅槽分隔结构50包括衬底52、衬垫氧化层53、硬掩模54、内衬氧化物55和沟槽56，它们用本发明的介电材料填充。浅槽的特征尺寸57通常是“最小特征尺寸”的1-2倍。因此，STI用途也需要填充窄开口的材料。对于STI用途，纳米颗粒通常由二氧化硅、硅或其混合物构成。优选用氧化物或用可以形成氧化物如SiO2或Al2O3的基质材料在液相中或在气相中进行渗透。对于气相渗透，可以使用标准CVD前驱体沉积氧化硅，标准CVD前驱体包括但不限于四乙氧基硅烷(TEOS)和氧气或臭氧，或者可以使用包含二氯硅烷或三氯硅烷的前驱体沉积硅。
在固化步骤16过程中发生的向材料的微观转变方面，可以理解本发明填隙介电材料的优点，主要是烧结和回流的过程。烧结通常定义为在低于其熔点或玻璃转变温度的温度下加热并使粉末致密化以便把颗粒焊接在一起成为单一的刚性形状的过程。
回流在高于玻璃转变温度的温度下发生并且诱导物理结构变化。PSG和BPSG材料的回流机理由R.A.Levy(J.Electrochem.Soc.，Vol133，No.7，第1417页(1986))描述。回流由表面张力驱动。该力正比于σ/R2，其中，σ是表面张力，R是曲率半径。对于传统的BPSG回流，窄隙的共形涂层的曲率半径是100-500埃数量级，而在多孔薄膜中的颗粒之间的曲率半径为5-50埃，取决于颗粒尺寸。所以，在多孔薄膜内部的表面张力可以比传统涂层大若干个数量级，因此在甚至更高的粘度下诱导回流。所以，回流可以在比传统回流所需的更低温度下(或在相同温度下的更短时间)把初始的开口气孔结构转变成闭口气孔结构。
对于方法10，其不包括用基质进行渗透，沉积的胶体分散体在除去溶剂后，基本由纳米颗粒组成。在这些情况下，固化可以诱发纳米颗粒的烧结。使用含有磷或硼掺杂剂的纳米颗粒降低烧结所需的最低温度。使用掺杂的纳米颗粒还降低玻璃转变温度，使得掺杂纳米颗粒的回流可以在上述的炉子固化和RTP温度下发生。
对于包括用基质材料渗透的方法20和30，固化过程可以诱导基质材料中的化学变化。例如，使用上面列出的用于液相渗透的含硅旋涂聚合物，在含有氧气的气氛中固化使基质材料转变成二氧化硅或氮氧化硅，此外，当纳米颗粒由可以转变成电介质的材料如硅组成时，在氧气或氮气氛中的固化还诱发纳米颗粒中的化学变化。基质材料的回流和烧结性能可以通过掺杂来调节。例如，使用含有磷或硼的基质材料降低回流温度，使得固化诱发化学变化和物理变化。在该情况下，回流在低于传统BPSG玻璃所需的温度下发生。不限于任何理论，本发明人把回流温度较低归因于以下事实：回流的驱动力是表面能，表面能与曲率半径成反比。对于本发明薄膜的纳米颗粒的胶体分散体，相应的曲率半径为数埃，而对于传统的BPSG回流过程的曲率半径为数百埃。此外，在本发明情况下，所需的流动距离大于一个数量级或更小。
因此，可以理解，热加工通过把纳米颗粒烧结在一起和/或通过诱导纳米颗粒中和/或基质材料中的回流，改进了填隙介电材料，使开口气孔率最小化，降低其气孔率并且在某些情况下，增大其密度。加工温度越高，对气孔结构的改进越大。减小开口气孔率提高介电材料对常用缓冲氧化物侵蚀剂(BOE)溶液的抵抗性，例如含有氟化铵和/或氟化氢的溶液。如在以下的实施例中所报告的，通过单独热加工即方法10由二氧化硅纳米颗粒的胶体分散体形成的介电材料和通过用硼掺杂的氢倍半硅氧烷渗透即方法20由二氧化硅纳米颗粒形成的介电材料用来在有图案的晶片中填充间隙。在间隙中的渗透和不渗透的材料抵抗标准500∶1的BOE溶液。但是，高加工温度伴随材料收缩，收缩可能导致窄隙中材料的开裂或分层。在本方法中使用致密纳米颗粒使热收缩最小化。例如对于没有渗透的胶体二氧化硅(见以下的实施例2)，在900℃退火后，已经观察到，相对于烘烤后的薄膜，仅有4.5％的总厚度收缩。所以，可以根据本发明选择热加工温度，以提供无开裂且抗侵蚀剂的填隙介电材料。
以下的实验实施例进一步说明但不限制本发明的特征和优点。分析测试方法
在表征实验结果时，使用Woollam Variable AngleSpectroscopic Ellipsometer Model MMA测量折射率和薄膜厚度。测量烘烤后、固化后和退火后的薄膜厚度样品。按照薄膜厚度变化除以烘烤后厚度来计算收缩百分比。把烘烤后的涂敷有图案晶片劈开，以显示特征尺寸。截面是用薄金层镀金的。使用JOEL JSM型6330F SEM设备获得放大倍数为40,000-10,000的扫描电子显微镜(SEM)图像。实施例1：二氧化硅胶体分散体的制备
通过把50.3克在环己酮中的10重量％的胶体二氧化硅原料溶液(Catalyst and Chemical Industries Co，Japan)与225克环己酮混合，制备在环己酮中的1.8重量％胶体二氧化硅分散体。胶体二氧化硅的平均颗粒尺寸为10.5nm。溶液的金属浓度分析为：Ca：4.8 ppb；Cr＜1 ppb；Cu：4.2 ppb；Fe＜5 ppb；Mg：0.7 ppb；Mn：＜1 ppb；Ni：＜0.5 ppb；K：＜5 ppb；Na：16 ppb。
通过把90.6克10％胶体二氧化硅原料溶液与170克环己酮混合，制备在环己酮中的3.5重量％胶体二氧化硅分散体。通过超声搅拌30分钟来均化该溶液，然后通过0.1微米过滤器过滤，然后用在到空白或有图案的晶片上的旋涂中。
实施例2：胶体二氧化硅溶液的涂敷
把实施例1的1.8重量％胶体二氧化硅溶液旋涂到一个8英寸硅空白晶片上，下文称为空白晶片，和旋涂到特征尺寸为50nm到若干微米、台阶高度为0.2-0.4微米的有图案晶片上。旋涂条件包括以300rpm动态分配3秒钟，分配体积为2毫升，然后在2000rpm最终旋转20秒，加速度为50rpm/sec。涂敷后的晶片在80℃、150℃和250℃各烘烤1分钟、固化并退火。在固化过程中，温度按5℃/分钟的速度从450℃升高到700℃，然后在700℃保温30分钟。固化气氛为16升/分钟的氮气和4升/分钟的O2。把晶片在900℃在流动氮气中退火20分钟。
在每个加工步骤后空白晶片上的二氧化硅薄膜的薄膜厚度和收缩率列在表1中。当在空白晶片上沉积时，获得没有可见缺陷的无开裂透明薄膜。用分光椭圆偏光测量仪(J.A.Woolam VASE)测量薄膜厚度，薄膜非均匀性小于2％。
表1.二氧化硅薄膜的薄膜厚度和收缩
  薄膜厚度   折射率 烘烤的收缩率
烘烤后     491埃     1.24     --
固化后     485埃     1.23     1.5％
退火后     478埃     1.24     4.5％
1.24的折射率表明，沉积的薄膜具有多孔二氧化硅结构。该折射率值可以与20％的多孔二氧化硅薄膜的1.36的折射率和与非多孔二氧化硅薄膜的1.45的折射率相比较。即使在热处理到高达900℃后，该多孔薄膜仍然呈现非常低的收缩。
从劈开的晶片的SEM照片确定有图案晶片的窄隙中胶体二氧化硅的填隙能力。对于(i)烘烤后，(ii)固化后和(iii)退火后的晶片拍摄SEM照片。所有三种SEM图像表明，二氧化硅纳米颗粒均匀填充尺寸为50nm-若干微米的间隙尺寸。在固化后和在退火后没有分层或开裂，并且纳米颗粒还填充了间隙底部附近的角部。
实施例3：硼掺杂的倍半硅氧烷溶液的制备
把8.2克三乙氧基硅烷、0.60克去离子水和0.75克0.02N硝酸加入到在塑料瓶中的41克丙酮中。使该混合物在室温保持18小时，然后用50克正丙氧基丙醇和20克变性乙醇稀释，以形成基础倍半硅氧烷溶液。
把3克氧化硼(B2O3)溶解在100克异丙醇中，形成3％的氧化硼溶液。把6.66克该3％氧化硼溶液加到100.55克基础倍半硅氧烷溶液中。硼掺杂倍半硅氧烷树脂的分子量为1256原子质量单位，用渗透色谱法测定。该树脂含有2.0重量％的硼。在室温15天后该树脂的分子量为1797。
对比实施例4：硼掺杂的倍半硅氧烷溶液的涂层
使用实施例2的旋涂、烘烤和固化循环，把实施例3的硼掺杂倍半硅氧烷涂敷在一个6”空白晶片上和涂敷到一个有图案的晶片上。薄膜性质列在表2中。从在两个涂敷步骤之间有烘烤循环的两个涂敷步骤获得空白晶片上1100埃的烘烤后薄膜厚度。在空白晶片上获得良好质量的薄膜。固化薄膜的FTIR光谱表明，由2000-2250cm-1和800-900cm-1的峰证明的硅烷(SiH)在烘烤后薄膜中已经转变成二氧化硅，结果产生了硼掺杂的二氧化硅薄膜。
表2：硼掺杂倍半硅氧烷薄膜的薄膜厚度和收缩
    薄膜厚度     折射率   烘烤收缩率
烘烤后     1110埃     1.410     --
固化后     868埃     1.438     21.8％
退火后     800埃     --     28％
从每个加工步骤后拍摄的SEM照片观察材料的填隙行为。在烘烤后，在有图案晶片中硼掺杂倍半硅氧烷填充的没有孔隙或分层的间隙降低到约50-60nm的最窄尺寸。在氮气/氧气中在700℃固化后，所形成的二氧化硅表明没有分层，但是基于该区域的SEM亮度，在间隙的底角周围确定了较低密度的材料。在氮气中在900℃退火后，由于在退火中诱发的进一步收缩，产生分层和开裂。
实施例5：用硼掺杂倍半硅氧烷渗透胶体二氧化硅薄膜
按照实施例2的旋转和烘烤条件，使用来自实施例1的1.8重量％胶体二氧化硅溶液涂敷有图案的晶片。在烘烤后，使用实施例4的旋转/烘烤顺序，把来自实施例3的硼掺杂倍半硅氧烷溶液旋涂到涂敷后的有图案晶片上。然后使用实施例2的固化和退火条件使渗透后的晶片固化和退火。
通过考察各种尺寸间隙的SEM照片，确定有图案晶片中的填隙程度。对于所有的烘烤后、固化后和退火后样品，在尺寸降低到约50-60nm的最小尺寸的所有尺寸间隙内没有分层。在渗透的胶体二氧化硅薄膜顶部形成硼掺杂二氧化硅覆盖层。覆盖层的厚度为约200nm。
实施例6：抗侵蚀性
把实施例2的二氧化硅涂敷的空白晶片和实施例4的硼掺杂倍半硅氧烷涂敷晶片在含有氟化铵的500∶1 BOE(缓冲的氧化物侵蚀剂)溶液中在21℃的侵蚀温度浸渍180秒。在侵蚀后，用去离子水漂洗处理后的晶片并测量薄膜厚度。通过TEOS的CVD沉积产生的二氧化硅的侵蚀速度用作对比的参照。侵蚀速度计算为薄膜厚度减小除以侵蚀时间。用埃/秒表示的侵蚀速度和相对于CVD TEOS的相对侵蚀速度列在表3中。CVD TEOS的平均侵蚀速度为约0.45埃/秒。
表3：胶体二氧化硅和硼掺杂倍半硅氧烷薄膜的侵蚀速度
  侵蚀速度(埃/秒)   相对于CVD氧化物的侵蚀速度
固化后的胶体二氧化硅     7.0     15
退火后的胶体二氧化硅     1.7     3.8
固化后的B-倍半硅氧烷     0.66     1.5
把实施例2、4和5的涂敷后有图案晶片在500∶1的BOE溶液中浸渍20秒，然后用去离子水漂洗。拍摄侵蚀后样品的SEM照片，以考察窄隙中填充的电介质的耐侵蚀性。结果总结如下。
表4：有图案晶片的侵蚀
热处理 间隙电介质的侵蚀
实施例2 固化后 无开裂、无侵蚀
实施例2 退火后 无开裂、无侵蚀
实施例4 固化后 严重侵蚀
实施例4 退火后 在侵蚀前开裂，侵蚀出来
实施例5 固化后 无开裂、无侵蚀
实施例5 退火后 无开裂、无侵蚀
电介质中二氧化硅纳米颗粒的引入表现出两种主要优点：(1)消除由700-900℃热处理诱发的开裂和分层和(2)间隙介电材料对BOE侵蚀的耐侵蚀性明显改善。这些优点是由于使用惰性填料复合法获得的低收缩和高密度。
实施例7：掺杂硅酸盐的合成
在10.0克在2-丙醇中的5％P2O5溶液中，把0.38克B2O3搅拌溶解1小时。加入在9.5克丙酮中的9克TEOS后，加入1.38克1N的HNO3和0.5克水。把该混合物加热到沸腾，约为66℃，并保持3小时。分子量为约2000amu。估计该硅酸盐树脂含有8重量％的磷和4重量％的硼。溶液的固体含量为8重量％。
实施例8：用掺杂的硅酸盐渗透胶体二氧化硅薄膜
使用来自实施例1的1.8重量％胶体二氧化硅溶液把胶体二氧化硅薄膜沉积到空白晶片上。该旋涂方案以300rpm旋转5秒，以便动态分配2毫升溶液，然后以2000rpm旋转20秒。把晶片在80℃、150℃和250℃各烘烤1分钟。薄膜厚度为520埃，折射率为1.23。
用来自实施例7的掺杂硅酸盐溶液渗透该多孔二氧化硅薄膜。制备由50重量％2-丙醇和50重量％丙酮组成的漂洗溶液。使用以下的渗透和漂洗过程：(1)把4毫升掺杂硅酸盐溶液动态分配到晶片上，以300rpm进行5秒；(2)以1000rpm铺展液体1秒；(3)静置5秒；(4)使用4毫升漂洗溶剂以300rpm动态漂洗5秒；和(5)以2000rpm最终旋转20秒。
把渗透后的薄膜在80℃、150℃和250℃各烘烤1分钟。烘烤后的薄膜厚度为517埃，折射率为1.43。折射率增大到1.43的值表明，已经产生了固体非多孔薄膜。
实施例9：用掺杂的硅酸盐渗透胶体二氧化硅薄膜
使用实施例1的1.8重量％胶体二氧化硅溶液涂敷有图案的晶片，使用以300rpm在3秒钟内动态分配3毫升，然后进行2000rpm的最终旋转20秒的过程。在旋涂后1分钟，没有烘烤，在以300rpm旋转的同时，把来自实施例7的掺杂硅酸盐溶液3毫升在3秒内分配到该晶片上，然后以2000rpm最终铺展20秒。渗透后的薄膜然后根据实施例2中所述的方案烘烤、固化和退火。退火后薄膜的SEM图像表明，在间隙中和渗透材料顶层中没有薄膜开裂。把渗透后的晶片在BOE500∶1溶液中浸渍20秒。在80000倍的SEM照片中，在宽隙和窄隙的角部附近没有观察到侵蚀。
实施例10：胶体二氧化硅和掺杂的硅酸盐溶液的预混合
通过向15克10％的胶体二氧化硅原料溶液中加入23克环己酮，制备4重量％的胶体二氧化硅溶液。把9克TEOS与9.5克丙酮混合，然后加入1.38克1N硝酸和0.58克去离子水。加入10克5重量％的在异丙醇(IPA)中的P2O5溶液并良好混合。把该混合物在室温搅拌72小时。然后用15.23克丙酮和15.23克I PA稀释该溶液，获得最终固体含量为4重量％的P掺杂硅酸盐。
制备以下三种溶液并旋涂到空白晶片上，然后与实施例2一样烘烤、固化和退火：
溶液10A：10克4％的二氧化硅和10克4％的P掺杂硅酸盐溶液
溶液10B：16克4％的二氧化硅和4克4％的P掺杂硅酸盐溶液
溶液10C：18克4％的二氧化硅和2克4％的P掺杂硅酸盐溶液
结果表示在下表5中。
表5：胶体二氧化硅和P掺杂的硅酸盐溶液的预混合
溶液 过程(℃) SiO2∶硅酸盐 薄膜厚度 折射率 烘烤收缩率 在500∶1的BOE中的侵蚀速度
10A  700  1∶1  798埃 1.440  8.5％ 1.46埃/秒
10A  900  1∶1  705埃 1.441  19.2％ 0.58埃/秒
10B  700  4∶1  750埃 1.380  5.6％ 0.88埃/秒
10B  900  4∶1  699埃 1.388  12.2％ 0.61埃/秒
10C  700  9∶1  805埃 1.270  3.3％ --
10C  900  9∶1  776埃 1.280  6.8％ --
虽然在具体材料和条件方面已经描述了本发明，但是该描述仅是本发明用途的一个实例。所公开的方法的各种改进和改良应当考虑在由以下权利要求书所限定的本发明范围内。

Claims (26)

1.一种在衬底上形成介电层的方法，该方法包括：
在衬底上沉积胶体分散体，该胶体分散体包含分散在溶剂中的致密材料的颗粒，其中，所述致密材料是一种介电材料或者通过氧化或氮化可以转变成介电材料的材料；
干燥该胶体分散体形成中间层；
用基质材料渗透所述中间层形成渗透后的层；和
固化所述渗透后的层，从而使渗透后的层改性，形成介电层。
2.权利要求1的方法，其中，用基质材料渗透所述中间层使用旋涂聚合物材料的涂料溶液渗透所述中间层。
3.权利要求2的方法，其中，所述旋涂聚合物材料包含选自硅酸盐、氢倍半硅氧烷、有机倍半硅氧烷、有机硅氧烷、倍半硅氧烷-硅酸盐共聚物、硅氮烷基材料、聚碳硅烷和乙酸基硅烷。
4.权利要求2的方法，其中，所述旋涂聚合物材料包含选自砷、锑、磷和硼的物质。
5.权利要求1的方法，其中，所述致密材料的颗粒是包含选自二氧化硅、硅、氮化硅、氮氧化硅、铝、氮化铝和氧化铝的材料的颗粒。
6.权利要求5的方法，其中，所述致密材料还包含选自砷、锑、磷和硼的物质。
7.权利要求5的方法，其中，所述致密材料的颗粒包含二氧化硅。
8.权利要求5的方法，其中，所述致密材料的颗粒包含硅。
9.权利要求1的方法，其中，所述颗粒具有约2纳米-约50纳米的特征尺寸。
10.权利要求1的方法，其中，所述介电层是在集成电路器件上的预金属介电层。
11.权利要求1的方法，其中，所述介电层填充浅槽分隔结构中的沟槽。
12.权利要求1的方法，其中，所述介电层填充尺寸小于100纳米的间隙。
13.权利要求12的方法，其中，所述介电层在700℃以上的温度加热而不开裂。
14.权利要求1的方法，其中，所述介电层是耐标准缓冲氧化物侵蚀溶液的。
15.权利要求1的方法，其中，用基质材料渗透中间层是通过化学气相沉积在中间层上沉积基质材料。
16.权利要求1的方法，其中，用基质材料渗透中间层是通过原子层沉积在中间层上沉积基质材料。
17.权利要求15的方法，其中，基质材料选自磷硅酸盐玻璃、硼硅酸盐玻璃和硼磷硅酸盐玻璃。
18.权利要求1的方法，其中，固化渗透层从而使渗透层改性是固化渗透层从而使渗透层的开口气孔率最小。
19.一种在衬底上形成介电层的方法，该方法包括：
在衬底上沉积胶体分散体，该胶体分散体包含分散在溶剂中的致密材料的颗粒，其中所述致密材料是介电材料或者通过氧化或氮化可以转变成介电材料的材料；
干燥该胶体分散体形成中间层；
固化该中间层从而在衬底上各处改性该中间层，形成介电层。
20.权利要求19的方法，其中，致密材料的颗粒是包含选自二氧化硅、硅、氮化硅、氮氧化硅、铝、氮化铝和氧化铝的材料的颗粒。
21.权利要求19的方法，其中，所述致密材料还包含选自砷、锑、磷和硼的物质。
22.权利要求19的方法，其中，所述致密材料的颗粒包含二氧化硅。
23.权利要求19的方法，其中，所述颗粒具有约2纳米-约50纳米的特征尺寸。
24.权利要求19的方法，其中，所述介电层是在集成电路器件上的预金属介电层。
25.权利要求19的方法，其中，所述介电层填充浅槽分隔结构中的沟槽。
26.权利要求19的方法，其中，所述介电层还包含旋涂聚合物。
CNA028063538A 2001-01-11 2002-01-18 用于窄隙填充用途的介电薄膜 Pending CN1507653A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/761,529 US6444495B1 (en) 2001-01-11 2001-01-11 Dielectric films for narrow gap-fill applications
PCT/US2002/001628 WO2003063225A2 (en) 2001-01-11 2002-01-18 Dielectric films for narrow gap-fill applications

Publications (1)

Publication Number Publication Date
CN1507653A true CN1507653A (zh) 2004-06-23

Family

ID=29218099

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028063538A Pending CN1507653A (zh) 2001-01-11 2002-01-18 用于窄隙填充用途的介电薄膜

Country Status (6)

Country Link
US (1) US6444495B1 (zh)
EP (1) EP1466354A2 (zh)
JP (1) JP2005516394A (zh)
CN (1) CN1507653A (zh)
CA (1) CA2439812A1 (zh)
WO (1) WO2003063225A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882610B (zh) * 2009-05-04 2012-01-18 南亚科技股份有限公司 半导体结构及其制造方法
CN106356281A (zh) * 2015-07-16 2017-01-25 中芯国际集成电路制造(上海)有限公司 二氧化硅介电薄膜制备方法
CN111129217A (zh) * 2019-12-20 2020-05-08 浙江爱旭太阳能科技有限公司 用于制造太阳能电池的方法和太阳能电池

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7226966B2 (en) 2001-08-03 2007-06-05 Nanogram Corporation Structures incorporating polymer-inorganic particle blends
US6599631B2 (en) 2001-01-26 2003-07-29 Nanogram Corporation Polymer-inorganic particle composites
US8568684B2 (en) * 2000-10-17 2013-10-29 Nanogram Corporation Methods for synthesizing submicron doped silicon particles
US6759325B2 (en) * 2000-05-15 2004-07-06 Asm Microchemistry Oy Sealing porous structures
US6482733B2 (en) 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
US6653718B2 (en) * 2001-01-11 2003-11-25 Honeywell International, Inc. Dielectric films for narrow gap-fill applications
AU2002306436A1 (en) 2001-02-12 2002-10-15 Asm America, Inc. Improved process for deposition of semiconductor films
US7037574B2 (en) * 2001-05-23 2006-05-02 Veeco Instruments, Inc. Atomic layer deposition for fabricating thin films
US20030054616A1 (en) * 2001-08-29 2003-03-20 Honeywell International Inc. Electronic devices and methods of manufacture
US20030148019A1 (en) * 2001-11-19 2003-08-07 Hwang Byung Keun Compositions and methods for forming dielectric layers using a colloid
US7535066B2 (en) * 2002-01-23 2009-05-19 Texas Instruments Incorporated Gate structure and method
US20040016962A1 (en) * 2002-04-30 2004-01-29 Hideki Okumura Semiconductor device
US6967172B2 (en) * 2002-07-03 2005-11-22 Honeywell International Inc. Colloidal silica composite films for premetal dielectric applications
US6740571B2 (en) * 2002-07-25 2004-05-25 Mosel Vitelic, Inc. Method of etching a dielectric material in the presence of polysilicon
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
TWI309845B (en) * 2002-09-30 2009-05-11 Nanosys Inc Large-area nanoenabled macroelectronic substrates and uses therefor
US6737364B2 (en) * 2002-10-07 2004-05-18 International Business Machines Corporation Method for fabricating crystalline-dielectric thin films and devices formed using same
KR100473733B1 (ko) * 2002-10-14 2005-03-10 매그나칩 반도체 유한회사 반도체 소자 및 그의 제조방법
US6825130B2 (en) 2002-12-12 2004-11-30 Asm Japan K.K. CVD of porous dielectric materials
US6812132B2 (en) * 2003-03-21 2004-11-02 Intel Corporation Filling small dimension vias using supercritical carbon dioxide
EP1660561B1 (en) 2003-07-03 2014-02-12 Dow Corning Corporation Photosensitive silsesquioxane resin
GB0323807D0 (en) * 2003-10-10 2003-11-12 Univ Southampton Fabrication of metamaterials
GB0323806D0 (en) * 2003-10-10 2003-11-12 Univ Southampton Fabrication of semiconductor metamaterials
US7071118B2 (en) * 2003-11-12 2006-07-04 Veeco Instruments, Inc. Method and apparatus for fabricating a conformal thin film on a substrate
US7253104B2 (en) * 2003-12-01 2007-08-07 Micron Technology, Inc. Methods of forming particle-containing materials
US20050239264A1 (en) * 2004-04-21 2005-10-27 Honeywell International Inc. Materials suitable for shallow trench isolation
US6989317B1 (en) * 2004-10-22 2006-01-24 International Business Machines Corporation Trench formation in semiconductor integrated circuits (ICs)
US7462561B2 (en) * 2005-01-27 2008-12-09 David Lu Contact structure formed using supercritical cleaning fluid and ALCVD
US7687383B2 (en) * 2005-02-04 2010-03-30 Asm America, Inc. Methods of depositing electrically active doped crystalline Si-containing films
US7608549B2 (en) * 2005-03-15 2009-10-27 Asm America, Inc. Method of forming non-conformal layers
US7446136B2 (en) * 2005-04-05 2008-11-04 Momentive Performance Materials Inc. Method for producing cure system, adhesive system, and electronic device
US7405246B2 (en) * 2005-04-05 2008-07-29 Momentive Performance Materials Inc. Cure system, adhesive system, electronic device
US20060272577A1 (en) * 2005-06-03 2006-12-07 Ming Mao Method and apparatus for decreasing deposition time of a thin film
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
JP5546763B2 (ja) * 2005-08-12 2014-07-09 カンブリオス テクノロジーズ コーポレイション ナノワイヤに基づく透明導電体
US20070099005A1 (en) * 2005-10-31 2007-05-03 Honeywell International Inc. Thick crack-free silica film by colloidal silica incorporation
JP2007134492A (ja) * 2005-11-10 2007-05-31 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR20080089403A (ko) * 2005-12-22 2008-10-06 에이에스엠 아메리카, 인코포레이티드 도핑된 반도체 물질들의 에피택시 증착
US8759903B1 (en) * 2006-02-28 2014-06-24 Honeywell International Inc. Method of fabricating total dose hard and thermal neutron hard integrated circuits
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
JP5085649B2 (ja) 2006-06-28 2012-11-28 ダウ コーニング コーポレーション 電子吸引基を有する塩基性添加剤を含有するシルセスキオキサン樹脂システム
KR101293937B1 (ko) 2006-06-28 2013-08-09 다우 코닝 코포레이션 전자 유인성 관능 그룹을 갖는 염기 첨가제를 함유한 실세스퀴옥산 수지 시스템
US20080003745A1 (en) * 2006-06-30 2008-01-03 Hynix Semiconductor Inc. Method of manufacturing a flash memory device
WO2008039791A1 (en) * 2006-09-28 2008-04-03 Somark Innovations, Inc. Colloidal suspensions
TWI426531B (zh) * 2006-10-12 2014-02-11 Cambrios Technologies Corp 以奈米線為主之透明導體及其應用
US8018568B2 (en) 2006-10-12 2011-09-13 Cambrios Technologies Corporation Nanowire-based transparent conductors and applications thereof
EP2147466B9 (en) 2007-04-20 2014-07-16 Cambrios Technologies Corporation Composite transparent conductors
US20090004839A1 (en) * 2007-06-28 2009-01-01 Hynix Semiconductor Inc. Method for fabricating an interlayer dielectric in a semiconductor device
US7759199B2 (en) 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US7939447B2 (en) * 2007-10-26 2011-05-10 Asm America, Inc. Inhibitors for selective deposition of silicon containing films
US7655543B2 (en) * 2007-12-21 2010-02-02 Asm America, Inc. Separate injection of reactive species in selective formation of films
FR2929756B1 (fr) * 2008-04-08 2010-08-27 Commissariat Energie Atomique Procede de formation de materiau poreux dans une microcavite ou un micropassage par polissage mecano-chimique
US8486191B2 (en) 2009-04-07 2013-07-16 Asm America, Inc. Substrate reactor with adjustable injectors for mixing gases within reaction chamber
TWI487141B (zh) * 2009-07-15 2015-06-01 Advanced Optoelectronic Tech 提高光萃取效率之半導體光電結構及其製造方法
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
JP2013518974A (ja) * 2010-02-05 2013-05-23 カンブリオス テクノロジーズ コーポレイション 感光性インク組成物および透明導体ならびにこれらの使用方法
JP5781323B2 (ja) * 2011-02-18 2015-09-16 メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ ＧｍｂＨ 絶縁膜の形成方法
US9272947B2 (en) 2011-05-02 2016-03-01 Corning Incorporated Glass article having antireflective layer and method of making
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
US20140004381A1 (en) * 2012-06-28 2014-01-02 Jeffrey W. Elam Enhanced materials and interfacial performance via infiltration
CN103871951B (zh) * 2012-12-18 2016-07-06 中芯国际集成电路制造(上海)有限公司 沟槽填充方法
KR101958056B1 (ko) 2013-05-24 2019-03-13 데이진 가부시키가이샤 고점도 알콜 용매 및 실리콘/게르마늄계 나노입자를 포함하는 인쇄용 잉크
FR3012345B1 (fr) * 2013-10-29 2017-07-28 Commissariat Energie Atomique Dispositif d'encapsulation d'un dispositif sensible et procede de realisation dudit dispositif
JP6250514B2 (ja) * 2014-10-03 2017-12-20 信越化学工業株式会社 塗布型ｂｐｓｇ膜形成用組成物、基板、及びパターン形成方法
JP2015173283A (ja) * 2015-05-19 2015-10-01 メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ ＧｍｂＨ 絶縁膜形成に用いられる組成物
KR20200027816A (ko) * 2018-09-05 2020-03-13 삼성전자주식회사 소자분리층을 갖는 반도체 소자 및 그 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3634558A (en) 1968-10-29 1972-01-11 Atomic Energy Commission Method of producing monodisperse silica spheres having a dispersed radioactive tracer
US3663277A (en) * 1969-08-04 1972-05-16 Ncr Co Method of insulating multilevel conductors
US3658584A (en) * 1970-09-21 1972-04-25 Monsanto Co Semiconductor doping compositions
US4756977A (en) * 1986-12-03 1988-07-12 Dow Corning Corporation Multilayer ceramics from hydrogen silsesquioxane
JPH0386725A (ja) * 1989-08-31 1991-04-11 Fujitsu Ltd 絶縁物の製造方法及び半導体装置の製造方法
US5548159A (en) 1994-05-27 1996-08-20 Texas Instruments Incorporated Porous insulator for line-to-line capacitance reduction
JP4014234B2 (ja) 1994-05-27 2007-11-28 テキサス インスツルメンツ インコーポレイテツド 半導体デバイス中に線間容量の低減化された相互接続線を作製する方法
US6245439B1 (en) * 1994-08-09 2001-06-12 Kabushiki Kaisha Toyoyta Chuo Kenkyusho composite material and method for the manufacture
AU6973296A (en) * 1995-09-12 1997-04-01 Gelest, Inc. Beta-substituted organosilsesquioxanes and use thereof
US5889104A (en) * 1996-01-11 1999-03-30 W. L. Gore & Associates, Inc. Low dielectric constant material for use as an insulation element in an electronic device
US6319852B1 (en) * 1995-11-16 2001-11-20 Texas Instruments Incorporated Nanoporous dielectric thin film formation using a post-deposition catalyst
JPH1092444A (ja) * 1996-09-13 1998-04-10 Japan Gore Tex Inc 電気化学反応装置用固体高分子電解質複合体及びそれを用いた電気化学反応装置
US5863595A (en) * 1996-10-04 1999-01-26 Dow Corning Corporation Thick ceramic coatings for electronic devices
AU4902897A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for improving reliability of thin circuit substrates by increasing the T of the substrate
US5780525A (en) * 1997-02-14 1998-07-14 Reliance Electric Industrial Company Photocurable composition for electrical insulation
US6261469B1 (en) * 1998-10-13 2001-07-17 Honeywell International Inc. Three dimensionally periodic structural assemblies on nanometer and longer scales
EP1149412B9 (en) * 1999-01-07 2007-09-12 Alliedsignal, Inc. Dielectric films from organohydridosiloxane resins

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882610B (zh) * 2009-05-04 2012-01-18 南亚科技股份有限公司 半导体结构及其制造方法
CN106356281A (zh) * 2015-07-16 2017-01-25 中芯国际集成电路制造(上海)有限公司 二氧化硅介电薄膜制备方法
CN106356281B (zh) * 2015-07-16 2019-10-25 中芯国际集成电路制造(上海)有限公司 二氧化硅介电薄膜制备方法
CN111129217A (zh) * 2019-12-20 2020-05-08 浙江爱旭太阳能科技有限公司 用于制造太阳能电池的方法和太阳能电池
CN111129217B (zh) * 2019-12-20 2021-05-18 浙江爱旭太阳能科技有限公司 用于制造太阳能电池的方法和太阳能电池

Also Published As

Publication number Publication date
WO2003063225A3 (en) 2004-01-08
WO2003063225A2 (en) 2003-07-31
JP2005516394A (ja) 2005-06-02
US20020137260A1 (en) 2002-09-26
EP1466354A2 (en) 2004-10-13
US6444495B1 (en) 2002-09-03
CA2439812A1 (en) 2003-07-31

Similar Documents

Publication Publication Date Title
CN1507653A (zh) 用于窄隙填充用途的介电薄膜
US6653718B2 (en) Dielectric films for narrow gap-fill applications
US6967172B2 (en) Colloidal silica composite films for premetal dielectric applications
US6821554B2 (en) Polyol-based method for forming thin film aerogels on semiconductor substrates
US5736425A (en) Glycol-based method for forming a thin-film nanoporous dielectric
US6063714A (en) Nanoporous dielectric thin film surface modification
JP5020425B2 (ja) 微細溝をシリカ質材料で埋封する方法
JP4125637B2 (ja) 低誘電率材料及びその製造方法
US6413882B1 (en) Low dielectric foam dielectric formed from polymer decomposition
KR100671850B1 (ko) 다공질 필름의 개질 방법 및 개질된 다공질 필름 및 그 용도
JP2003508895A (ja) Ｕｌｓｉ用途のためにシロキサンポリマーで処理されたナノポーラスシリカ
JP2002524848A (ja) 組合せ流沈着によるナノポーラスシリカ
EP2677535B1 (en) Method for forming insulating film
CN1260763A (zh) 高pH值下制造纳米孔介电膜的方法
US6399210B1 (en) Alkoxyhydridosiloxane resins
CN101185160A (zh) 固化氢倍半硅氧烷和在纳米级沟槽内致密化的方法
CN1325542A (zh) 使纳米级微孔二氧化硅机械强度最优化的方法
KR20010006553A (ko) 다중밀도의 미세공극성 유전체 코팅된 기판 및 그 코팅방법
TW201544561A (zh) 形成二氧化矽基層的組成物及製造二氧化矽基層的方法
US6670022B1 (en) Nanoporous dielectric films with graded density and process for making such films
JP2004292304A (ja) 多孔質フィルムの改質方法、改質された多孔質フィルム及びその用途
EP1652890B1 (en) Phosphorus-containing silazane composition, phosphorus-containing siliceous film, phosphorus-containing siliceous filler, method for producing phosphorus-containing siliceous film, and semiconductor device
KR20040067843A (ko) 좁은 갭 충전용 유전체 막
KR100418838B1 (ko) 반도체기판위에박막나노다공성에어로겔을형성하기위한저휘발성용매기재의방법
CN115989281A (zh) 聚硅氮烷、含有它的硅质膜形成用组合物以及使用它制造硅质膜的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned