JP4577715B2 - パターン電極を備えた多孔質誘電体基板の製造方法 - Google Patents
パターン電極を備えた多孔質誘電体基板の製造方法 Download PDFInfo
- Publication number
- JP4577715B2 JP4577715B2 JP2005000480A JP2005000480A JP4577715B2 JP 4577715 B2 JP4577715 B2 JP 4577715B2 JP 2005000480 A JP2005000480 A JP 2005000480A JP 2005000480 A JP2005000480 A JP 2005000480A JP 4577715 B2 JP4577715 B2 JP 4577715B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern electrode
- porous dielectric
- dielectric substrate
- molded body
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0116—Porous, e.g. foam
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/249921—Web or sheet containing structurally defined element or component
- Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
Description
(1) 高い吸水性による誘電体特性の変化
多孔質誘電体は、空孔率の高い多孔質材料であるため吸水性がよく、湿式プロセスを使うと、誘電体内にめっき液などが入り込み、例え乾燥させても誘電率や誘電損失などの特性がが変化し、高周波回路として設計どおりの特性が得られない。
(2) パターン電極を形成する導体材料の拡散
導体層をめっきやスパッタリング等により被覆形成する過程で、導体材料が誘電体の中へ拡散するため、誘電体と導体層の界面の平坦度が悪化し、引いては電極パターン精度が低下するという問題がある。
本発明はかかる問題に鑑みなされたもので、多孔質誘電体の特性を変化させることなく、平坦性に優れたパターン電極を備えた多孔質誘電体基板の製造方法を提供することを目的とする。
この製造方法によると、パターン電極の形成が多孔質誘電体基板の形成に影響を及ぼすことがないため、多孔質誘電体の本来の特性を損なうことなく、平坦性に優れたパターン電極を備えた多孔質誘電体基板を容易に製造することができる。さらに、多孔質誘電体基板を骨格材料と孔源材料を溶かした多孔質誘電体形成液(エアロゲル液)を用いて形成する際、支持板を外して、網状シートに一次成形体を担持した状態で孔源材料を超臨界流体によって抽出除去することができるので、孔源材料の抽出効率引いては多孔質誘電体基板生産性に優れる。
この製造方法によると、パターン電極の形成が多孔質誘電体基板の形成に影響を及ぼすことがないため、多孔質誘電体の本来の特性を損なうことなく、平坦性に優れたパターン電極を備えた多孔質誘電体基板を容易に製造することができる。さらに、乾燥後の一次成形体から孔源材料を超臨界流体によって抽出除去する際、網状シートにパターン電極を担持した状態で孔源材料を抽出除去することができるので、パターン電極の位置ずれや剥離を防止することができる。勿論、多孔質誘電体基板の他方の表面に備わった導体板は、多孔質誘電体基板の補強材あるいは地導体などとして利用することができる。この発明において、前記パターン電極として、その表面が粗面にされたものを用いることができる。また、前記パターン電極を有する網状シートとして、網状シートに離型剤を塗布した後にパターン電極が形成されたものを用いることができる。
図1の(1) から(3) は、参考形態の各工程における処理後の処理物の断面説明図であり、先ず、図1(1) に示すように、離型性を備えた平坦面(図例では上面)Sを有する支持板1を準備し、前記支持板1の平坦面Sにパターン電極2を形成する。これらの工程をパターン電極形成工程という。
パターン電極2を平坦面S上に形成した後、その表面を塩化第二鉄溶液などでエッチングして粗面にしておくことが好ましい。このように粗面にすることにより、パターン電極と多孔質誘電体基板との密着性を向上させることができ、パターン電極の引き剥がし強度を高めることができる。もっとも、多孔質誘電体基板を高周波回路基板として用いる場合、その周波数の表皮深さに比べて十分小さい凹凸になるようにすることが好ましい。例えば、60MHzで使用する場合では、数千オングストローム以下にすることが好ましい。
また、パターン電極2の形成に際しては、図2に示すように、パターン電極2の側面の平坦面S側が凹んだ断面形状(アンダーカット)となるようにエッチングを調整することが好ましい。パターン電極2は、後述するように多孔質誘電体基板の表面に埋入されるが、アンダーカットとすることで前記基板に確実に保持されるようになる。
前記多孔質誘電体形成原料としては、アルコールなどの有機溶媒を乾燥除去することで多孔質誘電体が得られるキセロゲル液や、骨格材料(例えば、テトラメトキシシラン(TMOS)などの金属アルコキシド)と孔源材料(例えば、セチルトリメチルアンモニウム塩などの界面活性剤)とを水、あるいはさらにアルコールと共に混合、撹拌して、加水分解した骨格材料と孔源材料を溶かしたエアロゲル液(多孔質誘電体形成液)などを用いることができる。前記キセロゲル液、エアロゲル液は、スピンコート法やロールコータなどによって支持板1の平坦面Sに塗布し、乾燥して一次成形体を形成する。キセロゲル液の場合、前記一次成形体からアルコールなどの有機溶媒を乾燥除去することによって多孔質誘電体基板3が形成される。一方、エアロゲル液の場合、前記一次成形体を乾燥した後、支持板と共に一次成形体を超臨界抽出処理し、一次成形体中の孔源材料を超臨界流体によって抽出、除去することによって多孔質誘電体基板3が形成される。
すなわち、本発明の第1の実施形態では、先ず、支持板の平坦面に網状シートを敷設し、その網状シートの上にパターン電極を形成する(この工程を「パターン電極形成工程」という)。次に、パターン電極が形成された前記網状シートの上に骨格材料と孔源材料を溶かしたエアルゲル液を供給し、前記パターン電極が埋入された一次成形体を得て、これを乾燥させる(この工程を「一次成形体形成乾燥工程」という)。次に、乾燥した一次成形体を網状シートと共に前記支持板から分離する(この工程を「一次成形体分離工程」という)。その後、前記網状シートを補強材として付着したまま、超臨界抽出を行い、前記一次成形体の孔源材料を抽出して前記パターン電極が埋入された多孔質誘電体基板を形成する(この工程を「多孔質誘電体基板形成工程」という)。そして、多孔質誘電体基板から網状シートを分離する(この工程を「分離工程」という)。
前記網状シートとしては、超臨界流体に溶けず、超臨界流体が網目や織り目などの隙間を通して一次成形体側に流通するものであればよく、例えばガラス繊維クロスやステンレス金網を用いることができる。また、網状シートに対して、フッ素油等の離型剤を塗布することにより、網状シートと多孔質誘電体基板との分離を容易にすることができる。また、前記したように、パターン電極の表面を粗面にすることにより、多孔質誘電体基板との密着性をより向上させることができる。
まず、パターン電極2を有する網状シート11と、骨格材料と孔源材料を溶かした多孔質誘電体形成液により形成された一次成形体12を備えた導体板4を準備する(この工程を「準備工程」という)。前記パターン電極2は、支持板の平坦面に網状シート11を載置し、その網状シート11の上にパターン電極2を形成すればよい。パターン電極は、スパッタリングによって、あるいはパターン銅箔の載置などによって網状シートに付設することができる。そして、前記一次成形体12が乾燥する前に、前記パターン電極2を一次成形体12の表面に付着するように網状シート11を前記一次成形体12に重ね合わせる(この工程を「重合工程」という)。そして重ね合わせた後、乾燥する。その後、前記網状シート11を付着したまま、前記一次成形体12の孔源材料を超臨界流体により抽出して前記パターン電極2が付着した多孔質誘電体基板3を形成する(この工程を「多孔質誘電体基板形成工程」という)。超臨界抽出の際、前記網状シート11が付着されているので、パターン電極2に位置ずれや剥離が生じない。このため、設計通りの複合基板を容易に製造することができる。超臨界抽出後、多孔質誘電体基板3ないしパターン電極2から網状シート11を分離する(この工程を「分離工程」という)。これによって所定のパターン電極2及び導体板4を備えた多孔質誘電体基板3を得る。
次に、前記2枚の支持板を、そのパターン電極が形成された網状シートが所定の間隔を介して対向するように配置する。所定の間隔を設けるには、離型性の良好な表面を有するスペーサを支持板の平坦面の間に設ければよい。スペーサは、種々の形態のものを用いることができる。例えば、断面が方形の棒状のものを支持板の両端縁に沿って設けてもよく、短柱状のものを支持板の四隅に配置するようにしてもよい。前記間隔は目的とする基板によって適宜設定することができる。高周波回路基板の場合、通常、1mm程度以下に設定される。
次に、対向配置された網状シートの間に多孔質誘電体形成液を充填し、パターン電極が埋入された一次成形体を形成する。多孔質誘電体形成液はゲル状であるため、前記隙間が1mm程度以下であれば、表面張力によって前記隙間に保持され、容易に充填される。前記隙間に充填されたゲル状原料は、隙間の側面開口部から水あるいは有機溶媒が蒸発して乾燥される。乾燥後、支持板を取り除いて、両面に網状シートが付着した一次成形体を得る。そして網状シートを付着させたまま一次成形体に超臨界抽出処理が施されて孔源材料が抽出され、多孔質誘電体基板が形成される。
多孔質誘電体基板が形成された後、前記パターン電極が埋入された多孔質誘電体基板から前記網状シートを分離する。
S 平坦面
2,2A,2B パターン電極
3,3A,3B 多孔質誘電体基板
4 導体板
11 網状シート
12 一次成形体
Claims (6)
- 離型性を備えた平坦面を有する支持板を準備し、前記平坦面に網状シートを敷設して、その上にパターン電極を形成するパターン電極形成工程と、
前記パターン電極が形成された網状シートの上に、骨格材料と孔源材料を溶かした多孔質誘電体形成液を供給し、前記パターン電極が埋入された一次成形体を得て、これを乾燥させる一次成形体形成乾燥工程と、
乾燥された前記一次成形体を前記網状シートと共に前記支持板から分離する一次成形体分離工程と、
前記網状シートを付着したまま、前記一次成形体の孔源材料を抽出して前記パターン電極が埋入された多孔質誘電体基板を形成する多孔質誘電体基板形成工程と、
前記網状シートが付着した多孔質誘電体基板から網状シートを分離する分離工程とを有する、パターン電極を備えた多孔質誘電体基板の製造方法。 - 前記パターン電極形成工程において、前記網状シートにパターン電極を形成した後、そのパターン電極の表面を粗面にする請求項1に記載したパターン電極を備えた多孔質誘電体基板の製造方法。
- 前記パターン電極形成工程において、前記網状シートに離型剤を塗布した後、パターン電極を形成する請求項1又は2に記載したパターン電極を備えた多孔質誘電体基板の製造方法。
- パターン電極を有する網状シートと、骨格材料と孔源材料を溶かした多孔質誘電体形成液により形成された一次成形体を備えた導体板を準備する準備工程と、
前記パターン電極が前記一次成形体に付着するように網状シートを前記一次成形体に重ね合わせる重合工程と、
前記網状シートが重ね合わされた一次成形体を乾燥させた後、前記網状シートを付着したまま、前記一次成形体の孔源材料を抽出して前記パターン電極が付着した多孔質誘電体基板を形成する多孔質誘電体基板形成工程と、
前記網状シートが付着した多孔質誘電体基板から網状シートを分離する分離工程とを有する、パターン電極を備えた多孔質誘電体基板の製造方法。 - 前記パターン電極として、その表面が粗面にされたものを用いる請求項4記載したパターン電極を備えた多孔質誘電体基板の製造方法。
- 前記パターン電極を有する網状シートとして、網状シートに離型剤を塗布した後にパターン電極が形成されたものを用いる請求項4又は5に記載したパターン電極を備えた多孔質誘電体基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005000480A JP4577715B2 (ja) | 2005-01-05 | 2005-01-05 | パターン電極を備えた多孔質誘電体基板の製造方法 |
US11/285,067 US7498076B2 (en) | 2005-01-05 | 2005-11-23 | Methods for manufacturing porous dielectric substrates including patterned electrodes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005000480A JP4577715B2 (ja) | 2005-01-05 | 2005-01-05 | パターン電極を備えた多孔質誘電体基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006190748A JP2006190748A (ja) | 2006-07-20 |
JP4577715B2 true JP4577715B2 (ja) | 2010-11-10 |
Family
ID=36641081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005000480A Expired - Fee Related JP4577715B2 (ja) | 2005-01-05 | 2005-01-05 | パターン電極を備えた多孔質誘電体基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7498076B2 (ja) |
JP (1) | JP4577715B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4577715B2 (ja) * | 2005-01-05 | 2010-11-10 | 株式会社神戸製鋼所 | パターン電極を備えた多孔質誘電体基板の製造方法 |
JP4344954B2 (ja) | 2006-10-03 | 2009-10-14 | セイコーエプソン株式会社 | 素子基板の製造方法 |
KR101161301B1 (ko) * | 2012-05-21 | 2012-07-04 | 한국기계연구원 | 플라즈마를 이용한 금속 배선이 함몰된 유연 기판의 제조방법 및 이에 따라 제조되는 유연 기판 |
JP7348046B2 (ja) | 2019-01-21 | 2023-09-20 | アキレス株式会社 | めっき物の製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0194691A (ja) * | 1987-10-06 | 1989-04-13 | Meiki Co Ltd | プリント回路基板の製造方法 |
JPH0341803A (ja) * | 1989-07-07 | 1991-02-22 | Hitachi Chem Co Ltd | 信号線相互間のクロストークノイズを低減した配線板およびその製造法 |
JPH05275834A (ja) * | 1992-03-27 | 1993-10-22 | Toshiba Corp | 金属パターンの形成方法 |
JPH1084186A (ja) * | 1996-09-06 | 1998-03-31 | Matsushita Electric Ind Co Ltd | 配線基板の製造方法並びに配線基板 |
JP2000357625A (ja) * | 1999-06-16 | 2000-12-26 | Tdk Corp | 金属膜の転写方法および積層セラミック電子部品の製造方法 |
JP2004182836A (ja) * | 2002-12-02 | 2004-07-02 | Sekisui Chem Co Ltd | 離型性物質、離型シート及びセラミックグリーンシートの転写方法 |
JP2004319976A (ja) * | 2003-03-28 | 2004-11-11 | Matsushita Electric Ind Co Ltd | 転写シート及びそれを用いた配線基板とその製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4515739A (en) * | 1983-10-27 | 1985-05-07 | Rogers Corporation | Matrix coating system and method of manufacture thereof |
US5904977A (en) * | 1989-09-11 | 1999-05-18 | The United States Of America As Represented By The Secretary Of The Navy | Electroset composite articles and process |
US5494858A (en) * | 1994-06-07 | 1996-02-27 | Texas Instruments Incorporated | Method for forming porous composites as a low dielectric constant layer with varying porosity distribution electronics applications |
EP0737283B1 (en) * | 1994-10-31 | 2001-10-31 | W.L. Gore & Associates, Inc. | Rigid sheet polytetrafluoroethylene material |
DE69841079D1 (de) * | 1998-01-23 | 2009-10-01 | Merck Patent Gmbh | Verfahren zur herstellung von inorganischem material in einer kapillare |
KR20010074923A (ko) * | 1999-07-05 | 2001-08-09 | 가이타니 가츠미 | 다공질 구조재와 그 성형법 |
US6282727B1 (en) | 1999-07-13 | 2001-09-04 | Arthur Charles Lindahl | Sports eye wear with detachable goggle members |
US6423770B1 (en) | 1999-07-15 | 2002-07-23 | Lucent Technologies Inc. | Silicate material and process for fabricating silicate material |
JP2003347291A (ja) | 2002-05-30 | 2003-12-05 | Semiconductor Leading Edge Technologies Inc | 無機多孔質膜の形成方法 |
JP4420662B2 (ja) * | 2003-12-15 | 2010-02-24 | Hoya株式会社 | 多孔質リン酸カルシウム系セラミックス焼結体の製造方法及びそれに用いる成形型 |
JP4577715B2 (ja) * | 2005-01-05 | 2010-11-10 | 株式会社神戸製鋼所 | パターン電極を備えた多孔質誘電体基板の製造方法 |
US7166531B1 (en) * | 2005-01-31 | 2007-01-23 | Novellus Systems, Inc. | VLSI fabrication processes for introducing pores into dielectric materials |
JP5051632B2 (ja) * | 2005-09-30 | 2012-10-17 | 株式会社神戸製鋼所 | 多孔質基板 |
-
2005
- 2005-01-05 JP JP2005000480A patent/JP4577715B2/ja not_active Expired - Fee Related
- 2005-11-23 US US11/285,067 patent/US7498076B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0194691A (ja) * | 1987-10-06 | 1989-04-13 | Meiki Co Ltd | プリント回路基板の製造方法 |
JPH0341803A (ja) * | 1989-07-07 | 1991-02-22 | Hitachi Chem Co Ltd | 信号線相互間のクロストークノイズを低減した配線板およびその製造法 |
JPH05275834A (ja) * | 1992-03-27 | 1993-10-22 | Toshiba Corp | 金属パターンの形成方法 |
JPH1084186A (ja) * | 1996-09-06 | 1998-03-31 | Matsushita Electric Ind Co Ltd | 配線基板の製造方法並びに配線基板 |
JP2000357625A (ja) * | 1999-06-16 | 2000-12-26 | Tdk Corp | 金属膜の転写方法および積層セラミック電子部品の製造方法 |
JP2004182836A (ja) * | 2002-12-02 | 2004-07-02 | Sekisui Chem Co Ltd | 離型性物質、離型シート及びセラミックグリーンシートの転写方法 |
JP2004319976A (ja) * | 2003-03-28 | 2004-11-11 | Matsushita Electric Ind Co Ltd | 転写シート及びそれを用いた配線基板とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US7498076B2 (en) | 2009-03-03 |
US20060148209A1 (en) | 2006-07-06 |
JP2006190748A (ja) | 2006-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102617568B1 (ko) | 인쇄 회로 보드들을 위한 고속 인터커넥트들 | |
CN1312966C (zh) | 用于互连多层印刷电路板的方法 | |
EP2563105B1 (en) | Printed substrate manufacturing method and printed substrate employing same | |
US20160128185A1 (en) | Conformal 3d non-planar multi-layer circuitry | |
JP4577715B2 (ja) | パターン電極を備えた多孔質誘電体基板の製造方法 | |
CN109599385A (zh) | 高频ic封装基板及其制造方法 | |
JP3488839B2 (ja) | プリント配線基板の製造方法 | |
US7337528B2 (en) | Textured dielectric patch antenna fabrication method | |
JP3674662B2 (ja) | 配線基板の製造方法 | |
JP2019192896A (ja) | プリント回路基板の製造方法 | |
JP2003304064A (ja) | 空気層を内蔵したセラミック多層回路基板及びその製造方法 | |
JP2018181953A (ja) | 貫通電極基板の製造方法及び貫通電極基板 | |
JP2011171353A (ja) | プリント基板の製造方法及びこれを用いたプリント基板 | |
KR100607626B1 (ko) | 인쇄 회로 기판에 있어서 레진 도포된 동박을 이용한 평탄코팅 공법 | |
JP2010141001A (ja) | 多層セラミック基板の製造方法及び該方法を用いて作製された多層セラミック基板。 | |
JP2008028255A (ja) | 立体回路基板の製造方法 | |
JP2000049440A (ja) | プリント配線用多層板の製造方法 | |
JPH05243742A (ja) | 多層プリント配線板及びその製造方法 | |
KR100871034B1 (ko) | 인쇄회로기판의 페이스트 범프 형성 방법 | |
JP2000244114A (ja) | ビルドアップ多層配線板の製造方法 | |
KR101109243B1 (ko) | 다층 회로기판 및 그 제조방법 | |
JP2005311349A (ja) | 配線基板 | |
JPH0786747A (ja) | セラミック多層基板の製造方法 | |
JP4130873B2 (ja) | プリント基板の製造方法 | |
JPH04188791A (ja) | 薄膜多層基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100818 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4577715 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |