JPH0786747A - セラミック多層基板の製造方法 - Google Patents
セラミック多層基板の製造方法Info
- Publication number
- JPH0786747A JPH0786747A JP25366293A JP25366293A JPH0786747A JP H0786747 A JPH0786747 A JP H0786747A JP 25366293 A JP25366293 A JP 25366293A JP 25366293 A JP25366293 A JP 25366293A JP H0786747 A JPH0786747 A JP H0786747A
- Authority
- JP
- Japan
- Prior art keywords
- film
- green sheet
- ceramic multilayer
- multilayer substrate
- slurry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000004020 conductor Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000002002 slurry Substances 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 21
- 239000011230 binding agent Substances 0.000 claims description 8
- 238000010304 firing Methods 0.000 claims description 5
- 238000003825 pressing Methods 0.000 claims description 4
- 238000001035 drying Methods 0.000 claims description 2
- 238000005266 casting Methods 0.000 claims 1
- 229920002799 BoPET Polymers 0.000 abstract description 3
- 229920002050 silicone resin Polymers 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract 1
- 239000006082 mold release agent Substances 0.000 abstract 1
- 238000010422 painting Methods 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 12
- 238000007639 printing Methods 0.000 description 8
- 238000010030 laminating Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 239000004743 Polypropylene Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000004014 plasticizer Substances 0.000 description 2
- 238000007606 doctor blade method Methods 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- -1 polypropylene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 バイア電極形成工程を含むセラミック多層基
板の製造方法を提供すること。 【構成】 表面に離型処理を施したフイルム1上に凸状
導体3を形成し(図1工程A,B)、続いてスラリ−5を
塗工した後乾燥し(同工程C,D)、凸状導体3を埋め込
んでバイア電極7を形成したグリ−ンシ−ト6を作製す
る(同工程E)。次に、上記バイア電極7と電気的に接続
するための配線8をグリ−ンシ−ト6上に印刷し(同工
程F)、該グリ−ンシ−ト6をフイルム1より剥離した
後、バイア電極7aを有する他のグリ−ンシ−ト9を積
層し(同工程G)、プレス、脱バインダ−、焼成してセラ
ミック多層基板を製造する。 【効果】 従来法におけるバイアホ−ルを形成してバイ
ア電極を印刷、充填する工程がなくなり、バイア電極の
数の増加に影響されることがないので、従来法に比して
簡単な工程であって作業時間が短縮でき、しかもグリ−
ンシ−トの厚さに制限されることなく、小径で微細なピ
ッチのバイアを形成することができる。
板の製造方法を提供すること。 【構成】 表面に離型処理を施したフイルム1上に凸状
導体3を形成し(図1工程A,B)、続いてスラリ−5を
塗工した後乾燥し(同工程C,D)、凸状導体3を埋め込
んでバイア電極7を形成したグリ−ンシ−ト6を作製す
る(同工程E)。次に、上記バイア電極7と電気的に接続
するための配線8をグリ−ンシ−ト6上に印刷し(同工
程F)、該グリ−ンシ−ト6をフイルム1より剥離した
後、バイア電極7aを有する他のグリ−ンシ−ト9を積
層し(同工程G)、プレス、脱バインダ−、焼成してセラ
ミック多層基板を製造する。 【効果】 従来法におけるバイアホ−ルを形成してバイ
ア電極を印刷、充填する工程がなくなり、バイア電極の
数の増加に影響されることがないので、従来法に比して
簡単な工程であって作業時間が短縮でき、しかもグリ−
ンシ−トの厚さに制限されることなく、小径で微細なピ
ッチのバイアを形成することができる。
Description
【0001】
【産業上の利用分野】本発明は、セラミック多層基板の
製造方法に関し、特にバイア電極形成の工程を含むセラ
ミック多層基板の製造方法に関する。
製造方法に関し、特にバイア電極形成の工程を含むセラ
ミック多層基板の製造方法に関する。
【0002】
【従来の技術】従来のバイア電極形成工程を含むセラミ
ック多層基板の製造方法について、図3を参照して説明
する。
ック多層基板の製造方法について、図3を参照して説明
する。
【0003】従来のセラミック多層基板の製造方法は、
図3(従来法を示すフロ−図)に示すように、(1) 原料粉
をバインダ−、溶剤と共に混合してスラリ−を作製し、
そのスラリ−をフイルム上に塗工して乾燥し、グリ−ン
シ−トを作製する工程、(2) 作製したグリ−ンシ−トに
バイア電極用の孔(バイアホ−ル)を開け、その孔に電極
ペ−ストを印刷充填(吸引充填)してバイア電極を形成す
る工程、(3) さらにそのバイア電極と接続する内部配線
を印刷、形成して積層、プレス、脱バインダ−、焼成
し、それに外部配線電極を印刷、焼成する工程、により
製造するのが一般的であった。
図3(従来法を示すフロ−図)に示すように、(1) 原料粉
をバインダ−、溶剤と共に混合してスラリ−を作製し、
そのスラリ−をフイルム上に塗工して乾燥し、グリ−ン
シ−トを作製する工程、(2) 作製したグリ−ンシ−トに
バイア電極用の孔(バイアホ−ル)を開け、その孔に電極
ペ−ストを印刷充填(吸引充填)してバイア電極を形成す
る工程、(3) さらにそのバイア電極と接続する内部配線
を印刷、形成して積層、プレス、脱バインダ−、焼成
し、それに外部配線電極を印刷、焼成する工程、により
製造するのが一般的であった。
【0004】
【発明が解決しようとする課題】ところで、従来の上記
セラミック多層基板の製造方法では、次の(a)〜(d)の
ような欠点、問題点があった。
セラミック多層基板の製造方法では、次の(a)〜(d)の
ような欠点、問題点があった。
【0005】(a)バイアホ−ルをパンチングによって穿
孔するため、この孔の数に比例して穿孔する時間がかか
るので、パンチングする孔の数が多い場合、長時間を必
要とした。 (b)パンチングする孔の径、ピッチ間隔を微少化するた
めには、グリ−ンシ−トの厚さに制限され、グリ−ンシ
−トを薄くする必要がある。例えば、孔径:100μm、
ピッチ間隔:250μmの孔を開ける場合、グリ−ンシ−
トの厚さを150μm以下に薄くする必要があった。
孔するため、この孔の数に比例して穿孔する時間がかか
るので、パンチングする孔の数が多い場合、長時間を必
要とした。 (b)パンチングする孔の径、ピッチ間隔を微少化するた
めには、グリ−ンシ−トの厚さに制限され、グリ−ンシ
−トを薄くする必要がある。例えば、孔径:100μm、
ピッチ間隔:250μmの孔を開ける場合、グリ−ンシ−
トの厚さを150μm以下に薄くする必要があった。
【0006】(c)導体ペ−ストのバイアホ−ルへの充填
は、シ−ト厚さ/孔径の比に制限されるが、この比は一
般的に1.5程度が限度であるため、導体ペ−ストを充填
出来るバイアホ−ルを微少化するには、上記(b)と同じ
くグリ−ンシ−トを薄くする必要があった。(d)孔径が
小径の場合、導体ペ−ストを印刷、充填する時には、吸
引しなければ充填がうまくいかず、また吸引して充填し
ても充填量が一定とならず、ばらついてしまうという欠
点があった。
は、シ−ト厚さ/孔径の比に制限されるが、この比は一
般的に1.5程度が限度であるため、導体ペ−ストを充填
出来るバイアホ−ルを微少化するには、上記(b)と同じ
くグリ−ンシ−トを薄くする必要があった。(d)孔径が
小径の場合、導体ペ−ストを印刷、充填する時には、吸
引しなければ充填がうまくいかず、また吸引して充填し
ても充填量が一定とならず、ばらついてしまうという欠
点があった。
【0007】本発明は、上述した従来のセラミック多層
基板の製造方法が有する(a)〜(d)の欠点、問題点に鑑
み成されたものであって、その目的は、従来法に比して
簡単な工程であって、作業時間が短縮でき、しかもグリ
−ンシ−トの厚さに制限されることなく、小径で微細な
ピッチのバイアが製造可能なセラミック多層基板を製造
する方法を提供することにある。
基板の製造方法が有する(a)〜(d)の欠点、問題点に鑑
み成されたものであって、その目的は、従来法に比して
簡単な工程であって、作業時間が短縮でき、しかもグリ
−ンシ−トの厚さに制限されることなく、小径で微細な
ピッチのバイアが製造可能なセラミック多層基板を製造
する方法を提供することにある。
【0008】
【課題を解決するための手段】本発明は、上記した目的
を達成する手段として、フイルム上に凸状の導体を形成
し、この凸状の導体を埋め込んでバイア電極としたグリ
−ンシ−トを作製することを特徴とするものである。
を達成する手段として、フイルム上に凸状の導体を形成
し、この凸状の導体を埋め込んでバイア電極としたグリ
−ンシ−トを作製することを特徴とするものである。
【0009】即ち、本発明は、「(1) 表面に離型処理を
施したフイルム上に凸状導体を形成する工程、(2) 前記
凸状導体を形成したフイルム上にスラリ−を塗工した後
乾燥し、該凸状導体を埋め込んでバイア電極を形成した
グリ−ンシ−トを作製する工程、(3) 前記バイア電極と
電気的に接続するための配線をグリ−ンシ−ト上に印刷
し、積層、プレス、脱バインダ−、焼成する工程、を含
むことを特徴とするセラミック多層基板の製造方法。」
を要旨とするものである。
施したフイルム上に凸状導体を形成する工程、(2) 前記
凸状導体を形成したフイルム上にスラリ−を塗工した後
乾燥し、該凸状導体を埋め込んでバイア電極を形成した
グリ−ンシ−トを作製する工程、(3) 前記バイア電極と
電気的に接続するための配線をグリ−ンシ−ト上に印刷
し、積層、プレス、脱バインダ−、焼成する工程、を含
むことを特徴とするセラミック多層基板の製造方法。」
を要旨とするものである。
【0010】
【作用】本発明は、上記したように、フイルム上に凸状
の導体を形成し、この凸状の導体を埋め込んでバイア電
極としたグリ−ンシ−トを作製することを特徴とするも
のであるから、従来法におけるバイアホ−ルを形成して
バイア電極を印刷、充填する工程がなくなり、従来法で
生じる前記したようなバイア電極の数の増加に影響され
ることがない作用効果が生じる。そして、本発明は、従
来法に比して簡単な工程であって、作業時間が短縮で
き、しかもグリ−ンシ−トの厚さに制限されることがな
く、小径で微細なピッチのバイアが製造し得る作用効果
が生じる。
の導体を形成し、この凸状の導体を埋め込んでバイア電
極としたグリ−ンシ−トを作製することを特徴とするも
のであるから、従来法におけるバイアホ−ルを形成して
バイア電極を印刷、充填する工程がなくなり、従来法で
生じる前記したようなバイア電極の数の増加に影響され
ることがない作用効果が生じる。そして、本発明は、従
来法に比して簡単な工程であって、作業時間が短縮で
き、しかもグリ−ンシ−トの厚さに制限されることがな
く、小径で微細なピッチのバイアが製造し得る作用効果
が生じる。
【0011】以下、本発明を詳細に説明すると、本発明
では、まず、表面に離型処理を施したフイルム上に凸状
の導体を形成する。なお、凸状の導体を形成する箇所
は、グリ−ンシ−トに形成されるバイア電極の位置に相
当する箇所である。次に、この凸状の導体を形成したフ
イルム上にスラリ−を塗工した後乾燥し、凸状の導体を
埋め込んでバイア電極を形成したグリ−ンシ−トを作製
する。
では、まず、表面に離型処理を施したフイルム上に凸状
の導体を形成する。なお、凸状の導体を形成する箇所
は、グリ−ンシ−トに形成されるバイア電極の位置に相
当する箇所である。次に、この凸状の導体を形成したフ
イルム上にスラリ−を塗工した後乾燥し、凸状の導体を
埋め込んでバイア電極を形成したグリ−ンシ−トを作製
する。
【0012】このフイルムとしては、特に限定するもの
ではないが、PETフイルムやPP(ポリプロピレン)フ
イルムが好ましく、また、離型剤としては、例えばシリ
コン系樹脂など任意のものを使用することができる。ま
た、スラリ−としては、グリ−ンシ−トを作製すること
ができる自明のもの、例えばアルミナとガラスの粉末に
有機バインダ−、可塑剤、溶剤を混合してスラリ−とし
たものを使用することができる。
ではないが、PETフイルムやPP(ポリプロピレン)フ
イルムが好ましく、また、離型剤としては、例えばシリ
コン系樹脂など任意のものを使用することができる。ま
た、スラリ−としては、グリ−ンシ−トを作製すること
ができる自明のもの、例えばアルミナとガラスの粉末に
有機バインダ−、可塑剤、溶剤を混合してスラリ−とし
たものを使用することができる。
【0013】本発明において、表面に離型処理を施した
フイルム上に形成された凸状の導体としては、出来上が
ったグリ−ンシ−トに埋まった凸状の導体がバイア電極
となるので、そのバイア電極と配線とを接続するために
は、凸状の導体がグリ−ンシ−トの上面に露出ないしは
突き出ていることが必要である。従って、凸状導体の突
き出し高さは、0〜50μmであることが望ましいが、グ
リ−ンシ−トの厚さにより突き出る高さも制限されるの
で、0〜30μmが好ましい。
フイルム上に形成された凸状の導体としては、出来上が
ったグリ−ンシ−トに埋まった凸状の導体がバイア電極
となるので、そのバイア電極と配線とを接続するために
は、凸状の導体がグリ−ンシ−トの上面に露出ないしは
突き出ていることが必要である。従って、凸状導体の突
き出し高さは、0〜50μmであることが望ましいが、グ
リ−ンシ−トの厚さにより突き出る高さも制限されるの
で、0〜30μmが好ましい。
【0014】また、上記凸状の導体を埋め込むグリ−ン
シ−トとしては、ドクタ−ブレ−ド法で作製することが
好ましいが、この方法以外に、例えば離型処理を施し、
凸状の導体を形成したフイルムを型枠内の底部に敷設
し、その上にスラリ−を流し込んで乾燥した後、脱型
し、フイルムを剥離して作製する方法を採用することも
できる。
シ−トとしては、ドクタ−ブレ−ド法で作製することが
好ましいが、この方法以外に、例えば離型処理を施し、
凸状の導体を形成したフイルムを型枠内の底部に敷設
し、その上にスラリ−を流し込んで乾燥した後、脱型
し、フイルムを剥離して作製する方法を採用することも
できる。
【0015】さらに、本発明において、上記凸状の導体
は、導体同士が接触することなく、しかもその一つ一つ
の高さ及び幅が均一な形状に形成する必要があるため、
メタルマスクにより印刷することが好ましい。また、上
記凸状の導体は、上面の面積が小さく、下面の面積が大
きい台形の貫通孔を有するメタルマスクを用いて、例え
ばAgペ−ストを印刷、形成することが好ましい。この
ような台形の貫通孔を有するメタルマスクを使用するこ
とにより、凸状の導体が抜け易く、導体の形状を一定に
保つことができる。
は、導体同士が接触することなく、しかもその一つ一つ
の高さ及び幅が均一な形状に形成する必要があるため、
メタルマスクにより印刷することが好ましい。また、上
記凸状の導体は、上面の面積が小さく、下面の面積が大
きい台形の貫通孔を有するメタルマスクを用いて、例え
ばAgペ−ストを印刷、形成することが好ましい。この
ような台形の貫通孔を有するメタルマスクを使用するこ
とにより、凸状の導体が抜け易く、導体の形状を一定に
保つことができる。
【0016】本発明の方法では、上記したように凸状導
体を埋め込んでバイア電極を形成したグリ−ンシ−トを
作製し、続いて、このバイア電極と電気的に接続するた
めの配線を該グリ−ンシ−ト上に印刷し、フイルムを剥
離した後、積層、プレス、脱バインダ−、焼成してセラ
ミック多層基板を製造する。なお、本発明の方法におい
て、上記したとおり、フイルムを剥さない状態で「配線
をグリ−ンシ−ト上に印刷する工程」までを取扱うのが
好ましいが、グリ−ンシ−トのみでも取扱うこともで
き、このフイルムの剥離時点について特に限定するもの
ではない。
体を埋め込んでバイア電極を形成したグリ−ンシ−トを
作製し、続いて、このバイア電極と電気的に接続するた
めの配線を該グリ−ンシ−ト上に印刷し、フイルムを剥
離した後、積層、プレス、脱バインダ−、焼成してセラ
ミック多層基板を製造する。なお、本発明の方法におい
て、上記したとおり、フイルムを剥さない状態で「配線
をグリ−ンシ−ト上に印刷する工程」までを取扱うのが
好ましいが、グリ−ンシ−トのみでも取扱うこともで
き、このフイルムの剥離時点について特に限定するもの
ではない。
【0017】
【実施例】以下、本発明の実施例を挙げ、本発明をより
詳細に説明する。
詳細に説明する。
【0018】(実施例1)図1は、本発明の第1の実施
例(実施例1)を示す工程A〜Gよりなる製造工程順断面
図である。
例(実施例1)を示す工程A〜Gよりなる製造工程順断面
図である。
【0019】本実施例1は、まず、図1工程Aに示すよ
うに、PETフイルム1の上面に、シリコン樹脂系離型
剤を用いて離型処理を施し、離型処理面2を形成する。
次に、このフイルム1上に、台形形状の貫通孔を有する
メタルマスクを用いてAgペ−ストを印刷した後乾燥
し、図1工程Bに示すように、高さ90μmの台形の凸状
導体3を形成する。
うに、PETフイルム1の上面に、シリコン樹脂系離型
剤を用いて離型処理を施し、離型処理面2を形成する。
次に、このフイルム1上に、台形形状の貫通孔を有する
メタルマスクを用いてAgペ−ストを印刷した後乾燥
し、図1工程Bに示すように、高さ90μmの台形の凸状
導体3を形成する。
【0020】続いて、図1工程Cに示すように、凸状導
体3を形成したフイルム1上に160μmの目開き(フイル
ム1との距離)のドクタ−ブレ−ド4を用いてスラリ−
5(アルミナ及びガラス粉末に有機バインダ−、可塑
剤、溶剤を混合して得たスラリ−5)を塗工し、図1工
程Dに示すように、厚さ160μmのスラリ−5を形成す
る。その後、図1工程Eに示すように、該スラリ−5を
乾燥して厚さ80μmのグリ−ンシ−ト6をフイルム1上
に作製する。この時、凸状導体3(即ち、バイア電極7)
は、グリ−ンシ−ト6の上面より約10μm突出する構造
となる(図1工程E参照)。
体3を形成したフイルム1上に160μmの目開き(フイル
ム1との距離)のドクタ−ブレ−ド4を用いてスラリ−
5(アルミナ及びガラス粉末に有機バインダ−、可塑
剤、溶剤を混合して得たスラリ−5)を塗工し、図1工
程Dに示すように、厚さ160μmのスラリ−5を形成す
る。その後、図1工程Eに示すように、該スラリ−5を
乾燥して厚さ80μmのグリ−ンシ−ト6をフイルム1上
に作製する。この時、凸状導体3(即ち、バイア電極7)
は、グリ−ンシ−ト6の上面より約10μm突出する構造
となる(図1工程E参照)。
【0021】次に、図1工程Fに示すように、バイア電
極7と接続する配線8及び次の工程Gで形成されるバイ
ア電極7aと接続する配線8aをグリ−ンシ−ト6上に
印刷する。得られたグリ−ンシ−ト6よりフイルム1を
剥離した後、該グリ−ンシ−ト6上に、図1工程Gに示
すように、バイア電極7aを有する他のグリ−ンシ−ト
9(これは、前記工程A〜Eと同様に作製したものであ
る。)を重ねてプレスし、脱バインダ−、焼成してセラ
ミック多層基板を作製する。
極7と接続する配線8及び次の工程Gで形成されるバイ
ア電極7aと接続する配線8aをグリ−ンシ−ト6上に
印刷する。得られたグリ−ンシ−ト6よりフイルム1を
剥離した後、該グリ−ンシ−ト6上に、図1工程Gに示
すように、バイア電極7aを有する他のグリ−ンシ−ト
9(これは、前記工程A〜Eと同様に作製したものであ
る。)を重ねてプレスし、脱バインダ−、焼成してセラ
ミック多層基板を作製する。
【0022】このようにして得られたセラミック多層基
板の両面に外部配線(図示せず)を印刷し、焼成して多
層基板を完成する。なお、本実施例1では、2層を積層
した例を示したが、本発明は、この2層からなる積層基
板のみに制限されるものではなく、3層以上の多層基板
も同様に製造することができ、当然本発明に包含される
ものである。
板の両面に外部配線(図示せず)を印刷し、焼成して多
層基板を完成する。なお、本実施例1では、2層を積層
した例を示したが、本発明は、この2層からなる積層基
板のみに制限されるものではなく、3層以上の多層基板
も同様に製造することができ、当然本発明に包含される
ものである。
【0023】(実施例2)図2は、本発明の第2の実施
例(実施例2)を示す工程A〜Dよりなる製造工程順断面
図である。
例(実施例2)を示す工程A〜Dよりなる製造工程順断面
図である。
【0024】本実施例2では、深さ260μmの型枠10を
使用する例であって(図2工程A参照)、この型枠10内
に、図2工程Bに示すように、厚さ100μmのフイルム
1(前記実施例1の工程A、Bと同様に離型処理を施
し、高さ90μmの凸状導体3を形成したフイルム1)を
敷設する。
使用する例であって(図2工程A参照)、この型枠10内
に、図2工程Bに示すように、厚さ100μmのフイルム
1(前記実施例1の工程A、Bと同様に離型処理を施
し、高さ90μmの凸状導体3を形成したフイルム1)を
敷設する。
【0025】次に、図2工程Cに示すように、型枠10の
上端までフイルム1上に前記実施例1と同じスラリ−5
を流し込み、続いて、図2工程Dに示すように、これを
乾燥して厚さ80μmのグリ−ンシ−ト6を作製する。そ
の後、これを脱型し、前記実施例1における工程F、G
と同一過程を経てセラミック多層基板を製造し、最後に
前記実施例1と同様、外部配線を印刷して焼成し、多層
基板を完成する。
上端までフイルム1上に前記実施例1と同じスラリ−5
を流し込み、続いて、図2工程Dに示すように、これを
乾燥して厚さ80μmのグリ−ンシ−ト6を作製する。そ
の後、これを脱型し、前記実施例1における工程F、G
と同一過程を経てセラミック多層基板を製造し、最後に
前記実施例1と同様、外部配線を印刷して焼成し、多層
基板を完成する。
【0026】
【発明の効果】本発明は、以上詳記したように、フイル
ム上に凸状の導体を形成し、この凸状の導体を埋め込ん
でバイア電極としたグリ−ンシ−トを作製することを特
徴とするものであるから、従来法におけるバイアホ−ル
を形成してバイア電極を印刷、充填する工程がなくな
り、従来法で生じる前記したようなバイア電極の数の増
加に影響されることがない効果が生じる。そして、本発
明は、従来法に比して簡単な工程であって、作業時間が
短縮でき、しかもグリ−ンシ−トの厚さに制限されるこ
とがなく、小径で微細なピッチのバイアが形成し得る効
果が生じる。
ム上に凸状の導体を形成し、この凸状の導体を埋め込ん
でバイア電極としたグリ−ンシ−トを作製することを特
徴とするものであるから、従来法におけるバイアホ−ル
を形成してバイア電極を印刷、充填する工程がなくな
り、従来法で生じる前記したようなバイア電極の数の増
加に影響されることがない効果が生じる。そして、本発
明は、従来法に比して簡単な工程であって、作業時間が
短縮でき、しかもグリ−ンシ−トの厚さに制限されるこ
とがなく、小径で微細なピッチのバイアが形成し得る効
果が生じる。
【図1】本発明の第1の実施例を示す工程A〜Gよりな
る製造工程順断面図。
る製造工程順断面図。
【図2】本発明の第2の実施例を示す工程A〜Dよりな
る製造工程順断面図。
る製造工程順断面図。
【図3】従来法を示すフロ−図。
1 フイルム 2 離型処理面 3 凸状導体 4 ドクタ−ブレ−ド 5 スラリ− 6 グリ−ンシ−ト 7、7a バイア電極 8、8a 配線 9 他のグリ−ンシ−ト 10 型枠
Claims (5)
- 【請求項1】 (1)表面に離型処理を施したフイルム上
に凸状導体を形成する工程、 (2)前記凸状導体を形成したフイルム上にスラリ−を塗
工した後乾燥し、該凸状導体を埋め込んでバイア電極を
形成したグリ−ンシ−トを作製する工程、 (3)前記バイア電極と電気的に接続するための配線をグ
リ−ンシ−ト上に印刷し、積層、プレス、脱バインダ
−、焼成する工程、 を含むことを特徴とするセラミック多層基板の製造方
法。 - 【請求項2】 前記バイア電極が、グリ−ンシ−ト上面
より0〜50μm突き出ていることを特徴とする請求項1
記載のセラミック多層基板の製造方法。 - 【請求項3】 前記グリ−ンシ−トが、ドクタ−ブレ−
ド法又はスラリ−の型枠内への流し込みにより作製され
ることを特徴とする請求項1又は2記載のセラミック多
層基板の製造方法。 - 【請求項4】 前記凸状導体が、所定形状の貫通孔が形
成されたメタルマスクにより印刷、形成されることを特
徴とする請求項1、2又は3記載のセラミック多層基板
の製造方法。 - 【請求項5】 上記メタルマスクの貫通孔の形状が、マ
スク上面の面積が小さく、下面が大きい台形を有するこ
とを特徴とする請求項4記載のセラミック多層基板の製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25366293A JPH0786747A (ja) | 1993-09-17 | 1993-09-17 | セラミック多層基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25366293A JPH0786747A (ja) | 1993-09-17 | 1993-09-17 | セラミック多層基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0786747A true JPH0786747A (ja) | 1995-03-31 |
Family
ID=17254440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25366293A Pending JPH0786747A (ja) | 1993-09-17 | 1993-09-17 | セラミック多層基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0786747A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303056A (ja) * | 2005-04-19 | 2006-11-02 | Murata Mfg Co Ltd | 多層セラミック基板およびその製造方法 |
KR100754872B1 (ko) * | 2004-02-17 | 2007-09-04 | 티디케이가부시기가이샤 | 평면패널디스플레이용 스페이서의 제조방법 |
-
1993
- 1993-09-17 JP JP25366293A patent/JPH0786747A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100754872B1 (ko) * | 2004-02-17 | 2007-09-04 | 티디케이가부시기가이샤 | 평면패널디스플레이용 스페이서의 제조방법 |
JP2006303056A (ja) * | 2005-04-19 | 2006-11-02 | Murata Mfg Co Ltd | 多層セラミック基板およびその製造方法 |
JP4735017B2 (ja) * | 2005-04-19 | 2011-07-27 | 株式会社村田製作所 | 多層セラミック基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100521941B1 (ko) | 다층 세라믹 기판의 제조 방법 | |
EP1289355A1 (en) | Method for producing ceramic substrate | |
JPH0786747A (ja) | セラミック多層基板の製造方法 | |
JPH06329476A (ja) | セラミックス基板の製造方法 | |
JPH0697661A (ja) | セラミックス多層基板の製造方法 | |
JP2001257473A (ja) | 多層セラミック基板およびその製造方法 | |
JPH01208824A (ja) | 積層セラミック電子部品の製造方法 | |
JPH0645758A (ja) | 多層セラミック基板およびその製造方法 | |
JPH0389590A (ja) | 厚膜抵抗体付回路基板の製造方法 | |
JPH06224558A (ja) | キャビティ付きセラミック多層ブロックの製造方法 | |
JPH05267854A (ja) | セラミック多層配線基板及びその製造方法 | |
KR100997988B1 (ko) | 세라믹 그린시트의 회로 패턴 형성 방법 및 세라믹 기판의 제조 방법 | |
JPH0730256A (ja) | セラミック多層電子部品の製造方法 | |
JP3570242B2 (ja) | セラミック多層基板の製造方法 | |
JPH01295492A (ja) | 回路配線基板の製造方法 | |
JP2001077505A (ja) | スルーホール形成方法 | |
JP4540453B2 (ja) | 積層電子部品の製造方法及び積層電子部品の製造方法 | |
JPS59132699A (ja) | 多層セラミツク回路基板の製造方法 | |
JPH07202428A (ja) | 多層回路基板の製造方法 | |
JP2005340728A (ja) | 積層セラミック電子部品、回路基板等、および当該部品、基板等の製造に供せられる電極等を内蔵するセラミックグリーンシートの製造方法 | |
JPS6239558B2 (ja) | ||
JPS62144394A (ja) | バイアホ−ルの形成法 | |
JPH0498894A (ja) | セラミック多層配線基板の製造方法 | |
JPH0125682B2 (ja) | ||
JPH0137880B2 (ja) |