JPH0786747A - セラミック多層基板の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 バイア電極形成工程を含むセラミック多層基
板の製造方法を提供すること。 【構成】 表面に離型処理を施したフイルム１上に凸状
導体３を形成し(図１工程Ａ，Ｂ)、続いてスラリ−５を
塗工した後乾燥し(同工程Ｃ，Ｄ)、凸状導体３を埋め込
んでバイア電極７を形成したグリ−ンシ−ト６を作製す
る(同工程Ｅ)。次に、上記バイア電極７と電気的に接続
するための配線８をグリ−ンシ−ト６上に印刷し(同工
程Ｆ)、該グリ−ンシ−ト６をフイルム１より剥離した
後、バイア電極７ａを有する他のグリ−ンシ−ト９を積
層し(同工程Ｇ)、プレス、脱バインダ−、焼成してセラ
ミック多層基板を製造する。 【効果】 従来法におけるバイアホ−ルを形成してバイ
ア電極を印刷、充填する工程がなくなり、バイア電極の
数の増加に影響されることがないので、従来法に比して
簡単な工程であって作業時間が短縮でき、しかもグリ−
ンシ−トの厚さに制限されることなく、小径で微細なピ
ッチのバイアを形成することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、セラミック多層基板の
製造方法に関し、特にバイア電極形成の工程を含むセラ
ミック多層基板の製造方法に関する。

【０００２】

【従来の技術】従来のバイア電極形成工程を含むセラミ
ック多層基板の製造方法について、図３を参照して説明
する。

【０００３】従来のセラミック多層基板の製造方法は、
図３(従来法を示すフロ−図)に示すように、(1) 原料粉
をバインダ−、溶剤と共に混合してスラリ−を作製し、
そのスラリ−をフイルム上に塗工して乾燥し、グリ−ン
シ−トを作製する工程、(2) 作製したグリ−ンシ−トに
バイア電極用の孔(バイアホ−ル)を開け、その孔に電極
ペ−ストを印刷充填(吸引充填)してバイア電極を形成す
る工程、(3) さらにそのバイア電極と接続する内部配線
を印刷、形成して積層、プレス、脱バインダ−、焼成
し、それに外部配線電極を印刷、焼成する工程、により
製造するのが一般的であった。

【０００４】

【発明が解決しようとする課題】ところで、従来の上記
セラミック多層基板の製造方法では、次の(ａ)〜(ｄ)の
ような欠点、問題点があった。

【０００５】(ａ)バイアホ−ルをパンチングによって穿
孔するため、この孔の数に比例して穿孔する時間がかか
るので、パンチングする孔の数が多い場合、長時間を必
要とした。 (ｂ)パンチングする孔の径、ピッチ間隔を微少化するた
めには、グリ−ンシ−トの厚さに制限され、グリ−ンシ
−トを薄くする必要がある。例えば、孔径：100μｍ、
ピッチ間隔：250μｍの孔を開ける場合、グリ−ンシ−
トの厚さを150μｍ以下に薄くする必要があった。

【０００６】(ｃ)導体ペ−ストのバイアホ−ルへの充填
は、シ−ト厚さ／孔径の比に制限されるが、この比は一
般的に1.5程度が限度であるため、導体ペ−ストを充填
出来るバイアホ−ルを微少化するには、上記(ｂ)と同じ
くグリ−ンシ−トを薄くする必要があった。(ｄ)孔径が
小径の場合、導体ペ−ストを印刷、充填する時には、吸
引しなければ充填がうまくいかず、また吸引して充填し
ても充填量が一定とならず、ばらついてしまうという欠
点があった。

【０００７】本発明は、上述した従来のセラミック多層
基板の製造方法が有する(ａ)〜(ｄ)の欠点、問題点に鑑
み成されたものであって、その目的は、従来法に比して
簡単な工程であって、作業時間が短縮でき、しかもグリ
−ンシ−トの厚さに制限されることなく、小径で微細な
ピッチのバイアが製造可能なセラミック多層基板を製造
する方法を提供することにある。

【０００８】

【課題を解決するための手段】本発明は、上記した目的
を達成する手段として、フイルム上に凸状の導体を形成
し、この凸状の導体を埋め込んでバイア電極としたグリ
−ンシ−トを作製することを特徴とするものである。

【０００９】即ち、本発明は、「(1) 表面に離型処理を
施したフイルム上に凸状導体を形成する工程、(2) 前記
凸状導体を形成したフイルム上にスラリ−を塗工した後
乾燥し、該凸状導体を埋め込んでバイア電極を形成した
グリ−ンシ−トを作製する工程、(3) 前記バイア電極と
電気的に接続するための配線をグリ−ンシ−ト上に印刷
し、積層、プレス、脱バインダ−、焼成する工程、を含
むことを特徴とするセラミック多層基板の製造方法。」
を要旨とするものである。

【００１０】

【作用】本発明は、上記したように、フイルム上に凸状
の導体を形成し、この凸状の導体を埋め込んでバイア電
極としたグリ−ンシ−トを作製することを特徴とするも
のであるから、従来法におけるバイアホ−ルを形成して
バイア電極を印刷、充填する工程がなくなり、従来法で
生じる前記したようなバイア電極の数の増加に影響され
ることがない作用効果が生じる。そして、本発明は、従
来法に比して簡単な工程であって、作業時間が短縮で
き、しかもグリ−ンシ−トの厚さに制限されることがな
く、小径で微細なピッチのバイアが製造し得る作用効果
が生じる。

【００１１】以下、本発明を詳細に説明すると、本発明
では、まず、表面に離型処理を施したフイルム上に凸状
の導体を形成する。なお、凸状の導体を形成する箇所
は、グリ−ンシ−トに形成されるバイア電極の位置に相
当する箇所である。次に、この凸状の導体を形成したフ
イルム上にスラリ−を塗工した後乾燥し、凸状の導体を
埋め込んでバイア電極を形成したグリ−ンシ−トを作製
する。

【００１２】このフイルムとしては、特に限定するもの
ではないが、ＰＥＴフイルムやＰＰ(ポリプロピレン)フ
イルムが好ましく、また、離型剤としては、例えばシリ
コン系樹脂など任意のものを使用することができる。ま
た、スラリ−としては、グリ−ンシ−トを作製すること
ができる自明のもの、例えばアルミナとガラスの粉末に
有機バインダ−、可塑剤、溶剤を混合してスラリ−とし
たものを使用することができる。

【００１３】本発明において、表面に離型処理を施した
フイルム上に形成された凸状の導体としては、出来上が
ったグリ−ンシ−トに埋まった凸状の導体がバイア電極
となるので、そのバイア電極と配線とを接続するために
は、凸状の導体がグリ−ンシ−トの上面に露出ないしは
突き出ていることが必要である。従って、凸状導体の突
き出し高さは、0〜50μｍであることが望ましいが、グ
リ−ンシ−トの厚さにより突き出る高さも制限されるの
で、0〜30μｍが好ましい。

【００１４】また、上記凸状の導体を埋め込むグリ−ン
シ−トとしては、ドクタ−ブレ−ド法で作製することが
好ましいが、この方法以外に、例えば離型処理を施し、
凸状の導体を形成したフイルムを型枠内の底部に敷設
し、その上にスラリ−を流し込んで乾燥した後、脱型
し、フイルムを剥離して作製する方法を採用することも
できる。

【００１５】さらに、本発明において、上記凸状の導体
は、導体同士が接触することなく、しかもその一つ一つ
の高さ及び幅が均一な形状に形成する必要があるため、
メタルマスクにより印刷することが好ましい。また、上
記凸状の導体は、上面の面積が小さく、下面の面積が大
きい台形の貫通孔を有するメタルマスクを用いて、例え
ばＡｇペ−ストを印刷、形成することが好ましい。この
ような台形の貫通孔を有するメタルマスクを使用するこ
とにより、凸状の導体が抜け易く、導体の形状を一定に
保つことができる。

【００１６】本発明の方法では、上記したように凸状導
体を埋め込んでバイア電極を形成したグリ−ンシ−トを
作製し、続いて、このバイア電極と電気的に接続するた
めの配線を該グリ−ンシ−ト上に印刷し、フイルムを剥
離した後、積層、プレス、脱バインダ−、焼成してセラ
ミック多層基板を製造する。なお、本発明の方法におい
て、上記したとおり、フイルムを剥さない状態で「配線
をグリ−ンシ−ト上に印刷する工程」までを取扱うのが
好ましいが、グリ−ンシ−トのみでも取扱うこともで
き、このフイルムの剥離時点について特に限定するもの
ではない。

【００１７】

【実施例】以下、本発明の実施例を挙げ、本発明をより
詳細に説明する。

【００１８】（実施例１）図１は、本発明の第１の実施
例(実施例１)を示す工程Ａ〜Ｇよりなる製造工程順断面
図である。

【００１９】本実施例１は、まず、図１工程Ａに示すよ
うに、ＰＥＴフイルム１の上面に、シリコン樹脂系離型
剤を用いて離型処理を施し、離型処理面２を形成する。
次に、このフイルム１上に、台形形状の貫通孔を有する
メタルマスクを用いてＡｇペ−ストを印刷した後乾燥
し、図１工程Ｂに示すように、高さ90μｍの台形の凸状
導体３を形成する。

【００２０】続いて、図１工程Ｃに示すように、凸状導
体３を形成したフイルム１上に160μｍの目開き(フイル
ム１との距離)のドクタ−ブレ−ド４を用いてスラリ−
５（アルミナ及びガラス粉末に有機バインダ−、可塑
剤、溶剤を混合して得たスラリ−５）を塗工し、図１工
程Ｄに示すように、厚さ160μｍのスラリ−５を形成す
る。その後、図１工程Ｅに示すように、該スラリ−５を
乾燥して厚さ80μｍのグリ−ンシ−ト６をフイルム１上
に作製する。この時、凸状導体３(即ち、バイア電極７)
は、グリ−ンシ−ト６の上面より約10μｍ突出する構造
となる(図１工程Ｅ参照)。

【００２１】次に、図１工程Ｆに示すように、バイア電
極７と接続する配線８及び次の工程Ｇで形成されるバイ
ア電極７ａと接続する配線８ａをグリ−ンシ−ト６上に
印刷する。得られたグリ−ンシ−ト６よりフイルム１を
剥離した後、該グリ−ンシ−ト６上に、図１工程Ｇに示
すように、バイア電極７ａを有する他のグリ−ンシ−ト
９(これは、前記工程Ａ〜Ｅと同様に作製したものであ
る。)を重ねてプレスし、脱バインダ−、焼成してセラ
ミック多層基板を作製する。

【００２２】このようにして得られたセラミック多層基
板の両面に外部配線（図示せず）を印刷し、焼成して多
層基板を完成する。なお、本実施例１では、２層を積層
した例を示したが、本発明は、この２層からなる積層基
板のみに制限されるものではなく、３層以上の多層基板
も同様に製造することができ、当然本発明に包含される
ものである。

【００２３】（実施例２）図２は、本発明の第２の実施
例(実施例２)を示す工程Ａ〜Ｄよりなる製造工程順断面
図である。

【００２４】本実施例２では、深さ260μｍの型枠10を
使用する例であって(図２工程Ａ参照)、この型枠10内
に、図２工程Ｂに示すように、厚さ100μｍのフイルム
１(前記実施例１の工程Ａ、Ｂと同様に離型処理を施
し、高さ90μｍの凸状導体３を形成したフイルム１)を
敷設する。

【００２５】次に、図２工程Ｃに示すように、型枠10の
上端までフイルム１上に前記実施例１と同じスラリ−５
を流し込み、続いて、図２工程Ｄに示すように、これを
乾燥して厚さ80μｍのグリ−ンシ−ト６を作製する。そ
の後、これを脱型し、前記実施例１における工程Ｆ、Ｇ
と同一過程を経てセラミック多層基板を製造し、最後に
前記実施例１と同様、外部配線を印刷して焼成し、多層
基板を完成する。

【００２６】

【発明の効果】本発明は、以上詳記したように、フイル
ム上に凸状の導体を形成し、この凸状の導体を埋め込ん
でバイア電極としたグリ−ンシ−トを作製することを特
徴とするものであるから、従来法におけるバイアホ−ル
を形成してバイア電極を印刷、充填する工程がなくな
り、従来法で生じる前記したようなバイア電極の数の増
加に影響されることがない効果が生じる。そして、本発
明は、従来法に比して簡単な工程であって、作業時間が
短縮でき、しかもグリ−ンシ−トの厚さに制限されるこ
とがなく、小径で微細なピッチのバイアが形成し得る効
果が生じる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す工程Ａ〜Ｇよりな
る製造工程順断面図。

【図２】本発明の第２の実施例を示す工程Ａ〜Ｄよりな
る製造工程順断面図。

【図３】従来法を示すフロ−図。

【符号の説明】

１ フイルム ２ 離型処理面 ３ 凸状導体 ４ ドクタ−ブレ−ド ５ スラリ− ６ グリ−ンシ−ト ７、７ａ バイア電極 ８、８ａ 配線 ９ 他のグリ−ンシ−ト １０ 型枠

Claims (5)

【特許請求の範囲】
1. 【請求項１】 (1)表面に離型処理を施したフイルム上
   に凸状導体を形成する工程、 (2)前記凸状導体を形成したフイルム上にスラリ−を塗
   工した後乾燥し、該凸状導体を埋め込んでバイア電極を
   形成したグリ−ンシ−トを作製する工程、 (3)前記バイア電極と電気的に接続するための配線をグ
   リ−ンシ−ト上に印刷し、積層、プレス、脱バインダ
   −、焼成する工程、 を含むことを特徴とするセラミック多層基板の製造方
   法。
2. 【請求項２】 前記バイア電極が、グリ−ンシ−ト上面
   より0〜50μｍ突き出ていることを特徴とする請求項１
   記載のセラミック多層基板の製造方法。
3. 【請求項３】 前記グリ−ンシ−トが、ドクタ−ブレ−
   ド法又はスラリ−の型枠内への流し込みにより作製され
   ることを特徴とする請求項１又は２記載のセラミック多
   層基板の製造方法。
4. 【請求項４】 前記凸状導体が、所定形状の貫通孔が形
   成されたメタルマスクにより印刷、形成されることを特
   徴とする請求項１、２又は３記載のセラミック多層基板
   の製造方法。
5. 【請求項５】 上記メタルマスクの貫通孔の形状が、マ
   スク上面の面積が小さく、下面が大きい台形を有するこ
   とを特徴とする請求項４記載のセラミック多層基板の製
   造方法。