KR100559562B1 - 저유전율 절연막 형성용 재료, 저유전율 절연막, 저유전율절연막의 형성방법 및 반도체장치 - Google Patents

저유전율 절연막 형성용 재료, 저유전율 절연막, 저유전율절연막의 형성방법 및 반도체장치 Download PDF

Info

Publication number
KR100559562B1
KR100559562B1 KR1020030030428A KR20030030428A KR100559562B1 KR 100559562 B1 KR100559562 B1 KR 100559562B1 KR 1020030030428 A KR1020030030428 A KR 1020030030428A KR 20030030428 A KR20030030428 A KR 20030030428A KR 100559562 B1 KR100559562 B1 KR 100559562B1
Authority
KR
South Korea
Prior art keywords
dielectric constant
low dielectric
insulating film
fine particles
constant insulating
Prior art date
Application number
KR1020030030428A
Other languages
English (en)
Other versions
KR20030088376A (ko
Inventor
나카가와히데오
사사고마사루
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20030088376A publication Critical patent/KR20030088376A/ko
Application granted granted Critical
Publication of KR100559562B1 publication Critical patent/KR100559562B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

본 발명은, 다공막으로 이루어지는 저유전율 절연막의 기계강도를 향상시키기 위한 것이다.
저유전율 절연막을 형성하기 위한 용액은, 실리콘수지(2)와, 주로 실리콘원자 및 산소원자로 이루어지며 다수의 구멍을 갖는 미립자(3)와, 용매(4)를 포함한다.
포로젠, 다공막

Description

저유전율 절연막 형성용 재료, 저유전율 절연막, 저유전율 절연막의 형성방법 및 반도체장치{MATERIAL FOR LOW DIELECTRIC CONSTANT FILM, LOW DIELECTRIC CONSTANT FILM, METHOD FOR FABRICATING LOW DIELECTRIC CONSTANT FILM AND SEMICONDUCTOR DEVICE}
도 1은 제 1 실시예에 관한 저유전율 절연막 형성용 재료인 용액을 나타내는 단면도.
도 2의 (a) 및 (b)는 제 2 실시예에 관한 저유전율 절연막 형성용 재료인 미립자를 나타내는 단면도.
도 3의 (a) 및 (b)는 제 3 실시예에 관한 저유전율 절연막 형성용 재료인 미립자를 나타내는 단면도.
도 4의 (a)~(c)는 제 4 실시예에 관한 저유전율 절연막 형성용 재료인 미립자를 나타내는 단면도.
도 5의 (a)~(e)는 제 5 실시예에 관한 저유전율 절연막 형성방법의 각 공정을 나타내는 단면도.
도 6의 (a) 및 (b)는 제 6 실시예에 관한 저유전율 절연막의 단면도.
도 7의 (a) 및 (b)는 제 6 실시예에 관한 저유전율 절연막의 단면도.
도 8은 제 7 실시예에 관한 반도체장치를 나타내는 단면도.
도 9는 종래의 다공막을 형성하기 위한 용액을 나타내는 개념도.
도 10의 (a)~(f)는 종래의 다공막 형성방법의 각 공정을 나타내는 단면도.
도 11은 종래의 다공막이 이용된 반도체디바이스의 문제점을 설명하는 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 용기 2 : 실리콘수지
3 : 구멍을 갖는 미립자 4 : 용매
5, 7 : 다공구조체 6, 8, 9a, 23 : 미립자
10A : 제 1 미립자 10B : 제 2 미립자
10C : 제 3 미립자 10a,10b : 유기폴리머
11 : 스핀들 12, 20, 30 : 반도체 웨이퍼
13 : 약액 공급관 14 : 용액
15 : 박막 15A, 21 : 저유전율 절연막
16, 17 : 가열판 18 : 전기로
22, 24 : 실리콘수지로 이루어지는 구조체
본 발명은 저유전율 절연막 형성용 재료, 저 유전율 절연막, 저 유전율 절연막의 형성방법 및 저유전율 절연막을 구비하는 반도체장치에 관한 것이다.
최근 반도체 디바이스의 미세화, 고속동작 및 저소비전력 동작을 실현하기 위해, 저유전율 절연막을 갖는 다층배선 구조가 필요해졌다.
종래 다층배선구조의 절연막으로는, 비유전율이 4.2 정도인 실리콘산화막, 또는 비유전율 3.7 정도의 불소가 도핑된 실리콘산화막 등이 이용되었다. 또 근자에는 비유전율을 한층 낮추기 위해, 메틸기(CHF3)가 도핑된 유기함유 실리콘산화막이 검토되고 있다.
그러나 유기함유 실리콘산화막으로는, 비유전율을 2.5보다 낮게 하기가 매우 어렵기 때문에, 막 내부에 구멍이 도입된 절연막, 이른바 다공막(porous film)이 필요해졌다.
이하, 다공막의 종래기술에 대하여 설명한다.
우선 일특개 2001-294815호 공보에 개시된 제 1 종래예 및 제 2 종래예에 대하여 설명한다.
제 1 종래예는, 실리콘수지 및 유기용매를 포함하는 용액으로 형성된 박막을 소성함으로써 다공막을 형성하는 것이다. 이에 따르면, 박막 소성 시에 유기용매가 기화하여 소멸된 자리에 연속공이 불규칙하게 형성된다.
이 경우, 유기용매는 용제로서의 작용과 구멍을 형성하기 위한 작용의 양쪽을 담당한다. 여기서 일반적으로, 용액을 기판 상에 도포하여 박막을 형성하기 위해서는 스핀도포법이 이용되며, 또 박막 소성에는 가열판 및 전기로(electric furnace)가 이용된다.
또 제 2 종래예는, 실리콘수지 및 유기용매 이외에 유기물로 된 포로젠(porogen)을 첨가한 용액으로 형성된 박막을 소성함으로써 다공막을 형성하는 것이다. 이에 따르면 포로젠 선택에 의해 연속공만이 아닌 독립공도 형성 가능하다. 이 경우, 당연하지만 포로젠은 막 중에서 기화하여 소멸된다.
다음으로, 일특개평 8-181133호 공보에 개시된 제 3 종래예에 대하여 설명한다.
제 3 종래예는 개념적으로 가장 일반적인 구성이며, 도 9에 나타내는 바와 같은 용액이 이용된다. 즉 도 9에 나타낸 바와 같이, 용기(101) 중에 실리콘수지(102), 포로젠(103) 및 용매(104)가 혼합된 용액이 수납된다. 제 3 종래예는, C60 또는 C70 등의 플라렌(fullerene), 실리콘수지 및 유기용매를 포함하는 용액으로 형성된 박막을 소성시킴으로써 다공막을 형성하는 것이다. 이 경우 플라렌 내부의 중공이 구멍이 된다.
여기서 제 1, 제 2 및 제 3 종래예의 실리콘수지로는, 무기실리콘수지에 비해 저유전율화가 가능한 MSSQ(Methyl-silsesquioxane)와 같은 유기 실리콘수지가 이용된다.
이하 종래의 용액으로 박막을 형성하는 방법의 일례에 대하여 도 10을 참조하면서 설명하기로 한다. 일반적으로 스핀도포법에 의해 기판 상에 박막이 형성되는 상태의 기판을 가열판 또는 전기로를 이용하여 소성하는 방법이 채용된다.
우선 도 10의 (a)에 나타내는 바와 같이, 회전기구에 접속된 스핀들(111) 상에 반도체 웨이퍼(112)를 장착한 후, 이 반도체 웨이퍼(112) 상에 약액공급관(113) 으로 다공막을 형성하기 위한 용액(114)을 적당량 적하한다.
다음으로, 도 10의 (b)에 나타낸 바와 같이 스핀들(111)을 회전시켜 반도체 웨이퍼(112)를 회전시킴으로써, 용액(114)을 확산시켜 박막(115)을 형성한다.
다음에, 도 10의 (c)에 나타낸 바와 같이, 박막(115)이 형성된 반도체 웨이퍼(112)를 가열판(116) 상에 얹어 가열함으로써 용매를 휘발시킨다. 이 공정은 일반적으로 프리베이킹이라 불리며, 100℃ 전후의 온도에서 약 1 분간 내지 약 3 분간 처리된다.
다음에 도 10의 (d)에 나타낸 바와 같이, 반도체 웨이퍼(112)를 가열판(117) 상에 얹고, 200℃ 정도의 온도에서 약 1 분간 내지 약 3 분간 열처리를 실시한다. 이 공정은 일반적으로 소프트베이킹이라 불린다.
다음, 도 10의 (e)에 나타낸 바와 같이 반도체 웨이퍼(112)를 전기로(118) 안에 수납한 다음, 전기로(118) 온도를 약 400℃~약 450℃까지 올린 후, 최고 설정온도에서 약 1 시간의 열처리를 실시한다. 이 공정은 일반적으로 하드베이킹이라 불리며, 이 공정이 종료되면, 반도체 웨이퍼(112) 상에 다공막(115A)이 형성된다. 여기서 하드베이킹을 가열판으로 실시해도 된다. 또 용액에 따라서는 소프트베이킹과 하드베이킹 사이에 이들의 중간 온도에서 약 1 분간 내지 약 3 분간의 가열판에 의한 열처리를 실시하는 것이 바람직하다.
도 10의 (f)는 도 10의 (e)에서 일점쇄선 부분의 확대도이다. 도 10의 (f)에서 알 수 있는 바와 같이, 반도체 웨이퍼(112) 상에 형성된 다공막(115A) 내부에는 구멍(도면 중 흰색으로 표시된 부분)이 형성된다.
그런데, 나노인덴테이션(Nanoindentation) 평가에 의한 상기 다공막(115A)의 기계강도는, 최대 약 5GPa 정도의 영률(young's modulus)밖에 얻을 수 없다. 현재, 실제로 반도체디바이스에 사용된 실적이 있는 절연막의 영률은 실리콘산화막에서 약 78GPa 정도이며, 불소 첨가 실리콘산화막에서 약 63GPa 정도이고, 유기 함유 실리콘산화막에서 약 10GPa정도이다. 이와 같이 다공막(115A)의 기계강도는, 현재 반도체디바이스에 사용되는 다층배선용 절연막의 기계강도에 비해 작기 때문에, 기계강도가 큰 다공막의 개발이 요구되고 있다.
도 11은 3 층의 배선구조를 가짐과 동시에 절연막으로서 종래의 다공막이 사용된 반도체디바이스에 와이어본딩 한 경우의 단면구조를 나타낸다. 도 11에서, 120은 반도체 웨이퍼이며, 121은 다공막, 122, 124, 126, 128은 금속배선이며, 123, 125, 127은 플러그, 129는 외부배선을 접속하기 위한 패드이다.
도 11에 나타낸 바와 같이 패드(129) 상면에 와이어(130)를 본딩하면 패드(129) 및 다층배선부에 균열이 발생해버린다.
그런데, 다공막(115A)의 기계강도는, 다층배선을 형성하기 위해 적층시켰을 때 다층배선을 유지하기 위해 필요함과 동시에, 전술한 바와 같이 반도체디바이스의 칩을 실장할 때의 본딩에도 필요하다. 절연막으로서 유기 함유 실리콘산화막을 사용할 경우, 현 실정의 본딩기술로는 거의 파괴한계에 있으며, 앞으로 본딩기술이 진보하는 점을 가미하더라도 기계강도가 큰 다공막 개발은 급선무가 되었다.
제 1 및 제 2 종래예에서는 연속공이 불규칙하게 형성되므로 비유전율 k＝2.2~2.3의 저유전율막을 실현하기 위해서는, 나노인덴테이션 평가로 최대 약 5GPa 미만의 영률밖에 얻을 수 없다. 이 기계강도는 제 1 및 제 2 종래예에 관한 막 형성방법에 의존한다. 즉 소성 후의 다공막 중에는 포로겐 및 용매는 존재하지 않으며, 실리콘수지만이 존재하므로, 다공막의 기계강도는 실리콘수지 본래의 강도와 구멍 비율(단위체적당 구멍이 차지하는 비율)에 의존한다. 제 1 및 제 2 종래예에서 비유전율을 더욱 낮추고자 하면, 구멍 비율이 증대하므로 기계강도는 더욱 저하된다.
제 3 종래예에서는 소성 후에도 다공막 중에 플라렌이 잔존하지만, 그 기계강도는 기본적으로 플라렌을 포함하는 실리콘수지의 강도에 의존하므로, 제 1 및 제 2 종래예와 마찬가지 기계강도밖에 얻지 못한다. 또 플라렌 함유량이 약 30wt%를 초과하면 플라렌끼리 묶이므로 기계강도는 더욱 저하된다.
이상과 같이 종래의 다공막 형성방법에 의하면, 실용에 적합한 견고한 막이 형성되지 못하는 것은, 실리콘수지로 된 다공막 구조 자체의 기계강도에 한계가 있는 것에 기인한다.
또 종래의 다공막에서는, 반도체 디바이스에 필요한 기계강도보다 훨씬 작은 기계강도밖에 달성하지 못하여, 다공막을 저유전율화하고자 하면 기계강도가 저하된다는 문제점을 갖고 있다.
그 결과, 종래의 다공막을 실제로 반도체 디바이스의 다층배선에 적용할 경우, 충분한 강도를 갖는 반도체 디바이스를 제조할 수 없다는 문제, 또 반도체칩을 제조한다 하더라도 실장 시에 반도체 디바이스가 파괴되기 때문에 완성품을 얻을 수 없다는 문제가 있다.
상기 문제에 감안하여 본 발명은, 다공막으로 이루어지는 저유전율 절연막의 기계강도를 향상시키는 것을 목적으로 한다.
상기 목적을 달성하기 위해 본 발명에 관한 제 1 저유전율 절연막 형성용 재료는, 주로 실리콘원자 및 산소원자로 이루어지며 다수의 구멍을 갖는 미립자와, 수지와, 용매를 포함하는 용액으로 이루어진다.
제 1 저유전율 절연막 형성용 재료에 의하면, 낮은 비유전율을 가짐과 동시에 기계적 강도가 우수한 저유전율 절연막을 쉽고 확실하게 형성할 수 있다.
제 1 저유전율 절연막 형성용 재료에 있어서, 미립자의 크기는, 약 1nm 이상이며 약 30nm 이하인 것이 바람직하다.
이와 같이 하면, 얻어지는 저유전율 절연막이 금속배선 사이에 배치될 경우에 있어서, 금속배선이 매입배선일 때는 저유전율 절연막에 양호한 단면형상을 갖는 배선 홈을 형성할 수 있으며, 금속배선이 패터닝된 배선일 때는 빈틈없는 매끄러운 절연막을 형성할 수 있다.
제 1 저유전율 절연막 형성용 재료에 있어서, 미립자 구멍의 크기는, 약 0.5nm 이상이며 약 3nm 이하인 것이 바람직하다.
이와 같이 하면, 미립자 내부에 다수의 구멍을 확실하게 형성할 수 있다.
제 1 저유전율 절연막 형성용 재료에 있어서, 미립자의 다수 구멍은, 서로 연속되어도 되며, 서로 독립되어도 된다.
제 1 저유전율 절연막 형성용 재료에 있어서, 미립자는, 불규칙 분포된 복수의 연속공(孔)을 갖는 물질이 기계적으로 파단됨으로써 형성되는 것이 바람직하다.
이와 같이 하면 서로 연속된 다수의 구멍을 갖는 미립자를 확실하게 얻을 수 있다.
제 1 저유전율 절연막 형성용 재료에 있어서, 미립자는 거의 균일하게 분산된 다수의 독립공을 갖는 물질이 기계적으로 파단됨으로써 형성되는 것이 바람직하다.
이와 같이 하면 서로 독립된 다수의 구멍을 갖는 미립자를 확실하게 얻을 수 있다.
제 1 저유전율 절연막 형성용 재료에 있어서, 미립자는 화학반응에 의해 합성되는 것이 바람직하다.
이와 같이 하면 균일한 크기를 갖는 미립자를 확실하게 얻을 수 있다.
제 1 저유전율 절연막 형성용 재료에 있어서, 수지는 실리콘수지인 것이 바람직하다.
이렇게 하면, 얻어지는 저유전율 절연막의 기계적 강도를 더 한층 크게 할 수 있다.
이 경우, 실리콘수지는 유기 실리콘을 함유하는 것이 바람직하다.
이렇게 하면, 얻어지는 저유전율 절연막의 기계적 강도 향상과 비유전율 저하의 양쪽을 실현할 수 있다.
제 1 저유전율 절연막 형성용 재료에 있어서, 수지는 유기폴리머인 것이 바 람직하다.
이렇게 하면, 얻어지는 저유전율 절연막의 비유전율을 한층 낮게 할 수 있다.
제 1 저유전율 절연막 형성용 재료에 있어서, 용액은 수지와 미립자와의 결합을 강화시키는 화합물을 추가로 포함하는 것이 바람직하다.
이렇게 하면, 얻어지는 저유전율 절연막의 기계적 강도를 더 한층 크게 할 수 있다.
본 발명에 관한 제 2 저유전율 절연막 형성재료는, 주로 실리콘원자 및 산소원자로 이루어지며 불규칙 분포된 복수의 연속공을 갖는 물질이 기계적으로 파단됨으로써 형성되고, 복수의 연속공으로 이루어지는 다수의 구멍을 갖는 미립자로 구성된다.
제 2 저유전율 절연막 형성재료에 의하면, 낮은 비유전율을 가짐과 동시에 기계적 강도가 우수한 저유전율 절연막을 형성할 수 있다. 이 경우, 반도체디바이스 제조공정에 있어서, 다공막을 형성할 때처럼 온도, 압력, 또는 제조분위기 등의 조건 제한이 없기 때문에, 불규칙 분포된 연속공을 갖는 물질을 제조하는 자유도가 증대하므로, 기계 강도가 강한 미립자를 얻을 수 있다.
본 발명에 관한 제 3 저유전율 절연막 형성재료는, 주로 실리콘원자 및 산소원자로 이루어지며 거의 균일하게 분산된 다수의 독립공을 갖는 물질이 기계적으로 파단됨에 따라 형성되고, 다수의 독립공으로 이루어지는 다수의 구멍을 갖는 미립자로 구성된다.
제 3 저유전율 절연막 형성재료에 의하면, 낮은 비유전율을 가짐과 동시에 기계적 강도가 우수한 저유전율 절연막을 형성할 수 있다. 이 경우, 반도체디바이스 제조공정에 있어서, 다공막을 형성할 때처럼 온도, 압력, 또는 제조분위기 등의 조건 제한이 없기 때문에, 거의 균일하게 분산된 다수의 독립공을 갖는 물질을 제조하는 자유도가 증대하므로, 기계 강도가 강한 미립자를 얻을 수 있다.
본 발명에 관한 제 4 저유전율 절연막 형성재료는, 화학반응에 의해 합성되며, 주로 실리콘원자 및 산소원자로 이루어지고 또 다수의 구멍을 갖는 미립자로 구성된다.
제 4 저유전율 절연막 형성재료에 의하면, 낮은 비유전율을 가짐과 동시에 기계적 강도가 우수한 저유전율 절연막을 형성할 수 있다. 이 경우, 반도체디바이스 제조공정에 있어서, 다공막을 형성할 때처럼 온도, 압력, 또는 제조분위기 등의 조건 제한이 없기 때문에, 다수의 구멍을 갖는 물질을 제조하는 자유도가 증대하므로, 기계 강도가 강한 미립자를 얻을 수 있다.
본 발명에 관한 저유전율 절연막의 형성방법은, 주로 실리콘원자 및 산소원자로 이루어지며 다수의 구멍을 갖는 미립자와, 수지와, 용매를 포함하는 용액을 기판 상에 도포하여 박막을 형성하는 공정과, 기판을 가열하여 용매를 휘발시킴으로써 박막으로 이루어지는 저유전율 절연막을 형성하는 공정을 구비한다.
본 발명에 관한 저유전율 절연막의 형성방법에 의하면, 기판을 가열함으로써, 미립자와, 수지 및 용매를 포함하는 용액으로 이루어지는 박막으로부터 용매를 휘발시켜 저유전율 절연막을 형성하기 때문에, 수지로 이루어지는 구조체 내부에 다수의 구멍을 갖는 미립자가 도입된 구조를 가지므로, 낮은 비유전율을 가짐과 동시에 기계강도가 커진다. 또 용액 중의 미립자 비율을 크게 함으로써, 기계강도를 저하시키는 일없이 비유전율을 저하시킬 수 있다.
본 발명에 관한 저유전율 절연막의 형성방법에 있어서, 미립자 크기는 약 1nm 이상이고 약 30nm 이하인 것이 바람직하다.
이렇게 하면, 본 발명에 관한 저유전율 절연막이 금속배선 사이에 배치되는 경우에 있어서, 금속배선이 매입배선일 경우에는 저유전율 절연막에 양호한 단면형상을 갖는 배선 홈을 형성할 수 있으며, 금속배선이 패터닝된 배선일 경우에는 빈틈없이 매끄러운 절연막을 형성 할 수 있다.
본 발명에 관한 저유전율 절연막의 형성방법에 있어서, 미립자 구멍의 크기는 약 0.5nm 이상이고 약 3nm 이하인 것이 바람직하다.
이렇게 하면 미립자 내부에 다수의 구멍을 확실하게 형성할 수 있다.
본 발명에 관한 저유전율 절연막의 형성방법에 있어서, 수지는 실리콘수지인 것이 바람직하다.
이렇게 하면, 저유전율 절연막의 기계적 강도를 더 한층 크게 할 수 있다.
이 경우, 실리콘수지는 유기실리콘을 함유하는 것이 바람직하다.
이렇게 하면, 저유전율 절연막의 기계적 강도 향상과 비유전율 저하의 양쪽을 실현할 수 있다.
본 발명에 관한 저유전율 절연막의 형성방법에 있어서, 수지는 유기폴리머인 것이 바람직하다.
이렇게 하면, 저유전율 절연막의 비유전율을 한층 저하시킬 수 있다.
본 발명에 관한 저유전율 절연막의 형성방법에 있어서, 용액은, 수지와 미립자와의 결합을 강화시키는 화합물을 추가로 포함하는 것이 바람직하다.
이렇게 하면, 저유전율 절연막의 기계적 강도를 더 한층 크게 할 수 있다.
본 발명에 관한 저유전율 절연막의 형성방법에 있어서, 기판을 가열하는 공정은, 미립자와 수지를 결합시키는 공정을 포함하는 것이 바람직하다.
이렇게 하면, 저유전율 절연막의 기계적 강도를 더 한층 크게 할 수 있다.
본 발명에 관한 저유전율 절연막은, 주로 실리콘원자 및 산소원자로 이루어지며 다수의 구멍을 갖는 미립자와, 수지가 결합되어 형성된다.
본 발명에 관한 저유전율 절연막에 의하면, 수지와 다수의 구멍을 갖는 미립자가 결합된 구조를 취하므로, 낮은 비유전율을 가짐과 동시에 기계강도가 커진다.
본 발명에 관한 저유전율 절연막에 있어서, 미립자 크기는 약 1nm 이상이고 약 30nm 이하인 것이 바람직하다.
이렇게 하면, 본 발명에 관한 저유전율 절연막이 금속배선 사이에 배치되는 경우에 있어서, 금속배선이 매입배선일 경우에는 저유전율 절연막에 양호한 단면형상을 갖는 배선 홈을 형성할 수 있으며, 금속배선이 패터닝된 배선일 경우에는 빈틈없이 매끄러운 절연막을 형성 할 수 있다.
본 발명에 관한 저유전율 절연막에 있어서, 미립자 구멍의 크기는 약 0.5nm 이상이고 약 3nm 이하인 것이 바람직하다.
이와 같이 하면, 미립자 내부에 다수의 구멍을 확실하게 형성할 수 있다.
본 발명에 관한 저유전율 절연막에 있어서, 수지는 실리콘수지인 것이 바람직하다.
이렇게 하면, 저유전율 절연막의 기계적 강도를 더 한층 크게 할 수 있다.
이 경우, 실리콘수지는 유기실리콘을 함유하는 것이 바람직하다.
이렇게 하면, 저유전율 절연막의 기계적 강도 향상과 비유전율 저하의 양쪽을 실현할 수 있다.
본 발명에 관한 저유전율 절연막에 있어서, 수지는 유기폴리머인 것이 바람직하다.
이렇게 하면, 저유전율 절연막의 비유전율을 한층 저하시킬 수 있다.
본 발명에 관한 저유전율 절연막은, 수지와 미립자와의 결합을 강화시키는 화합물을 추가로 포함하는 것이 바람직하다.
이렇게 하면, 저유전율 절연막의 기계적 강도를 더 한층 크게 할 수 있다.
본 발명에 관한 반도체장치는 복수의 금속배선과, 복수의 금속배선 사이에 형성된 저유전율 절연막을 구비하며, 저유전율 절연막은, 주로 실리콘원자 및 산소원자로 이루어지며 다수의 구멍을 갖는 미립자와, 수지가 결합되어 형성된다. 여기서 말하는 복수의 금속배선이란, 하층 금속배선과 상층 금속배선이라도 되며, 동일 배선층에서 인접하는 금속배선끼리라도 된다.
본 발명에 관한 반도체장치에 의하면, 저유전율 절연막의 비유전율이 낮아져도 기계강도가 크므로, 금속배선에 균열이 발생하는 사태를 방지할 수 있다.
본 발명에 관한 반도체장치에 있어서, 미립자 크기는 약 1nm 이상이고 약 30nm 이하인 것이 바람직하다.
이와 같이 하면, 금속배선이 매입배선일 경우에는 저유전율 절연막에 양호한 단면형상을 갖는 배선 홈을 형성할 수 있으며, 금속배선이 패터닝된 배선일 경우에는 빈틈없이 매끄러운 절연막을 형성 할 수 있다.
본 발명에 관한 반도체장치에 있어서, 미립자 구멍의 크기는 약 0.5nm 이상이고 약 3nm 이하인 것이 바람직하다.
이와 같이 하면, 미립자 내부에 다수의 구멍을 확실하게 형성할 수 있다
본 발명에 관한 반도체장치에 있어서, 수지는 실리콘수지인 것이 바람직하다.
이렇게 하면, 저유전율 절연막의 기계적 강도를 더 한층 크게 할 수 있다.
이 경우, 실리콘수지는 유기실리콘을 함유하는 것이 바람직하다.
이렇게 하면, 저유전율 절연막의 기계적 강도 향상과 비유전율 저하의 양쪽을 실현할 수 있다.
본 발명에 관한 반도체장치에 있어서, 수지는 유기폴리머인 것이 바람직하다.
이렇게 하면, 저유전율 절연막의 비유전율을 한층 저하시킬 수 있다.
본 발명에 관한 반도체장치에 있어서, 저유전율 절연막은, 수지와 미립자와의 결합을 강화시키는 화합물을 추가로 포함하는 것이 바람직하다.
이렇게 하면, 저유전율 절연막의 기계적 강도를 더 한층 크게 할 수 있다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련 한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
(실시예)
(제 1 실시예)
이하, 본 발명의 제 1 실시예에 대하여 도 1을 참조하면서 설명하기로 한다. 제 1 실시예는, 용액으로 이루어진 저유전율 절연막 형성재료이다.
도 1에 나타내는 바와 같이 제 1 실시예에 관한 용액은, 용기(1) 내부에 수납되며, 수지로서의 실리콘수지(2)와, 다수의 구멍을 갖는 미립자(3)와, 용매(4)를 포함한다.
실리콘수지(2)로는, 무기실리콘 혹은 유기실리콘 또는 이들의 혼합물을 이용할 수 있으며, 유기실리콘을 이용하면, 얻어지는 저유전율 절연막의 비유전율을 더욱 저하시킬 수 있다.
다수의 구멍을 갖는 미립자(3)로는, 실리콘원자와 산소원자의 결합을 주체로 하는 화합물로 이루어지며, 다수의 구멍은 서로 연속돼도 되며, 서로 독립돼도 된다.
우선 서로 연속되는 다수의 구멍을 갖는 미립자(3)의 형성방법에 대하여 설명한다.
예를 들어 벌집구조와 같이 규칙성을 갖는 메소포러스(mesoporous) 실리카, 또는 제오라이트(zeolite) 결정을 분쇄함으로써 미립자(3)를 형성할 수 있다. 또 제 1 및 제 2 종래예에서 설명한 다공막 또는 다공구조체를 형성할 때의 소성온도(하드베이킹 온도)를 제 1 및 제 2 종래예보다 고온으로 하고, 실리콘수지끼리의 상 호결합(cross link)이 강화된 다공막 또는 다공구조체를 얻은 후, 이 다공막 또는 다공구조체를 분쇄함으로써 미립자(3)를 형성할 수 있다. 또 테트라메톡시실란 또는 테트라에톡시실란 등의 알콕시실란의 가수분해에 의해 생성된 콜로이달실리카, 특히 구상 콜로이달실리카를 미립자(3)로 이용해도 된다.
다음에, 서로 독립된 다수의 구멍을 갖는 미립자(3)의 형성방법에 대하여 설명한다.
예를 들어 유기폴리머로 이루어진 미립자를 포로젠으로 형성된 다공막 또는 다공물질 구조체를 분쇄함으로써 미립자(3)를 형성할 수 있다. 이 경우에도 제 1 및 제 2 종래예에서 설명한 다공막 또는 다공물질 구조체를 형성할 때의 소성온도를 제 1 및 제 2 종래예보다 고온으로 하여, 실리콘수지끼리의 상호결합이 강화된 다공막 또는 다공 구조체를 얻은 후, 이 다공막 또는 다공 구조체를 분쇄함으로써 미립자(3)를 형성할 수 있다. 또 유기폴리머를 핵으로 하고, 이 유기폴리머 주위에 콜로이달실리카, 특히 구상 콜로이달실리카를 부착시킨 구조의 미립자(3)를 이용해도 된다.
여기서, 어느 경우에든 미립자(3)의 크기로서, 약 1nm 이상이며 약 30nm 이하인 것이 바람직하다. 미립자(3)의 다수 구멍의 크기로는 약 0.5nm 이상 약 3nm 이하인 것이 바람직하다.
용매(4)로는 프리베이킹 및 소프트베이킹의 온도에서 거의 완전히 증발하는 용매, 예를 들어 메탄올, 에탄올 또는 이소프로필알코올 등의 알코올류, 혹은 시클로헥사논, NMP(N-methylpyrollidone), PGMEA(Propylene Glycol Monomethyl Ether Acetate), PGME(Propylene Glycol Monomethyl Ether), PGMPE(Propylene Glycol Monopropyl Ether) 등의 유기용매를 이용하면 된다.
(제 2 실시예)
이하, 본 발명의 제 2 실시예에 대하여 도 2의 (a) 및 (b)를 참조하면서 설명한다. 제 2 실시예는, 미립자로 이루어지는 저유전율 절연막 형성재료이다.
도 2의 (a)는 미립자(6)를 형성하기 위한 다공구조체(5)를 나타내며, 도 2의 (b)는 다공구조체(5)를 분쇄함으로써 얻어지는 미립자(6)를 나타낸다.
다공구조체(5)는 불규칙하게 분포된 복수의 연속공을 가지며, 이 다공구조체(5)를 기계적으로 파단하면 다수의 구멍을 갖는 미립자(6)를 얻을 수 있다. 다공구조체(5)를 기계적으로 파단하는 방법으로는, 다공구조체(5)를 고속으로 회전하는 날개에 충돌시켜 분쇄하거나, 밀봉용기 내부에 수납된 다공구조체(5)를 밀봉용기 벽면에 충돌시키거나 하는 방법을 들 수 있다. 이와 같은 방법으로 미립자(6)를 형성하면 여러 크기의 미립자가 얻어지는데, 이들을 선별하여 미립자(6) 크기를 약 1nm 이상 약 30nm 이하로 고르게 하는 것이 바람직하다.
그런데 다공구조체(5)로서는, 벌집구조와 같이 규칙성을 가진, 메소포러스실리카 또는 제올라이트결정을 이용할 수 있다. 또 제 1 및 제 2 종래예에서 설명한 다공막 또는 다공물질구조체를 형성할 때의 소성온도(하드베이킹 온도)를 제 1 및 제 2 종래예보다 고온으로 하여 소성되며, 실리콘수지끼리의 상호결합(cross link)이 강화된 다공막 또는 다공구조체를 이용할 수 있다.
미립자(6) 구멍의 크기로는 약 0.5nm 이상이고 약 3nm 이하인 것이 바람직하 다.
(제 3 실시예)
이하, 본 발명의 제 3 실시예에 대하여 도 3의 (a) 및 (b)를 참조하면서 설명하기로 한다. 제 3 실시예는 미립자(8)로 이루어지는 저유전율 절연막 형성용재료이다.
도 3의 (a)는 미립자(8)를 형성하기 위한 다공구조체(7)를 나타내며, 도 3의 (b)는 다공구조체(7)를 분쇄함으로써 얻어지는 미립자(8)를 나타낸다.
다공구조체(7)는 거의 균일하게 분산된 다수의 독립공을 가지며, 이 다공구조체(7)를 기계적으로 파단하면 다수의 구멍을 갖는 미립자(8)를 얻을 수 있다. 다공구조체(7)를 기계적으로 파단하는 방법으로는, 다공구조체(7)를 고속으로 회전하는 날개에 충돌시켜 분쇄하거나, 밀봉용기 내부에 수납된 다공구조체(5)를 밀봉용기 벽면에 충돌시키거나 하는 방법을 들 수 있다. 이와 같은 방법으로 미립자(8)를 형성하면 여러 크기의 미립자가 얻어지는데, 이들을 선별하여 미립자(8) 크기를 약 1nm 이상 약 30nm 이하로 고르게 하는 것이 바람직하다.
그런데, 다공구조체(7)로는 유기폴리머로 이루어지는 미립자를 포로젠으로 형성된 다공막 또는 다공물질구조체를 이용할 수 있다. 이 경우에도 소성온도를 제 1 및 제 2 종래예보다 고온으로 소성하면, 기계강도가 우수한 다공구조체(7)가 얻어진다. 그리고 미립자(8) 다수 구멍의 크기로는 약 0.5nm 이상이고 약 3nm 이하인 것이 바람직하다.
(제 4 실시예)
이하 본 발명의 제 4 실시예에 대하여 도 4의 (a)~(c)를 참조하면서 설명하기로 한다. 제 4 실시예는 화학반응으로 합성되는 미립자로 이루어지는 저유전율 절연막 형성용재료이다.
도 4의 (a)는 화학반응으로 합성되어 다수의 구멍을 갖는 제 1 미립자(10A)를 나타내며, 이 제 1 미립자(10A)는 테트라메톡시실란 또는 테트라에톡시실란 등의 알콕시실란의 가수분해로 생성된 콜로이달실리카, 특히 구상 콜로이달실리카로 된 미립자(9a)로 이루어지며, 이 미립자(9a)는 다수의 구멍을 갖는다. 여기서 미립자(9a)로는 콜로이달실리카 대신 메소포러스실리카 또는 제올라이트결정 미립자를 이용해도 된다.
도 4의 (b)는 화학반응으로 합성되어 다수의 구멍을 갖는 제 2 미립자(10B)를 나타내며, 이 제 2 미립자(10B)는 상대적으로 작은 지름을 갖는 유기폴리머(10a) 주위에, 다수의 구멍을 갖는 미립자(9a)가 거의 균일하게 부착된 구조를 갖는다. 미립자(9a)로는 테트라메톡시실란 또는 테트라에톡시실란 등의 알콕시실란의 가수분해로 생성된 콜로이달실리카를 이용할 수 있다. 여기서 미립자(9a)로는 콜로이달실리카 대신 메소포러스실리카 또는 제올라이트결정 미립자를 이용해도 된다. 또 미립자(9a) 및 유기폴리머(10a) 형상은 구형이라도 되고 다면체라도 된다.
도 4의 (c)는 화학반응으로 합성되어 다수의 구멍을 갖는 제 3 미립자(10C)를 나타내며, 이 제 3 미립자(10C)는 상대적으로 큰 지름을 갖는 유기폴리머(10b) 주위에, 다수의 구멍을 갖는 미립자(9a)가 거의 균일하게 부착된 구조를 갖는다. 미립자(9a)로는 테트라메톡시실란 또는 테트라에톡시실란 등의 알콕시실란의 가수분해로 생성된 콜로이달실리카를 이용할 수 있다. 여기서, 미립자(9a)로는 콜로이달실리카 대신 메소포러스실리카 또는 제올라이트결정 미립자를 이용해도 된다. 또 미립자(9a) 및 유기폴리머(10b) 형상은 구형이라도 되고 다면체라도 된다. 또 미립자(9a)를 유기폴리머(10b) 주위에 부착시키는 배치방법으로는, 거의 균일하지 않고 제 3 미립자(10C)의 기계적강도가 향상될 특수한 배치를 시키는 것이 바람직하다.
여기서 제 1 및 제 2 또는 제 3 미립자(10A, 10B, 10C)의 크기로는 약 1nm 이상 약 30nm 이하인 것이 바람직하며, 미립자(9a) 구멍의 크기로는 약 0.5nm 이상 약 3nm 이하인 것이 바람직하다.
(제 5 실시예)
이하 본 발명의 제 5 실시예에 대하여 도 5의 (a)~(e)를 참조하면서 설명하기로 한다. 제 5 실시예는, 제 1 실시예에 관한 용액을 이용하는 저유전율 절연막 및 그 형성방법이다.
먼저 도 5의 (a)에 나타낸 바와 같이 제 1 실시예에 관한 용액을 준비한다. 즉 용기(1) 내부에, 제 2~제 4 실시예에서 설명한 실리콘수지(2), 미립자(3) 및 용매(4)로 구성된 용액을 수납한다. 다음에 회전기구에 접속된 스핀들(11) 상에 반도체웨이퍼(12)를 장착한 후, 이 반도체웨이퍼(12) 상에 용기(1)에 접속된 약액공급관(13)을 통해 용액(4)을 적당량 적하시킨다.
다음으로 도 5의 (b)에 나타낸 바와 같이, 스핀들(11)을 회전시켜 반도체웨이퍼(12)를 회전시킴으로써, 용액(14)을 확산시켜 박막(15)을 형성한다.
다음, 도 5의 (c)에 나타낸 바와 같이, 박막(15)이 형성된 반도체웨이퍼(12)를 가열판(16) 상에 얹어 가열함으로써 용매를 휘발시킨다. 이 공정은 일반적으로 프리베이킹이라 불리며, 100℃ 전후의 온도에서 약 1 분간 내지 약 3 분간 처리된다.
다음에, 도 5의 (d)에 나타낸 바와 같이 반도체웨이퍼(12)를 가열판(17) 상에 얹고, 200℃ 정도의 온도에서 약 1 분간 내지 약 3 분간 열처리를 실시한다. 이 공정은 일반적으로 소프트베이킹이라 불린다.
다음으로 도 5의 (e)에 나타낸 바와 같이 반도체웨이퍼(12)를 전기로(18) 안에 수납한 후, 전기로(18)의 온도를 약 400℃~약 450℃까지 상승시킨 다음, 최고 설정온도에서 약 1 시간의 열처리를 실시한다. 이 공정은 일반적으로 하드베이킹이라 불리며, 이 공정이 종료되면 반도체웨이퍼(12) 상에는, 실리콘수지(2)와 미립자(3)로 이루어지는 저유전율 절연막(15)이 형성된다. 여기서 하드베이킹을 가열판으로 실시해도 된다. 또 소프트베이킹과 하드베이킹 사이에, 이들의 중간 온도에서 약 1 분간 내지 약 3 분간의 가열판에 의한 열처리를 실시하는 것이 바람직하다.
제 5 실시예에 의하면, 실리콘수지(2)는 소프트베이킹 공정에서 기본적인 실록산 구조가 대체로 형성되어 구조적으로 거의 안정화되며, 그 후 실시되는 하드베이킹 공정에서, 실록산 골격끼리 상호결합 되어 견고하며 기계적 강도가 우수한 저유전율 절연막(15A)이 형성된다. 즉 소프트베이킹 공정에서 실리콘수지(2)끼리 결합함과 동시에, 다수의 구멍을 갖는 미립자(3)와 실리콘수지(2)가 결합한다.
이와 같이 제 5 실시예에 의하면, 저유전율 절연막(15A)은, 실리콘수지(2)와 구멍을 갖는 미립자(3)가 견고하게 결합된 구조를 가지므로, 실리콘수지만으로 된 실록산 구조체에 비해, 강인하고 기계적 강도가 큰 다공막이 된다.
(제 6 실시예)
이하 본 발명의 제 6 실시예에 대하여 도 6의 (a), (b) 및 도 7의 (a), (b)를 참조하면서 설명하기로 한다. 제 6 실시예도, 제 1 실시예에 관한 용액을 이용하는 저유전율 절연막 및 그 제조방법이다.
그런데, 제 5 실시예에 관한 방법으로 저유전율 절연막을 형성하면, 저율전율 절연막 내부에서 구멍이 형성되는 양상은, 용매의 분자구조에 따라 바뀐다. 즉 (1) 알코올과 같이 프리베이킹에서 거의 완전하게 증발해버리는 용매를 이용할 경우에는, 미립자 내부에 존재하는 다수의 구멍 외에는, 구멍이 거의 형성되지 않는다. 하지만 (2) 프리베이킹에서는 완전히 증발하지 않지만 소프트베이킹에서 거의 완전하게 증발해버리는 용매이더라도, 직쇄상 또는 직쇄형상에 가까운 구조를 갖는 분자로 이루어지는 용매를 이용할 경우에는, 미립자 내부에 존재하는 다수의 구멍 외에, 실리콘수지로 된 부분에도 연속공이 형성되기 쉽다. 이와 같이 용매의 종류에 따라 저유전율 절연막 중에 형성되는 구멍의 상태가 다르다. 이하 이 점에 대하여 도 6의 (a), (b)를 참조하면서 설명하기로 한다.
도 6의 (a)는, 반도체웨이퍼(20) 상에 형성된 제 1 저유전율 절연막(21)의 단면구조를 나타내며, 이 제 1 저유전율 절연막(21)은, 구멍을 갖는 실리콘수지(21)와, 다수의 구멍을 갖는 미립자(23)로 이루어진다. 여기서 실리콘수 지(21) 내부에서 희게 나타난 부분이 구멍이다. 제 1 저유전율 절연막(21)에서는, 미립자(23) 내부에 존재하는 다수의 구멍과, 실리콘수지(21) 내부에 형성되는 연속공에 의해, 전체적으로는 연속공을 갖는 다공막이 형성된다.
도 6의 (b)는 반도체웨이퍼(20) 상에 형성된 제 2 저유전율 절연막(24)의 단면구조를 나타내며, 이 제 2 저유전율 절연막(24)은 구멍을 갖지 않는 실리콘수지(24)와 다수의 구멍을 갖는 미립자(23)로 이루어진다. 제 2 저유전율 절연막(24)에서는 실리콘수지(24)가 구멍을 갖지 않으므로 전체적으로는 서로 독립된 다수의 구멍을 갖는 다공막이 형성된다.
도 7의 (a)는 도 6의 (a)에 나타낸 제 1 저유전율 절연막(21)의 제 1 양상을 나타내며, 이 제 1 양상은, 용질 중에 차지하는 미립자(23) 비율이 약 30~50wt%보다 작은 저유전율 형성용 재료를 이용하여 형성된 것이다. 제 1 양상에서는 실리콘수지(22)로 이루어지는 구조체가 대다수이며, 이 구조체 중에 구멍을 갖는 미립자(23)가 존재하고, 실리콘수지(22)로 된 구조체와 구멍을 갖는 미립자(23)가 견고하게 결합된다. 제 1 양상과 같이 실리콘수지(22)로 된 구조체 내부에, 실리콘수지(22)보다 기계강도가 큰 미립자(23)를 도입시키면, 실리콘수지(22)만으로 된 구조체에 비해 기계강도가 월등히 큰 막을 얻을 수 있다.
도 7의 (b)는 도 6의 (a)에 나타낸 제 1 저유전율 절연막(21)의 제 2 양상을 나타내며, 이 제 2 양상은 용질 중에 차지하는 미립자(23) 비율이 약 30~50wt%보다 큰 저유전율 형성용 재료를 이용하여 형성된 것이다. 제 2 양상에서는 구멍을 갖는 미립자(23)가 제 1 저유전율 절연막(21)의 주 골격을 구성하며, 인접하는 미립자(23)끼리가 실리콘수지(22)로 된 구조체에 의해 이어지도록 결합된다. 제 2 상태에 의하면 제 1 양상과 마찬가지로, 실리콘수지(22)로 된 구조체 내부에, 실리콘수지(22)보다 기계강도가 큰 미립자(23)가 도입되므로, 실리콘수지(22)만으로 된 구조체에 비해 기계강도가 월등히 큰 막을 얻을 수 있음과 동시에, 제 1 양상에 비해 구멍을 갖는 미립자(23)의 비율이 크므로 비유전율이 한층 낮아진다.
이상 설명한 바와 같이, 제 5 또는 제 6 실시예에 관한 저유전율 절연막에 의하면, 실리콘수지로 이루어지는 구조체 내부에, 다수의 구멍을 갖는 미립자가 도입되므로, 약 2.5 이하의 낮은 비유전율을 가짐과 동시에 기계강도가 큰 다공막을 얻을 수 있다. 제 5 또는 제 6 실시예에 관한 저유전율 절연막의 기계강도는, 영률로 약 6GPa 이상이다.
즉 제 5 또는 제 6 실시예에 관한 저유전율 절연막에 의하면, 막 중에 구멍을 형성하기 위해 도입된 다수의 구멍을 갖는 미립자가, 성막과정에서 소멸되지 않고 다공막 중에 잔존함과 동시에, 실리콘수지로 된 구조체와 강하게 결합한다. 때문에 저유전율 절연막 중의 구멍 비율을 증대시켜 비유전율을 보다 낮게 하기 위해, 구멍을 갖는 미립자가 용액 중 차지하는 비율을 30wt% 이상으로 크게 하면, 플라렌의 경우와 같이 기계강도가 저하되지 않고 오히려 증대한다는 효과를 얻을 수 있다.
여기서, 실리콘수지로서 실리콘과, 유기기 예를 들어 메틸기가 결합된 유기실리콘을 이용하거나, 또는 유기실리콘이 함유된 실리콘수지를 이용하거나 하면, 저유전율 절연막의 비유전율을 더욱 저하시킬 수 있다.
또 실리콘수지 대신, 아릴 ·에테르 결합 또는 아릴 ·아릴 결합으로 이루어지는 폴리머 등의 유기폴리머를 이용하면, 저유전률 절연막의 비유전율을 더한층 저하시킬 수 있다. 이는 벌크 MSQ의 비유전율이 약 2.9인데 반해 벌크의 상기 유기폴리머의 비유전율이 2.6으로 작기 때문이다. 따라서 실리콘수지 및 유기폴리머가 구멍을 갖는 다공막인 경우에도 마찬가지 관계가 성립되므로, 실리콘수지 대신 유기폴리머를 이용함으로써 저유전율화를 촉진시키기 쉽다.
또한 도 7의 (a)에 나타내는 바와 같이 제 1 저유전율 절연막(21)의 제 1 양상의 경우, 용액 중에, 실리콘수지와 미립자의 결합을 강화시키는 화합물을 첨가하면 기계적 강도를 더욱 크게 할 수 있다.
또 도 7의 (b)에 나타내는, 제 1 저유전율 절연막(21)의 제 2 양상의 경우, 용액 중에, 실리콘수지가 갖는 미립자끼리의 결합력을 강화시키는 화합물을 첨가하면 기계강도를 더욱 크게 할 수 있다.
여기서 실리콘수지와 미립자의 결합을 강화시키는 화합물로는, 알콕시 ·실란을 이용하면 된다. 예를 들어 디메틸·디메톡시·실란은 실리콘(Si)에 2 개의 메틸기(CH3-)와 2 개의 메톡시기(CH3O-)가 결합하므로, 성막 시의 소프트베이킹 및 하드베이킹에서 실리콘수지와 미립자의 가교를 촉진시킬 수 있다. 또 알콕시·실란은, 미립자끼리의 가교, 또는 유기폴리머와 미립자의 가교도 촉진시킬 수 있으므로, 본 발명의 결합력을 강화하는 화합물로 적합하다.
(제 7 실시예)
이하 본 발명의 제 7 실시예에 대하여 도 8을 참조하면서 설명하기로 한다. 제 7 실시예는 저유전율 절연막을 갖는 반도체장치이다.
도 8은, 다층배선구조, 예를 들어 3 층의 배선구조를 가짐과 동시에 절연막으로서 제 5 또는 제 6 실시예에 관한 저유전율 절연막을 갖는 반도체디바이스에 와이어본딩 한 경우의 단면구조를 나타낸다. 도 8에 있어서, 30은 반도체웨이퍼이며, 31은 저유전율 절연막이고, 32, 34, 36, 38은 금속배선이며, 33, 35, 37은 플러그이고, 39는 외부배선을 접속하기 위한 패드이다. 금속배선(32, 34, 36)을 구성하는 금속배선재료로는 구리 또는 알루미늄 합금을 이용하면 된다. 또 구리배선의 경우는 비어플러그로 구리를 이용하면 되고, 알루미늄배선의 경우에는 비어플러그로 텅스텐을 이용하면 된다.
도 8에 나타낸 바와 같이, 패드(39) 상면에 와이어(40)가 본딩 됨으로써 반도체장치는 도시하지 않은 패키지에 실장된다.
제 7 실시예에 의하면, 저유전율 절연막(31)이 종래의 다공막에 비해 기계강도가 크므로, 패드(39) 및 금속배선(32, 34, 36)에 균열이 발생하지 않는다. 또 저유전율 절연막(31)이 금속배선(32, 34, 36)을 유지하는 강도도 크므로, 안정된 반도체장치가 얻어진다.
본 발명에 관한 제 1~제 4 저유전율 절연막 형성용 재료에 의하면, 낮은 비유전율을 가짐과 동시에 기계적 강도가 우수한 저유전율 절연막을 쉽고 확실하게 형성할 수 있다.
본 발명에 관한 저유전율 절연막 및 그 형성방법에 의하면, 낮은 비유전율을 가짐과 동시에 기계적 강도가 우수한 저유전율 절연막을 쉽고 확실하게 형성할 수 있다. 또 용액 중의 미립자 비율을 크게 함으로써, 기계강도를 저하시키는 일없이 비유전율을 저하시킬 수 있다.
본 발명에 관한 반도체장치에 의하면, 저유전율 절연막의 비유전율이 낮아짐과 동시에 기계강도가 커지므로, 금속배선에 균열이 발생하는 사태를 방지할 수 있다.

Claims (45)

  1. 구멍을 포함함과 동시에, 주로 실리콘원자 및 산소원자로 구성되는 미립자와, 수지와, 용매를 포함하는 용액으로 이루어지는 것을 특징으로 하는 저유전율 절연막 형성용 재료.
  2. 제 1 항에 있어서,
    상기 미립자의 크기는, 약 1nm 이상에서 약 30nm 이하인 것을 특징으로 하는 저유전율 절연막 형성용 재료.
  3. 제 1 항에 있어서,
    상기 미립자 구멍의 크기는, 약 0.5nm 이상에서 약 3nm 이하인 것을 특징으로 하는 저유전율 절연막 형성용 재료.
  4. 제 1 항에 있어서,
    상기 미립자에 포함되는 구멍은 서로 연속되어 있는 것을 특징으로 하는 저유전율 절연막 형성용 재료.
  5. 제 1 항에 있어서,
    상기 미립자에 포함되는 구멍은 서로 독립되어 있는 것을 특징으로 하는 저유전율 절연막 형성용 재료.
  6. 제 1 항에 있어서,
    상기 미립자는, 불규칙 분포된 복수의 연속공(孔)을 갖는 물질이 기계적으로 파단됨으로써 형성되는 것을 특징으로 하는 저유전율 절연막 형성용 재료.
  7. 제 1 항에 있어서,
    상기 미립자는, 거의 균일하게 분산된 다수의 독립공을 갖는 물질이 기계적으로 파단됨으로써 형성되어 있는 것을 특징으로 하는 저유전율 절연막 형성용 재료.
  8. 제 1 항에 있어서,
    상기 미립자는 화학반응에 의해 합성되어 있는 것을 특징으로 하는 저유전율 절연막 형성용 재료.
  9. 제 1 항에 있어서,
    상기 수지는 실리콘 수지 또는 유기 폴리머인 것을 특징으로 하는 저유전율 절연막 형성용 재료.
  10. 제 9 항에 있어서,
    상기 실리콘수지는 유기실리콘을 포함하는 것을 특징으로 하는 저유전율 절연막 형성용 재료.
  11. 삭제
  12. 제 1 항에 있어서,
    상기 용액은, 상기 수지와 상기 미립자와의 결합을 강화시키는 화합물을 추가로 포함하는 것을 특징으로 하는 저유전율 절연막 형성용 재료.
  13. 주로 실리콘원자 및 산소원자로 이루어지며 불규칙 분포된 복수의 연속공을 갖는 물질이 기계적으로 파단됨에 따라 형성되어 있고, 상기 복수의 연속공으로 이루어지는 다수의 구멍을 갖는 미립자로 이루어지는 것을 특징으로 하는 저유전율 절연막 형성용 재료.
  14. 주로 실리콘원자 및 산소원자로 이루어지며 거의 균일하게 분산된 다수의 독립공을 갖는 물질이 기계적으로 파단됨에 따라 형성되어 있고, 상기 다수의 독립공으로 이루어지는 다수의 구멍을 갖는 미립자로 이루어지는 것을 특징으로 하는 저유전율 절연막 형성용 재료.
  15. 화학반응에 의해 합성되어 있고, 주로 실리콘원자 및 산소원자로 이루어지며 또한 다수의 구멍을 갖는 미립자로 이루어지는 것을 특징으로 하는 저유전율 절연막 형성용 재료.
  16. 구멍을 포함함과 동시에, 주로 실리콘원자 및 산소원자로 구성되는 미립자와, 수지와, 용매를 포함하는 용액을 기판상에 도포하여 박막을 형성하는 공정과, 상기 기판을 가열하여 상기 용매를 휘발시킴으로써 상기 박막으로 이루어지는 저유전율 절연막을 형성하는 공정을 구비하는 것을 특징으로 하는 저유전율 절연막 형성방법.
  17. 제 16 항에 있어서,
    상기 미립자 크기는 약 1nm 이상에서 약 30nm 이하인 것을 특징으로 하는 저유전율 절연막 형성방법.
  18. 제 16 항에 있어서,
    상기 미립자 구멍의 크기는 약 0.5nm 이상에서 약 3nm 이하인 것을 특징으로 하는 저유전율 절연막 형성방법.
  19. 제 16 항에 있어서,
    상기 수지는 실리콘 수지 또는 유기 폴리머인 것을 특징으로 하는 저유전율 절연막 형성방법.
  20. 제 19 항에 있어서,
    상기 실리콘수지는 유기실리콘을 포함하는 것을 특징으로 하는 저유전율 절연막 형성방법.
  21. 삭제
  22. 제 16 항에 있어서,
    상기 용액은, 상기 수지와 상기 미립자와의 결합을 강화시키는 화합물을 추가로 포함하는 것을 특징으로 하는 저유전율 절연막 형성방법.
  23. 제 16 항에 있어서,
    상기 기판을 가열하는 공정은, 상기 미립자와 상기 수지를 결합시키는 공정을 포함하는 것을 특징으로 하는 저유전율 절연막 형성방법.
  24. 구멍을 포함함과 동시에, 주로 실리콘원자 및 산소원자로 구성되는 미립자와, 수지가 결합되어 이루어지는 것을 특징으로 하는 저유전율 절연막.
  25. 제 24 항에 있어서,
    상기 미립자 크기는 약 1nm 이상에서 약 30nm 이하인 것을 특징으로 하는 저유전율 절연막.
  26. 제 24 항에 있어서,
    상기 미립자 구멍의 크기는 약 0.5nm 이상에서 약 3nm 이하인 것을 특징으로 하는 저유전율 절연막.
  27. 제 24 항에 있어서,
    상기 수지는 실리콘 수지 또는 유기 폴리머인 것을 특징으로 하는 저유전율 절연막.
  28. 제 27 항에 있어서,
    상기 실리콘수지는 유기실리콘을 포함하는 것을 특징으로 하는 저유전율 절연막.
  29. 삭제
  30. 제 24 항에 있어서,
    상기 수지와 상기 미립자와의 결합을 강화시키는 화합물을 추가로 갖는 것을 특징으로 하는 저유전율 절연막.
  31. 복수의 금속배선과, 상기 복수의 금속배선 사이에 형성된 저유전율 절연막을 구비하며,
    상기 저유전율 절연막은, 구멍을 포함함과 동시에, 주로 실리콘원자 및 산소원자로 구성되는 미립자와, 수지가 결합되어 이루어지는 것을 특징으로 하는 반도체장치.
  32. 제 31 항에 있어서,
    상기 미립자 크기는 약 1nm 이상에서 약 30nm 이하인 것을 특징으로 하는 반도체장치.
  33. 제 31 항에 있어서,
    상기 미립자 구멍의 크기는 약 0.5nm 이상에서 약 3nm 이하인 것을 특징으로 하는 반도체장치.
  34. 제 31 항에 있어서,
    상기 수지는 실리콘 수지 또는 유기 폴리머인 것을 특징으로 하는 반도체장치.
  35. 제 34 항에 있어서,
    상기 실리콘 수지는 유기실리콘을 포함하는 것을 특징으로 하는 반도체장치.
  36. 삭제
  37. 제 31 항에 있어서,
    상기 저유전율 절연막은, 상기 수지와 상기 미립자와의 결합을 강화시키는 화합물을 추가로 갖는 것을 특징으로 하는 반도체장치.
  38. 제 1 항에 있어서,
    상기 미립자는 결정 구조를 가지고 있는 것을 특징으로 하는 저유전율 절연막 형성용 재료.
  39. 제 1 항에 있어서,
    상기 미립자는 주로 메소포러스 실리카 또는 제올라이트 결정으로 구성되어 있는 것을 특징으로 하는 저유전율 절연막 형성용 재료.
  40. 제 16 항에 있어서,
    상기 미립자는 주로 메소포러스 실리카 또는 제올라이트 결정으로 구성되어 있는 것을 특징으로 하는 저유전율 절연막의 형성방법.
  41. 제 24 항에 있어서,
    상기 미립자는 결정 구조를 가지고 있는 것을 특징으로 하는 저유전율 절연막.
  42. 제 24 항에 있어서,
    상기 미립자는 주로 메소포러스 실리카 또는 제올라이트 결정으로 구성되어 있는 것을 특징으로 하는 저유전율 절연막.
  43. 저유전율 막 중에 형성된 배선층과,
    상기 배선층과 접속된 패드와,
    상기 패드와 접속된 와이어를 구비하며,
    상기 저유전율 막은, 구멍을 포함함과 동시에, 주로 실리콘원자 및 산소원자로 구성되는 미립자와, 수지를 포함하는 것을 특징으로 하는 반도체장치.
  44. 제 31 항에 있어서,
    상기 미립자는 주로 메소포러스 실리카 또는 제올라이트 결정으로 구성되어 있는 것을 특징으로 하는 반도체장치.
  45. 제 43 항에 있어서,
    상기 미립자는 주로 메소포러스 실리카 또는 제올라이트 결정으로 구성되어 있는 것을 특징으로 하는 반도체장치.
KR1020030030428A 2002-05-14 2003-05-14 저유전율 절연막 형성용 재료, 저유전율 절연막, 저유전율절연막의 형성방법 및 반도체장치 KR100559562B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002137893A JP3859540B2 (ja) 2002-05-14 2002-05-14 低誘電率絶縁膜形成用材料
JPJP-P-2002-00137893 2002-05-14

Publications (2)

Publication Number Publication Date
KR20030088376A KR20030088376A (ko) 2003-11-19
KR100559562B1 true KR100559562B1 (ko) 2006-03-10

Family

ID=29416829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030030428A KR100559562B1 (ko) 2002-05-14 2003-05-14 저유전율 절연막 형성용 재료, 저유전율 절연막, 저유전율절연막의 형성방법 및 반도체장치

Country Status (5)

Country Link
US (4) US20030213958A1 (ko)
JP (1) JP3859540B2 (ko)
KR (1) KR100559562B1 (ko)
CN (1) CN1275297C (ko)
TW (1) TWI254987B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3859540B2 (ja) * 2002-05-14 2006-12-20 松下電器産業株式会社 低誘電率絶縁膜形成用材料
US7081393B2 (en) * 2004-05-20 2006-07-25 International Business Machines Corporation Reduced dielectric constant spacer materials integration for high speed logic gates
JP4798329B2 (ja) * 2004-09-03 2011-10-19 Ｊｓｒ株式会社 絶縁膜形成用組成物、絶縁膜、およびその形成方法
US7531209B2 (en) * 2005-02-24 2009-05-12 Michael Raymond Ayers Porous films and bodies with enhanced mechanical strength
US7312512B2 (en) * 2005-09-28 2007-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure with polygon cell structures
WO2007143026A2 (en) 2006-05-31 2007-12-13 Roskilde Semiconductor Llc Linked periodic networks of alternating carbon and inorganic clusters for use as low dielectric constant materials
US7875315B2 (en) * 2006-05-31 2011-01-25 Roskilde Semiconductor Llc Porous inorganic solids for use as low dielectric constant materials
WO2007143029A1 (en) * 2006-05-31 2007-12-13 Roskilde Semiconductor Llc Porous materials derived from polymer composites
US7790234B2 (en) 2006-05-31 2010-09-07 Michael Raymond Ayers Low dielectric constant materials prepared from soluble fullerene clusters
JP5098507B2 (ja) * 2007-08-10 2012-12-12 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2010267716A (ja) * 2009-05-13 2010-11-25 Elpida Memory Inc 低誘電率絶縁膜の作製方法、半導体装置およびその製造方法
KR102053350B1 (ko) 2013-06-13 2019-12-06 삼성전자주식회사 저유전율 절연층을 가진 반도체 소자를 형성하는 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799646B2 (ja) 1991-05-03 1995-10-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 分子的多孔性エーロゲルで充填された低誘電率複合積層品
JPH04359056A (ja) 1991-06-04 1992-12-11 Fujitsu Ltd 樹脂組成物と層間絶縁膜の形成方法
CN1125481A (zh) * 1994-03-11 1996-06-26 川崎制铁株式会社 评价用于形成绝缘膜的硅氧烷的方法、形成绝缘膜的涂布液及其制备方法、半导体器件用绝缘膜成型方法以及采用绝缘膜成膜法制备半导体器件的方法
JPH08138442A (ja) 1994-11-14 1996-05-31 Matsushita Electric Ind Co Ltd 不燃性絶縁組成物およびその成形品と塗布材料
JPH08181133A (ja) 1994-12-27 1996-07-12 Sony Corp 誘電体および誘電体膜の製造方法
JPH09241518A (ja) 1996-03-13 1997-09-16 Fujitsu Ltd 樹脂組成物および多層配線形成方法
JP3813268B2 (ja) * 1996-03-25 2006-08-23 触媒化成工業株式会社 低誘電率シリカ系被膜形成用塗布液および低誘電率被膜付基材
JPH104087A (ja) 1996-06-14 1998-01-06 Sony Corp 半導体装置およびその製造方法
WO1998050945A2 (en) 1997-05-07 1998-11-12 Skamser Daniel J Low density film for low dielectric constant applications
JPH11145572A (ja) 1997-11-10 1999-05-28 Jsr Corp 絶縁材料、絶縁板およびプリント配線板
KR100600631B1 (ko) * 1998-04-24 2006-07-13 쇼쿠바이가세고교 가부시키가이샤 저유전율 실리카계 피막 형성용 도포액 및 저유전율피막으로 도포된 기재
WO2000012640A1 (en) * 1998-09-01 2000-03-09 Catalysts & Chemicals Industries Co., Ltd. Coating fluid for forming low-permittivity silica-based coating film and substrate with low-permittivity coating film
JP2000241831A (ja) 1999-02-18 2000-09-08 Advanced Display Inc 反射型液晶表示装置およびその製造方法
JP3733824B2 (ja) 1999-08-12 2006-01-11 Ｊｓｒ株式会社 シリカ系被膜形成用塗布液の製造方法
US6313045B1 (en) * 1999-12-13 2001-11-06 Dow Corning Corporation Nanoporous silicone resins having low dielectric constants and method for preparation
JP2001287910A (ja) 2000-04-04 2001-10-16 Asahi Kasei Corp 多孔質ケイ素酸化物塗膜の製造方法
JP2001294815A (ja) 2000-04-13 2001-10-23 Jsr Corp 低誘電率絶縁膜形成用水性分散液、低誘電率絶縁膜および電子部品
JP2004504716A (ja) * 2000-07-13 2004-02-12 ザ　リージェンツ　オブ　ザ　ユニバーシティ　オブ　カリフォルニア シリカゼオライト低誘電率薄膜
JP4545973B2 (ja) 2001-03-23 2010-09-15 富士通株式会社 シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法
JP2002289607A (ja) 2001-03-27 2002-10-04 Nec Corp 絶縁膜の形成方法
JP2003100865A (ja) * 2001-09-21 2003-04-04 Catalysts & Chem Ind Co Ltd 半導体基板の製造方法および半導体基板
JP2003249495A (ja) 2002-02-26 2003-09-05 Asahi Kasei Corp 層間絶縁膜製造用塗布組成物
JP3859540B2 (ja) * 2002-05-14 2006-12-20 松下電器産業株式会社 低誘電率絶縁膜形成用材料

Also Published As

Publication number Publication date
KR20030088376A (ko) 2003-11-19
TW200400559A (en) 2004-01-01
US7563706B2 (en) 2009-07-21
US20070218643A1 (en) 2007-09-20
US20050263908A1 (en) 2005-12-01
US20060202356A1 (en) 2006-09-14
JP2003327843A (ja) 2003-11-19
US20030213958A1 (en) 2003-11-20
TWI254987B (en) 2006-05-11
CN1461047A (zh) 2003-12-10
CN1275297C (zh) 2006-09-13
JP3859540B2 (ja) 2006-12-20

Similar Documents

Publication Publication Date Title
US7563706B2 (en) Material for forming insulating film with low dielectric constant, low dielectric insulating film, method for forming low dielectric insulating film and semiconductor device
TWI300971B (en) Semiconductor device
US8680680B2 (en) Semiconductor devices including porous insulators
CN1218381C (zh) 增加低介电层涂布能力的方法
TW200411716A (en) Semiconductor device and method of manufacturing the same
US7875934B2 (en) Semiconductor substrate with islands of diamond and resulting devices
WO2004023542A1 (ja) 半導体装置及びその製造方法
JP3590776B2 (ja) 回路基板とその製造方法
US20070224834A1 (en) Dielectric material having carborane derivatives
JP3978207B2 (ja) 低誘電率絶縁膜の形成方法
JP3978208B2 (ja) 微粒子の形成方法
JP3561465B2 (ja) 回路基板とその製造方法
JP3978209B2 (ja) 低誘電率絶縁膜形成用材料及び低誘電率絶縁膜の形成方法
JP2000273176A (ja) 絶縁膜形成方法及び半導体装置
KR20040005920A (ko) 적층 구조물 및 이의 제조 방법
JP2006316284A (ja) 低誘電率絶縁膜形成用材料
JP2006203253A (ja) 低誘電率絶縁膜形成用材料
JP2006210947A (ja) 低誘電率絶縁膜及びその形成方法、並びに半導体装置
JP3095866B2 (ja) 半導体装置及びその製造方法
JP2008514415A (ja) 基材上にコーティングを形成する方法、及び、こうして形成されたコーティング
US7674390B2 (en) Zeolite—sol gel nano-composite low k dielectric
JP2000269204A5 (ko)
JP2000269204A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120223

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee