JP2004504716A - シリカゼオライト低誘電率薄膜 - Google Patents

シリカゼオライト低誘電率薄膜 Download PDF

Info

Publication number
JP2004504716A
JP2004504716A JP2002513002A JP2002513002A JP2004504716A JP 2004504716 A JP2004504716 A JP 2004504716A JP 2002513002 A JP2002513002 A JP 2002513002A JP 2002513002 A JP2002513002 A JP 2002513002A JP 2004504716 A JP2004504716 A JP 2004504716A
Authority
JP
Japan
Prior art keywords
silica
zeolite
film
value
membrane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002513002A
Other languages
English (en)
Inventor
ヤン，ユシャン
ワン，チェンバオ
ワン，ファンティング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of JP2004504716A publication Critical patent/JP2004504716A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B37/00—Compounds having molecular sieve properties but not having base-exchange properties
    • C01B37/02—Crystalline silica-polymorphs, e.g. silicalites dealuminated aluminosilicate zeolites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps

Abstract

半導体素子およびその他の装置において誘電体として使用するための薄膜を、シリカゼオライト、好ましくは純シリカゼオライト（純シリカＭＦＩなど）から製造する。この膜は低ｋ値を有し、一般には約２．７以下、２．２のｋ値より低い範囲である。この膜は、比較的均一な孔分布、良好な機械的強度および接着性を有しており、水分による影響が相対的にほとんどなく、熱的に安定である。この膜は、シリカ源および有機ゼオライト構造誘導剤（例えば水酸化第４級アンモニウム）を含有する出発ゼオライト合成組成物または前駆体組成物から製造できる。１つの方法では、膜は、合成組成物から、基板上でのｉｎ−ｓｉｔｕ結晶化により形成される。別の方法では、膜は、ゼオライト結晶の懸濁液を製造し、再分散し、ｉｎ−ｓｉｔｕ結晶化させることによるスピンコーティング、または合成組成物の製造の際に生じるアルカノールを過剰に使用することによるスピンコーティングにより製造される。パターン形成表面を有するゼオライト膜も製造可能である。

Description

【０００１】
発明の背景
本発明は、半導体素子および集積回路装置に使用するための新規の低誘電率膜（ｌｏｗ−ｋ ｄｉｅｌｅｃｔｒｉｃ ｆｉｌｍｓ）の提供に関する。
【０００２】
マイクロプロセッサのサイズが絶えず小さくなっていくにつれて、クロストークノイズおよび伝播遅延のような厄介な問題のいくつかに取り組むための低誘電体（ｌｏｗ−ｋ ｄｉｅｌｅｃｔｒｉｃｓ）が必要となる。これらは性能にとってより重要になる可能性があり、そして能力を高めながら半導体素子全体のサイズを小さくするので克服することが困難になる可能性がある。とりわけ、産業界では高密度二酸化ケイ素（ｋ＝３．９〜４．２）よりも低いｋ値を有する誘電体が探求されている。低誘電率材料、特にｋ値が３以下、最適には２．２以下の材料が、非常に小さい形状構成、例えば１００ｎｍの形状構成の装置の設計に必要である。低ｋ値に加えて、新規誘電材料は集積化（ｉｎｔｅｇｒａｔｉｏｎ）の要件を満たす必要もある。このような要件としては、４００℃を超える温度での熱安定性、良好な機械的特性、様々な表面および基板に対する良好な接着（付着）性、低吸水性ならびに高温における導電体金属との低反応性が挙げられる。
【０００３】
非常に多くの材料、例えばｋ値が２以下の材料が可能性のある候補物質として提案され、研究されている。このような材料の２つの主なクラスは高密度有機ポリマーおよび多孔性の無機系材料である。いくつかの高密度有機ポリマー（例えば、ポリテトラフルオロエチレンなどの高フッ素化アルカン誘導体）はかなり低いｋ値を持ち得るが、熱安定性、熱伝導性および機械的強度が比較的低いという欠点がある。さらに、それらは高温で導電体金属と反応する可能性があるという問題がある。
【０００４】
多孔性の無機系低誘電率（ｌｏｗ−ｋ）材料の中で、ゾル−ゲルシリカが広範に研究されており、例えばＡｌｌｉｅｄ ＳｉｇｎａｌまたはＨｏｎｅｙｗｅｌｌからＮａｎｏｇｌａｓｓという商標名で市販されている。ゾル−ゲルシリカは、調整可能なｋ値を持つが、いくつかの重要な問題が挙げられている。ゾル−ゲルシリカは、機械的強度が比較的低く、幅の広い孔径分布を有する。特に高多孔性のゾル−ゲルの場合、熱伝導性が欠点であり、またこの高多孔性ゾル−ゲルはランダムに発生したいくつかの大きな孔のせいで絶縁破壊に対する耐性が低い可能性もある。さらに、その孔表面は最初は親水性であり、水分の吸収を回避するための表面処理が必要である。
【０００５】
最近、界面活性剤を鋳型とするメソ多孔性シリカが低誘電体への応用のために研究されている。このような材料は、例えば、Ｚｈａｏら， Ａｄｖ． Ｍａｔｅｒ． １０， Ｎｏ．６， １３８０ （１９９８）およびＢａｓｋａｒａｎら， Ａｄｖ． Ｍａｔｅｒ． １２， Ｎｏ． ４， ２９１（２０００）に記載されている。このクラスの材料は、ゾル−ゲルシリカよりも均一な孔（最大約１００ｎｍまでの孔径範囲）を有し、有望なｋ値を持つことが示されている。しかしながら、ゾル−ゲルシリカのように、機械的強度が低く親水性であるという問題がある。
【０００６】
水素化シリセスキオキサン膜も、低誘電体として使用するため考慮されている。このタイプの樹脂から膜が形成され、この樹脂は、Ｌｕら， ＪＡＣＳ １２２， ５２５８ （２０００）および多数の特許（最近特許になった米国特許第６，２１０，７４９号を含む）に記載されている。これらのシリーズが、最近、Ｄｏｗ ＣｏｒｎｉｎｇからＦＯｘおよびＸＬＫという商標名で発売された。製品ＦＯｘは非多孔性であり、約２．９のｋ値を有する。高沸点有機溶媒の使用およびアンモニアのゲル化を伴う複雑な三段階プロセスによって多孔性を導入することで、約２．０〜２．３という低ｋ値を持つＸＬＫ膜を製造することができる。最近発売された別のＤｏｗ Ｃｏｒｎｉｎｇの製品としては、トリメチルシラン含有ガス（商標名Ｚ３ＭＳ ＣＶＤで市販）が挙げられ、化学蒸着により適用することでシリコンオキシカーバイドまたはシリコンカーバイドから構成される薄膜誘電体がさまざまに製造され得る。このような技術は、例えば、米国特許第６，１５９，８７１号に記載されている。しかしながら、かかる膜のｋ値は、望ましい範囲のより低いほうの値に達していない。
【０００７】
これらの事情に鑑み、薄膜として適用可能であり、比較的小さい孔を有し（最も好ましくは５ｎｍ未満）、均一な孔分布を有し、化学研磨法および機械研磨法（ＣＭＰ）により処理するのに必要な機械強度をもつ低誘電率材料を提供することが有利である。また、好ましくは、そのような膜は水分の存在にそれほど影響されないように、親水性が低いか、または親水性を低くするため容易に改変できる。
【０００８】
発明の概要
本発明は、半導体素子に使用するための設備（ｐｒｏｖｉｓｉｏｎ）、シリカゼオライトから構成される膜、かかる膜を製造する方法、かかる膜を使用または含有する半導体素子などの物を包含する。
【０００９】
１つの態様では、本発明は、基板および前記基板上に配置された１つ以上の金属層または金属構造体を有し、さらに誘電体材料からなる１つ以上の層を有し、前記誘電体材料の少なくとも１つの層がシリカゼオライトを含む半導体素子を包含する。
【００１０】
第２の態様では、本発明は、半導体基板上にシリカゼオライト膜を形成する方法であって、ｉｎ−ｓｉｔｕ結晶化により膜を形成させることを含む方法、ならびにそのように製造された１つ以上の膜を有する、製品としての半導体基板または半導体素子を包含する。
【００１１】
第３の態様では、本発明は、半導体基板上にシリカゼオライト膜を形成する方法であって、スピンコーティング法により膜を形成させることを含む方法、ならびにそのように製造された１つ以上の膜を有する、製品としての半導体基板または半導体素子を包含する。
【００１２】
別の態様では、本発明は、表面パターンを有するシリカゼオライト膜の形成方法、ならびにそのように製造された１つ以上の膜を有する、製品としての半導体基板または半導体素子を包含する。
【００１３】
さらなる態様では、本発明は、それ自体新規の特定のシリカゼオライト膜を包含する。
【００１４】
詳細な説明
本発明は、集積回路および半導体のアセンブリーまたは基板における、および本明細書に記載したような別の用途のためのシリカゼオライトの薄膜の製造および使用に関する。「シリカゼオライト」という用語は、ケイ素および酸素のみを有するか、またはケイ素および酸素のみを実質的に有するゼオライトを意味し、典型的にはゼオライト中にはほとんどまたは全くアルミニウムまたはその他の金属は見出されない。本発明の目的のためには、シリカゼオライトは、少量、すなわち得られる膜の特性または性能に悪影響を及ぼさない量のアルミニウムまたはその他の金属を含んでいてもよい。このタイプのシリカゼオライトは、一般的に、「高シリカＭＦＩゼオライト」と呼ばれる。しかしながら、本発明では純シリカＭＦＩゼオライトを使用するのが好ましい。「純シリカＭＦＩゼオライト」は、ケイ素のみを含有し、実質的にアルミニウムまたはその他の金属を含まないシリカゼオライトである。シリカライトとして知られている、本発明での使用に好適な純シリカＭＦＩゼオライトの一つのタイプが、Ｆｌａｎｉｇｅｎら， Ｎａｔｕｒｅ， ２７１， ５１２ （１９７８）に記載されている。本発明で使用可能な別のシリカゼオライトとしては、ＢＥＡ、ＭＣＭ−２２およびＭＴＷが挙げられる。本発明で使用するのに適したシリカゼオライトは、ケイ素のみを含有し、金属を含まない出発原料を用いて製造され得るか、またはアルミニウムまたはその他の金属を含むゼオライトの脱金属、特に脱アルミニウムにより製造され得る。
【００１５】
ゼオライトは、一般的に、理論比誘電率が低いと一般に記載されている概ね均一な分子サイズに調整された孔（ｍｏｌｅｃｕｌａｒ−ｓｉｚｅｄ ｐｏｒｅｓ）を有するミクロ多孔質の結晶性材料である（例えば、Ｈａｗら， Ｎａｔｕｒｅ １９９７， ３８９， ８３２およびｖａｎ Ｓａｎｔｅｎら， Ｃｈｅｍ． Ｒｅｖ． １９９５， ９５， ６３７）。その孔径（２ｎｍ未満）は、集積回路の典型的な形状構成のサイズよりも著しく小さい。ゼオライトは、その高密度の結晶構造のためにゾル−ゲルシリカよりも高い熱伝導性（０．２４Ｗ／ｍ℃）を有する。有機ポリマーおよび無機−有機複合低誘電率材料と異なり、純シリカは現在の半導体プロセスとのその適合性のために知られている。
【００１６】
いくつかのタイプのシリカゼオライト膜が知られている。シリカゼオライト膜の製造および使用は、例えば、Ｊａｎｓｅｎら， Ｐｒｏｃ． ９ｔｈ Ｉｎｔｌ． Ｚｅｏｌｉｔｅ Ｃｏｎｆ． （Ｍｏｎｔｒｅａｌ， １９９２）およびＪ． Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ｖｏｌ．１２８， １１５０（１９９３）， Ｋｏｅｇｅｌｅｒら， Ｓｔｕｄｉｅｓ ｉｎ Ｓｕｒｆａｃｅ Ｓｃｉｅｎｃｅ ａｎｄ Ｃａｔａｌｙｓｉｓ， ｖｏｌ．８４， ３０７（１９９４）およびＺｅｏｌｉｔｅ １９， ２６２（１９９７）およびｄｅｎ Ｅｘｔｅｒら， Ｚｅｏｌｉｔｅ ｖｏｌ．１９， １３， （１９９７）に記載されている。また、Ｔａｖｏｌａｒｏらにより「ゼオライト膜」という標題の１９９９年の総説論文にも記載されている（Ａｄｖ． Ｍａｔｅｒ． ｖｏｌ．１１， ９７５）。これらの膜の少なくともいくつかは、例えば、本明細書に記載されたｉｎ−ｓｉｔｕ結晶化法と類似の方法により製造されている。しかしながら、これらの刊行物の全てにおいて、ゼオライト膜は半導体素子または電子装置以外の用途、すなわちゼオライトにとって典型的かつ公知の用途、例えば触媒膜、気体または液体の分離、または化学センサー等の用途のために製造されている。いくつかの場合には、別のタイプのサポートの中で、その膜がシリコンウエハー上に形成されている。しかしながら、これらの刊行物には、半導体素子で使用するためのそれらの適合性については言及されていない。本発明者のうちの２人とその他の者の刊行物の１つは、刻印（ｓｔａｍｐ）を使用したパターン形成純シリカＭＦＩ膜の製造を開示している。ここでは、かかる膜がマイクロエレクトロニクス用途やオプトエレクトロニクス用途に有用であり得ると示唆している（Ｈｕａｎｇら， Ｊ．Ａ．Ｃ．Ｓ． ｖｏｌ．１２２， ３５３０（２０００））。
【００１７】
したがって、１つの態様では、本発明は、半導体基板、１つ以上の金属層または金属構造体、１つ以上の誘電体膜を有する半導体素子であって、少なくとも１つの誘電体膜がシリカゼオライト膜を含む半導体素子を提供することを包含する。
【００１８】
「半導体基板」は、半導体素子に有用であることが知られている基板、すなわち、半導体部品、例えば、焦点面アレイ、光電子素子、光起電力セル、光学デバイス、トランジスター型デバイス、３−Ｄデバイス、ＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）デバイス、超格子素子等の製造に使用することが意図された基板を意味する。半導体基板は、好ましくは１つ以上の配線層を有するウエハー段階の集積回路、ならびに金属配線敷設前の集積回路を含む。実際、半導体基板は、半導体素子の製造に使用される基本的なウエハーと同様の単純な素子であってよい。この時点で使用される最も一般的なかかる基板はシリコンおよびガリウムヒ素である。
【００１９】
本発明の膜は、金属被覆（ｍｅｔａｌｌｉｚａｔｉｏｎ）の適用前にプレーン・ウエハーに適用してもよい。あるいは、本発明の膜は、金属層、または酸化物もしくは窒化物層等の上に層間誘電体として、または集積回路の形成を完全なものにするための頂部パシベーションコーティングとして適用してもよい。
【００２０】
少なくとも２つの異なる方法を使用して、シリカゼオライト膜およびそれらを有する半導体素子を製造することができる。かかる方法は、ｉｎ−ｓｉｔｕ結晶化法およびスピンオン技術である。
【００２１】
両方法において、シリカゼオライト合成組成物は、シリカ源を有機ゼオライト形成性（ｚｅｏｌｉｔｅ−ｆｏｒｍｉｎｇ）の構造誘導剤（ｓｔｒｕｃｔｕｒｅ−ｄｉｒｅｃｔｉｎｇ ａｇｅｎｔ， ＳＤＡ）と混合することで形成される。シリカ源は、好ましくは有機ケイ酸エステルであり、最も好ましくはオルトケイ酸のＣ１〜Ｃ２アルキルエステル（例えばオルトケイ酸テトラエチル（ＴＥＯＳ）またはオルトケイ酸テトラメチル（ＴＭＯＳ））である。しかしながら、ヒュームドシリカ、シリカゲルまたはコロイドシリカのような無機シリカ源を使用してもよい。ゼオライト形成性構造誘導剤は、典型的には有機水酸化物、好ましくは水酸化第４級アンモニウム（例えば、水酸化テトラプロピルアンモニウム（ＴＰＡＯＨ）、水酸化テトラエチルアンモニウム（ＴＥＡＯＨ）、水酸化トリエチル−ｎ−プロピルアンモニウム、水酸化ベンジルトリメチルアンモニウム等）である。結果として生じる合成組成物は、シリカ源としてＴＥＯＳを使用する場合にはエタノールを含み、ＴＭＯＳを使用する場合にはメタノールを含む。
【００２２】
本発明のｉｎ−ｓｉｔｕ結晶化法では、合成組成物のモル組成は、ＳＤＡ：シリカ源：Ｈ２Ｏ＝ｘ：１：ｙである。ｘは約０．２〜約０．６の範囲、好ましくは約０．２〜約０．４５の範囲、最も好ましくは０．３２であってよい。ｙは約１００〜２００の範囲、好ましくは約１４０〜約１８０の範囲であってよく、最も好ましくは１６５である。
【００２３】
ｉｎ−ｓｉｔｕ結晶化法では、一般的には、被覆される基板をオートクレーブなどの反応容器内部で合成組成物と接触させる。次いで容器を密封し、オーブン内に置く。対流炉を使用する場合、加熱を一般に約１２０℃〜約１９０℃、好ましくは約１６０℃〜約１７０℃、最も好ましくは約１６５℃で行う。マイクロ波オーブンを使用してもよく、この場合、パワーレベルが高いのが好ましく、時間は５〜３０分、好ましくは１０〜２５分、最も好ましくは約１０分である。乾燥工程は、好ましくは、約３５０℃〜約５５０℃、好ましくは約４００℃〜約５００℃の温度で加熱することで行う。この加熱工程は、通常、焼成工程と呼ばれ、膜からのＳＤＡの除去を達成し、膜の接着および強度を改善することができる。
【００２４】
本発明の方法により製造された膜は一般にｋ値が３．３以下であり、約２．７しかない場合もある。膜厚は一般に約１０００ｎｍ以下であり、好ましくは約５００ｎｍ以下である。
【００２５】
本発明の方法で製造された膜は、一般的に疎水性である。したがってその特性は相対的に水分に影響されない。所望により、例えば、下記に示したようなクロロトリメチルシランを用いたシリル化、高温での酸化、またはかかる目的のために当技術分野で知られているその他の技術によって表面ヒドロキシル基を除去することで疎水性を高めることができる。
【００２６】
スピンオン法には２つの実施形態があり、一方はゼオライト結晶の再分散を含み、もう一方はかかる再分散を含まない。
【００２７】
第１の実施形態では、ＳＤＡ、シリカ源（上記したようなもの）および水を含むゼオライト合成組成物を製造する。合成組成物のモル組成は、ＳＤＡ：シリカ源：Ｈ２Ｏ＝ｘ１：１：ｙ１である。ｘ１は約０．２〜約０．５、好ましくは約０．３〜約０．４、最も好ましくは０．３６であってよい。ｙ１は約５〜約３０の範囲、好ましくは約１０〜約２０の範囲、最も好ましくは１４．２９であってよい。
【００２８】
本発明の方法を行う際、上記の合成組成物が製造される。次いで組成物を容器に投入し、密閉し、組成物を４０〜１００℃、好ましくは６０〜９０℃、最も好ましくは８０℃の温度に加熱する。加熱時間は１〜７日間であり、好ましくは２〜４日間であり、最も好ましくは３日間である。ゼオライト結晶の懸濁液が製造される。
【００２９】
この実施形態では、次いで懸濁液を遠心分離するか、さもなければ処理することでナノ結晶（すなわちナノメートルサイズの結晶）を回収する。次いで結晶をエタノールまたは別の適当な分散剤（ｄｉｓｐｅｒｓａｎｔ）に再分散させ、スピンコーター上に設置された基板上に置く。次いで当技術分野で知られているとおり、基板を高速で回転させることでスピンコーティングを行って、高度に均一な膜を基板上に得る。好ましくは、膜を短時間の乾燥工程（例えば、１００℃で約１０〜１２分）に供する。最後に、膜を加熱（「焼成」）工程に供する。この工程は、約３５０℃〜約５５０℃、好ましくは約４００℃〜約５００℃の温度で行う。この工程により、膜からＳＤＡが除去され、膜の接着および強度を改善することができる。
【００３０】
スピンオン法の別の実施形態では、非対称合成された（ａｓ−ｓｙｎｔｈｅｓｉｚｅｄ）ナノ粒子懸濁液のスピンオンを含み、メタノールまたはエタノールを最初の合成組成物に含有させる。オルトケイ酸の低級アルキルエステルをシリカ源として使用する場合、アルキル基に対応してメタノールまたはエタノールを選択する。有機シリカ源の加水分解によって形成される量の他にメタノールまたはエタノールが添加される。無機シリカ源を使用する場合、メタノールまたはエタノールのいずれを使用してもよい。合成組成物のモル組成は、ＳＤＡ：ＴＥＯＳ：ＥｔＯＨ（またはＭｅＯＨ）：Ｈ２Ｏ＝ｘ２：１：ｚ２：ｙ２である。ｘ２は約０．２〜約０．５の範囲、好ましくは約０．３〜約０．４の範囲、最も好ましくは０．３６であり得る。ｙ２は約１０〜約２０の範囲、好ましくは約１２〜約１８の範囲であってよく、最も好ましくは１４．２９であり得る。ｚ２は、約１〜約１０の範囲、好ましくは約２〜約６の範囲、最も好ましくは１１．２であり得る。
【００３１】
この実施形態では、ゼオライトナノ結晶を回収し、次いで再分散させる必要がなく、懸濁液（再分散していない）を上記のようなスピンコーティングに供し、次いで場合により乾燥し、その後加熱または焼成する。
【００３２】
本発明のスピンオン法で製造された膜は、一般に、ｋ値が３．２以下であり、ｋ値が約２．１しかない場合もあり得る。この膜厚は一般に約８００ｎｍ以下であり、好ましくは約５００ｎｍ以下である。
【００３３】
本発明のスピンオン法で製造された膜は、先にＪａｎｓｅｎにより製造され、上記刊行物に記載されたものとは異なる新タイプのシリカ膜である。過去に製造された膜は、完全に連続的でないことが多かった。しかしながら、たとえ連続膜としてうまく製造された場合であっても、従来の膜は（ゼオライトに典型的であるように）単一で、比較的均一な孔径（平均孔径約５．５オングストローム（この孔径は一般に「ミクロ孔」と呼ばれている））を有していた。かかる膜の総多孔度（全膜容積に対する孔容積の割合）は約３０〜３３％であった。
【００３４】
一方、本明細書に記載されたスピンオン法の双方の実施形態で製造された膜は連続的な双峰性の（バイモーダル（ｂｉｍｏｄａｌ））膜であり、上記のようなミクロ孔と、一般にメソ孔と呼ばれるより大きな孔とを有する。これらの膜はそれ自体新規であり、本明細書で記載したような半導体構造体だけでなく、触媒膜、気体または液体の分離、化学センサーなどのゼオライト膜について公知のその他の用途にも使用することができる。
【００３５】
これらの新規膜のミクロ孔は、平均孔径が約５．５オングストロームであり、総孔容積が約０．１５〜約０．２１ｃｍ３／ｇである。メソ孔は平均孔径が約２〜約２０ｎｍであり、好ましくは約２〜約１０ｎｍであり、最も好ましくは約３ｎｍである。メソ孔の総孔容積は、約０．１〜約０．４５ｃｍ３／ｇであり、好ましくは約０．２〜約０．３ｃｍ３／ｇであり、最も好ましくは約０．２５ｃｍ３／ｇである。これらの新規膜の総多孔度は約５０％である。
【００３６】
上記のように、ゼオライト前駆体または合成組成物を過剰のエタノールまたはメタノールを用いて形成させると、得られた懸濁液を使用して表面パターンを有するシリカゼオライト膜を製造することもできる。この目的のためにはエタノールが好ましい。ここでは、ｉｎ−ｓｉｔｕ結晶化またはスピンコーティングの代わりに、懸濁液を適当な基板上に単に付着させ、周囲温度で乾燥させる。表面パターンは、過剰のエタノールの蒸発による対流の結果として自然に形成されるものと考えられる。最終的に、懸濁液は完全に乾燥し、ゼオライトナノ粒子は固体パターンにロックされることになる。プロパノールなどの別のアルコールではなくエタノールを使用することと、系中に過剰のエタノールが存在すること（鋳型とシリカ源との間に生じた量のみではない）と、懸濁液中の結晶サイズとは、本発明の方法による表面パターン形成シリカゼオライト膜の製造において重要な要素である。好ましくは、懸濁液は、直径約２５〜５０ｎｍの結晶、ならびにより小型のナノスラブおよびナノスラブ凝集体を含む。
【００３７】
上記の方法により製造されたパターン形成膜は、必ずしも非常に薄い層で配置されない。なぜなら、該膜は、非常に薄い層に配置されるようなスピンオンコーティング等の工程に供されていないからである。さらに、該膜は、必ずしも本明細書に記載された別の膜と同じくらい低いｋ値を持たない。しかしながら、該膜は、電子工学的用途およびその他の用途にとって有用であると考えられる。
【００３８】
下記のように、スピンコーティングにより製造されたシリカゼオライト膜の特性は、いくつかの点で変化に富んでいてもよい。所望により、スピンオン法を２回以上行う（各場合に追加の材料を加える）ことで膜厚を大きくすることができる。膜をスピンオン法の第１の実施形態で製造する場合、すなわちスピンオンを行う前に結晶を再分散させる実施形態で製造する場合、基板への膜の接着は、機械的研磨などの処理に耐えるのに十分なほど強くない可能性がある。この場合、焼成膜を追加のゼオライト合成物または前駆体溶液の存在下でマイクロ波に曝すことで、または焼成膜を対流炉または同様の装置内で追加のゼオライト前駆体とともに加熱することで処理することができる。これによって基板上でゼオライトの二次成長が生じるが、かかる処理をかなり短くすると（たぶんマイクロ波処理を１５分以下）、膜厚は有意には増大しない。
【００３９】
スピンオン法で製造された膜も一般に親水性である。水分による悪影響を最小にするかまたは防止するために、これらの膜は、表面ヒドロキシル基を除去するための処理、例えばシリル化（例えばクロロトリメチルシランを使用）、高温での酸化、またはこの目的のために当技術分野で公知の別の技術によって実質的に疎水性にすることができる。
【００４０】
下記の実施例は、本発明を説明するためのものである。しかしながら、これらの実施例は単なる説明のためのものであり、本発明の意図または目的を限定するものではない。
【００４１】
実施例１
本実施例では、純シリカＭＦＩ膜の製造のためのｉｎ−ｓｉｔｕ結晶化法を説明し、そのようにして製造された膜の特性を記載する。
【００４２】
薄い（２５０〜５００ｎｍに調節可能）ｂ−配向の（ｂ−ｏｒｉｅｎｔｅｄ）純シリカＭＦＩ膜を、モル組成が０．３２ＴＰＡＯＨ：ＴＥＯＳ：１６５Ｈ２Ｏ（ＴＰＡＯＨ＝水酸化テトラプロピルアンモニウム、ＴＥＯＳ＝オルトケイ酸テトラエチル）の透明な合成組成物を用いてｉｎ−ｓｉｔｕ結晶化によりシリコンウエハー上に形成させた。クリーンルームグレードのウエハーを使用し、さらなる洗浄は行わなかった。ウエハー（２×２ｃｍ）をテフロンライニングＰａｒｒオートクレーブに固定した。対流炉内で１６５℃にて２時間結晶化を行った。非対称合成された（ａｓ−ｓｙｎｔｈｅｓｉｚｅｄ）膜サンプルを脱イオン水ですすいで、空気でブロー乾燥した。有機系構造誘導剤（水酸化テトラプロピルアンモニウム）を、空気中で４５０℃にて２時間焼成することで除去した。同等の品質をもつ純シリカＭＦＩ薄膜が、低抵抗率シリコン（キャパシタンス測定用）、高抵抗率シリコン（透過ＦＴ−ＩＲ測定用）、窒化ケイ素および二酸化ケイ素被覆ウエハー上にうまく形成された。
【００４３】
図１は、ｉｎ−ｓｉｔｕ結晶化により低抵抗率シリコンウエハー上に形成された純シリカＭＦＩ膜のＳＥＭ顕微鏡写真を示す。この膜は連続的であり、主にｂ−配向である（図１ａ）。膜の配向はＸ線回折により確認した（図２）。いくつかの双晶の純シリカＭＦＩ結晶が存在している。これらは軽微な表面粗さを引き起こし得る。しかしながら、Ｂｕｅｈｌｅｒ研磨機を用いて０．０５μｍのα−Ａｌ２Ｏ３懸濁液とともに約１０分間単純研磨することで滑らかな表面を得ることができる。この研磨膜（図１ｂ）は光沢があり、その厚さと両立して均一な特徴的な緑色を示す。研磨中、亀裂が無いことと膜の層間剥離が無いことが観察された。これは、膜が優れた機械的強度と接着性を有することを示しており、化学機械研磨（ＣＭＰ）と適合する可能性があることを示している。断面ＳＥＭ顕微鏡写真は、研磨された膜が均一な３２０ｎｍの厚さを有することを示している（図１ｃ）。
【００４４】
このようにして得られた純シリカＭＦＩ膜は、３０〜４０ＧＰａの弾性率（ナノ押込み（ｎａｎｏｉｎｄｅｎｔａｔｉｏｎ）による）を有している。一方、ゾル−ゲル系の膜の弾性率は、６ＧＰａ以下であることが多い。６ＧＰａという弾性率は、通常、低誘電体についての閾値であると考えられる。メソ多孔性シリカの弾性率は、多孔度５５％までで１４〜１７ＧＰａの範囲であると報告されており、弾性率は多孔度とともに減少すると予想される。高密度シリカの弾性率は約７０ＧＰａである。
【００４５】
膜の比誘電率を測定するために、直径１．６２ｍｍ、厚さ１μｍのアルミニウムドットを、研磨した純シリカＭＦＩ膜上に、シャドウマスクによる熱蒸着を用いて蒸着させた。サンプルの逆側を緩衝化フッ化水素酸でエッチングして純シリカＭＦＩ膜を除去し、次いでアルミニウムの層を蒸着させた。上記の金属−絶縁体−金属構造物のキャパシタンスを、標準Ｓｉｇｎａｔｏｎｅプローブステーションおよびマイクロポジショナーを組合わせたＳｏｌａｒｔｒｏｎ１２６０インピーダンスアナライザを用いて測定することにより、純シリカＭＦＩ膜の比誘電率を計算した。通常４つのアルミニウムドットを蒸着させ、平均ｋ値を報告した。膜サンプルを１２０℃で一晩乾燥させ、キャパシタンス測定前にデシケーター内に保存した。キャパシタンス測定中、乾燥窒素ブランケットも適用して、水の吸着を最小限にした。非対称合成された膜および焼成された膜は、それぞれ比誘電率が３．４および２．７であり、誘電正接が１ＭＨｚで０．０１３および０．０１８であることが分かった。１ＭＨｚあたりでは周波数に対するｋの変化はほとんどなかった（図４）。焼成膜のｋ値は、純シリカＭＦＩの既知の多孔度（３３％）と一致している。
【００４６】
本発明の方法により製造された純シリカＭＦＩ膜のｋ値に対する水吸着の影響を、サンプルを相対湿度６０％の空気に曝露し、ｋ値対曝露時間を監視することで調べた。予想したように、曝露時間によるｋ値の変化はなかった（図５）。
【００４７】
透過ＦＴ−ＩＲ（Ｂｒｕｋｅｒ Ｅｑｕｉｎｏｘ ５５）測定を、高抵抗率ウエハー上に形成された純シリカＭＦＩ膜で行った。焼成サンプルでは、非常に弱い水吸着バンドのみが検出された。これはｋ値の測定値と矛盾しない。
【００４８】
実施例２ （ 再分散ゼオライトナノ結晶によるスピンコーティング ）
超低ｋ値に到達するために、純シリカＭＦＩ膜の多孔度をスピンコーティングを用いて高めることができる。この方法は、現在の半導体産業がｉｎ−ｓｉｔｕ結晶化よりも操作しやすいと認めている方法である。このタイプのシリカゼオライト膜は、ナノ結晶間充填空隙（ｉｎｔｅｒ−ｎａｎｏｃｒｙｓｔａｌ ｐａｃｋｉｎｇ ｖｏｉｄｓ）の存在により高い多孔度を有する。
【００４９】
純シリカＭＦＩナノ結晶を、上記のＨｕａｎｇら、Ｗａｎｇら， Ｃｈｅｍ． Ｃｏｍｍｕｎ．， ２３３３（２０００）に報告された手順によって、下記のように製造した。強く攪拌しながらＴＰＡＯＨ水溶液をＴＥＯＳに滴下添加し、攪拌下３０℃で３日間エージングすることで合成組成物を製造した。最終的な透明溶液のモル組成は、ＴＰＡＯＨ：ＴＥＯＳ：Ｈ２Ｏ ＝ ０．３６：１：１４．２９であった。透明な溶液をポリプロピレンボトルに入れ、２５０ｒｐｍで絶え間無く攪拌しながら８０℃で３日間加熱した。得られたコロイドナノ結晶を、１５０００ｒｐｍでの遠心分離の繰り返しサイクルにより回収した。上方の溶液をデカンテーション後、遠心分離物を回収し、生成物を超音波処理下で純水に再分散させた。上清液のｐＨが８未満になるまでサイクルを繰り返した。最終的に、スピンコーティングで使用するために生成物をエタノールに再分散させた。このようにして得られたナノ結晶は、約５０ｎｍの均一な直径を有している。Ｌａｕｒｅｌｌスピンコーターを、スピン速度３０００ｒｐｍで使用した。
【００５０】
スピンコーティング中、純シリカＭＦＩナノ結晶は均一な膜に自己集合した。これは、エタノールが蒸発すると同時に純シリカＭＦＩ表面ヒドロキシル基が水素結合する結果であると考えられる。ＳＥＭ像から、このようにして形成された膜が最密充填構造（図６ａ）を有する滑らかな表面を持ち、２９０ｎｍの均一な厚さを有することがわかる。膜厚は、懸濁液の固体投入量を調節することで制御可能である。膜を４５０℃で２時間焼成して、有機系の構造誘導剤を除去した。Ｎ２吸着を、同様の乾燥手順を用いて得られたバルク材料上で行ったところ、膜が１７ｎｍの均一な粒子間粒子孔径を有し、粒子間孔容積が０．４０ｃｍ３／ｇであることが分かった。キャパシタンス測定により、焼成スピンオン膜は、１．８〜２．１のｋ値を有し、すなわち超低ｋ値の範囲に到達している膜であることが分かった。これらの膜の誘電正接は約０．００７５である。ｋ値は約１ＭＨｚの周波数でほとんど変化しない。
【００５１】
実施例３：スピン数の変化
さらなる量の合成組成物を毎回加えながらスピンオン法を数回行って、膜厚における影響を測定する実験を行った。図７は、スピンオン膜の上面図および断面図のＳＥＭ顕微鏡写真を含む。図７（ａ）は、１回のスピンオンにより製造された膜の上面図である。図７（ｂ）は、同膜の断面図である。図７（ｃ）および（ｄ）は、それぞれ、３回および４回のスピンオンにより製造された膜の断面図である。ＳＥＭ顕微鏡写真から、ナノ結晶のスピンオン膜は、最密充填構造を有する滑らかな表面を有することが分かる（図７ａ）。膜厚は均一であり、スピンオンの数の調節により制御可能である。膜厚は２４０、４２０および５４０ｎｍであり、これはそれぞれスピンオン数１、３および４に対応している。あるいは、膜厚は、エタノール溶液中でのナノ結晶の濃度を調節することで制御してもよい。
【００５２】
実施例４ （ 再分散 ＭＦＩ ナノ結晶懸濁液のスピンコーティングにより製造された膜のマイクロ波処理による二次成長 ）
焼成は、見かけ上、表面ヒドロキシルの縮合／架橋によりナノ結晶間の結合の強さを改善するが、再分散された結晶のスピンオンにより製造された膜は、機械的研磨に耐えるのに十分なほど強くウエハーに付着していない可能性がある。さらに、ナノ結晶充填による大きな粒子間メソ孔の存在は実用上重要であり得る。メソ孔サイズを減少させることが望ましい場合、マイクロ波オーブン内でシリケート前駆体溶液でスピンオン膜を処理することで、純シリカＭＦＩナノ結晶の短時間の二次成長を行ってもよい。
【００５３】
０．３２ ＴＰＡＯＨ：ＴＥＯＳ：１６５ Ｈ２Ｏの溶液を用いるスピンオン純シリカＭＦＩ膜のマイクロ波処理を、Ｓｈａｒｐ 家庭用マイクロ波オーブン（電子レンジ）（７００Ｗ）中で行った。各処理において５ｇの溶液を使用した。スピンオン膜を、４５ｍＬのテフロンライニングＰａｒｒオートクレーブ（マイクロ波使用のため）内に水平に置いた。パワーレベル１（１０％）を使用した。マイクロ波処理した膜を脱イオン水ですすぎ、空気でフロー乾燥し、空気中で４５０℃にて２時間焼成した。
【００５４】
図８は、様々なマイクロ波処理時間による純シリカＭＦＩ膜のＳＥＭの上面および断面顕微鏡写真を示す。膜Ｎｏ．１（図８ａおよび８ｂ）はスピンコーティング３回で製造し、次いでマイクロ波で８分間処理した。膜Ｎｏ．２（図８ｃおよび８ｄ）は、１回スピンコーティングで製造し、次いで１０分間マイクロ波で処理した。膜Ｎｏ．３（図８ｅおよび８ｆ）は、１回スピンコーティングで製造し、次いで１５分間マイクロ波で処理した。ＳＥＭ像は、この膜がマイクロ波処理後により密になり、マイクロ波処理時間の増大とともに密度が増すことを明確に示している。したがって、これらの膜の多孔度は、マイクロ波処理時間を変化させることで制御可能であることは明白である。マイクロ波処理時間が１５分より短いと、最終的な膜厚は変化しなかった（図７ｂおよび８ｄ、ならびに図７ｃおよび８ｂを比較されたい）。マイクロ波処理時間が１５分になると、膜はマイクロ波処理されていない膜よりも厚くなった（図７ｂと８ｆを比較されたい）。マイクロ波処理時間が１５分よりも短いと凝集相（ｂｕｌｋ ｐｈａｓｅ）に結晶が形成されず、マイクロ波処理時間が１５分よりも長いと、凝集相に結晶が形成されることが観察された。これらの結果は、最初、析出したナノ結晶上の局所エピタクシーにより二次成長が進行し（１０分以内）、このプロセスのより後のほうでは、成長膜上の再核形成とともに溶液からの粒子の取り込みにより析出が進行する（１５分以上）ということを示している。ＳＥＭ像は、二次成長により結晶間空隙が減少することを明確に示している（図８ｂ参照）。研磨実験は、最終的な膜の機械的特性が有意に改善されていることを示している。マイクロ波処理下では、二次成長が主にナノ結晶マトリックス内で材料を生成させるので、最終的な膜厚は、２９０ｎｍで不変のままである（図８ｃ）。焼成膜はｋ値が０．３であり、ｉｎ−ｓｉｔｕ結晶化膜のｋ値と近い。
【００５５】
スピンオンのみの膜（「ａ」）とマイクロ波処理（８分）した膜（「ｂ」）のＩＲスペクトルを図９に示す。この図から、純シリカＭＦＩの特徴的なフレームワーク振動の強度がマイクロ波処理により増大することが明らかである。この結果により、スピンオン膜の二次成長が確認された。同様の結果が膜のＸ線解析から得られた。図１０は、８分間のマイクロ波処理の前（「ａ」）と後（「ｂ」）のスピンオン膜のＸ線回折パターンを示している。この図は、マイクロ波処理中に二次成長によりスピンオン膜の結晶化度が増大していることを明確に示している。
【００５６】
スピンオン膜への適用と同様のマイクロ波処理（８分）後に空気乾燥ナノ結晶上で行われた窒素吸着により、２２ｎｍの均一な粒子間孔径と０．３４ｃｍ３／ｇのメソ孔容積が明らかになった。８分間処理を４サイクル行った後、３ｎｍの均一な粒子間孔径と０．０８ｃｍ３／ｇの孔容積が得られた。したがって、孔径および孔容積は、マイクロ波処理のサイクル数を変更することでも調節可能である。
【００５７】
研磨実験は、マイクロ波処理膜が基板に強く接着したことを示している。マイクロ波処理（８分）された焼成膜は、通常の処理を適用して膜を洗浄した場合、３．０のｋ値を示した。しかしながら、同膜（スピンオン膜Ｎｏ．１）は、マイクロ波処理後２日間脱イオン水中に浸漬することで洗浄した場合、２．４というかなり低いｋ値を示した。
【００５８】
実施例５：ゼオライト膜における水分の影響
ｋ値における水分の影響を調べるために、非処理膜およびシリル化処理して疎水性を改善した膜を、相対湿度６０％の周囲空気に曝露した。純シリカＭＦＩ膜の気相シリル化を用いて膜の疎水性を増大できることが報告されている。ｋ値の変化を曝露時間に対して監視した。
【００５９】
再分散結晶を用いたスピンオン法で製造された純シリカＭＦＩ膜のシリル化（気相）は、室温でクロロトリメチルシランに窒素をバブリングすることで得た気体状クロロトリメチルシランを用いて３００℃にて１時間行った。シリル化前に、膜を３００℃で５時間窒素流下で脱水した。シリル化後、系を窒素流下で３００℃にて３時間維持して、膜から未反応のクロロトリメチルシランを除去した。
【００６０】
図１１は、スピンオン膜における水分の影響を示している。膜厚は４２０ｎｍであった。曝露時間によるｋ値の有意な変化は、非対称合成サンプルでは観察されなかった。これはミクロ孔が存在しないためであると予想される。ｋ値はたいだい２．２であることが分かった。焼成サンプルのｋ値は、１時間の曝露時間内に２．１から３．２に穏やかに上昇した（すなわち５０％増加）。シリル化された膜については、曝露時間によるｋ値の有意な変化はなく、ｋ値（１．８）は超低ｋ値の範囲にあった。マイクロ波処理膜Ｎｏ．１は、シリル化後、２．２のｋ値を有していた。
【００６１】
ｉｎ−ｓｉｔｕ結晶化純シリカＭＦＩ膜における水分の影響も調べた。予想通り、非対称合成サンプルについては、その疎水性と非多孔性のため、曝露時間によるｋ値の有意な変化はなかった。焼成サンプルのｋ値は、３０時間の曝露時間内に穏やかに２．７から３．３まで（すなわち２２％増加）上昇した（図１２）。ｋ値は数日後最終的に３．５まで上昇した。対照的に、水分は、ゾル−ゲルシリカおよび脱ヒドロキシル化処理を受けていないメソ孔シリカにおいて顕著な影響を示すことが分かる（メソ孔シリカのｋ値は湿り空気に曝露した後、１００％以上上昇する）。このことから、純シリカＭＦＩ膜はゾル−ゲルシリカおよびメソ孔シリカよりも疎水性であることが明確に分かる。図１２は、ｉｎ−ｓｉｔｕ結晶化膜のシリル化サンプルについての曝露時間へのｋ値の依存性を示すものである。ｋ値の上昇はシリル化後減速し、ｋ値は同じ曝露時間の焼成非シリル化膜よりも低かった。
【００６２】
実施例６：非対称合成ゼオライトナノ粒子懸濁液によるスピンオン膜の製造
この実施例はスピンオン法によるシリカゼオライト膜の製造を説明するものであるが、ゼオライトナノ粒子の分離および再分散は行っていない。その代わりに、この工程は、反応中に生じる添加されたエタノールまたはその他のアルコールの存在下でゼオライト製造工程を行うことにより回避される。本実施例では、ある範囲の粒径を有するゼオライト純シリカＭＦＩナノ粒子懸濁液を実施例１と同様に熱水により合成し、合成組成物のモル組成が０．３６ ＴＰＡＯＨ／１ ＴＥＯＳ／４ ＥｔＯＨ／１４．９ Ｈ２Ｏであることは相違している。ＴＥＯＳの完全なｉｎ−ｓｉｔｕ加水分解により４モルのエタノールが生じるであろうから、等モル量のエタノールを合成組成物に故意に加えた。このようにして得られた透明な溶液を３日間周囲温度でエージングした後、８０℃で３日間蓋をしたプラスチック容器内で加熱した。エージング工程および加熱工程中、攪拌を行った。得られたコロイド懸濁液を攪拌しながら室温まで冷却した。
【００６３】
次いでナノ粒子懸濁液を５０００ｒｐｍで２０分間遠心分離し、大きな粒子を取り除き、次いで低抵抗率シリコンウエハー上で回転させた。Ｌａｕｒｅｌｌスピンコーターを使用した。回転速度は３０秒間で３３００ｒｐｍであった。膜を空気流中で１℃／分で４５０℃まで加熱し、その温度に３時間維持し、膜を焼成して有機系構造誘導剤（ＴＰＡ）を除去した。
【００６４】
図１２は膜のＳＥＭ顕微鏡写真を含む。非対照析出（ａｓ−ｄｅｐｏｓｉｔｅｄ）膜はかなり平滑であった（図１２ａ）。Ｂｕｅｈｌｅｒ研磨機を用いて０．０５μｍのアルミナ懸濁液で短時間研磨することで、平滑さを改善できた（図１２ｂ）。研磨中、クラッキングまたは膜層間剥離は観察されなかった。このことは、膜の良好な機械的強度とシリコンウエハーに対する強い接着を示すものである。膜厚は約０．３３μｍであった（図１２ｃ）。
【００６５】
弾性率および硬さの測定を、Ｎａｎｏ Ｉｎｄｅｎｔｅｒ（登録商標）ＸＰおよびＭＴＳ’ 連続剛性測定（Ｃｏｎｔｉｕｏｕｓ Ｓｔｉｆｆｎｅｓｓ Ｍｅａｓｕｒｅｍｅｎｔ， ＣＳＭ）技術を用いて行った。この技術を用いると、各押込みが、サンプルへの圧子の変位の連続関数として硬さおよび弾性率を与える。荷重で除算した荷重速度を０．０５／ｓｅｃに一定に保持するように荷重を制御した。３００ナノメートルの深さで実験を停止した。各サンプルにつき１０回の押込みを行った。各サンプルの１０回押込みのデータの平均をとった。１０％押込みにおける弾性率は、０．４２ｍｍ厚の膜について１６〜１８ＧＰａであった。
【００６６】
膜の比誘電率をシャドウマスクによる熱蒸着（Ｄｅｎｔｏｎ Ｖａｃｕｕｍ ＤＶ−５０２）を用いて測定した。比誘電率を以前のように金属−絶縁体−金属構造体のキャパシタンスを測定することで計算した。キャパシタンスの測定から、焼成スピンオン膜のｋ値が２．３であることが分かる。膜の誘電正接は約０．０２である。ｋ値は約１ＭＨｚの周波数でほとんど変化しない（図１４）。
【００６７】
膜を相対湿度５０〜６０％の周囲空気に曝露し、水分吸着の影響を調べた。曝露時間に対してｋ値の変化を監視した。ｋ値は曝露１時間内に２．３から３．９まで上昇した（すなわち７０％増加）。膜の疎水性を高めるために、気相シリル化を以前のようにして行った。シリル化膜のｋ値は２．１であり、すなわち超低ｋ値の範囲にあった。曝露時間によるｋ値の増加はほんのわずかであった（図１３ｂ）。
【００６８】
低誘電用途のためには、多孔質膜の多孔度および孔径分布を調べることが重要である。図１５は、２つの異なる手順で乾燥させた２つのバルクシリカサンプルの窒素吸着−脱離等温線を示す。この等温線の詳細な解析の結果を表１にまとめた。明らかに双方の材料は双峰（バイモーダル）孔径分布を有している（例えば、０．５５ｎｍのミクロ孔と２．７〜２．８ｎｍのメソ孔）。
【００６９】
表１：純シリカ ＭＦＩ ナノ粒子懸濁液から得たバルク材料についての Ｎ ２ 吸着の結果 （ 材料は全て空気流下、 ４５０ ℃にて ３ 時間焼成 ）
【表１】
Figure 2004504716
［ａ］ミクロ孔容積はｔ−プロット法により計算
［ｂ］メソ孔容積＝総容積−ミクロ孔容積
［ｃ］密材料の密度を２．３ｇ／ｃｍ３と仮定
［ｄ］Ｂｒｕｇｇｅｍａｎの有効媒質近似（ｅｆｆｅｃｔｉｖｅ ｍｅｄｉｕｍ ａｐｐｒｏｘｉｍａｔｉｏｎ）による
［ｅ］ＦＴ−ＩＲ分析による
【００７０】
乾燥条件が多孔度に有意な影響を及ぼすので、適切な乾燥手順が使用されるべきであることも明らかである。特に、対流下での乾燥はより大きなメソ多孔度を生じる（０．２５対０．１８ｃｍ３／ｇ）。この結果は、対流が迅速な乾燥を誘導し、その間懸濁液がすばやく流動性を失って粒子が速やかに所定の場所に落ち着き、より高いメソ多孔度が生じると考えると合理的である。対流乾燥されたシリカについてＢｒｕｇｇｅｍａｎの有効媒質近似（Ｍｏｒｇａｎら， Ａｎｎ． Ｒｅｖ． Ｍａｔｅｒ． Ｓｃｉ．， ３０， ６４５， ２０００）から導かれた予想ｋ値は、実測のｋ値と近似しており（２．２対２．１）、これは、対流乾燥で得られたシリカ材料がスピンオン膜の重要な代表例であることを示唆している。
【００７１】
Ｘ線回折（ＸＲＤ）および赤外線スペクトル（ＩＲ）を用いて多孔質シリカの特性決定を行った。広角のＸ線回折（ＸＲＤ）パターンは、シリカライト構造の存在と非晶質シリカの存在を示唆している（図１６参照）。材料の低角Ｘ線回折パターン（補足図２ｂ参照）は、あまり明確でないピークを２θ〜０．８３（ｄ＝１０．６４ｎｍ）に示す。これは、たぶん材料におけるナノ粒子の最密充填の結果としてメソ孔が存在するためである。ＦＴ−ＩＲスペクトル（約５５０ｃｍ−１に吸収バンド、図示せず）は、純シリカＭＦＩゼオライト構造の存在を示しており、５５０と４５０ｃｍ−１の吸収バンドの強度の比を用いることにより結晶化度が約６４％であると推定される。
【００７２】
実施例７：表面パターン形成膜の製造
ある範囲の粒径を有するゼオライト純シリカＭＦＩナノ粒子懸濁液２バッチを実施例６のようにして熱水により合成した。次いで一方のバッチ（バッチＡ）を７０℃で９日間加熱し、他方（バッチＢ）を８０℃で３日間加熱した。得られた懸濁液を室温まで攪拌しながら冷却し、クリーンルームグレードの水平に置いたシリコンウエハー上に滴下すると、約２ｍｍ厚の液体膜が形成され、直径は２ｃｍであった。周囲温度で乾燥させると、バッチＡの膜には節の多いロープ型（ｋｎｏｔｔｅｄ−ｒｏｐｅ ｔｙｐｅ）の表面パターンが、バッチＢにはしわのある蜂の巣型（ｗｒｉｎｋｌｅｄ−ｈｏｎｅｙｃｏｍｂ ｔｙｐｅ）の表面パターンが生じた。これらの膜のＳＥＭ顕微鏡写真を図１７に示す。セルはわずかに不規則な形状であり、縁部にはかなりしわがあった。窒素脱離測定により、両膜ともブルナウアー・エメット・テラー表面積が高く、ミクロ孔およびメソ孔領域における孔径分布が狭いことが分かった。
【図面の簡単な説明】
【図１】
図１は、ｉｎ−ｓｉｔｕ結晶化により製造されたシリコンウエハー上の純シリカＭＦＩ膜の３つのＳＥＭ顕微鏡写真からなる。（ａ）研磨前の上面図、（ｂ）研磨後の上面図、（ｃ）研磨後の断面図。
【図２】
図２は、図１の純シリカＭＦＩ膜と、比較のための粉末ＭＦＩサンプルについてのＸ線回折パターンを示す図である。
【図３】
図３は、図１に示した焼成純シリカＭＦＩ膜およびシリル化処理された膜の比誘電率ｋの、相対湿度６０％の空気への曝露時間に対する依存性を示す図である。
【図４】
図４は、図１の膜のｉｎ−ｓｉｔｕ結晶化により製造された焼成純シリカＭＦＩ膜および再分散ＭＦＩナノ結晶のスピンオンにより製造された膜についての周波数の関数としての比誘電率を示す図である。
【図５】
図５は、図１の非対称合成純シリカＭＦＩ膜の比誘電率（ｋ）の、相対湿度６０％の空気への曝露時間に対する依存性を示す図である。
【図６】
図６は、ナノ結晶のコロイド懸濁液を用いて製造されたスピンオン純シリカＭＦＩ膜の３つのＳＥＭ顕微鏡写真からなる。（ａ）非対称析出、上面図、（ｂ）マイクロ波処理後、上面図、（ｃ）マイクロ波処理後、断面図。
【図７】
図７は、再分散ＭＦＩナノ結晶のスピンオンにより製造された純シリカＭＦＩ膜の４つのＳＥＭ顕微鏡写真からなる。（ａ）１スピンによる膜の上面図、（ｂ）１スピンによる膜の断面図、（ｃ）３スピンによる膜の断面図、（ｄ）４スピンによる膜の断面図。
【図８】
図８は、再分散ＭＦＩナノ結晶のスピンオンにより製造された純シリカＭＦＩ膜の６つのＳＥＭ顕微鏡写真からなる。それぞれマイクロ波による二次成長で処理されており、処理時間が相違する。
【図９】
図９は、製造後、（ａ）マイクロ波で処理していないか、または（ｂ）マイクロ波で処理した、再分散ＭＦＩナノ結晶のスピンオンにより製造された純シリカＭＦＩ膜のＩＲスペクトルを示す図である。
【図１０】
図１０は、図９における膜のＸ線回折パターンを示す図である。
【図１１】
図１１は、再分散ＭＦＩナノ結晶を３スピンでスピンオンすることにより製造された純シリカＭＦＩ膜についての、相対湿度６０％の空気への曝露時間に対するｋ値の依存性を示す図である。
【図１２】
図１２は、ゼオライト結晶の再分散を行わずにスピンオン法により製造した純シリカＭＦＩ膜の３つのＳＥＭ顕微鏡写真からなる。
【図１３】
図１３は、相対湿度５０〜６０％の空気への曝露時間に対する、図１２の非対称合成純シリカＭＦＩ膜の比誘電率（ｋ）の依存性を示す図である。
【図１４】
図１４は、図１２の膜から製造された焼成純シリカＭＦＩ膜について、比誘電率を周波数の関数として示す図である。
【図１５】
図１５は、２つの手順、すなわち静的乾燥（図１５ａ）および空気流乾燥（図１５ｂ）を用いて乾燥した２つのバルクシリカサンプルの窒素吸着−脱離等温線を示す図である。
【図１６】
図１６は、広角および低角で撮影した、ゼオライトナノ粒子懸濁液から得たバルク材料の粉末Ｘ線回折パターンを示す図である。
【図１７】
図１７は、表面パターン形成シリカゼオライト膜を示す４つのＳＥＭ顕微鏡写真からなる。

Claims (33)

  1. 半導体基板と、前記基板上に配置された１つ以上の金属層または金属構造体と、１つ以上の誘電体膜とを有する半導体素子であって、少なくとも１つの誘電体膜がシリカゼオライトを含む、前記半導体素子。
  2. 少なくとも１つの誘電体膜が純シリカゼオライトである、請求項１に記載の半導体素子。
  3. 半導体基板上にシリカゼオライト膜を形成する方法であって、
    （ａ） 有機シリカ源および無機シリカ源から選択されるシリカ源と、有機水酸化物ゼオライト構造誘導剤（ｓｔｒｕｃｔｕｒｅ−ｄｉｒｅｃｔｉｎｇ ａｇｅｎｔ， ＳＤＡ）および水とを混合して、構造誘導剤（ＳＤＡ）とシリカ源と水（Ｈ２Ｏ）を、ｘ：１：ｙ（ここでｘの値は約０．２〜約０．６であり、ｙの値は約１００〜約２００である）のモル比で含むゼオライト合成組成物を製造する工程、
    （ｂ） 被覆される基板と合成組成物とを接触させる工程、および
    （ｃ） 工程（ｂ）で得られた基板および合成組成物を加熱して基板上にシリカゼオライト膜を形成する工程
    を含む前記方法。
  4. ｘの値が０．３２であり、ｙの値が１６５である、請求項３に記載の方法。
  5. 工程（ｃ）の基板および膜を約３５０〜５５０℃の温度まで加熱する工程（ｄ）をさらに含む、請求項３に記載の方法。
  6. 半導体基板上にシリカゼオライト膜を形成する方法であって、
    （ａ） 有機シリカ源および無機シリカ源から選択されるシリカ源と、有機水酸化物ゼオライト構造誘導剤（ＳＤＡ）および水とを混合して、構造誘導剤（ＳＤＡ）とシリカ源と水（Ｈ２Ｏ）を、ｘ１：１：ｙ１（ここでｘ１の値は約０．２〜約０．５であり、ｙ１の値は約５〜約３０である）のモル比で含むゼオライト合成組成物を製造する工程、
    （ｂ） 工程（ａ）の組成物を加熱してシリカゼオライト結晶の水性コロイド懸濁液を製造する工程、
    （ｃ） 工程（ｂ）の生成物から結晶を分離する工程、
    （ｄ） 工程（ｃ）で分離された結晶を分散剤中に分散して、分散剤に結晶を懸濁した結晶懸濁液を形成する工程、
    （ｅ） 工程（ｄ）の結晶懸濁液を半導体基板上に付着させる工程、および
    （ｆ）工程（ｅ）で得られた基板上にシリカゼオライト膜が形成するような条件下でスピンコーティング法により該基板を回転させる工程
    を含む前記方法。
  7. ｘ１の値が０．３６であり、ｙ１の値が１４．２９である、請求項６に記載の方法。
  8. 工程（ｆ）の膜を約３５０〜約５５０℃の温度まで加熱する工程（ｇ）をさらに含む、請求項６に記載の方法。
  9. 半導体基板上にシリカゼオライト膜を形成する方法であって、
    （ａ） 有機シリカ源および無機シリカ源から選択されるシリカ源と、有機水酸化物ゼオライト構造誘導剤（ＳＤＡ）、水ならびにエタノールおよびメタノールから選択されるアルカノールとを混合して、構造誘導剤（ＳＤＡ）とシリカ源と水（Ｈ２Ｏ）とアルカノールを、ｘ２：１：ｙ２：ｚ２（ここでｘ２の値は約０．２〜約０．５であり、ｙ２の値は約１０〜約２０であり、ｚ２の値は約１〜約３０である）のモル比で含むゼオライト合成組成物を製造する工程、
    （ｂ） 工程（ａ）の組成物を加熱してシリカゼオライト結晶の水性コロイド懸濁液を製造する工程、
    （ｃ） 工程（ｂ）の結晶懸濁液を半導体基板上に付着させる工程、および
    （ｄ） スピンコーティング法により工程（ｃ）で得られた基板上にシリカゼオライト膜が形成するような条件下で該基板を回転させる工程
    を含む前記方法。
  10. ｘ２の値が０．３６であり、ｙ２の値が１４．２９であり、ｚ２の値が１１．２である、請求項９に記載の方法。
  11. 工程（ｄ）の膜を約３５０〜約５５０℃の温度まで加熱する工程（ｅ）をさらに含む、請求項９に記載の方法。
  12. 半導体基板上にパターン形成シリカゼオライト膜を形成する方法であって、
    （ａ） 有機シリカ源および無機シリカ源から選択されるシリカ源と、有機水酸化物ゼオライト構造誘導剤（ＳＤＡ）、水ならびにエタノールおよびメタノールから選択されるアルカノールとを混合して、構造誘導剤（ＳＤＡ）とシリカ源と水（Ｈ２Ｏ）とアルカノールを、ｘ３：１：ｙ３：ｚ３（ここでｘ３の値は約０．２〜約０．５であり、ｙ３の値は約１０〜約２０であり、ｚ３の値は約１〜約３０である）のモル比で含むゼオライト合成組成物を製造する工程、
    （ｂ） 工程（ａ）の組成物を加熱してシリカゼオライト結晶の水性コロイド懸濁液を製造する工程、
    （ｃ） 工程（ｂ）の結晶懸濁液を半導体基板上に付着させる工程、および
    （ｄ） 結晶懸濁液を周囲温度で乾燥させてパターン形成シリカゼオライト膜を形成させる工程
    を含む前記方法。
  13. ｘ３の値が０．３６であり、ｙ３の値が１４．２９であり、ｚ３の値が１１．２である、請求項１２に記載の方法。
  14. シリカ源がオルトケイ酸のＣ１〜Ｃ２アルキルエステルである、請求項３〜１３のいずれか１項に記載の方法。
  15. シリカ源がヒュームドシリカ、シリカゲルおよびコロイドシリカから選択される、請求項３〜１３のいずれか１項に記載の方法。
  16. 構造誘導剤が水酸化第４級アンモニウムである、請求項３〜１３のいずれか１項に記載の方法。
  17. シリカ源がオルトケイ酸エチルであり、構造誘導剤が水酸化テトラプロピルアンモニウムである、請求項３〜１３のいずれか１項に記載の方法。
  18. シリカ膜から表面ヒドロキシル基を除去するために該膜を処理する工程をさらに含む、請求項５、８または１１に記載の方法。
  19. シリカゼオライトが高シリカＭＦＩゼオライトである、請求項３〜１８のいずれか１項に記載の方法。
  20. シリカゼオライトが純シリカＭＦＩゼオライトである、請求項３〜１８のいずれか１項に記載の方法。
  21. 半導体基板がシリコンウエハーまたはガリウムヒ素ウエハーである、請求項３〜２０のいずれか１項に記載の方法。
  22. 基板がシリコンウエハーまたはガリウムヒ素ウエハーを含み、１つ以上の金属層または金属構造体が前記ウエハー上に位置している、請求項３〜２０のいずれか１項に記載の方法。
  23. 請求項３に記載の方法により形成された少なくとも１つのシリカゼオライト膜を有する半導体基板。
  24. 請求項６に記載の方法により形成された少なくとも１つのシリカ膜を有する半導体基板。
  25. 請求項９に記載の方法により形成された少なくとも１つのシリカゼオライト膜を有する半導体基板。
  26. 請求項１２に記載の方法により形成された少なくとも１つのパターン形成シリカゼオライト膜を有する半導体基板。
  27. 少なくとも１つのシリカゼオライト膜が純シリカＭＦＩゼオライト膜である、請求項２３〜２６のいずれか１項に記載の半導体基板。
  28. 平均孔径が約５．５オングストロームのミクロ孔を孔容積約０．１５〜０．２１ｃｍ３／ｇで有し、平均孔径が約２〜約２０ｎｍのメソ孔を孔容積約０．１〜約０．４５ｃｍ３／ｇで有する連続双峰性シリカゼオライト膜。
  29. メソ孔の平均孔径が約２〜約１０ｎｍである、請求項２８に記載の膜。
  30. メソ孔の平均孔径が約３ｎｍである、請求項２８に記載の膜。
  31. メソ孔の孔容積が約０．２〜約０．３ｃｍ３／ｇである、請求項２８に記載の膜。
  32. 総多孔度が約５０％である、請求項２８に記載の膜。
  33. 請求項２８に記載の少なくとも１つの膜を有する半導体基板。
JP2002513002A 2000-07-13 2001-07-06 シリカゼオライト低誘電率薄膜 Withdrawn JP2004504716A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US21810200P 2000-07-13 2000-07-13
US28862601P 2001-05-03 2001-05-03
PCT/US2001/021439 WO2002007191A2 (en) 2000-07-13 2001-07-06 Silica zeolite low-k dielectric thin films

Publications (1)

Publication Number Publication Date
JP2004504716A true JP2004504716A (ja) 2004-02-12

Family

ID=26912568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002513002A Withdrawn JP2004504716A (ja) 2000-07-13 2001-07-06 シリカゼオライト低誘電率薄膜

Country Status (4)

Country Link
US (2) US6573131B2 (ja)
JP (1) JP2004504716A (ja)
AU (1) AU2002222968A1 (ja)
WO (1) WO2002007191A2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073889A (ja) * 2004-09-03 2006-03-16 Jsr Corp 絶縁膜形成用組成物、絶縁膜、およびその形成方法
JP2006073890A (ja) * 2004-09-03 2006-03-16 Jsr Corp 絶縁膜形成用組成物、絶縁膜、およびその形成方法
JP2007210884A (ja) * 2006-02-07 2007-08-23 Interuniv Micro Electronica Centrum Vzw 純粋シリカゼオライトを機能化及び疎水化するためのｕｖ光照射
US7384622B2 (en) 2004-08-31 2008-06-10 National Institute Of Advanced Industrial Science And Technology Zeolite nano-crystal suspension, zeolite nano-crystal production method, zeolite nano-crystal suspension production method, and zeolite thin film
JP2010217678A (ja) * 2009-03-18 2010-09-30 Toppan Printing Co Ltd 反射防止積層体の製造方法
WO2013145687A1 (ja) * 2012-03-26 2013-10-03 東ソー株式会社 均一メソ細孔を有するｍｆｉ型ゼオライト、及び、その製造方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10052075A1 (de) * 2000-10-19 2002-05-02 Thomas Bein Poröse Schichten und ein Verfahren zu deren Herstellung mittels Spin-Coating
KR100395902B1 (ko) * 2000-11-01 2003-08-25 학교법인 서강대학교 제올라이트 또는 유사분자체의 패턴화된 단층 또는 다층복합체의 제조 방법 및 이에 의해 제조된 복합체
US20040124438A1 (en) * 2001-05-01 2004-07-01 Shyama Mukherjee Planarizers for spin etch planarization of electronic components and methods of use thereof
US7083991B2 (en) * 2002-01-24 2006-08-01 Novellus Systems, Inc. Method of in-situ treatment of low-k films with a silylating agent after exposure to oxidizing environments
US7541200B1 (en) 2002-01-24 2009-06-02 Novellus Systems, Inc. Treatment of low k films with a silylating agent for damage repair
KR100863386B1 (ko) * 2002-03-04 2008-10-13 로무 가부시키가이샤 박막 형성 방법
JP3859540B2 (ja) * 2002-05-14 2006-12-20 松下電器産業株式会社 低誘電率絶縁膜形成用材料
ATE335289T1 (de) * 2002-10-11 2006-08-15 Koninkl Philips Electronics Nv Elektrische einrichtung mit einem phasenänderungsmaterial
JP4471564B2 (ja) * 2002-10-31 2010-06-02 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜形成用塗布液および該塗布液の調製方法
JP4225765B2 (ja) * 2002-10-31 2009-02-18 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
JP4170735B2 (ja) * 2002-11-13 2008-10-22 信越化学工業株式会社 ゼオライトゾルとその製造方法、多孔質膜形成用組成物、多孔質膜とその製造方法、層間絶縁膜及び半導体装置
US7404990B2 (en) 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
JP2006521985A (ja) * 2003-01-24 2006-09-28 ユニバーシティー オブ ノース テキサス カーボンナノチューブからの元素または化学種のマイクロ波脱離プロセスおよび装置
US20040180244A1 (en) * 2003-01-24 2004-09-16 Tour James Mitchell Process and apparatus for microwave desorption of elements or species from carbon nanotubes
US7288292B2 (en) * 2003-03-18 2007-10-30 International Business Machines Corporation Ultra low k (ULK) SiCOH film and method
US20050067344A1 (en) * 2003-09-30 2005-03-31 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Zeolite membrane support and zeolite composite membrane
US7674390B2 (en) * 2003-11-17 2010-03-09 Intel Corporation Zeolite—sol gel nano-composite low k dielectric
US7303985B2 (en) * 2003-11-17 2007-12-04 Intel Corporation Zeolite-carbon doped oxide composite low k dielectric
EP1698656B2 (en) * 2003-12-24 2017-04-26 Asahi Kasei Kabushiki Kaisha Microporous membrane made from polyolefin
ES2247921B1 (es) * 2004-04-07 2007-06-16 Universidad Politecnica De Valencia Un material amorfo microporoso, procedimiento de preparacion y su uso en la conversion catalitica de compuestos organicos.
US7109130B2 (en) * 2004-05-04 2006-09-19 California Institute Of Technology Zeolite films for low k applications
US20060081557A1 (en) 2004-10-18 2006-04-20 Molecular Imprints, Inc. Low-k dielectric functional imprinting materials
JP2006117763A (ja) * 2004-10-20 2006-05-11 Catalysts & Chem Ind Co Ltd 低誘電率非晶質シリカ系被膜形成用塗布液、その調製方法およびこれより得られる低誘電率非晶質シリカ系被膜
US7179547B2 (en) * 2004-10-29 2007-02-20 The Regents Of The University Of California High aluminum zeolite coatings on corrodible metal surfaces
DE102004053460A1 (de) * 2004-11-05 2006-05-11 Emitec Gesellschaft Für Emissionstechnologie Mbh Schutzelement für einen Messfühler, sowie entsprechender Messfühler und Wabenkörper
KR101067596B1 (ko) * 2004-12-01 2011-09-27 삼성코닝정밀소재 주식회사 저유전 다공성 박막의 제조방법
US20060142143A1 (en) * 2004-12-15 2006-06-29 Hayim Abrevaya Process for preparing a dielectric interlayer film containing silicon beta zeolite
US8343880B2 (en) * 2004-12-15 2013-01-01 Uop Llc Process for preparing a dielectric interlayer film containing silicon beta zeolite
US7365375B2 (en) * 2005-03-25 2008-04-29 Intel Corporation Organic-framework zeolite interlayer dielectrics
WO2006132655A1 (en) * 2005-06-03 2006-12-14 Axcelis Technologies, Inc. Ultraviolet curing process for low k dielectric films
TWI292340B (en) * 2005-07-13 2008-01-11 Ind Tech Res Inst Antireflective transparent zeolite hardcoat film, method for fabricating the same, and solution capable of forming said transparent zeolite film
US7427570B2 (en) 2005-09-01 2008-09-23 Micron Technology, Inc. Porous organosilicate layers, and vapor deposition systems and methods for preparing same
US7977121B2 (en) 2006-11-17 2011-07-12 Air Products And Chemicals, Inc. Method and composition for restoring dielectric properties of porous dielectric materials
GB0702327D0 (en) * 2007-02-07 2007-03-21 Leuven K U Res & Dev Zeolite materials and synthesis method thereof
JP2008201833A (ja) * 2007-02-16 2008-09-04 Shin Etsu Chem Co Ltd 膜形成用組成物、低誘電率絶縁膜、低誘電率絶縁膜の形成方法及び半導体装置
JP2008205008A (ja) * 2007-02-16 2008-09-04 Shin Etsu Chem Co Ltd 半導体層間絶縁膜形成用組成物とその製造方法、膜形成方法と半導体装置
JP2008201832A (ja) * 2007-02-16 2008-09-04 Shin Etsu Chem Co Ltd シロキサン重合体とその製造方法、該重合体を含有する多孔質膜形成用塗布液ならびに多孔質膜と、該多孔質膜を用いた半導体装置
US8530000B2 (en) 2007-09-19 2013-09-10 Micron Technology, Inc. Methods of forming charge-trapping regions
JP5727788B2 (ja) * 2007-11-21 2015-06-03 モレキュラー・インプリンツ・インコーポレーテッド ナノインプリント・リソグラフィ用の多孔質テンプレートおよびインプリント用スタック
US20110129925A1 (en) * 2008-06-13 2011-06-02 Yushan Yan Zeolite and bone mimetic zeolite based coatings for bioimplants
US20100072671A1 (en) * 2008-09-25 2010-03-25 Molecular Imprints, Inc. Nano-imprint lithography template fabrication and treatment
US8470188B2 (en) * 2008-10-02 2013-06-25 Molecular Imprints, Inc. Nano-imprint lithography templates
US20100104852A1 (en) * 2008-10-23 2010-04-29 Molecular Imprints, Inc. Fabrication of High-Throughput Nano-Imprint Lithography Templates
US20100109201A1 (en) * 2008-10-31 2010-05-06 Molecular Imprints, Inc. Nano-Imprint Lithography Template with Ordered Pore Structure
US20100151206A1 (en) 2008-12-11 2010-06-17 Air Products And Chemicals, Inc. Method for Removal of Carbon From An Organosilicate Material
BRPI0918200A2 (pt) 2008-12-23 2015-12-08 3M Innovative Properties Co elemento de detecção e método de detecção de analitos químicos orgânicos
KR20110106407A (ko) 2008-12-23 2011-09-28 쓰리엠 이노베이티브 프로퍼티즈 컴파니 미세다공성 유기실리케이트 재료를 갖는 유기 화학적 센서
US20100249445A1 (en) * 2009-03-24 2010-09-30 The Regents Of The University Of California Post-spin-on silylation method for hydrophobic and hydrofluoric acid-resistant porous silica films
DE102009028146A1 (de) 2009-07-31 2011-02-03 Evonik Degussa Gmbh Zeolith-haltige Drucktinten, Verfahren zu ihrer Herstellung und ihre Verwendung
WO2011094317A2 (en) * 2010-01-26 2011-08-04 Molecular Imprints, Inc. Micro-conformal templates for nanoimprint lithography
WO2011094696A2 (en) * 2010-01-29 2011-08-04 Molecular Imprints, Inc. Ultra-compliant nanoimprint lithography template
TWI439417B (zh) * 2010-12-29 2014-06-01 Univ Ishou Preparation of Nano - zeolite Thin Films with Low Dielectric Constant
TWI483776B (zh) * 2012-12-14 2015-05-11 Univ Ishou 沸石複合膜的製備方法
CN108033459B (zh) * 2017-11-28 2020-04-24 淮阴工学院 光诱导自组装合成介孔杂原子分子筛的方法
CN115212732B (zh) * 2021-04-20 2024-02-06 大连理工大学 一种具有优异气体分离性能mfi分子筛膜的制备方法及应用

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393409A (en) 1993-03-08 1995-02-28 Uop Hydrocracking process using a controlled porosity catalyst
TW392288B (en) 1997-06-06 2000-06-01 Dow Corning Thermally stable dielectric coatings
EP0934819A4 (en) * 1997-08-27 2000-06-07 Toyoda Chuo Kenkyusho Kk COATED OBJECT AND METHOD FOR MANUFACTURING THE OBJECT
US5858457A (en) 1997-09-25 1999-01-12 Sandia Corporation Process to form mesostructured films
US6159871A (en) 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6117411A (en) * 1998-06-29 2000-09-12 California Institute Of Technology Molecular sieve CIT-6
WO2000039028A1 (en) * 1998-12-23 2000-07-06 Battelle Memorial Institute Mesoporous silica film from a solution containing a surfactant and methods of making same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7384622B2 (en) 2004-08-31 2008-06-10 National Institute Of Advanced Industrial Science And Technology Zeolite nano-crystal suspension, zeolite nano-crystal production method, zeolite nano-crystal suspension production method, and zeolite thin film
JP2006073889A (ja) * 2004-09-03 2006-03-16 Jsr Corp 絶縁膜形成用組成物、絶縁膜、およびその形成方法
JP2006073890A (ja) * 2004-09-03 2006-03-16 Jsr Corp 絶縁膜形成用組成物、絶縁膜、およびその形成方法
JP2007210884A (ja) * 2006-02-07 2007-08-23 Interuniv Micro Electronica Centrum Vzw 純粋シリカゼオライトを機能化及び疎水化するためのｕｖ光照射
JP2010217678A (ja) * 2009-03-18 2010-09-30 Toppan Printing Co Ltd 反射防止積層体の製造方法
WO2013145687A1 (ja) * 2012-03-26 2013-10-03 東ソー株式会社 均一メソ細孔を有するｍｆｉ型ゼオライト、及び、その製造方法
JP2013227203A (ja) * 2012-03-26 2013-11-07 Tosoh Corp 均一メソ細孔を有するｍｆｉ型ゼオライト、及び、その製造方法
US9789476B2 (en) 2012-03-26 2017-10-17 Tosoh Corporation MFI zeolite having uniform mesopores and method for producing same

Also Published As

Publication number Publication date
US20020134995A1 (en) 2002-09-26
AU2002222968A1 (en) 2002-01-30
WO2002007191A3 (en) 2002-04-18
WO2002007191A2 (en) 2002-01-24
US20020060364A1 (en) 2002-05-23
US6573131B2 (en) 2003-06-03
US6630696B2 (en) 2003-10-07

Similar Documents

Publication Publication Date Title
US6573131B2 (en) Silica zeolite low-k dielectric thin films and methods for their production
KR100536178B1 (ko) 계면활성제를 함유하는 용액으로부터 제조된 메소다공성실리카 필름 및 그 제조방법
US7632771B2 (en) UV light exposure for functionalization and hydrophobization of pure-silica zeolites
JP4893905B2 (ja) ゼオライト用原料液体、ゼオライト結晶作成方法、ゼオライト用原料液体の作成方法、およびゼオライト薄膜
Wang et al. Pure‐silica zeolite low‐k dielectric thin films
Yang et al. Spin‐on Mesoporous Silica Films with Ultralow Dielectric Constants, Ordered Pore Structures, and Hydrophobic Surfaces
Li et al. Ultra‐low‐k pure‐silica zeolite MFI films using cyclodextrin as porogen
US6329017B1 (en) Mesoporous silica film from a solution containing a surfactant and methods of making same
US6329062B1 (en) Dielectric layer including silicalite crystals and binder and method for producing same for microelectronic circuits
JP2008513321A (ja) 有機シリカ材料中の架橋有機基の変換方法
US7253130B2 (en) Method for making transparent continuous zeolite film and structure of the zeolite film
Lew et al. Pure‐silica‐zeolite MFI and MEL low‐dielectric‐constant films with fluoro‐organic functionalization
WO2004026765A1 (ja) 多孔質フィルムの改質方法及び改質された多孔質フィルム並びにその用途
US20100249445A1 (en) Post-spin-on silylation method for hydrophobic and hydrofluoric acid-resistant porous silica films
TW200403284A (en) Low dielectric constant films derived by sol-gel processing of a hyperbranched polycarbosilane
KR20090079537A (ko) 저유전율, 고경도의 박막 나노적층구조물 및 이의 제조방법
Larlus et al. Silicalite-1/polymer films with low-k dielectric constants
JP4261297B2 (ja) 多孔質フィルムの改質方法、改質された多孔質フィルム及びその用途
US20120171418A1 (en) Low dielectric constant nano-zeolite thin film and manufacturing method thereof
Eslava et al. Characterization of spin-on zeolite films prepared from Silicalite-1 nanoparticle suspensions
US20110300718A1 (en) On-wafer crystallization for pure-silica-zeolite ultra low-k films
TWI404143B (zh) 以鹼式法製造低介電係數層之方法
TWI451495B (zh) 以鹼式法製造低介電係數層之方法
Ting et al. Template effects on low k materials made from spin-on mesoporous silica
Jun et al. Low dielectric constant and hydrophobic nanoporous silica films

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081007