KR20090079537A - 저유전율, 고경도의 박막 나노적층구조물 및 이의 제조방법 - Google Patents

저유전율, 고경도의 박막 나노적층구조물 및 이의 제조방법 Download PDF

Info

Publication number
KR20090079537A
KR20090079537A KR1020080005595A KR20080005595A KR20090079537A KR 20090079537 A KR20090079537 A KR 20090079537A KR 1020080005595 A KR1020080005595 A KR 1020080005595A KR 20080005595 A KR20080005595 A KR 20080005595A KR 20090079537 A KR20090079537 A KR 20090079537A
Authority
KR
South Korea
Prior art keywords
silica
thin film
surfactant
nano
dielectric constant
Prior art date
Application number
KR1020080005595A
Other languages
English (en)
Inventor
권영욱
이우황
이현주
이기림
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020080005595A priority Critical patent/KR20090079537A/ko
Priority to US12/352,178 priority patent/US20090208737A1/en
Priority to CNA2009100012563A priority patent/CN101488491A/zh
Priority to JP2009007152A priority patent/JP2009170923A/ja
Publication of KR20090079537A publication Critical patent/KR20090079537A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Silicon Compounds (AREA)

Abstract

본 발명은 저 유전율, 고경도의 특성을 지닌 박막 나노적층구조물 및 이의 제조방법에 관한 것이다. 구체적으로, 본 발명에 따른 박막 나노적층구조물은 실리카 층 및 공기층이 코팅되는 웨이퍼 표면에 수직방향으로 교대로 반복 적층되어 있다. 본 발명에 따른 박막 나노적층구조물의 제조 방법은, 계면활성제와 실리카 전구체로 구성된 실리카 졸 용액의 교반 단계; 스핀-코팅 단계; 에이징 단계; 및 계면활성제와 유기물을 제거하는 소성단계를 포함한다. 본 발명에 따른 박막 나노적층구조물은 적합한 기계적 강도와 화학적 안정성이 우수하며, 특히 2.5 이하의 매우 낮은 유전율 및 높은 경도를 갖는다. 또한, 본 발명에 따른 박막 나노적층구조물의 제조 방법은 순수한 실리카만을 원료로 하고 별다른 표면 처리를 하지 않도록 하기 때문에 공정 자체가 간단하고 경제적인 이점이 있다.
박막, 나노 적층구조, 스핀-코팅, 유전상수(Dielectric Constant), 저유전율(low-k), 고경도, 실리카

Description

저유전율, 고경도의 박막 나노적층구조물 및 이의 제조방법{Thin film nano multilayerd structure of low-k and high hardness, and a method for manufacturing the same}
본 발명은 저유전율, 고경도의 특성을 지닌 박막 나노적층구조물 및 이의 제조방법을 제공하는 것이다.
최근 낮은 유전 상수를 지닌 새로운 재료(low-k 물질)에 대한 연구가 활발히 진행되고 있다. 이는 집적 회로의 형상 크기(feature dimensions)를 감소시켜 집적도를 높이기 위해서는 low-k 물질이 반드시 필요하기 때문이다. 기존의 반도체 패키지 및 층간 절연 재료로는 실리콘 산화막(SiO2)이 주로 사용되어 왔으나 그의 유전율이 4 정도로 상대적으로 높아 특히 저유전율을 요하는 차세대 칩간 패키지 재료로서는 한계가 있다.
한편, 실리콘 산화막의 대체물질로서 주목받고 있는 나노 다공성 실리카는 나노미터 크기의 동공을 갖는 다공성 구조를 통해 그 재료 내부로 유전 상수 1인 공기를 주입함으로써 비교적 낮은 유전율(k)을 가질 수 있도록 시도된 것이다. 특히, 나노 다공성 실리카로서 테트라메톡시실란(TMOS) 및/또는 테트라에톡시실란(TEOS) 등의 치환형 유기 실란을 포함한 유사한 전구체가 스핀-온-글라스(SOG, spin-on glass) 및 화학적 증착(CVD)방법으로 합성되어 사용되고 있다. 이러한 나노 다공성 실리카는 공극 크기 및 그에 따른 공극밀도, 재료강도 및 최종 막 재료의 유전율을 제어할 수 있고, 낮은 k에 더불어 900℃까지의 열안정성 및 실질적으로 작은 공극 크기, 즉, 적어도 집적회로의 마이크로일렉트로닉스 형태보다도 작은 크기를 가지며, 전술한 바와 같이 반도체에서 널리 사용되는 실리카 및 TEOS와 같은 재료로 마련이 가능하고 넓은 범위에 걸친 유전율의 "조절(tune)"능력 및 나노 다공성 막의 증착을 통상의 스핀-온-글라스 공정에 사용되는 유사한 기구를 사용할 수 있다는 장점이 있다. 따라서, 종래기술로서 나노 다공성 실리카 막은 수많은 방법으로 제조되어 왔다.
그러나 종래의 실리카 박막의 경우에는 유전율을 낮추기 위한 시도로서, 유전율이 낮은 기공의 비중을 높이게 되는데, 이는 막의 기계적 강도를 크게 떨어뜨리게 되는 문제를 야기한다.
특히, 반도체 소자 제조용의 낮은 유전 물질은 그 종류가 반도체의 배선구조 및 적용분야에 따라 달라지기 때문에 특성 표준이 확정되어 있지는 않지만, 일반적으로는 안정적인 전기적, 화학적, 기계적 및 열적 특성이 요구된다. 즉, 배선밀도를 증가시키고, 신호지연을 감소시키기 위해 낮은 유전율을 가져야 하고 배선설계 및 공정성이 용이하여야 한다. 또한, 금선배선 물질과의 저 반응성 및 낮은 이온 전이성, CMP 등의 공정에 견딜 수 있는 충분한 기계적 강도가 유지되어야 한다. 열 적 및 화학적 특성에서 박리 또는 유전율 상승을 방지할 수 있는 저 흡습율, 공장 가공온도에 의한 내열성, 저 유전체/금속계면에서 발생될 수 있는 각종 응력 및 박리를 최소화할 접착력, 낮은 스트레스, 열팽창 계수 등 여러 가지 특성조건을 충족시키지 못하면 금속배선의 층간물질로서 이용될 수 없다.
이와 같이, 낮은 유전율과 높은 기계적 강도를 포함하는 적합한 열적, 화학적, 기계적 특성은 저 유전율(low-k) 물질 연구에서 동시에 추구해야 하는 과제이나, 종래의 물질 패러다임에서는 이러한 세부 과제가 서로 상충되므로 마땅한 해결책을 찾지 못하고 있었다.
따라서 본 발명자는 여러 가지 저 유전물질 중에서도 실리카 박막의 특성을 그대로 갖고 있으면서, 기존 유전 물질들 보다 더 낮은 유전상수를 가지고, 적합한 전기적, 화학적, 기계적 및 열적 특성을 고루 갖춘 박막 나노적층구조물을 제조하기 위하여 연구하게 되었다.
본 발명의 목적은 저 유전율 및 고경도의 특성을 지닌 박막 나노적층구조물을 제공하는 것이다.
본 발명의 다른 목적은 저 유전율, 고경도의 특성을 지닌 박막 나노적층구조물을 제조하는 방법으로서, 공정이 간단하고 경제적인 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 실리카 층 및 공기층이 코팅되는 웨이퍼 표면에 수직방향으로 교대로 반복 적층되어 구성되는 박막 나노적층구조물을 제공한다.
또한, 상기 저 유전율, 고경도 박막의 나노적층구조물의 제조방법으로서, 본 발명은 계면활성제 및 실리카 전구체를 포함하는 실리카 졸 용액의 교반 단계; 스핀-코팅 단계; 에이징 단계; 및 계면활성제와 유기물을 제거하는 소성단계로 구성된 박막 나노적층구조물의 제조 방법을 제공한다.
본 발명의 구체적인 실시태양에 있어서, 본 발명은 0.1 ~ 10 nm 두께, 바람직하게는 1 - 8 nm 두께의 실리카 층 및 0.1 ~ 10 nm 두께, 바람직하게는 1 ~ 5 nm 두께의 공기층이, 코팅되는 웨이퍼 표면에 수직방향으로, 1 ~ 20 nm의 반복 주기, 바람직하게는 2 ~ 15 nm, 보다 바람직하게는 7 ~ 9 nm의 반복 주기로 적층되는 것을 특징으로 하는 박막 나노적층구조물을 제공한다. 그러나 상기 박막 나노적층구조물의 두께 및 반복 단위가 제한적인 것은 아니며, 본 발명에 따른 실리카 졸 용액의 조성, 교반 시간의 변화에 의해, 다양하게 실리카 층 및 공기층의 두께 조절이 가능하다.
본 발명의 바람직한 실시태양에 있어서, 실리카 전구체로는 트리에톡시실레인(TES), 트리메톡시실레인(TMOS), 비닐트리메톡시실레인(VTMOS), 가 사용될 수 있으며, 특히 테트라에톡시실란(TEOS)이 바람직하게 사용될 수 있으나, 이에 제한되는 것은 아니다.
또한, 계면활성제로는 세틸트리메틸암모니움브로마이드(CTAB), 화학식 EOmPOnEOm (EO은 에틸렌 옥사이드, PO은 프로필렌 옥사이드, n 및 m은 정수를 의미함)와 EOmPOn(EO은 에틸렌 옥사이드, PO은 프로필렌 옥사이드, n 및 m은 정수를 의미함)을 가지는 블록 공중합체, 또는 화학식 CmH2m+1EOn (EO은 에틸렌 옥사이드, n 및 m은 정수를 의미함)을 가지는 블록 공중합체(브리즈 타입(Brij type)), 트윈(Tween) 계, 트리톤(Triton) 계, 트레지톨(Tergitol)계 등 소위 '메조동공구조물질'을 합성하는데 사용되는 모든 종류의 계면 활성제가 사용될 수 있으며, 특히 화학식 EO106PO70EO106 (상표명: F-127, Sigma-Aldrich사 제공)가 바람직하게 사용될 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 바람직한 실시태양에 있어서, 실리카 졸 용액은 용매, 촉매, 또는 용매 및 촉매를 더 포함할 수 있다. 용매로는 물, 부탄올, 메탄올, 에탄올, 프로판올 등 소위 '메조동공구조물질'을 합성하는데 사용되는 모든 종류의 용매, 특히 유기용매가 사용될 수 있으며, 특히 에탄올이 바람직하다. 촉매로는 HNO3, HCl, HBr, HI, H2SO4, HClO4와 같은 촉매, 특히 산성 촉매가 사용될 수 있으며, 특히 HCl이 바람직하다.
본 발명의 바람직한 실시태양에 있어서, 실리카 졸 용액은 전체 용액의 중량에 기하여, 5 중량% ~ 20 중량%의 실리카 및 0.1 중량% ~ 0.8 중량%의 계면활성제를 포함하며, 바람직하게는 8 중량% ~ 15 중량%의 실리카 및 0.1 중량% ~ 0.6 중량%의 계면활성제를 포함한다. 선택적으로 70 중량% ~ 87 중량%의 용매 및 5.04× 10-5 중량% ~ 1.97×10-4 중량%의 촉매를 더 포함할 수 있다.
본 발명의 보다 더 바람직한 실시태양에 있어서, 실리카 졸 용액은 실리카전구체로서 TEOS, 계면활성제로서 F127, 산촉매로서 HCl, 용매로서 H2O 및 EtOH를 포함할 수 있으며, TEOS : F127 : HCl : H2O : EtOH의 몰농도 비율이 1 : 1.65×10-3 ~ 6.60×10-3 : 2.08×10-3 ~ 4.17×10-3 : 2.31 ~ 4.62 : 22.6 ~ 93.90 인 것이 바람직하나, 제한적인 것은 아니다.
본 발명의 바람직한 실시태양에 있어서, 교반단계가 10 내지 30℃의 온도에서 10 ~ 60시간, 바람직하게는 12 내지 24시간 교반할 수 있으며, 교반조건 및 교반시간을 조절함으로써, 박막 나노적층구조물의 구조를 제어할 수 있다.
본 발명에 따라 생성되는 박막은 공기층과 실리카 층이 웨이퍼 표면에 수직 방향으로 규칙적으로 배열되어 있는 나노적층구조를 보이는 특징이 있다. 실제로는 이 박막은, 웨이퍼 표면에 대해 수직 방향으로, 실리카의 밀도가 주기적으로 커지고 작아지는 것이 반복되는 구조를 갖는다. 밀도의 높고 낮음은 단속적으로 및/또는 연속적으로 변화할 수 있다. 또한, 실리카 층과 공기층의 경계가 명확하게 제한적인 것은 아니다.
따라서 본 명세서 및 특허청구의 범위에 있어서, "실리카 층"은 상기 실리카 밀도의 높고 낮음으로 인한 반복 구조 중 실리카 밀도가 높은 부분으로 대부분, 즉 50 부피% 이상, 바람직하게는 70 부피% 이상, 보다 바람직하게는 90 부피% 이상이 실리카로 이루어져 있는 층을 의미하며, "공기 층"은 상기 반복 구조 중 실리카의 밀도가 낮고 상대적으로 공기의 비중이 높아 대부분, 즉 50 부피% 이상, 바람직하게는 70 부피% 이상이 공기로 이루어진 층을 의미한다.
본 발명에 다른 박막 나노적층구조물의 적층 구조는 본 발명의 박막을 형성하는 과정에서 실리카 졸과 계면활성제의 자기 조립을 통해 설명할 수 있다. 즉, 실리카 졸 입자의 크기 및 크기 분포, 실리카 졸 입자의 양, 계면활성제의 양 등을 조절하면 실리카 입자와 계면활성제가 주기적으로 반복되는 층 구조, 즉 라멜라(lamellar) 구조를 이루도록 할 수 있다. 이러한 박막을 높은 온도에서 소성 처리하면 유기물인 계면활성제는 타서 없어지게 되므로 계면활성제가 차지하고 있던 공간이 사라지게 되므로 인접한 실리카 층이 서로 맞닿게 되어 (즉, 공기층이 생기지 않게 되어), 결과적으로는 나노미터 크기 범위에서 아무런 내용이 없는 구조가 나타날 수 있다. 이에 대하여, 본 발명에서는 실리카 졸 용액의 조성, 스핀-코팅 또는 증착과정 후의 처리 등의 조건을 변화시킴으로써 원래 계면활성제가 있던 자리가 완전히 사라지지 않고 대신 실리카 층에 비해 밀도가 매우 낮은 층, 즉 "공기층"이 생성되도록 하였다.
본 발명에 있어서, "스핀-코팅 단계"는 당업계에 널리 공지된 방법으로서 웨이퍼를 소정 회전수로 회전시키면서 웨이퍼의 중심 부근에 실리카 졸 용액을 떨어뜨리고, 웨이퍼 상에 떨어진 실리카 졸 용액은 원심력에 의해 주변으로 균일하게 퍼지면서 웨이퍼 표면에 도포되게 한다.
이하, 본 발명에 따른 박막 나노적층구조물의 구성과 관련하여, 작용 및 효 과를 상술한다.
먼저 고경도 박막으로서의 가능성을 보면, 비슷한 구조적 특성을 지닌 소위 초고경도 코팅(Superhard coating)과 비교할 수 있다. 초고경도 코팅 또는 초고경도 박막은 보통 진공 증착 장비를 활용하여 경도가 매우 높은 물질과 상대적으로 경도가 낮은 물질을 각각 수 nm의 두께를 갖고 적층구조가 되도록 하여 합성된다. 즉 경도가 높은 물질과 경도가 낮은 물질이 10 nm 전후의 반복주기로 번갈아 쌓인 구조를 만드는 것이다. 이러한 나노적층구조가 되면 외부에서 오는 기계적 충격에 대한 저항이 두 물질의 경도의 평균치보다 훨씬 높아지게 된다. 경도가 높은 물질로만 이루어진 막에서는 외부 충격이 주는 충격파가 물질의 내부까지 효율적으로 전달되는 반면, 나노적층구조에서는 충격파가 경도가 높은 물질과 경도가 낮은 물질 사이의 계면에서 퍼지게 되므로 결과적으로 외부 충격이 막의 안쪽으로 전달되는 것을 막게 된다. 본 발명의 박막은 상대적으로 경도가 높은 실리카와 경도가 매우 낮은 공기층이 번갈아 쌓여 있는 구조를 갖고 있으므로, 고경도 나노적층구조 박막에서 충격파를 분산시키는 것과 같은 효과를 보일 수 있게 되는 것이다. 따라서 본 발명은 비록 경도가 낮은 실리카로 이루어졌지만, 순수한 실리카보다는 매우 경도가 높은 특성을 보이게 된다.
유전율이 상대적으로 높은 실리카와 유전율이 낮은 공기가 수 nm 범위에서 반복되는 나노적층구조는 유전율을 효율적으로 낮추는 메커니즘을 제공한다. 이는 서로 다른 유전율을 갖는 두 개의 유전체의 배열 방법에 따라서 전체 유전율이 어떻게 변화하는지를 비교하면 설명이 가능하다. 두 개의 유전체를 병렬로 연결하는 경우 도 1과 같이 직렬과 병렬의 두 가지 방법이 있다.
도 1을 참고로, 병렬연결의 경우에는 총 축전 용량은 두 유전체의 용량의 합이 되고, 따라서 두 유전체의 유전율의 산술평균치가 전체 유전율이 된다. 즉 전체 유전율은 두 유전 물질의 상대적 비중의 변이에 선형적으로 변화하게 된다. 반면, 직렬연결의 경우에는 총 유전율의 역수가 각 유전체의 유전율의 역수의 평균이 된다. 따라서 막을 구성하는 실리카와 공기의 양이 같은 경우, 전체 유전율은 직렬연결의 경우가 병렬연결의 경우보다 더 낮아지게 된다. 본 발명의 나노적층구조 박막은 실리카 층과 공기층을 서로 다른 종류의 유전체로 보면, 이들 유전체를 직렬로 연결한 경우와 같게 된다. 반면 종래의 실리카 박막 유전체는 모두 병렬연결에 해당된다.
기존 실리카 박막의 경우에는 유전율을 낮추기 위해서 무조건 기공의 비중을 높여야 하는데, 이는 막의 기계적 강도를 크게 떨어뜨리게 된다. 이에 비하여, 본 발명은 상대적으로 기공의 비중을 적게 하면서 유전율을 기존의 실리카 박막과 비슷하게 또는 그 이하로 낮출 수 있어, 막의 기계적 강도를 크게 떨어뜨리지 않게 된다. 아울러 나노적층구조가 박막의 경도를 높이는 메커니즘을 보이게 되므로 오히려 막의 경도가 증가하는 효과를 얻을 수 있게 된다.
따라서 종래기술에서는 해결하지 못하였던 낮은 유전율과 동시에 높은 기계적 강도를 제공하는 박막을 제공함으로써, 본 발명이 이들 두 가지 문제를 해결할 수 있는 원리와 함께 실제로 활용 가능한 물질의 제법을 제공한 것이다.
본 발명의 또 다른 장점은 기존의 다공성 저유전체 박막의 연구에서는 기공 이 막의 외부와 연결되어 있어, 유전율을 급격하게 높이는 수분이 쉽게 침투할 수 있는 경로를 근본적으로 차단하였다는 점이다. 본 발명의 나노적층구조 박막의 기공은 조밀한 실리카 층 사이에 있는 공기층으로 실리카 층이 공기층과 외부와 연결되지 못하도록 차단하고 있어, 수분이 침투하지 못한다. 이는 흡습에 의하여 유전율이 급격히 증가되는 종래의 문제점이 해소될 수 있음을 의미한다.
따라서 본 발명에 따라 제조된 박막 나노적층구조물은 기계적 강도, 화학적 안정성 및 낮은 유전율(바람직하게, k=2.5 이하, 보다 바람직하게, k=2.0 이하)를 갖는 실리카 물질이다.
본 발명에 따른 제조방법은 순수한 실리카만을 원료로 하며, 공정이 간단하고 다른 표면처리가 필요하지 않기 때문에, 반도체 제조공정에 있어서, 매우 경제적인 이점을 제공한다.
이하, 본 발명을 구체적인 실시예에 기초하여 상세히 설명하나, 이러한 실시예로 본 발명의 범주를 제한하는 것은 아니다. 따라서, 해당기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
실시예
실시예 1: 박막 나노적층구조물의 제조
실리카 벽의 원료인 테트라에톡시실란(TEOS 99.999%, Sigma-Aldrich 사)의 양은 1.0 g 으로 고정시키고 구조 유도물질인 계면활성제 F-127(Sigma-Aldrich 사) 및 용매 EtOH, 촉매 HCl의 양을 표 1과 같이 조절하여 4가지 박막의 나노적층구조물에 따른 용액을 준비하였다.
Figure 112008004277271-PAT00001
용액을 온도 25℃, 습도 22% 이하의 조건에서 표 1에 제시된 교반시간에 따라 교반시켜 합성하였다. 합성한 용액을 1 X 1 cm 크기의 실리콘 웨이퍼에 28 ~ 29℃, 습도 70%의 조건에서 4500 rpm의 속도로 1분간 스핀 코팅으로 코팅하였다. 이때 실리콘 웨이퍼는 피라나( 1 : 1 = H2SO4 : H2O2 의 혼합)에 2시간 정도 담궈 둔 다음 증류수와 에탄올로 세척하여 실리콘 표면에 OH기를 붙여주는 과정을 미리 수행하여 준비하였다. 80℃ 오븐에서 12 ~ 24시간 동안 에이징(aging)을 한다. 후속하여 퍼니스(Furnace)에 집어넣고 1℃/min 의 속도로 450℃까지 올린 다음 450℃에서 5시간동안 태우고 10℃/min 의 속도로 40℃까지 온도를 낮췄다. 계면활성제와 유기물을 제거하여 다공성 박막을 제작했다.
실시예 2: X-ray 회절 분석
도 3에 나타낸 바와 같이 D/MAX-2200 Ultima(Rigaku사)를 사용하여 XRD를 측정하였다. 광원의 파장은 1.5406 Å의 CuKα를 사용하였고, 격자간격(d value)은 브래그(Braggi)의 법칙(2dsinθ = nλ)으로 계산하였다.
실시예 3: 고온 처리후 X-ray 회절 분석
실시예 1에서, 450℃에서 5시간 동안 소성 과정을 수행하여 수득한 박막에 대해, 후속하여 800℃에서 30분간 고온 처리를 하여 XRD 측정하였다(도 4 참조). 그 결과, 본 발명에 따른 다공성 박막들은 고온에서도 그 구조가 유지됨이 확인되었다. 450℃에서 소성한 결과와 비교했을 때, 격자간격이 줄어든 이유는 고온처리로 구조는 유지되지만 450℃에서보다 공기층들이 무너지면서 격자 간격이 줄어들었을 알 수 있으며, 고온처리에 따라 격자간격을 조절할 수 있음을 알 수 있다.
실시예 4: IR 분석
실시예 1에서 수득한 박막에 대해, TENSOR27(BRUKER사)를 사용하여 IR 분석을 수행했다.(도 5 참조) 다공성 박막이 H2O를 함유하는 경우, H2O 자체의 유전율이 높기 때문에(~80) 유전율이 증가하게 된다. 따라서 저유전 물질에 적용되기 위해선 흡습성이 낮거나 H2O를 함유하지 않아야 한다. IR에서의 H2O 피크는 3400 ~ 3600cm-1에서 나타나는데, 본 발명에 따른 다공성 박막은 이러한 H2O 피크를 볼 수 없었다. 따라서 본 발명에 따른 SKUL 시리즈는 흡습성이 낮고 물을 가지고 있지 않아 유전율이 상대적으로 낮음이 확인되었다(표2).
실시예 5: TEM 분석
도 6는 고 해상 TEM(HRTEM; JSM-3011, 300kV) 및 고-전압 전자 현미경(HVEM; JEM-ARM 1300S, 1250kV)을 이용한 결과이다. 본 발명에 따른 SKUL 시리즈가 실리카 벽과 공기층으로 구성되어진 라멜라(lamellar) 구조임이 밝혀졌다.
도 7의 TEM 사진은 본 발명에 따른 SKUL 시리즈의 실리카 벽과 공기층의 두께가 XRD에서 구한 격자간격(d 값)과 일치함을 보여준다(표2).
Figure 112008004277271-PAT00002
실시예 6: SEM 분석
도 8은 FESEM (JEOL, 7000F)를 이용한 결과이다. 표 3에 나타낸 바와 같이 본 발명에 따른 SKUL 시리즈들은 74 ~ 207 nm의 두께를 갖는다.
Figure 112008004277271-PAT00003
실시예 7: 나노 인덴테이션 ( 나노압입 )
도 9의 나노 인덴테이션은 나노 인덴테이터(MTS사)를 이용해서 본 발명에 따른 다공성 박막의 경도와 모듈러스를 측정한 결과를 나타낸다. 종래의 저유전 물질들이 0.5 GPa 이하의 경도와 3.0 GPa 이하의 모듈러스를 갖는 것과 비교하여, 본 발명에 따른 SKUL 시리즈의 경도 및 모듈러스 값은 매우 높은 값임을 알 수 있다. (표 3)
실시예 8: 유전상수(k)
유전상수(k)값을 HP 4248A Precision LCR meter로 측정하고, 다음 공식으로 계산하였다;
C p = ε o εA/d
여기서, ε0는 진공에서의 유전율, ε는 본 발명에 따른 박막의 유전율, A는 전극의 면적, d는 저유전 물질의 두께 이다.
도 10에 나타낸 바와 같이, 기존의 저유전 물질 중 2.0 이하의 유전상수값을 갖는 물질들이 거의 없는 것으로 보아 본 발명에 따른 SKUL 시리즈의 유전율 값은 매우 낮은 값임을 알 수 있다(표 3).
실시예 9: 증기처리에 대한 내성 시험
본 발명에 따라 나노적층구조 저유전 박막의 흡습성 테스트를 위해 다음과 같은 분석 실험을 행하였다. 100℃ 끓는 물의 증기 환경, 즉 매우 습한 조건에서 제조한 나노적층구조 저유전 박막을 30분간 방치해 둔 후에 IR 분석을 행하였다. 도 11의 좌측 그래프는 실리콘 웨이퍼 만을 측정한 그래프이고, 도 11의 우측 그래프는 본 발명에 따른 실험편 SKUL-1,2를 측정한 그래프이다. 도 11를 참고로, 본 발명에 따른 실험편 SKUL-1,2의 IR 데이터에서 물 피크가 관찰되지 않았다. 본 발명에 따라 제조된 나노적층구조 저유전 박막이 매우 습한 환경에서도 물을 흡착하지 않는, 매우 낮은 흡습성을 갖는 것을 확인할 수 있었다.
실시예 10: 29Si MAS NMR 스펙트럼의 분석
본 발명에 따라 제조한 SKUL 시리즈의 NMR 스펙트럼 분석을 행하였으며, 이를 도 12에 나타내었다. 메조동공의 구조와 크기는 실리카 종의 올리고머화반응(oligomerization)의 차수와 관련이 있고 따라서 NMR 스펙트럼의 분석을 통하여 본 발명에 따라 제조한 나노적층구조 저유전 박막의 크기와 구조를 확인하였다.
비교 실시예
본 발명에 따라 제조한 나노적층구조 저유전 박막을 종래의 저유전들과 비교하기 위하여, 참고문헌들을 바탕으로 비교실험을 행하였으며, 이에 관한 물성을 측 정 및 비교하였다.
비교 실시예 1 ) 참고문헌(Adv. Mater. 2000, 12, 1769)에 기재된 바와 같은 폴리머와 유기용매를 사용하여 스핀-코팅법으로 제작한 저유전 물질인 SiLK를 제작하였다. 하지만 이 물질의 k 값은 2.65 이고, 영 모듈러스(Young's modulus)는 2.45 GPa, 경도는 0.38 GPa 의 값을 가짐으로써 본 발명에 따른 저유전 나노적층구조 실리카 박막보다 높은 유전상수 값과 현저히 낮은 영 모듈러스 및 경도 값을 가지는 것을 알 수 있다. 이로써 본 발명에 따라 제조한 나노적층구조 저유전 박막이 종래기술에 비하여, 매우 뛰어난 성능을 가짐을 확인 할 수 있었다.
비교 실시예 2 ) 참고문헌(Chem. Mater. 14. 1845-1852)에 따라, 하이드로젠 실세스퀴옥산(Hydrogen silsesquioxane)을 기초로 한 실리카 소스와, 메틸프로필키톤과 같은 낮은 끓는점을 갖는 용매를 사용하여 스핀-코팅 방법을 통해 메조동공을 갖는 저유전 박막을 제조하였다.
비교 실시예 3 ) 참고문헌 (Langmuir 17, 6683-6691)에 따라, PMSSQ/BTMSE 프리폴리머(prepolymer)와 비스(1,2-트리메톡시실란)에탄(BTMSE)[Bis(1,2-trimethoxysilyl)ethane(BTMSE)] 그리고 메틸트리메톡시실란[ methyltrimethoxysilane(MSSQ)]을 사용하여 스핀-코팅을 통해 저유전 박막을 제조하였다.
비교 실시예 1 및 비교 실시예 3으로 부터 생성되는 박막의 유전율을 측정한 결과, 모두 2.5 ~ 3.5 정도의 유전율을 나타내어 본 발명에 따라 제조한 나노적층구조 저유전 박막 보다 훨씬 높은 k값을 가지는 것으로 나타났다.
상기한 바와 같이, 본 발명에 따른 박막 나노적층구조물은 적합한 기계적 강도와 화학적 안정성을 제공하며, 특히 2.5 이하의 매우 낮은 유전율 및 높은 경도를 갖는다. 또한, 본 발명에 따른 박막 나노적층구조물의 제조 방법은 순수한 실리카만을 원료로 하고 별다른 표면 처리를 하지 않도록 하기 때문에 반도체 공정 자체를 간단하고 경제적이게 하는 이점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참고로 본 발명을 구체적으로 설명하였으나, 해당기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 요지로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 응용 및 변경시킬 수 있음은 명백하다.
본 발명에 따른 박막 나노적층구조물은 낮은 흡습성과 높은 표면강도 및 저 유전상수를 가짐으로써 차세대 반도체 산업의 멀티칩 패키지용 소재로서 유망하다. 또한, 향후 멀티칩 패키지용 저 유전재료, 칩 간의 배선재료 등의 다양한 분야에 응용이 가능하다.
도 1은 본 발명에 따른 박막 나노적층구조물의 저유전율을 설명하기 위한 참고도면으로서, 두 개의 유전체를 연결하는 두 가지 방법을 예시한 것이다.
도 2은 본 발명에 따른 저 유전율, 고경도의 박막 나노적층구조물을 제조하는 방법에 관한 순서도이다.
도 3는 본 발명에 따른 박막 나노적층구조물의 XRD 분석 결과를 도시한 것이다.
도 4은 본 발명에 따른 박막 나노적층구조물을 추가적으로 고온처리과정을 거친 XRD의 분석 결과를 도시한 것이다.
도 5는 본 발명에 따른 박막 나노적층구조물의 IR 분석 결과를 도시한 것이다.
도 6는 본 발명에 따른 박막 나노적층구조물의 구조를 관찰하기 위한 TEM 사진이다.
도 7은 본 발명에 따른 박막 나노적층구조물의 공기층 및 실리카 층을 관찰하기 위한 TEM 사진이다.
도 8은 본 발명에 따른 박막 나노적층구조물의 두께를 관찰하기 위한 SEM 사진이다.
도 9은 본 발명에 따른 박막 나노적층구조물의 나노 인덴테이션(nanoindentation)의 분석 결과를 도시한 것이다.
도 10는 본 발명에 따른 박막 나노적층구조물의 유전상수를 구하기 위한 전 기용량(Cp) 분석 결과를 도시한 것이다.
도 11은 본 발명에 따른 박막 나노적층구조물의 IR 스펙트럼 분석 결과를 도시한 것이다.
도 12는 본 발명에 따른 박막 나노적층구조물의 NMR 스펙트럼 분석 결과를 도시한 것이다.

Claims (16)

  1. 실리카 층 및 공기층이 코팅되는 웨이퍼 표면에 수직방향으로 교대로 반복 적층되어 구성되는 박막 나노적층구조물.
  2. 제1항에 있어서, 1 ~ 8 nm 두께의 실리카 층 및 1 ~ 5 nm 두께의 공기층이 2 ~ 15 nm의 반복 주기로 적층되는 것을 특징으로 하는 박막 나노적층구조물.
  3. 제1항 또는 제2항에 있어서, 1.0 내지 2.5의 낮은 유전율 및 0.2 ~ 3.0 GPa의 높은 경도를 가지는 저 유전율, 고경도의 박막 나노적층구조물.
  4. 저 유전율, 고경도 박막의 나노적층구조물의 제조방법으로서,
    실리카와 계면활성제의 자기 조립(self-assembly) 구조 형성을 유도하기 위하여, 계면활성제 및 실리카 전구체를 포함하는 실리카 졸 용액의 교반 단계; 스핀-코팅 단계; 에이징 단계; 및 계면활성제와 유기물을 제거하는 소성단계로 구성되는 박막 나노적층구조물의 제조 방법.
  5. 저 유전율, 고경도 박막의 나노적층구조물의 제조방법으로서,
    실리카와 계면활성제의 자기 조립 구조 형성을 유도하기 위하여, 계면활성제, 실리카 전구체, 용매, 및 촉매를 포함하는 실리카 졸 용액을 20 ~ 30℃의 온도 에서 교반하는 단계;
    상기 용액을 실리콘 웨이퍼에 스핀-코팅하는 단계;
    상기 웨이퍼를 50 ~ 100℃ 오븐에서 10 ~ 60시간 동안 에이징하는 단계; 및
    계면활성제와 유기물을 제거하기 위하여, 서서히 가열한 후, 400℃ ~ 500℃에서 2 ~ 6시간 동안 태우고 다시 서서히 냉각하여 웨이퍼를 소성시키는 단계로 구성되는 박막 나노적층구조물의 제조 방법.
  6. 제4항 또는 제5항에 있어서, 실리카 전구체는 트리에톡시실레인(TES), 트리메톡시실레인(TMOS), 비닐트리메톡시실레인(VTMOS) 및 테트라에톡시실란(TEOS)으로 이루어진 메조동공구조를 구현할 수 있는 실리카 전구체 군에서 선택되는 것을 특징으로 하는 박막 나노적층구조물의 제조 방법.
  7. 제4항 또는 제5항에 있어서, 계면활성제는 세틸트리메틸암모니움브로마이드(CTAB), 화학식 EOmPOnEOm (EO은 에틸렌 옥사이드, PO은 프로필렌 옥사이드, n 및 m은 정수를 의미함) 또는 EOmPOn을 가지는 블록 공중합체(EO은 에틸렌 옥사이드, PO은 프로필렌 옥사이드, n 및 m은 정수를 의미함), 또는 화학식 CmH2m+1EOn (EO은 에틸렌 옥사이드, n 및 m은 정수를 의미함)을 가지는 블록 공중합체(브리즈 타입(Brij type))로 이루어진 메조동공구조를 구현할 수 있는 계면활성제 군에서 선택되는 것을 특징으로 하는 박막 나노적층구조물의 제조 방법.
  8. 제4항에 있어서, 실리카 졸 용액이 물, 부탄올, 메탄올, 에탄올, 및 프로판올로부터 선택되는 유기용매 및 HNO3, HCl, HBr, HI, H2SO4, 및 HClO4 로 이루어진 군에서 선택되는 산성촉매, 또는 용매 및 촉매를 더 포함하는 것을 특징으로 하는 박막 나노적층구조물의 제조 방법.
  9. 제4항 또는 제5항에 있어서, 실리카 전구체가 테트라에톡시실란(TEOS)이고, 계면활성제가 화학식 EO106PO70EO106을 가지는 블록 공중합체(F-127)인 것을 특징으로 하는 박막 나노적층구조물의 제조 방법.
  10. 제4항 또는 제5항에 있어서, 유전율이 1.0 내지 2.5의 값을 갖는 박막 나노적층구조물의 제조 방법.
  11. 제4항 또는 제5항에 있어서, 경도가 0.2 ~ 3.0 GPa의 값을 갖는 박막 나노적층구조물의 제조 방법.
  12. 제4항 또는 제5항에 있어서, 또는 교반단계가 10 ~ 30시간 교반하는 것을 특징으로 하는 박막 나노적층구조물의 제조 방법.
  13. 제4항 또는 제5항에 있어서, 실리카 졸 용액은 전체 용액의 중량에 기하여, 5 중량% ~ 20 중량%의 실리카 및 0.1 중량% ~ 0.8 중량%의 계면활성제를 포함하는 것을 특징으로 하는 박막 나노적층구조물의 제조 방법.
  14. 제5항 또는 제8항에 있어서, 유기 용매가 에탄올이고, 산성촉매가 HCl인 것을 특징으로 하는 박막 나노적층구조물의 제조 방법.
  15. 제5항 또는 제8항에 있어서, 실리카 졸 용액이 실리카전구체로서 TEOS, 계면활성제로서 F127, 산촉매로서 HCl, 용매로서 H2O 및 EtOH를 포함하며, TEOS : F127 : HCl : H2O : EtOH의 몰농도 비율이 1 : 1.65×10-3 ~ 6.60×10-3 : 2.08×10-3 ~ 4.17×10-3 : 2.31 ~ 4.62 : 22.6 ~ 93.90 인 것을 특징으로 하는 박막 나노적층구조물의 제조 방법.
  16. 제4항 또는 제5항에 따른 방법에 의해 제조된 저 유전율, 고경도의 박막 나노적층구조물.
KR1020080005595A 2008-01-18 2008-01-18 저유전율, 고경도의 박막 나노적층구조물 및 이의 제조방법 KR20090079537A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080005595A KR20090079537A (ko) 2008-01-18 2008-01-18 저유전율, 고경도의 박막 나노적층구조물 및 이의 제조방법
US12/352,178 US20090208737A1 (en) 2008-01-18 2009-01-12 Lamella structured thin films with ultralow dielectric constants and high hardness and method for manufacturing the same
CNA2009100012563A CN101488491A (zh) 2008-01-18 2009-01-16 具有超低介电常数和高硬度的片层结构薄膜及其制造方法
JP2009007152A JP2009170923A (ja) 2008-01-18 2009-01-16 超低誘電率、高硬度のラメラ構造薄膜及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080005595A KR20090079537A (ko) 2008-01-18 2008-01-18 저유전율, 고경도의 박막 나노적층구조물 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20090079537A true KR20090079537A (ko) 2009-07-22

Family

ID=40891291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080005595A KR20090079537A (ko) 2008-01-18 2008-01-18 저유전율, 고경도의 박막 나노적층구조물 및 이의 제조방법

Country Status (4)

Country Link
US (1) US20090208737A1 (ko)
JP (1) JP2009170923A (ko)
KR (1) KR20090079537A (ko)
CN (1) CN101488491A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190088172A (ko) 2018-01-18 2019-07-26 한국과학기술원 평면 구조의 다층 박막을 형성하기 위한 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101713983B (zh) * 2009-11-23 2011-12-21 浙江大学 基于独立成分分析和贝叶斯推理的半导体过程监测方法
CN102826558A (zh) * 2011-06-14 2012-12-19 北京航空航天大学 一种介孔二氧化硅膜的制备方法
KR102267504B1 (ko) * 2017-12-22 2021-06-21 주식회사 엘지화학 메조포러스 실리카 코팅층을 포함하는 광학 부재의 제조방법 및 이를 이용하여 제조된 광학 부재
CN110330235B (zh) * 2019-06-11 2021-10-01 惠科股份有限公司 多孔二氧化硅薄膜及其制备方法、以及显示面板
CN111416001B (zh) * 2020-03-04 2022-05-17 泰州隆基乐叶光伏科技有限公司 一种钝化胶、钝化方法及钝化设备
JP2022014750A (ja) * 2020-07-07 2022-01-20 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6592764B1 (en) * 1997-12-09 2003-07-15 The Regents Of The University Of California Block copolymer processing for mesostructured inorganic oxide materials

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190088172A (ko) 2018-01-18 2019-07-26 한국과학기술원 평면 구조의 다층 박막을 형성하기 위한 방법

Also Published As

Publication number Publication date
US20090208737A1 (en) 2009-08-20
JP2009170923A (ja) 2009-07-30
CN101488491A (zh) 2009-07-22

Similar Documents

Publication Publication Date Title
Yang et al. Spin‐on Mesoporous Silica Films with Ultralow Dielectric Constants, Ordered Pore Structures, and Hydrophobic Surfaces
US6630696B2 (en) Silica zeolite low-k dielectric thin films
KR20090079537A (ko) 저유전율, 고경도의 박막 나노적층구조물 및 이의 제조방법
US6699797B1 (en) Method of fabrication of low dielectric constant porous metal silicate films
JP4662718B2 (ja) 集積回路用途用の低金属多孔質シリカ誘電体
KR100536178B1 (ko) 계면활성제를 함유하는 용액으로부터 제조된 메소다공성실리카 필름 및 그 제조방법
KR100671850B1 (ko) 다공질 필름의 개질 방법 및 개질된 다공질 필름 및 그 용도
US20060046079A1 (en) Method for preparing surfactant-templated, mesoporous low dielectric film
KR20070083745A (ko) 유기실리카 물질 내의 가교 유기 기의 변환방법
JP2006500769A (ja) 低ｋ材料用の中間層接着促進剤
WO2000013223A1 (en) Nanoporous dielectric thin films
CN1313371C (zh) 含有中孔二氧化硅层的电子器件及制备该中孔二氧化硅层的组合物
US6809041B2 (en) Low dielectric constant films derived by sol-gel processing of a hyperbranched polycarbosilane
JP4555836B2 (ja) 気孔形成用テンプレートとしてのシクロデキストリン誘導体及びそれを用いて調整された低誘電体材料
JP2001520805A (ja) 等級化された密度を有するナノポーラス誘電体フィルム及びそのようなフィルムの製造方法
KR100572801B1 (ko) 기계적 특성이 우수한 절연막 코팅 조성물
JP4657859B2 (ja) 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置
JP4261297B2 (ja) 多孔質フィルムの改質方法、改質された多孔質フィルム及びその用途
JP2006526672A (ja) 低ｋ誘電体形成用有機シルセスキオキサン重合体
JP2012104616A (ja) 低誘電率膜の前駆体組成物及びこれを用いた低誘電率膜の製造方法
WO2015184573A1 (zh) 一种超低介电常数绝缘薄膜及其制备方法
TWI326114B (en) A phosphorous-containing silazane composition, a phosphorous-containing siliceous film, a phosphorous-containing siliceous filing material, a production method of a siliceous film and semiconductor device
KR101150267B1 (ko) 낮은 유전 상수 ｋ를 가진 제올라이트-탄소 도핑된옥사이드 복합체 유전체
KR100989964B1 (ko) 폴리실세스퀴옥산계 유무기 혼성 그라프트 공중합체 및그의 제조에 이용되는 기공 형성제를 포함하는 유기실란화합물과 그를 포함하는 절연막의 제조방법
Ting et al. Template effects on low k materials made from spin-on mesoporous silica

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20100629

Effective date: 20120223