JP2010267716A - 低誘電率絶縁膜の作製方法、半導体装置およびその製造方法 - Google Patents

低誘電率絶縁膜の作製方法、半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2010267716A
JP2010267716A JP2009116601A JP2009116601A JP2010267716A JP 2010267716 A JP2010267716 A JP 2010267716A JP 2009116601 A JP2009116601 A JP 2009116601A JP 2009116601 A JP2009116601 A JP 2009116601A JP 2010267716 A JP2010267716 A JP 2010267716A
Authority
JP
Japan
Prior art keywords
insulating film
dielectric constant
low dielectric
constant insulating
porous silica
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009116601A
Other languages
English (en)
Inventor
Yoshinori Cho
義紀 長
Kimimaro Yoshikawa
公麿 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hiroshima University NUC
Micron Memory Japan Ltd
Original Assignee
Hiroshima University NUC
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hiroshima University NUC, Elpida Memory Inc filed Critical Hiroshima University NUC
Priority to JP2009116601A priority Critical patent/JP2010267716A/ja
Priority to US12/617,040 priority patent/US8030221B2/en
Priority to KR1020100001656A priority patent/KR101137756B1/ko
Priority to CN201010003231.XA priority patent/CN101887853B/zh
Publication of JP2010267716A publication Critical patent/JP2010267716A/ja
Priority to US13/222,817 priority patent/US8253251B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005Formation and after-treatment of dielectrics
    • H01L2221/1042Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】多孔質シリカ膜で構成される低誘電率絶縁膜の疎水性を改善すると共に、空孔径を所定の範囲に制御することによって、比誘電率の低減、リーク電流の低減、および機械的強度の向上を図る。
【解決手段】基板上に多孔質シリカ膜形成用原料を塗布する工程と、多孔質シリカ膜形成用原料が塗布された基板を水を添加しない有機アミン蒸気雰囲気中に暴露する気相処理工程と、を含む多孔質シリカ膜からなる低誘電率絶縁膜の作製方法。
【選択図】図6

Description

本発明は、低誘電率絶縁膜の作製方法に関し、詳しくは、多孔質シリカからなる低誘電率絶縁膜の作製方法に関する。また、本発明はこの方法で作製された低誘電率絶縁膜を含む半導体装置及びその製造方法に関する。
半導体集積回路の高集積化・高速化に伴い、多層配線構造における信号遅延時間および消費電力の増加が問題となっている。信号遅延時間は配線抵抗と配線間容量の積であるRC遅延により決まる。配線抵抗は配線幅の縮小により増大し、また配線間容量は配線ピッチの縮小により増大することから、微細化とともに信号遅延時間は増加する。また消費電力はクロック周波数、配線間容量、電源電圧の積により決まる。消費電力の削減には電源の低電圧化が有効であるが、例えば最小加工寸法が90nmとなるLSIの世代ですでに1V近くとなっており、MOSFETの動作が可能なしきい値電圧の制限から、さらなる電源電圧の大幅低減は期待できない。したがって、動作クロック周波数を落とさない条件では配線間容量を低減する必要がある。
信号遅延時間・消費電力を低減するには、配線抵抗を低減する方法と配線間容量を小さくする方法の二つの対策が有効であり、前者を改善するためにアルミニウム配線より抵抗率の低い銅配線の導入が進められている。一方、後者を改善するために、従来配線間の層間絶縁膜として用いられていた材料であるバルクSiOに代えて低誘電率絶縁材料である多孔質シリカ(多孔質SiO)膜が検討されている。
より低い比誘電率を有する低誘電率材料を実現するためには、多孔質化が必須の技術であると考えられているために様々な多孔質膜の形成方法が提案されている。特許文献1には、多孔質膜よりなる低誘電率絶縁膜の機械強度を向上させる方法として、有機ポリマーの周囲にシリコン原子と酸素原子の結合を含み且つ空孔を有する第2の粒子が付着された第1の微粒子からなる低誘電率絶縁膜形成用材料を用いることが提案されている。機械的強度については改善されているものの、誘電率は、バルクの樹脂に依存しており、また、形成される絶縁膜自体の誘電率も何ら評価されていない。特許文献2には、プラズマCVD装置を用い、プラズマ重合反応により基板上にシロキサンオリゴマーを堆積し、堆積したシロキサンオリゴマーに有機アミン(テトラプロピルアンモニウム水溶液)を作用させて多孔質膜を形成する方法が記載されている。特許文献3には、塗布法で基板上に形成した前駆体を複数回の熱処理を施すことによって多孔質膜を形成する方法が記載されている。
しかし、多孔質膜にすることにより固体としての機械強度の低下、水分吸着の増大が問題となっている。
特開2005−210111号公報 特開2007−149954号公報 特開2004−311532号公報
多孔質膜を形成する一例として、多孔質膜に多孔質シリカ膜を用いる場合、空孔発生剤を添加したシリカ前駆体材料(TEOS等)を基板上に薄膜として形成した後、加熱処理を行うことで、空孔発生剤が揮発し、薄膜中に空孔が形成される。しかし、加熱処理後、空孔表面に親水性であるSi−OH結合が形成され、プロセス工程のごく短時間で起こる水吸着により誘電率上昇およびリーク電流の悪化を引き起こすと共に空孔径の制御が困難となって機械的強度が低下する問題がある。
上記従来技術の問題に鑑み、本発明の目的は、多孔質シリカ膜で構成される低誘電率絶縁膜の疎水性を改善すると共に、空孔径を所定の範囲に制御することによって、比誘電率の低減、リーク電流の低減、および機械的強度の向上を図った多孔質シリカ膜で構成される低誘電率絶縁膜の作製方法、ならびにそのような方法で作製される低誘電率絶縁膜を含む半導体装置およびその製造方法を提供することにある。
本願発明者らは、多孔質シリカ膜の疎水性を向上させる方法、すなわち、多孔質シリカ膜中の空孔表面のSi−OH結合を減少させる方法として、以下の検討を行ってきた。
予め調合、合成されたシリカ前駆体を塗布法によって基板上に薄膜化し、その基板を有機アミンを滞留させたオートクレーブ内に設置し、その後、有機アミンを加熱して発生させた蒸気にシリカ前駆体を暴露する気相処理を施すことによって、シリカ前駆体に脱水縮合反応を促進させる疎水化方法の研究を行い、その研究内容をJJAP(Japanese Journal of Applied Physics, Vol. 47, No. 11, 2008, pp. 8360-8363)に発表している。この研究段階では、シリカ前駆体の脱水縮合反応を促進させることを期待して、有機アミンに水(H2O)を加えた混合液を蒸気源として用いていた。
この方法によって多孔質シリカ膜に疎水性を発現させ、リーク電流および比誘電率の低減に有効なプロセスであることを示す結果が得られた。しかし、一方で、空孔径の平均値が大きいと共に分布が広く、空孔径の制御が困難である結果も得られた。半導体の製造工程に用いる層間絶縁膜は、熱ストレスや、機械的ストレスを受ける環境に晒されることを勘案すると、大きな空孔径の存在は、機械的強度の低下をもたらす原因となるもので好ましくない。
本発明では、上記研究に加えて、多孔質シリカ膜の疎水性を維持しつつ、膜中の空孔径を制御するための様々な実験を行った。その結果、シリカ前駆体の脱水縮合反応を促進させることを期待して有機アミンに混合していた水を含有させないことが、多孔質シリカ膜中の空孔径を制御する上で最も有効な方法であることを見出し、本発明をなすに至った。
すなわち、本発明の低誘電率絶縁膜の作製方法は、
基板上に多孔質シリカ膜形成用原料を塗布し、多孔質シリカ前駆体膜を形成する工程と、
前記多孔質シリカ前駆体膜が形成された前記基板を水を添加しない有機アミン蒸気雰囲気中に暴露する気相処理工程と、
を含むことを特徴とする多孔質シリカ膜からなる低誘電率絶縁膜の作製方法である。
本発明によれば、多孔質シリカ膜で構成される低誘電率絶縁膜の疎水性を改善すると共に、空孔径を所定の範囲に制御することができ、比誘電率の低減、リーク電流の低減、および機械的強度の向上を図った多孔質シリカ膜で構成される低誘電率絶縁膜が提供される。また、本発明に係る低誘電率絶縁膜を層間絶縁膜として備えた半導体装置は、寄生容量の低減と共に、リーク電流の低減、機械的強度の向上が図れ、信頼性の高い半導体装置を提供することができる。
本発明の一実施例に係る多孔質シリカ膜の製造工程を説明するフローチャートである。 本発明の一実施例で使用した気相処理のオートクレーブを説明する模式図である。 疎水化処理の効果を説明するFT−IRによって測定した吸収スペクトル図である。 誘電率の気相処理時間依存性を示すグラフである。 リーク電流の気相処理時間依存性を示すグラフである。 気相処理におけるエチレンジアミンとトリエチルアミンの体積比における空孔径分布の変化を示すグラフである。 本発明に係る半導体装置の製造例を説明する工程断面図である。
本発明は、シリカ前駆体、触媒、水、溶媒、空孔発生剤の攪拌合成によって多孔質シリカ膜形成用原料を生成する工程、生成された多孔質シリカ膜形成用原料を基板上に塗布し、多孔質シリカ前駆体膜を形成する工程、基板上に形成された多孔質シリカ前駆体膜に気相処理を施してシリカ前駆体の重合を促進すると同時に疎水化する工程、さらに、熱処理して多孔質シリカ前駆体膜を多孔質シリカ膜に変換し緻密化する工程を有する。以下、多孔質シリカ膜形成用原料の各組成物および各工程について説明する。
(多孔質シリカ膜形成用原料)
本発明のシリカ前駆体にはポリシロキサンを用いる。ポリシロキサンとしては、一般式(1)で表わされる化合物の加水分解縮合物を用いることができる。
SiX4−n ……(1)
(式中、Rは水素原子または炭素数1〜20の有機基を示し、Xは同一または異なる加水分解性基を示し、nは0〜2の整数である。nが2のときRは同一でもよく異なっていてもよい。)
一般式(1)における加水分解性基Xとしては、例えば、アルコキシ基、ハロゲン基、アセトキシ基、イソシアネート基などを挙げることができる。特に、多孔質シリカ膜形成用原料の液状安定性および被膜塗布特性などの点から、アルコキシ基が好ましい。
加水分解性基Xがアルコキシ基である化合物(アルコキシシラン)としては、例えば、テトラメトキシシラン、テトラエトキシシラン、テトラ−n−プロポキシシラン、テトラ−iso−プロポキシシラン、テトラ−n−ブトキシシラン、テトラ−sec−ブトキシシラン、テトラ−tert−ブトキシシランおよびテトラフェノキシシランなどのテトラアルコキシシラン、トリメトキシシラン、トリエトキシシラン、トリプロポキシシラン、フルオロトリメトキシシラン、フルオロトリエトキシシラン、メチルトリメトキシシラン、メチルトリエトキシシラン、メチルトリ−n−プロポキシシラン、メチルトリ−iso−プロポキシシラン、メチルトリ−n−ブトキシシラン、メチルトリ−iso−ブトキシシラン、メチルトリ−tert−ブトキシシラン、メチルトリフェノキシシラン、エチルトリメトキシシラン、エチルトリエトキシシラン、エチルトリ−n−プロポキシシラン、エチルトリ−iso−プロポキシシラン、エチルトリ−n−ブトキシシラン、エチルトリ−iso−ブトキシシラン、エチルトリ−tert−ブトキシシラン、エチルトリフェノキシシラン、n−プロピルトリメトキシシラン、n−プロピルトリエトキシシラン、n−プロピルトリ−n−プロポキシシラン、n−プロピルトリ−iso−プロポキシシラン、n−プロピルトリ−n−ブトキシシラン、n−プロピルトリ−iso−ブトキシシラン、n−プロピルトリ−tert−ブトキシシラン、n−プロピルトリフェノキシシラン、iso−プロピルトリメトキシシラン、iso−プロピルトリエトキシシラン、iso−プロピルトリ−n−プロポキシシラン、iso−プロピルトリ−iso−プロポキシシラン、iso−プロピルトリ−n−ブトキシシラン、iso−プロピルトリ−iso−ブトキシシラン、iso−プロピルトリ−tert−ブトキシシラン、iso−プロピルトリフェノキシシラン、n−ブチルトリメトキシシラン、n−ブチルトリエトキシシラン、n−ブチルトリ−n−プロポキシシラン、n−ブチルトリ−iso−プロポキシシラン、n−ブチルトリ−n−ブトキシシラン、n−ブチルトリ−iso−ブトキシシラン、n−ブチルトリ−tert−ブトキシシラン、n−ブチルトリフェノキシシラン、sec−ブチルトリメトキシシラン、sec−ブチルトリエトキシシラン、sec−ブチルトリ−n−プロポキシシラン、sec−ブチルトリ−iso−プロポキシシラン、sec−ブチルトリ−n−ブトキシシラン、sec−ブチルトリ−iso−ブトキシシラン、sec−ブチルトリ−tert−ブトキシシラン、sec−ブチルトリフェノキシシラン、t−ブチルトリメトキシシラン、t−ブチルトリエトキシシラン、t−ブチルトリ−n−プロポキシシラン、t−ブチルトリ−iso−プロポキシシラン、t−ブチルトリ−n−ブトキシシラン、t−ブチルトリ−iso−ブトキシシラン、t−ブチルトリ−tert−ブトキシシラン、t−ブチルトリフェノキシシラン、フェニルトリメトキシシラン、フェニルトリエトキシシラン、フェニルトリ−n−プロポキシシラン、フェニルトリ−iso−プロポキシシラン、フェニルトリ−n−ブトキシシラン、フェニルトリ−iso−ブトキシシラン、フェニルトリ−tert−ブトキシシラン、フェニルトリフェノキシシラン、トリフルオロメチルトリメトキシシラン、ペンタフルオロエチルトリメトキシシラン、3,3,3−トリフルオロプロピルトリメトキシシランおよび3,3,3−トリフルオロプロピルトリエトキシシランなどのトリアルコキシシラン並びにジメチルジメトキシシラン、ジメチルジエトキシシラン、ジメチルジ−n−プロポキシシラン、ジメチルジ−iso−プロポキシシラン、ジメチルジ−n−ブトキシシラン、ジメチルジ−sec−ブトキシシラン、ジメチルジ−tert−ブトキシシラン、ジメチルジフェノキシシラン、ジエチルジメトキシシラン、ジエチルジエトキシシラン、ジエチルジ−n−プロポキシシラン、ジエチルジ−iso−プロポキシシラン、ジエチルジ−n−ブトキシシラン、ジエチルジ−sec−ブトキシシラン、ジエチルジ−tert−ブトキシシラン、ジエチルジフェノキシシラン、ジ−n−プロピルジメトキシシラン、ジ−n−プロピルジエトキシシラン、ジ−n−プロピルジ−n−プロポキシシラン、ジ−n−プロピルジ−iso−プロポキシシラン、ジ−n−プロピルジ−n−ブトキシシラン、ジ−n−プロピルジ−sec−ブトキシシラン、ジ−n−プロピルジ−tert−ブトキシシラン、ジ−n−プロピルジフェノキシシラン、ジ−iso−プロピルジメトキシシラン、ジ−iso−プロピルジエトキシシラン、ジ−iso−プロピルジ−n−プロポキシシラン、ジ−iso−プロピルジ−iso−プロポキシシラン、ジ−iso−プロピルジ−n−ブトキシシラン、ジ−iso−プロピルジ−sec−ブトキシシラン、ジ−iso−プロピルジ−tert−ブトキシシラン、ジ−iso−プロピルジフェノキシシラン、ジ−n−ブチルジメトキシシラン、ジ−n−ブチルジエトキシシラン、ジ−n−ブチルジ−n−プロポキシシラン、ジ−n−ブチルジ−iso−プロポキシシラン、ジ−n−ブチルジ−n−ブトキシシラン、ジ−n−ブチルジ−sec−ブトキシシラン、ジ−n−ブチルジ−tert−ブトキシシラン、ジ−n−ブチルジフェノキシシラン、ジ−sec−ブチルジメトキシシラン、ジ−sec−ブチルジエトキシシラン、ジ−sec−ブチルジ−n−プロポキシシラン、ジ−sec−ブチルジ−iso−プロポキシシラン、ジ−sec−ブチルジ−n−ブトキシシラン、ジ−sec−ブチルジ−sec−ブトキシシラン、ジ−sec−ブチルジ−tert−ブトキシシラン、ジ−sec−ブチルジフェノキシシラン、ジ−tert−ブチルジメトキシシラン、ジ−tert−ブチルジエトキシシラン、ジ−tert−ブチルジ−n−プロポキシシラン、ジ−tert−ブチルジ−iso−プロポキシシラン、ジ−tert−ブチルジ−n−ブトキシシラン、ジ−tert−ブチルジ−sec−ブトキシシラン、ジ−tert−ブチルジ−tert−ブトキシシラン、ジ−tert−ブチルジフェノキシシラン、ジフェニルジメトキシシラン、ジフェニルジエトキシシラン、ジフェニルジ−n−プロポキシシラン、ジフェニルジ−iso−プロポキシシラン、ジフェニルジ−n−ブトキシシラン、ジフェニルジ−sec−ブトキシシラン、ジフェニルジ−tert−ブトキシシラン、ジフェニルジフェノキシシラン、ビス(3,3,3−トリフルオロプロピル)ジメトキシシランおよびメチル(3,3,3−トリフルオロプロピル)ジメトキシシランなどのジオルガノジアルコキシシランなどを挙げることができる。さらに、本発明におけるシリカ前駆体には、一般式(1)で表わされる化合物を単独で用いてもよいし、2種類以上を組み合わせて用いてもよい。
本発明に用いる多孔質シリカ膜形成用原料の生成には、一般式(1)で表わされる化合物の加水分解・縮合において、反応を促進する触媒を用いることが好ましい。触媒としては、アルカリ系として、例えば、水酸化テトラメチルアンモニウム、水酸化テトラエチルアンモニウム、水酸化テトラプロピルアンモニウム、水酸化テトラブチルアンモニウムなどのオニウム塩を挙げることができる。上記の触媒は単独で用いてもよいし、2種類以上を組み合わせて用いてもよい。もしくは、酸系の触媒としては、例えば、蟻酸、マレイン酸、フマル酸、酢酸、プロピオン酸、ブタン酸、ペンタン酸、ヘキサン酸、ヘプタン酸、オクタン酸、ノナン酸、デカン酸、シュウ酸、アジピン酸、セバシン酸、酪酸、オレイン酸、ステアリン酸、リノール酸、リノレイン酸、サリチル酸、安息香酸、p−アミノ安息香酸、p−トルエンスルホン酸、フタル酸、スルホン酸、酒石酸およびトリフルオロメタンスルフォン酸などの有機酸並びに塩酸、燐酸、硝酸、ホウ酸、硫酸およびフッ酸などの無機酸などを挙げることができる。
触媒の使用量は、一般式(1)で表わされる化合物に対して0.0001モル〜1モルの範囲にあることが好ましい。触媒の使用量が少なすぎると、重合反応が進行しない傾向がある。一方、触媒の使用量が多すぎると、ゲル化が促進され、成膜性が低下する傾向がある。
尚、加水分解反応で副生成するアルコールは、場合に応じてエバポレータなどを用いて除去してもよい。
本発明に用いる多孔質シリカ膜形成用原料の生成には、前記一般式(1)で表わされる化合物の加水分解・縮合反応系中に存在させる水が必要である。水の量は適宜決定することができるが、含有量が少なすぎると塗布性能が低下して塗布膜厚の均一性確保が困難となる。また、含有量が多すぎると保存安定性が低下する問題が発生する。本発明においては、一般式(1)で表わされる化合物1モルに対して、水の量を0.5モル〜20モルの範囲内とすることが好ましい。
本発明に用いる多孔質シリカ膜形成用原料の生成には、一般式(1)で表わされる化合物を溶解可能な溶媒を含有することが好ましい。溶媒としては、例えば、エチレングリコールメチルエーテルプロピオネート、エチレングリコールエチルエーテルプロピオネート、アセテートエチレングリコールメチルエーテルアセテート、エチレングリコールエチルエーテルアセテート、ジエチレングリコールメチルエーテルアセテート、ジエチレングリコールエチルエーテルアセテート、ジエチレングリコール−n−ブチルエーテルアセテート、プロピレングリコールメチルエーテルアセテート、プロピレングリコールエチルエーテルアセテート、プロピレングリコールプロピルエーテルアセテート、ジプロピレングリコールメチルエーテルアセテートおよびジプロピレングリコールエチルエーテルアセテートなどのエーテルアセテート系溶媒、エチレングリコールモノメチルエーテル、エチレングリコールモノエチルエーテル、エチレングリコールモノ−n−ヘキシルエーテル、エチレングリコールモノフェニルエーテル、エチレングリコールモノ−2−エチルブチルエーテル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノプロピルエーテル、ジエチレングリコールモノエチルエーテル、ジエチレングリコールモノ−n−ブチルエーテル、ジエチレングリコールモノ−n−ヘキシルエーテル、ジプロピレングリコールモノメチルエーテルおよびジプロピレングリコールモノエチルエーテルなどのエーテルグリコール系溶媒、メタノール、エタノール、n−プロパノール、i−プロパノール、n−ブタノール、i−ブタノール、sec−ブタノール、t−ブタノール、n−ペンタノール、i−ペンタノール、2−メチルブタノール、sec−ペンタノール、t−ペンタノール、3−メトキシブタノール、n−ヘキサノール、2−メチルペンタノール、sec−ヘキサノール、2−エチルブタノール、sec−ヘプタノール、n−オクタノール、2−エチルヘキサノール、sec−オクタノール、n−ノニルアルコール、n−デカノール、sec−ウンデシルアルコール、トリメチルノニルアルコール、sec−テトラデシルアルコール、sec−ヘプタデシルアルコール、フェノール、シクロヘキサノール、メチルシクロヘキサノール、ベンジルアルコール、エチレングリコール、1,2−プロピレングリコール、1,3−ブチレングリコール、ジエチレングリコール、ジプロピレングリコール、トリエチレングリコールおよびトリプロピレングリコールなどのアルコール系溶媒、アセトン、メチルエチルケトン、メチル−n−プロピルケトン、メチル−n−ブチルケトン、メチル−i−ブチルケトン、メチル−n−ペンチルケトン、メチル−n−ヘキシルケトン、ジエチルケトン、ジ−i−ブチルケトン、トリメチルノナノン、シクロヘキサノン、シクロペンタノン、メチルシクロヘキサノン、2,4−ペンタンジオン、アセトニルアセトン、ジアセトンアルコール、アセトフェノンおよびγ−ブチロラクトンなどのケトン系溶媒、エチルエーテル、i−プロピルエーテル、n−ブチルエーテル、n−ヘキシルエーテル、2−エチルヘキシルエーテル、エチレンオキシド、1,2−プロピレンオキシド、ジオキソラン、4−メチルジオキソラン、ジオキサンおよびジメチルジオキサンなどのエーテル系溶媒、酢酸メチル、酢酸エチル、酢酸n−プロピル、酢酸i−プロピル、酢酸n−ブチル、酢酸i−ブチル、酢酸sec−ブチル、酢酸n−ペンチル、酢酸sec−ペンチル、酢酸3−メトキシブチル、酢酸メチルペンチル、酢酸2−エチルブチル、酢酸2−エチルヘキシル、酢酸ベンジル、酢酸シクロヘキシル、酢酸メチルシクロヘキシル、酢酸ノニル、γ−ブチロラクトン、γ−バレロラクトン、アセト酢酸メチル、アセト酢酸エチル、ジ酢酸グリコール、酢酸メトキシトリグリコール、プロピオン酸エチル、プロピオン酸n−ブチル、プロピオン酸i−アミル、シュウ酸ジエチル、シュウ酸ジ−n−ブチル、乳酸メチル、乳酸エチル、乳酸n−ブチルおよび乳酸n−アミルなどのエステル系溶媒、エチレングリコールジメチルエーテル、トリエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテルおよびエチレングリコールジブチルエーテルなどのアルキレングリコールジアルキルエーテル系溶媒、ジエチレングリコールジメチルエーテルおよびジエチレングリコールジエチルエーテルなどのジアルキレングリコールジアルキルエーテル系溶媒並びにアセトニトリル、N,N−ジメチルホルムアミド、N,N−ジメチルアセトアミドおよびN,N−ジメチルスルホキシドなどが挙げられる。これらの溶媒は単独で用いてもよいし、2種類以上を組み合わせて用いてもよい。
また、溶媒の使用量は、シロキサンオリゴマーが3質量%〜25質量%の濃度範囲となるようにすることが好ましい。溶媒の量が少なすぎると、安定性および成膜性などが低下する傾向がある。一方、溶媒の量が多すぎると、所望の膜厚を得ることが困難となる傾向がある。
また、本発明に用いる多孔質シリカ膜形成用原料には、空孔発生剤(ポロジェン)を含有することが必要である。空孔発生剤としては、例えば、ビニルエーテル系化合物、ビニルピリジン系化合物、スチレン系化合物、アルキルエステルビニル系化合物、(メタ)アクリル酸系化合物およびアルキレンオキサイド構造を有する重合体などを挙げることができる。重合体の分解特性および膜の機械強度の点からは、アルキレンオキサイド構造を有する重合体が好ましく、エチレンオキサイド構造又はプロピレンオキサイド構造を有する重合体が特に好ましい。
上記のシリカ前駆体に、触媒、水、溶媒、空孔発生剤を添加して攪拌合成し、多孔質シリカ膜形成用原料を生成する。
(塗布方法)
本発明にかかる多孔質シリカ膜の形成方法は、基板上に上記の多孔質シリカ膜形成用原料を塗布する塗布工程と、塗布された多孔質シリカ膜形成用原料から溶媒を蒸発させるプリベーク工程をさらに有する。これにより、基板上に多孔質シリカ前駆体膜が形成される。
塗布工程は、半導体基板上に回転塗布法やスキャン塗布法などによって多孔質シリカ膜形成用原料を塗布する。半導体基板としては、例えばシリコン基板を用いることができる。半導体基板には素子分離領域や、ソース・ドレイン拡散層およびゲート電極からなるMOS型トランジスタなどの能動素子や、キャパシタや配線などの受動素子が形成されていてもよい。回転塗布法を用いる場合には、回転数を調整することにより塗布膜厚を制御することが可能である。また、スキャン塗布法では、2次元に延伸されたノズルからの吐出量を調整することにより塗布膜厚を制御することが可能である。
次に、この多孔質シリカ膜形成用原料から溶媒を蒸発させるプリベーク処理を行う。この工程は、多孔質シリカ膜形成用原料中に含まれる溶媒を蒸発除去させることを目的として行うものである。プリベークにおける加熱温度は溶媒の種類に応じて適宜設定することができるが、空孔発生剤の分解温度より低い温度であることが好ましい。具体的には、100℃より低いことがより好ましく、80℃より高いことが好ましい。80℃以下では溶媒の蒸発除去が不十分となる。処理時間は10から70分であることが好ましく、50から60分であることがより好ましい。本発明において、プリベーク処理は、枚葉式ホットプレート、ベルトコンベア式ホットプレート、またはファーネス(電気炉)などを用いて複数の基板を同時に処理することができる。
(気相処理方法)
本発明にかかる多孔質シリカ膜の形成方法は、プリベーク処理工程の後、多孔質シリカ前駆体膜中に含まれるシリカ前駆体の重合を促進させると同時に疎水化のための気相処理工程を有する。本発明における気相処理とは、基板上に形成された多孔質シリカ前駆体膜を有機アミン蒸気に暴露する処理を意味する。この気相処理によって、多孔質シリカ前駆体膜中に有機アミンを拡散させ、シリカ前駆体を疎水化すると同時に一部の空孔発生剤を分解、揮発させることができる。本発明においては、気相処理に用いる蒸気には水蒸気を含まない構成とする。すなわち、有機アミン蒸気を発生させる溶液には水を積極的に添加しない構成とする。溶液に水を添加すると、蒸気に水蒸気が多く含まれてしまい、疎水性の発現が不十分となる傾向がある。また、後述するように、空孔径の制御が困難となる。なお、プリベーク処理工程の後、多孔質シリカ前駆体膜中に残存する水や、シリカ前駆体の脱水・縮合過程で生成する水に由来する微量の水蒸気までも否定するものではない。また、有機アミン中に不純物として含まれる水も、その量が微量である限り効果に影響するものではない。
有機アミンには、メチルアミン、エチルアミン、イソプロピルアミン、ノルマルブチルアミン、エチレンジアミン、ヘキサンジアミンなどの1級アミン、ジメチルアミン、ジエチルアミン、ジイソプロピルアミン、ジノルマルブチルアミンなどの2級アミン、トリメチルアミン、トリエチルアミン、トリノルマルブチルアミン、テトラメチルエチレンジアミンなどの3級アミンがある。なお、テトラプロピルアンモニウム水溶液(水酸化テトラプロピルアンモニウム)等のアンモニウム塩は、通常、有機アミンには含まれない。しかし、上記の有機アミンには、沸点が低いために蒸発量の制御が困難であったり、気相処理装置の安全性を確保するために極めて複雑な装置構成を必要とするものもある。したがって、生産性を考慮すると、沸点が50℃以上250℃未満であり、常温で液体である有機アミンが好ましい。また、単独では常温で固体であっても、他の常温で液体である有機アミンと混合した際あるいは気相処理の開始時の温度にて液状を呈するものであれば、同様に使用できる。気相処理に用いる有機アミンとしては、エチレンジアミン(沸点:117℃)、ヘキサンジアミン(沸点:204℃)、ノルマルブチルアミン(沸点:78℃)、ジイソプロピルアミン(沸点:84℃)、ジノルマルブチルアミン(沸点:160℃)、トリエチルアミン(沸点:89℃)、トリノルマルブチルアミン(沸点:216℃)、テトラメチルエチレンジアミン(沸点:122℃)から選択される1種もしくは複数の組み合わせを用いることが望ましい。溶液には、要求される空孔径に応じて単独の有機アミンを用いてもよいし、複数の有機アミンを組み合わせて用いてもよい。有機アミンとしては、1級ジアミンを含むことが空孔径を小さく制御する上で好ましく、また、3級アミンを含むことが疎水性をより有効に発現させる上で好ましい。中でも、エチレンジアミンとトリエチルアミンとを100:0〜0:100の溶液状態での体積比で用いることが空孔径制御と疎水性発現とを両立する上で好ましい。
気相処理を行う方法としては、底部に有機アミン溶液を滞留させたオートクレーブ内に単数または複数の基板を挿入してオートクレーブ全体をベーク炉に導入して加熱する方法や、有機アミン溶液を滞留させる浴槽を下方に備えたベルトコンベア方式で加熱する方法を用いることができる。前者では、有機アミン溶液と多孔質シリカ前駆体膜が形成された基板とは同時に同じ温度で加熱されるが、後者では、有機アミン溶液と基板とは異なる加熱源で加熱されるので別々に温度を制御することが可能である。
気相処理を行う場合の溶液加熱温度は、用いる各有機アミンの沸点以上で250℃以下であることが好ましい。沸点より低い場合には蒸気の発生効率が悪くなり、250℃より高くなると加熱機構や蒸気漏洩防止機構など装置構成が複雑になる問題がある。
また、基板の加熱温度は100℃以上450℃以下が好ましく、210℃以上250℃以下がより好ましい。450℃より高い加熱温度では多孔質シリカ前駆体膜から多孔質シリカ膜に変換される過程で膜に局所的な破裂や亀裂が生じる場合があり、絶縁膜としての機能を果たせなくなる場合がある。また、加熱機構や蒸気漏洩防止機構などの複雑さを軽減するために250℃以下とすることがより好ましい。100℃より低いと有機アミン蒸気の多孔質シリカ前駆体膜中への拡散が不十分で多孔質シリカ膜への変換が不完全となる。100℃以上とすることにより蒸気を効率的に拡散させることができ、210℃以上とすることによって、より効果的に拡散反応を助長することができる。
気相処理を行う場合の処理時間は、0.5〜6時間が好ましく、1〜6時間がより好ましい。
(焼成)
本発明にかかる多孔質シリカ膜の形成方法は、気相処理工程の後、空孔発生剤の分解・揮発を完結させる焼成工程として加熱処理を施すことが好ましい。前工程の気相処理においても、空孔発生剤の分解・揮発は進行するが、より好ましい210℃以上250℃以下の温度範囲では空孔発生剤の分解・揮発が不十分であり、これを完結させるために本焼成工程を実施することが好ましい。加熱温度は、空孔発生剤の種類にもよるが、350℃以上450℃以下が好ましく、390℃以上410℃以下がより好ましい。加熱処理雰囲気は特に制限されず、空気中でも良い。時間は、3〜5時間が好ましく、3.8〜4.2時間がより好ましい。1から20℃/分の昇温速度で所定の温度まで昇温し、所定時間焼成を行う。焼成工程には通常使用されるベーク炉を用いることができる。
なお、気相処理工程の後、焼成工程の前に基板に付着している有機アミンを除去するリンス工程を実施することが好ましい。アセトンなどの有機溶剤に浸漬するか、シャワー噴霧して有機アミンを除去し乾燥させる。リンス工程を実施しないと、溶液の乾燥によって多孔質シリカ膜の表面に異物が残存してしまい、半導体装置の製造に用いることが不適となる場合がある。
以上の工程によって、半導体基板上に疎水性を有し、所望する低誘電率を有する多孔質シリカ膜を形成することができる。これを例えば層間絶縁膜として用い、続いて、公知の方法に従いコンタクトおよび配線などの形成を行うことによって、低誘電率のシリコン酸化膜を有する半導体装置を製造することができる。
図1に本発明の実験による作製のフローチャートを示す。シリカ前駆体溶液としてテトラエトキシシラン(TEOS)、TEOSを加水分解させるための水、溶媒として用いるエタノール、触媒として用いる4級アンモニウムである水酸化テトラブチルアンモニウム(TBAOH)、および空孔発生剤である界面活性剤(Brij78:商品名、ポリオキシエチレン(20)ステアリルエーテル)と空孔発生剤の溶媒となる1−ブタノール(1−BtOH)を準備する(S1)。金属イオン他の不純物を除去するためにTBAOHをイオン交換樹脂を用いて精製する(S2)。精製したTBAOHにエタノールおよび水を添加し攪拌する。さらにTEOSを滴下し(S3)、50℃で24時間攪拌しTEOSの加水分解を行う(S4)。イオン交換樹脂を用いて1−ブタノール(1−BtOH)に溶かした界面活性剤(Brij78)を精製した後、TEOSを含む溶液に攪拌しながら滴下する(S5)。さらに30℃で5時間攪拌を行い、多孔質シリカ膜形成用原料を調製した(S6)。
最終的な多孔質シリカ膜形成用原料溶液のモル比は、TEOS:TBAOH:HO:EtOH:1−BtOH:Brij78= 1:0.32:7.8:19.5:7.4:0.09である。
多孔質シリカ膜形成用原料を生成した後、2000rpmで膜厚が500nmとなるように回転塗布法により半導体基板上に塗布する。塗布膜厚は回転数により制御することができる(S7)。その後、空気中で90℃1時間プリベークを行い、水分およびアルコール分を揮発させ、多孔質シリカ前駆体膜を形成した(S8)。
図2にオートクレーブと有機アミンを用いた気相処理(S9)の図を示す。塗布・プリベークを行った半導体基板11を「テフロン」(登録商標)製容器12およびステンレス製オートクレーブ13の中に設置する。容器12の底部には有機アミン溶液14が滞留されている。容器12内には、有機アミン溶液14と半導体基板11が直接接触しないようにステージが設けられており、半導体基板11はステージ上に設置した。ステージには有機アミン溶液の蒸気が通過する複数の貫通孔が設けられている。半導体基板11を設置した後、オートクレーブ13をベーク炉内に設置し、210℃で2時間気相処理を行った。本実施例では、前述の好適な有機アミンであるエチレンジアミン、ヘキサンジアミン、ノルマルブチルアミン、ジイソプロピルアミン、ジノルマルブチルアミン、トリエチルアミン、トリノルマルブチルアミン、テトラメチルエチレンジアミンの中からエチレンジアミン(EDA)、トリエチルアミン(EtN)を選択した。処理条件としては、エチレンジアミン、トリエチルアミンの溶液状態での体積比を変えた。気相処理を行った後、処理装置から取り出した半導体基板をアセトンによりリンス処理して半導体基板に付着している有機アミンを除去し、さらに乾燥した。その後、ベーク炉内に設置し、2℃/分の昇温速度で400℃まで加熱し、空気中で4時間焼成を行った(S10)。
図3に、気相処理を行なったサンプルのフーリエ変換赤外吸収測定(FT−IR)によって測定した吸収スペクトルを示す。この測定法では、吸収スペクトルのピーク値が高くなるほど膜中に含まれる水起因の結合(Si−OH)が多いことを示している。測定サンプルは、気相処理を行なわないサンプル(a)、EDA100Vol%で水を添加していないサンプル(b)、EDA/Et3Nが50Vol%/50Vol%で水を添加していないサンプル(c)、Et3N100Vol%で水を添加していないサンプル(d)、EDA/Et3Nが50Vol%/50Vol%でさらに水を添加したサンプル(e)とした。気相処理を行っていないサンプル(a)に比べて、水を添加せずに気相処理を行ったサンプル(b)、(c)、(d)は、体積比によらずSi−OH基が減少し疎水性が発現している。一方、水を添加したEDA/Et3Nが50Vol%/50Vol%のサンプル(e)ではSi−OH基の減少は限定的であり、疎水性の発現は不十分であることが明白である。
図4に、気相処理による比誘電率の処理時間依存性を示した。比誘電率は、シリコン基板上に多孔質シリカ膜を形成し、その表面に面積が既知の金属電極を形成してキャパシタを構成し、キャパシタの容量を電圧―容量特性により測定し、得られた容量値から電極面積と多孔質シリカ膜の膜厚を勘案して求めた。サンプル(f)は、気相処理を行っていない場合の評価結果を示す。気相処理により、比誘電率(k−値)が低減されることが分かる。さらに、EDAとEtNに水を添加したサンプル(h)に比べ、添加していないサンプル(g)の方が、比誘電率が低減される。サンプル(g)では、気相処理時間の経過に伴って単調に減少する傾向を示すが、1時間を境にして飽和する傾向を示している。気相処理時間1時間では比誘電率2.7、2時間では2.6の値が得られた。
図5に、気相処理によるリーク電流の時間依存性を示した。通常、半導体装置の製造に用いられる絶縁膜におけるリーク電流は、1.0×10-8A/cm2より小さいことが要求される。サンプル(i)は、気相処理を行っていない場合、サンプル(k)はEDA/Et3Nが50Vol%/50Vol%でさらに水を添加した場合、サンプル(j)はEDA/Et3Nが50Vol%/50Vol%で水を添加しない場合の結果を示している。いずれの場合も、気相処理により、リーク電流が低減されることが分かる。しかし、EDAとEtNに水を添加したサンプル(k)では1時間でリーク電流の減少が飽和する傾向を示し、1.0×10-8A/cm2より小さいリーク電流を維持するのは困難である。一方、水を添加していないサンプル(j)では1時間より長い気相処理時間において9.5×10-9A/cm2の以下のリーク電流値を示しており充分実用性があることがわかる。
図6にX線小角散乱法により測定した空孔径分布のEDAとEtNの体積比依存性を示す。EtNの割合が増加するにつれて、空孔サイズ(平均空孔径)が増加していることがわかる。なお、平均空孔径は、空孔径分布のピーク値にほぼ等しいことから、本明細書では空孔径分布のピーク値をもって平均空孔径とする。EDAとEtNに水を添加すると空孔径サイズが増加してしまう。測定サンプルは、気相処理を行わないサンプル(l)、EDA100Vol%で水を添加していないサンプル(m)、EDA/Et3Nが50Vol%/50Vol%で水を添加していないサンプル(n)、Et3N100Vol%で水を添加していないサンプル(o)、EDA/Et3Nが50Vol%/50Vol%でさらに水を添加したサンプル(p)とした。気相処理を行っていないサンプル(l)の空孔径の平均値は3nmで最も小さい結果であったが、本サンプルは前述のように疎水性が発現せず、誘電率およびリーク電流の低減は困難で実用性に欠ける。水を添加せずに気相処理を行ったサンプル(m)、(n)、(o)は、空孔径が各々4、6、8nmとなっており、EDA100Vol%のサンプル(m)でより小さい平均空孔径が得られた。Et3N100Vol%のサンプル(o)の平均空孔径は8nmであり、50Vol%/50Vol%のサンプル(m)で各々単独の場合の中間の値を示しており、EDAとEt3Nの体積比を調整することにより所望の平均空孔径を得ることができる。一方、水を添加したEDA/Et3Nが50Vol%/50Vol%のサンプル(p)では平均空孔径が20nm程度となり空孔径分布も広くなっている。水を添加した気相処理では空孔径の制御が困難であることを示している。半導体の製造工程に用いる層間絶縁膜は、熱ストレスや、機械的ストレスを受ける環境に晒されることを勘案すると、大きな空孔径の存在は、機械的強度の低下をもたらす原因となるもので好ましくない。
本実施例によれば、水を添加しないEDAまたはEtNあるいはこれらの組み合わせによる有機アミンの気相処理により、多孔質シリカ膜の疎水性を維持しつつ、平均空孔径を4nmから8nmの範囲で制御することができ、誘電率2.5近傍でリーク電流が1.0×10−8A/cm2より小さく、機械的強度にも優れた多孔質シリカ膜からなる低誘電率絶縁膜を得ることができる。
(応用例)
図7は、気相処理を用いた多孔質シリカ膜を適用した半導体装置の実施例を示す工程断面図である。ここでは、ダマシン法により銅配線を形成する例を説明する。半導体基板(Siウェハ)100にSi膜等のバリア膜101を形成後、多孔質シリカ膜102を成膜(塗布→気相処理→焼成)する(工程(a))。ハードマスク、レジスト塗布、露光・現像、エッチングを行い、多孔質シリカ膜102に所望の配線パターン103を形成する(工程(b))。全面にCu膜104をメッキ法にて成膜し、その後、必要によりアニールを行う(工程(c))。最後に、化学機械研磨法(Chemical Mechanical Polishing:CMP)で多孔質シリカ膜102上のCuの除去を行うことでCu配線105が形成される(工程(d))。
また、金属配線は、層間絶縁膜に形成される溝と、溝の底面の一部に形成されるコンタクトホールを埋め込んで形成することもできる。
11 半導体基板
12 容器
13 オートクレーブ
14 有機アミン(蒸気及び溶液)
100 半導体基板(Siウエハ)
101 バリア膜
102 多孔質シリカ膜
103 配線パターン
104 Cu膜
105 Cu配線

Claims (24)

  1. 基板上に多孔質シリカ膜形成用原料を塗布し、多孔質シリカ前駆体膜を形成する工程と、
    前記多孔質シリカ前駆体膜が形成された前記基板を水を添加しない有機アミン蒸気雰囲気中に暴露する気相処理工程と、
    を含むことを特徴とする多孔質シリカ膜からなる低誘電率絶縁膜の作製方法。
  2. 前記気相処理工程の後、焼成熱処理工程をさらに有することを特徴とする請求項1に記載の低誘電率絶縁膜の作製方法。
  3. 前記有機アミンは少なくとも1級ジアミンを含有することを特徴とする請求項1または請求項2に記載の低誘電率絶縁膜の作製方法。
  4. 前記1級ジアミンはエチレンジアミンであることを特徴とする請求項3に記載の低誘電率絶縁膜の作製方法。
  5. 前記有機アミンは少なくとも3級アミンを含有することを特徴とする請求項1から4のいずれか1項に記載の低誘電率絶縁膜の作製方法。
  6. 前記3級アミンはトリエチルアミンであることを特徴とする請求項5に記載の低誘電率絶縁膜の作製方法。
  7. 前記多孔質シリカ膜は、直径の平均値で示される4nmから8nmの空孔径を有する膜であることを特徴とする請求項1乃至6のいずれか1項に記載の低誘電率絶縁膜の作製方法。
  8. 前記有機アミンはエチレンジアミンとトリエチルアミンとを100:0〜0:100の溶液状態での体積比で使用したものであって、前記空孔径は、前記エチレンジアミンと前記トリエチルアミンとの体積混合比を調整することにより制御することを特徴とする請求項7に記載の低誘電率絶縁膜の作製方法。
  9. 前記気相処理工程は、前記多孔質シリカ膜を疎水化する工程であり、これにより前記多孔質シリカ膜の吸湿を防止することを特徴とする請求項1に記載の低誘電率絶縁膜の作製方法。
  10. 前記気相処理工程における前記有機アミンの蒸気は、前記有機アミンを沸点以上250℃以下の温度範囲に加熱することにより発生させることを特徴とする請求項1から6のいずれか1項に記載の低誘電率絶縁膜の作製方法。
  11. 前記気相処理工程における基板の温度は、100℃から450℃に設定されることを特徴とする請求項1、請求項9または請求項10に記載の低誘電率絶縁膜の作製方法。
  12. 前記気相処理工程における基板の温度は、210℃から250℃に設定されることを特徴とする請求項11に記載の低誘電率絶縁膜の作製方法。
  13. 前記気相処理工程は、1時間から6時間の範囲で行うことを特徴とする請求項1および請求項9から12のいずれか1項に記載の低誘電率絶縁膜の作製方法。
  14. 前記気相処理工程の後、前記焼成熱処理工程の前に、前記基板の表面に付着している有機アミンを除去するリンス工程と、リンス工程に続く乾燥工程をさらに含むことを特徴とする請求項1に記載の低誘電率絶縁膜の作製方法。
  15. 前記多孔質シリカ膜形成用原料はシリカ前駆体、触媒、水、溶媒、空孔発生剤の攪拌合成によって生成され、前記焼成熱処理工程は、前記気相処理工程で未分解の空孔発生剤を分解揮発させることによって前記多孔質シリカ前駆体膜を多孔質シリカ膜に変換する工程であることを特徴とする請求項1に記載の低誘電率絶縁膜の作製方法。
  16. 前記焼成熱処理工程は、前記基板を1から20℃/分の速度で室温から400℃まで昇温し、1から6時間の範囲で加熱することを特徴とする請求項1または請求項15に記載の低誘電率絶縁膜の作製方法。
  17. 半導体基板上に、金属配線と層間絶縁膜とが積層形成され多層配線構造を有する半導体装置の製造方法において、
    前記層間絶縁膜は低誘電率絶縁膜を含み、
    前記低誘電率絶縁膜は、請求項1乃至16のいずれか1項に記載の方法で作製されることを特徴とする半導体装置の製造方法。
  18. 前記金属配線は、前記層間絶縁膜に形成される溝を埋め込んで形成されることを特徴とする請求項17に記載の半導体装置の製造方法。
  19. 前記金属配線は、前記層間絶縁膜に形成される溝と、前記溝の底面の一部に形成されるコンタクトホールを埋め込んで形成されることを特徴とする請求項17または請求項18に記載の半導体装置の製造方法。
  20. 前記金属配線は、銅配線である請求項17から19のいずれか1項に記載の半導体装置の製造方法。
  21. 半導体基板上に、金属配線と層間絶縁膜とが積層形成され多層配線構造を有する半導体装置であって、
    前記層間絶縁膜は低誘電率絶縁膜を含み、前記低誘電率絶縁膜は、請求項1乃至16のいずれか1項に記載の方法で作製された多孔質シリカ膜であることを特徴とする半導体装置。
  22. 前記金属配線は、前記層間絶縁膜に形成される溝を埋め込んで形成されたことを特徴とする請求項21に記載の半導体装置。
  23. 前記金属配線は、前記層間絶縁膜に形成される溝と、前記溝の底面の一部に形成されたコンタクトホールを埋め込んで形成されたことを特徴とする請求項21または請求項22に記載の半導体装置。
  24. 前記金属配線は、銅配線である請求項21から23のいずれか1項に記載の半導体装置。
JP2009116601A 2009-05-13 2009-05-13 低誘電率絶縁膜の作製方法、半導体装置およびその製造方法 Pending JP2010267716A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009116601A JP2010267716A (ja) 2009-05-13 2009-05-13 低誘電率絶縁膜の作製方法、半導体装置およびその製造方法
US12/617,040 US8030221B2 (en) 2009-05-13 2009-11-12 Method for producing low-k l film, semiconductor device, and method for manufacturing the same
KR1020100001656A KR101137756B1 (ko) 2009-05-13 2010-01-08 로우-k 막을 제조하는 방법, 반도체 소자 및 그 제조 방법
CN201010003231.XA CN101887853B (zh) 2009-05-13 2010-01-11 低k膜的制造方法、半导体装置及其制造方法
US13/222,817 US8253251B2 (en) 2009-05-13 2011-08-31 Method for producing low-k film, semiconductor device, and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009116601A JP2010267716A (ja) 2009-05-13 2009-05-13 低誘電率絶縁膜の作製方法、半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2010267716A true JP2010267716A (ja) 2010-11-25

Family

ID=43067840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009116601A Pending JP2010267716A (ja) 2009-05-13 2009-05-13 低誘電率絶縁膜の作製方法、半導体装置およびその製造方法

Country Status (4)

Country Link
US (2) US8030221B2 (ja)
JP (1) JP2010267716A (ja)
KR (1) KR101137756B1 (ja)
CN (1) CN101887853B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015379A (ja) * 2010-07-01 2012-01-19 Univ Of Miyazaki シリコン酸化膜からのoh基除去法
KR20150088815A (ko) * 2012-11-22 2015-08-03 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘. 실리카질막의 형성 방법 및 동 방법으로 형성된 실리카질막

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267716A (ja) * 2009-05-13 2010-11-25 Elpida Memory Inc 低誘電率絶縁膜の作製方法、半導体装置およびその製造方法
US8927430B2 (en) * 2011-07-12 2015-01-06 International Business Machines Corporation Overburden removal for pore fill integration approach
KR101361454B1 (ko) * 2012-08-23 2014-02-21 이근수 반도체 소자의 실리콘 산화막 형성 방법
JP2017037505A (ja) 2015-08-11 2017-02-16 ルネサスエレクトロニクス株式会社 半導体装置
WO2019039909A1 (ko) * 2017-08-24 2019-02-28 주식회사 엘지화학 실리카막의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079592A (ja) * 2002-08-12 2004-03-11 Asahi Kasei Corp 層間絶縁用薄膜
JP2007514519A (ja) * 2003-10-20 2007-06-07 ウィリアム・マーシュ・ライス・ユニバーシティ ポリマー及び帯電ナノ粒子からなるマイクロカプセルを製造する方法
KR20080022316A (ko) * 2006-09-06 2008-03-11 삼성전자주식회사 반도체 장치의 금속 배선 형성 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3859540B2 (ja) * 2002-05-14 2006-12-20 松下電器産業株式会社 低誘電率絶縁膜形成用材料
JP2004311532A (ja) 2003-04-02 2004-11-04 Semiconductor Leading Edge Technologies Inc 多孔質膜の形成方法
JP4903373B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP3978209B2 (ja) 2004-12-27 2007-09-19 松下電器産業株式会社 低誘電率絶縁膜形成用材料及び低誘電率絶縁膜の形成方法
JP4641933B2 (ja) * 2005-11-28 2011-03-02 三井化学株式会社 薄膜形成方法
JP2010267716A (ja) * 2009-05-13 2010-11-25 Elpida Memory Inc 低誘電率絶縁膜の作製方法、半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079592A (ja) * 2002-08-12 2004-03-11 Asahi Kasei Corp 層間絶縁用薄膜
JP2007514519A (ja) * 2003-10-20 2007-06-07 ウィリアム・マーシュ・ライス・ユニバーシティ ポリマー及び帯電ナノ粒子からなるマイクロカプセルを製造する方法
KR20080022316A (ko) * 2006-09-06 2008-03-11 삼성전자주식회사 반도체 장치의 금속 배선 형성 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CSNC200759100810; 吉野 雄信 他: '水熱合成ゼオライト含有絶縁膜の気相処理によるゼオライト結晶化、ポーラスシリカの気相輸送法によるゼオラ' 応用物理学関係連合講演会講演予稿集2007春2 Extended Abstracts (The 54th Spring Meeting, 2007);T 29a-P5-1,29a-P5-2,29a-P5-3, 20070417, 第877頁, (社)応用物理学会 *
JPN6014023870; 吉野 雄信 他: '水熱合成ゼオライト含有絶縁膜の気相処理によるゼオライト結晶化、ポーラスシリカの気相輸送法によるゼオラ' 応用物理学関係連合講演会講演予稿集2007春2 Extended Abstracts (The 54th Spring Meeting, 2007);T 29a-P5-1,29a-P5-2,29a-P5-3, 20070417, 第877頁, (社)応用物理学会 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015379A (ja) * 2010-07-01 2012-01-19 Univ Of Miyazaki シリコン酸化膜からのoh基除去法
KR20150088815A (ko) * 2012-11-22 2015-08-03 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘. 실리카질막의 형성 방법 및 동 방법으로 형성된 실리카질막
KR20190002763A (ko) * 2012-11-22 2019-01-08 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘. 실리카질막의 형성 방법 및 동 방법으로 형성된 실리카질막
KR101970860B1 (ko) * 2012-11-22 2019-04-19 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘. 실리카질막의 형성 방법 및 동 방법으로 형성된 실리카질막
KR102119371B1 (ko) * 2012-11-22 2020-06-08 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘. 실리카질막의 형성 방법 및 동 방법으로 형성된 실리카질막

Also Published As

Publication number Publication date
KR101137756B1 (ko) 2012-04-24
CN101887853B (zh) 2014-02-05
KR20100122848A (ko) 2010-11-23
US20100289143A1 (en) 2010-11-18
US8030221B2 (en) 2011-10-04
US8253251B2 (en) 2012-08-28
US20110309511A1 (en) 2011-12-22
CN101887853A (zh) 2010-11-17

Similar Documents

Publication Publication Date Title
JP4169088B2 (ja) シリカ系被膜形成用組成物、シリカ系被膜及びその製造方法、並びに電子部品
US7727907B2 (en) Manufacturing method of semiconductor device and semiconductor device produced therewith
EP1246239B1 (en) Method of forming dual damascene structure
US6890605B2 (en) Method of film formation, insulating film, and substrate for semiconductor
JP2004311532A (ja) 多孔質膜の形成方法
JP2010267716A (ja) 低誘電率絶縁膜の作製方法、半導体装置およびその製造方法
JP3906916B2 (ja) 膜形成用組成物、膜形成方法および膜
JP2004277501A (ja) シリカ系被膜形成用組成物、シリカ系被膜及びその形成方法、並びにシリカ系被膜を備える電子部品
JP3966026B2 (ja) シリカ系被膜形成用組成物、シリカ系被膜及びその製造方法、並びに電子部品
JP2003253204A (ja) シリカ系被膜形成用組成物、シリカ系被膜の製造方法及び電子部品
JP2006045352A (ja) シリカ系被膜形成用組成物、シリカ系被膜及びその形成方法並びにシリカ系被膜を備える電子部品
JP4110796B2 (ja) シリカ系被膜形成用組成物、シリカ系被膜の製造方法及び電子部品
JP2005179587A (ja) 膜形成用組成物、膜の形成方法およびシリカ系膜
JP4798330B2 (ja) 絶縁膜形成用組成物、絶縁膜、およびその形成方法
JP2004059738A (ja) 膜形成用組成物、膜の形成方法およびシリカ系膜
JP4101989B2 (ja) ポリオルガノシロキサン系組成物の製造方法、ポリオルガノシロキサン系組成物、および膜
JP2008050610A (ja) シリカ系被膜形成用組成物、シリカ系被膜及びその製造方法、並びに電子部品
JP2007291167A (ja) シリカ系被膜形成用組成物、シリカ系被膜の製造方法及び電子部品
JP4466643B2 (ja) 被膜、被膜形成用塗布液、被膜の製造方法及びその被膜を有する電子部品
JP2004277502A (ja) シリカ系被膜形成用組成物、シリカ系被膜及びその形成方法並びにシリカ系被膜を備える電子部品
JP2008285667A (ja) シリカ系被膜形成用組成物、シリカ系被膜の形成方法、シリカ系被膜及び電子部品
JP3900915B2 (ja) シリカ系被膜形成用組成物、シリカ系被膜の製造方法及び電子部品
JP2003253203A (ja) シリカ系被膜形成用組成物、シリカ系被膜の製造方法及び電子部品
JP4110798B2 (ja) シリカ系被膜形成用組成物、シリカ系被膜の製造方法及び電子部品
JP2012188668A (ja) シリカ系被膜、シリカ系被膜形成用組成物、シリカ系被膜の製造方法及び電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120328

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140530

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141028

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150527