JP2004311532A - 多孔質膜の形成方法 - Google Patents

多孔質膜の形成方法 Download PDF

Info

Publication number
JP2004311532A
JP2004311532A JP2003099670A JP2003099670A JP2004311532A JP 2004311532 A JP2004311532 A JP 2004311532A JP 2003099670 A JP2003099670 A JP 2003099670A JP 2003099670 A JP2003099670 A JP 2003099670A JP 2004311532 A JP2004311532 A JP 2004311532A
Authority
JP
Japan
Prior art keywords
heat treatment
forming
film
polysiloxane
treatment step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003099670A
Other languages
English (en)
Inventor
Kaori Misawa
佳居 実沢
Isao Matsumoto
功 松本
Tadashi Ohashi
直史 大橋
Koichi Abe
浩一 阿部
Haruaki Sakurai
治彰 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Leading Edge Technologies Inc
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Semiconductor Leading Edge Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Semiconductor Leading Edge Technologies Inc filed Critical Hitachi Chemical Co Ltd
Priority to JP2003099670A priority Critical patent/JP2004311532A/ja
Priority to US10/812,420 priority patent/US7205030B2/en
Priority to TW093108633A priority patent/TWI241654B/zh
Priority to FR0403447A priority patent/FR2853264A1/fr
Priority to KR1020040022528A priority patent/KR20040086209A/ko
Publication of JP2004311532A publication Critical patent/JP2004311532A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass

Abstract

【課題】低温での加熱処理によって低誘電率の多孔質膜を形成する方法を提供する。
【解決手段】半導体基板１の上に、ポリシロキサン、空孔形成材、オニウム塩および溶媒を含む膜形成用組成物２を塗布した後、第１の加熱処理によって膜形成用組成物１から溶媒を蒸発させる。次に、不活性ガス雰囲気下において第２の加熱処理を行い、ポリシロキサンの重合を進めてポリシロキサン樹脂被膜３を形成する。その後、酸化性ガス雰囲気下において第３の加熱処理を行うことによって、ポリシロキサン樹脂被膜３の中に空孔４を形成する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は多孔質膜の形成方法に関し、より詳しくは、半導体集積回路において低誘電率絶縁膜として用いられる多孔質膜の形成方法に関する。
【０００２】
【従来の技術】
近年、半導体デバイスの高速化は著しく、多層配線部における配線抵抗と配線間や配線層間の寄生容量に起因する信号伝搬速度の低下による伝送遅延が問題となってきている。このような問題は、半導体デバイスの高集積化に伴う配線幅および配線間隔の微細化につれて配線抵抗が上昇し且つ寄生容量が増大するので、益々顕著となる傾向にある。
【０００３】
従来より、このような配線抵抗および寄生容量の増大に基づく信号遅延を防止するために、アルミニウム配線に代わる銅配線の導入が行われるとともに、層間絶縁膜として低誘電率の絶縁膜材料を用いることが試みられてきた。例えば、ＳｉＯ２（酸化シリコン）膜中にメチル基を導入したＳｉＯＣ（酸炭化シリコン、Ｃａｒｂｏｎ Ｄｏｐｅｄ Ｓｉｌｉｃｏｎ Ｏｘｉｄｅ）膜やポリアリルエーテル誘導体膜などの有機絶縁材料が知られている。しかしながら、これらの膜の誘電率は２．６〜２．９程度であり、よりデザインルールの微細化が進んだ世代の半導体デバイスに向けて更なる誘電率の低下が求められていた。
【０００４】
一方、次世代の半導体集積回路に対しては、膜中に数Å〜数百Åの空孔を有する、いわゆるポーラスＬｏｗ−ｋ膜の使用が有望視されている。
【０００５】
従来、ポーラスＬｏｗ−ｋ膜の形成は、半導体基板上に空孔形成材（ポロジェン）を含むポリシロキサン樹脂組成物を塗布した後、このポリシロキサン樹脂組成物に加熱処理を施すことによって行われてきた。加熱処理を行うことによって、ポリシロキサンの硬化反応が進行すると同時に空孔形成材の分解・気化が起こる。これにより、絶縁膜に多数の微細な空孔（ポア）が形成されることになる。この際、ポリシロキサンの硬化反応が終了する前に空孔形成材の分解が活発になると、形成される空孔のサイズが小さくなるとともに、空孔形成率（ポロシティ）の低下が起こる。そこで、従来は、ポリシロキサンの硬化温度よりも高い温度で空孔形成材の分解が活発になるように設計しており、具体的には、空孔を形成するためにポリシロキサン樹脂組成物に４２５℃以上の温度で加熱処理を行っていた。
【０００６】
【発明が解決しようとする課題】
しかしながら、このような高温での加熱処理を原因として、銅配線の信頼性低下が起こるという問題があった。そこで、加熱処理温度の低温化を図ることが急務となっている。この場合、ポリシロキサンの硬化温度の低温化とともに、空孔形成材の分解反応の低温化を実現することが必要である。ポリシロキサンの硬化温度の低温化のみが実現されても、この温度での空孔形成材の分解・気化が十分でない場合には、膜中に空孔形成材が多く残留することとなり、空孔形成率が低下して所望の誘電率が得られなくなることから好ましくない。
【０００７】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、低誘電率の絶縁膜として適用可能な多孔質膜の形成方法を提供することにある。
【０００８】
また、本発明の目的は、信頼性の高い半導体装置を製造することのできる多孔質膜の形成方法を提供することにある。
【０００９】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【００１０】
【課題を解決するための手段】
本発明の多孔質膜の形成方法は、基板上に、ポリシロキサン、空孔形成材、オニウム塩および溶媒を含む膜形成用組成物を塗布する塗布工程と、膜形成用組成物から溶媒を蒸発させる第１の加熱処理工程と、不活性ガス雰囲気下においてポリシロキサンの重合を進める第２の加熱処理工程と、酸化性ガス雰囲気下において空孔形成材を気化させる第３の加熱処理工程とを有することを特徴としている。
【００１１】
本発明において、第１の加熱処理工程は、不活性ガス雰囲気下において３５０℃以下の温度で行うことができる。
【００１２】
本発明において、第２の加熱処理工程は４００℃以下の温度で行うことができる。また、第２の加熱処理工程は３５０℃以下の温度で行うことができる。
【００１３】
本発明において、第３の加熱処理工程は、第２の加熱処理工程と同じ温度または第２の加熱処理工程よりも低い温度で行うことができる。
【００１４】
本発明において、酸化性ガスは酸素ガスとすることができる。酸素ガスはオゾンまたは酸素ラジカルを含んでいてもよい。
【００１５】
本発明において、ポリシロキサンは、一般式（２）で表わされる化合物の加水分解縮合物とすることができる。
【００１６】
【化２】
ＲｎＳｉＸ４−ｎ ……（２）
（式中、Ｒは水素原子または炭素数１〜２０の有機基を示し、Ｘは同一または異なる加水分解性基を示し、ｎは０〜２の整数である。ｎが２のときＲは同一でもよく異なっていてもよい。）
【００１７】
本発明において、ポリシロキサンの重量平均分子量は３００〜２０，０００の範囲にあることが好ましい。また、空孔形成材は、重量平均分子量２００〜１０，０００のアルキレンオキサイド構造を有する重合体であることが好ましい。また、オニウム塩はアンモニウム塩であることが好ましい。さらに、溶媒は、アルキレングリコールジアルキルエーテルまたはジアルキレングリコールジアルキルエーテルであることが好ましい。
【００１８】
本発明において、基板は半導体基板とすることができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
【００２０】
本発明において使用される膜形成用組成物（シリカ系樹脂組成物）は、ポリシロキサン、空孔形成材、オニウム塩および溶媒を含有する。
【００２１】
ポリシロキサンとしては、一般式（３）で表わされる化合物の加水分解縮合物を用いることができる。
【００２２】
【化３】
ＲｎＳｉＸ４−ｎ ……（３）
（式中、Ｒは水素原子または炭素数１〜２０の有機基を示し、Ｘは同一または異なる加水分解性基を示し、ｎは０〜２の整数である。ｎが２のときＲは同一でもよく異なっていてもよい。）
【００２３】
一般式（３）における加水分解性基Ｘとしては、例えば、アルコキシ基、ハロゲン基、アセトキシ基、イソシアネート基などを挙げることができる。特に、被膜形成用組成物の液状安定性および被膜塗布特性などの点から、アルコキシ基が好ましく用いられる。
【００２４】
加水分解性基Ｘがアルコキシ基である化合物（アルコキシシラン）としては、例えば、テトラメトキシシラン、テトラエトキシシラン、テトラ−ｎ−プロポキシシラン、テトラ−ｉｓｏ−プロポキシシラン、テトラ−ｎ−ブトキシシラン、テトラ−ｓｅｃ−ブトキシシラン、テトラ−ｔｅｒｔ−ブトキシシランおよびテトラフェノキシシランなどのテトラアルコキシシラン、トリメトキシシラン、トリエトキシシラン、トリプロポキシシラン、フルオロトリメトキシシラン、フルオロトリエトキシシラン、メチルトリメトキシシラン、メチルトリエトキシシラン、メチルトリ−ｎ−プロポキシシラン、メチルトリ−ｉｓｏ−プロポキシシラン、メチルトリ−ｎ−ブトキシシラン、メチルトリ−ｉｓｏ−ブトキシシラン、メチルトリ−ｔｅｒｔ−ブトキシシラン、メチルトリフェノキシシラン、エチルトリメトキシシラン、エチルトリエトキシシラン、エチルトリ−ｎ−プロポキシシラン、エチルトリ−ｉｓｏ−プロポキシシラン、エチルトリ−ｎ−ブトキシシラン、エチルトリ−ｉｓｏ−ブトキシシラン、エチルトリ−ｔｅｒｔ−ブトキシシラン、エチルトリフェノキシシラン、ｎ−プロピルトリメトキシシラン、ｎ−プロピルトリエトキシシラン、ｎ−プロピルトリ−ｎ−プロポキシシラン、ｎ−プロピルトリ−ｉｓｏ−プロポキシシラン、ｎ−プロピルトリ−ｎ−ブトキシシラン、ｎ−プロピルトリ−ｉｓｏ−ブトキシシラン、ｎ−プロピルトリ−ｔｅｒｔ−ブトキシシラン、ｎ−プロピルトリフェノキシシラン、ｉｓｏ−プロピルトリメトキシシラン、ｉｓｏ−プロピルトリエトキシシラン、ｉｓｏ−プロピルトリ−ｎ−プロポキシシラン、ｉｓｏ−プロピルトリ−ｉｓｏ−プロポキシシラン、ｉｓｏ−プロピルトリ−ｎ−ブトキシシラン、ｉｓｏ−プロピルトリ−ｉｓｏ−ブトキシシラン、ｉｓｏ−プロピルトリ−ｔｅｒｔ−ブトキシシラン、ｉｓｏ−プロピルトリフェノキシシラン、ｎ−ブチルトリメトキシシラン、ｎ−ブチルトリエトキシシラン、ｎ−ブチルトリ−ｎ−プロポキシシラン、ｎ−ブチルトリ−ｉｓｏ−プロポキシシラン、ｎ−ブチルトリ−ｎ−ブトキシシラン、ｎ−ブチルトリ−ｉｓｏ−ブトキシシラン、ｎ−ブチルトリ−ｔｅｒｔ−ブトキシシラン、ｎ−ブチルトリフェノキシシラン、ｓｅｃ−ブチルトリメトキシシラン、ｓｅｃ−ブチルトリエトキシシラン、ｓｅｃ−ブチルトリ−ｎ−プロポキシシラン、ｓｅｃ−ブチルトリ−ｉｓｏ−プロポキシシラン、ｓｅｃ−ブチルトリ−ｎ−ブトキシシラン、ｓｅｃ−ブチルトリ−ｉｓｏ−ブトキシシラン、ｓｅｃ−ブチルトリ−ｔｅｒｔ−ブトキシシラン、ｓｅｃ−ブチルトリフェノキシシラン、ｔ−ブチルトリメトキシシラン、ｔ−ブチルトリエトキシシラン、ｔ−ブチルトリ−ｎ−プロポキシシラン、ｔ−ブチルトリ−ｉｓｏ−プロポキシシラン、ｔ−ブチルトリ−ｎ−ブトキシシラン、ｔ−ブチルトリ−ｉｓｏ−ブトキシシラン、ｔ−ブチルトリ−ｔｅｒｔ−ブトキシシラン、ｔ−ブチルトリフェノキシシラン、フェニルトリメトキシシラン、フェニルトリエトキシシラン、フェニルトリ−ｎ−プロポキシシラン、フェニルトリ−ｉｓｏ−プロポキシシラン、フェニルトリ−ｎ−ブトキシシラン、フェニルトリ−ｉｓｏ−ブトキシシラン、フェニルトリ−ｔｅｒｔ−ブトキシシラン、フェニルトリフェノキシシラン、トリフルオロメチルトリメトキシシラン、ペンタフルオロエチルトリメトキシシラン、３，３，３−トリフルオロプロピルトリメトキシシランおよび３，３，３−トリフルオロプロピルトリエトキシシランなどのトリアルコキシシラン並びにジメチルジメトキシシラン、ジメチルジエトキシシラン、ジメチルジ−ｎ−プロポキシシラン、ジメチルジ−ｉｓｏ−プロポキシシラン、ジメチルジ−ｎ−ブトキシシラン、ジメチルジ−ｓｅｃ−ブトキシシラン、ジメチルジ−ｔｅｒｔ−ブトキシシラン、ジメチルジフェノキシシラン、ジエチルジメトキシシラン、ジエチルジエトキシシラン、ジエチルジ−ｎ−プロポキシシラン、ジエチルジ−ｉｓｏ−プロポキシシラン、ジエチルジ−ｎ−ブトキシシラン、ジエチルジ−ｓｅｃ−ブトキシシラン、ジエチルジ−ｔｅｒｔ−ブトキシシラン、ジエチルジフェノキシシラン、ジ−ｎ−プロピルジメトキシシラン、ジ−ｎ−プロピルジエトキシシラン、ジ−ｎ−プロピルジ−ｎ−プロポキシシラン、ジ−ｎ−プロピルジ−ｉｓｏ−プロポキシシラン、ジ−ｎ−プロピルジ−ｎ−ブトキシシラン、ジ−ｎ−プロピルジ−ｓｅｃ−ブトキシシラン、ジ−ｎ−プロピルジ−ｔｅｒｔ−ブトキシシラン、ジ−ｎ−プロピルジフェノキシシラン、ジ−ｉｓｏ−プロピルジメトキシシラン、ジ−ｉｓｏ−プロピルジエトキシシラン、ジ−ｉｓｏ−プロピルジ−ｎ−プロポキシシラン、ジ−ｉｓｏ−プロピルジ−ｉｓｏ−プロポキシシラン、ジ−ｉｓｏ−プロピルジ−ｎ−ブトキシシラン、ジ−ｉｓｏ−プロピルジ−ｓｅｃ−ブトキシシラン、ジ−ｉｓｏ−プロピルジ−ｔｅｒｔ−ブトキシシラン、ジ−ｉｓｏ−プロピルジフェノキシシラン、ジ−ｎ−ブチルジメトキシシラン、ジ−ｎ−ブチルジエトキシシラン、ジ−ｎ−ブチルジ−ｎ−プロポキシシラン、ジ−ｎ−ブチルジ−ｉｓｏ−プロポキシシラン、ジ−ｎ−ブチルジ−ｎ−ブトキシシラン、ジ−ｎ−ブチルジ−ｓｅｃ−ブトキシシラン、ジ−ｎ−ブチルジ−ｔｅｒｔ−ブトキシシラン、ジ−ｎ−ブチルジフェノキシシラン、ジ−ｓｅｃ−ブチルジメトキシシラン、ジ−ｓｅｃ−ブチルジエトキシシラン、ジ−ｓｅｃ−ブチルジ−ｎ−プロポキシシラン、ジ−ｓｅｃ−ブチルジ−ｉｓｏ−プロポキシシラン、ジ−ｓｅｃ−ブチルジ−ｎ−ブトキシシラン、ジ−ｓｅｃ−ブチルジ−ｓｅｃ−ブトキシシラン、ジ−ｓｅｃ−ブチルジ−ｔｅｒｔ−ブトキシシラン、ジ−ｓｅｃ−ブチルジフェノキシシラン、ジ−ｔｅｒｔ−ブチルジメトキシシラン、ジ−ｔｅｒｔ−ブチルジエトキシシラン、ジ−ｔｅｒｔ−ブチルジ−ｎ−プロポキシシラン、ジ−ｔｅｒｔ−ブチルジ−ｉｓｏ−プロポキシシラン、ジ−ｔｅｒｔ−ブチルジ−ｎ−ブトキシシラン、ジ−ｔｅｒｔ−ブチルジ−ｓｅｃ−ブトキシシラン、ジ−ｔｅｒｔ−ブチルジ−ｔｅｒｔ−ブトキシシラン、ジ−ｔｅｒｔ−ブチルジフェノキシシラン、ジフェニルジメトキシシラン、ジフェニルジエトキシシラン、ジフェニルジ−ｎ−プロポキシシラン、ジフェニルジ−ｉｓｏ−プロポキシシラン、ジフェニルジ−ｎ−ブトキシシラン、ジフェニルジ−ｓｅｃ−ブトキシシラン、ジフェニルジ−ｔｅｒｔ−ブトキシシラン、ジフェニルジフェノキシシラン、ビス（３，３，３−トリフルオロプロピル）ジメトキシシランおよびメチル（３，３，３−トリフルオロプロピル）ジメトキシシランなどのジオルガノジアルコキシシランなどを挙げることができる。
【００２５】
また、上記のアルコキシシランにおいて、アルコキシ基をハロゲン原子に置換したハロゲンシラン類、アセトキシ基に置換したアセトキシシラン類、イソシアネート基に置換したイソシアネートシラン類などを用いてもよい。
【００２６】
さらに、本発明における膜形成用組成物には、一般式（３）で表わされる化合物を単独で用いてもよいし、２種類以上を組み合わせて用いてもよい。
【００２７】
一般式（３）で表わされる化合物の加水分解・縮合において、反応を促進する触媒としては、例えば、蟻酸、マレイン酸、フマル酸、酢酸、プロピオン酸、ブタン酸、ペンタン酸、ヘキサン酸、ヘプタン酸、オクタン酸、ノナン酸、デカン酸、シュウ酸、アジピン酸、セバシン酸、酪酸、オレイン酸、ステアリン酸、リノール酸、リノレイン酸、サリチル酸、安息香酸、ｐ−アミノ安息香酸、ｐ−トルエンスルホン酸、フタル酸、スルホン酸、酒石酸およびトリフルオロメタンスルフォン酸などの有機酸並びに塩酸、燐酸、硝酸、ホウ酸、硫酸およびフッ酸などの無機酸などを挙げることができる。硬化膜の硬度および誘電率の点からは、マレイン酸および硝酸が好ましく、特に硝酸が好ましい。
【００２８】
上記の触媒は単独で用いてもよいし、２種類以上を組み合わせて用いてもよい。
【００２９】
触媒の使用量は、一般式（３）で表わされる化合物に対して０．０００１モル〜１モルの範囲にあることが好ましい。触媒の使用量が少なすぎると、重合反応が進行しない傾向がある。一方、触媒の使用量が多すぎると、ゲル化が促進する傾向がある。
【００３０】
尚、加水分解反応で副生成するアルコールは、場合に応じてエバポレータなどを用いて除去してもよい。
【００３１】
また、加水分解・縮合反応系中に存在させる水の量も適宜決定することができるが、少なすぎる場合や多すぎる場合には成膜性や保存安定性などが低下するようになる。本発明においては、一般式（３）で表わされる化合物１モルに対して、水の量を０．５モル〜２０モルの範囲内とすることが好ましい。
【００３２】
一般式（３）で表わされる化合物を加水分解・縮合して得られるポリシロキサンは、溶媒への溶解性、機械特性および成膜性などの点から、重量平均分子量が３００〜２０，０００の範囲にあることが好ましく、特に５００〜１０，０００の範囲にあることが好ましい。ここで、重量平均分子量は、ゲルパーミエーションクロマトグラフィー（ＧＰＣ）により測定し、標準ポリスチレンの検量線を使用して換算した値である。
【００３３】
本発明において、ポリシロキサン中の炭素含有量は１１％以下であることが好ましく、１０．４％以下であることがより好ましく、９．６％以下であることがさらに好ましく、８．８％以下であることが極めて好ましい。尚、ポリシロキサンにおける炭素含有量の下限値は６％程度である。炭素含有量が１１％を超えると、最終的に得られるシロキサン骨格を有する多孔質膜（シリカ系樹脂被膜）の接着性および機械的強度が低下するようになることから好ましくない。
【００３４】
上記の炭素含有量は、シロキサンが完全に縮合硬化した状態を仮定して計算される。例えば、テトラアルコキシシランとメチルトリアルコキシシランとの共重合体の場合では、テトラアルコキシシランの縮合硬化物をＳｉＯ２とし、メチルトリアルコキシシランの縮合硬化物をＣＨ３ＳｉＯ１．５と仮定する。そして、ＳｉＯ２とＣＨ３ＳｉＯ１．５とのモル比率をＳｉＯ２の分子量およびＣＨ３ＳｉＯ１．５の分子量にそれぞれ掛け合わせたものを分母とし、炭素の分子量とＣＨ３ＳｉＯ１．５のモル比率を掛け合わせたものを分子として計算する。具体的には、下記式によって計算される。
【００３５】
【式１】
炭素含有量＝｛（１２．０１１×ＣＨ３ＳｉＯ１．５のモル分率）／（ＳｉＯ２のモル分率×ＳｉＯ２の分子量＋ＣＨ３ＳｉＯ１．５のモル比率×ＣＨ３ＳｉＯ１．５の分子量）｝×１００
【００３６】
本発明において、膜形成用組成物は、一般式（３）で表わされる化合物を溶解可能な溶媒を含有する。例えば、エチレングリコールメチルエーテルプロピオネート、エチレングリコールエチルエーテルプロピオネート、アセテートエチレングリコールメチルエーテルアセテート、エチレングリコールエチルエーテルアセテート、ジエチレングリコールメチルエーテルアセテート、ジエチレングリコールエチルエーテルアセテート、ジエチレングリコール−ｎ−ブチルエーテルアセテート、プロピレングリコールメチルエーテルアセテート、プロピレングリコールエチルエーテルアセテート、プロピレングリコールプロピルエーテルアセテート、ジプロピレングリコールメチルエーテルアセテートおよびジプロピレングリコールエチルエーテルアセテートなどのエーテルアセテート系溶媒、エチレングリコールモノメチルエーテル、エチレングリコールモノエチルエーテル、エチレングリコールモノ−ｎ−ヘキシルエーテル、エチレングリコールモノフェニルエーテル、エチレングリコールモノ−２−エチルブチルエーテル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノプロピルエーテル、ジエチレングリコールモノエチルエーテル、ジエチレングリコールモノ−ｎ−ブチルエーテル、ジエチレングリコールモノ−ｎ−ヘキシルエーテル、ジプロピレングリコールモノメチルエーテルおよびジプロピレングリコールモノエチルエーテルなどのエーテルグリコール系溶媒、メタノール、エタノール、ｎ−プロパノール、ｉ−プロパノール、ｎ−ブタノール、ｉ−ブタノール、ｓｅｃ−ブタノール、ｔ−ブタノール、ｎ−ペンタノール、ｉ−ペンタノール、２−メチルブタノール、ｓｅｃ−ペンタノール、ｔ−ペンタノール、３−メトキシブタノール、ｎ−ヘキサノール、２−メチルペンタノール、ｓｅｃ−ヘキサノール、２−エチルブタノール、ｓｅｃ−ヘプタノール、ｎ−オクタノール、２−エチルヘキサノール、ｓｅｃ−オクタノール、ｎ−ノニルアルコール、ｎ−デカノール、ｓｅｃ−ウンデシルアルコール、トリメチルノニルアルコール、ｓｅｃ−テトラデシルアルコール、ｓｅｃ−ヘプタデシルアルコール、フェノール、シクロヘキサノール、メチルシクロヘキサノール、ベンジルアルコール、エチレングリコール、１，２−プロピレングリコール、１，３−ブチレングリコール、ジエチレングリコール、ジプロピレングリコール、トリエチレングリコールおよびトリプロピレングリコールなどのアルコール系溶媒、アセトン、メチルエチルケトン、メチル−ｎ−プロピルケトン、メチル−ｎ−ブチルケトン、メチル−ｉ−ブチルケトン、メチル−ｎ−ペンチルケトン、メチル−ｎ−ヘキシルケトン、ジエチルケトン、ジ−ｉ−ブチルケトン、トリメチルノナノン、シクロヘキサノン、シクロペンタノン、メチルシクロヘキサノン、２，４−ペンタンジオン、アセトニルアセトン、ジアセトンアルコール、アセトフェノンおよびγ−ブチロラクトンなどのケトン系溶媒、エチルエーテル、ｉ−プロピルエーテル、ｎ−ブチルエーテル、ｎ−ヘキシルエーテル、２−エチルヘキシルエーテル、エチレンオキシド、１，２−プロピレンオキシド、ジオキソラン、４−メチルジオキソラン、ジオキサンおよびジメチルジオキサンなどのエーテル系溶媒、酢酸メチル、酢酸エチル、酢酸ｎ−プロピル、酢酸ｉ−プロピル、酢酸ｎ−ブチル、酢酸ｉ−ブチル、酢酸ｓｅｃ−ブチル、酢酸ｎ−ペンチル、酢酸ｓｅｃ−ペンチル、酢酸３−メトキシブチル、酢酸メチルペンチル、酢酸２−エチルブチル、酢酸２−エチルヘキシル、酢酸ベンジル、酢酸シクロヘキシル、酢酸メチルシクロヘキシル、酢酸ノニル、γ−ブチロラクトン、γ−バレロラクトン、アセト酢酸メチル、アセト酢酸エチル、ジ酢酸グリコール、酢酸メトキシトリグリコール、プロピオン酸エチル、プロピオン酸ｎ−ブチル、プロピオン酸ｉ−アミル、シュウ酸ジエチル、シュウ酸ジ−ｎ−ブチル、乳酸メチル、乳酸エチル、乳酸ｎ−ブチルおよび乳酸ｎ−アミルなどのエステル系溶媒、エチレングリコールジメチルエーテル、トリエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテルおよびエチレングリコールジブチルエーテルなどのアルキレングリコールジアルキルエーテル系溶媒、ジエチレングリコールジメチルエーテルおよびジエチレングリコールジエチルエーテルなどのジアルキレングリコールジアルキルエーテル系溶媒並びにアセトニトリル、Ｎ，Ｎ−ジメチルホルムアミド、Ｎ，Ｎ−ジメチルアセトアミドおよびＮ，Ｎ−ジメチルスルホキシドなどが挙げられる。特に、膜の機械特性および電気特性などの点から、アルキレングリコールジアルキルエーテル系またはジアルキレングリコールジアルキルエーテル系の溶媒が好ましく、ジエチレングリコールジメチルエーテルおよびジエチレングリコールジエチルエーテルなどのジアルキレングリコールジアルキルエーテル系の溶媒がさらに好ましい。これらの溶媒は単独で用いてもよいし、２種類以上を組み合わせて用いてもよい。また、溶媒の使用量は、シロキサンオリゴマーの量が３重量％〜２５重量％の範囲にあるようにすることが好ましい。溶媒の量が少なすぎると、安定性および成膜性などが低下する傾向がある。一方、溶媒の量が多すぎると、所望の膜厚を得ることが困難となる傾向がある。
【００３７】
また、本発明において、膜形成用組成物は、空孔形成材（ポロジェン）を含有する。空孔形成材は、窒素中で２５０℃〜４００℃における重量減少率が９５重量％以上であることが好ましく、９７重量％以上であることがより好ましく、９９重量％以上であることがさらに好ましい。重量減少率が９５重量％以下であると、膜形成用組成物を加熱硬化させることによって形成されたシロキサン樹脂からなる被膜（シリカ系樹脂被膜）中に、空孔形成材若しくはその一部または空孔形成材由来の反応物などが残存するおそれがある。これらが残存すると、膜の比誘電率が上昇するなどして電気特性の低下を招くことから好ましくない。
【００３８】
ここで、空孔形成材の重量減少率は、例えば、以下の装置および条件を用いて測定することができる。
【００３９】
装置：ＴＧ／ＤＴＡ６３００（セイコーインスツルメンツ社製）
昇温開始温度：５０℃
昇温速度：１０℃／分
試料の量：１０ｍｇ
雰囲気：窒素、流量２００ｍｌ／分
リファレンス：α−アルミナ（セイコーインスツルメンツ社製）
試料容器：アルミニウム製オープンサンプルパンφ５（セイコーインスツルメンツ社製）
【００４０】
上記の測定において、化合物の分解開始前の基準とする重量は、昇温途中の１５０℃での重量とすることができる。この場合、１５０℃以下での重量減少は、吸着している水などが除去されることによって起こるものであり、空孔形成材の熱分解以外の要因によるものであると考えられる。
【００４１】
本発明において使用される空孔形成材としては、例えば、ビニルエーテル系化合物、ビニルピリジン系化合物、スチレン系化合物、アルキルエステルビニル系化合物、（メタ）アクリレート酸系化合物およびアルキレンオキサイド構造を有する重合体などを挙げることができる。重合体の分解特性および膜の機械強度の点からは、アルキレンオキサイド構造を有する重合体が好ましく、プロピレンオキサイド構造を有する重合体が特に好ましい。
【００４２】
アルキレンオキサイド構造を有する重合体としては、例えば、ポリエチレンオキサイド類、ポリプロピレンオキサイド類、ポリテトラメチレンオキサイド類およびポリブチレンオキサイド類などが挙げられる。具体的には、ポリエチレンオキサイドアルキルエーテル、ポリオキシエチレンステロールエーテル、ポリオキシエチレンラノリン誘導体、アルキルフェノールホルマリン縮合物の酸化エチレン誘導体、ポリオキシエチレンポリオキシプロピレンブロックコポリマー、ポリプロピレンオキサイドアルキルエールおよびポリオキシエチレンポリオキシプロピレンアルキルエーテルなどのエーテル型化合物、ポリオキシエチレングリセリン脂肪酸エステル、ポリオキシエチレンソルビトール脂肪酸エステル、ポリオキシエチレン脂肪酸アルカノールアミド硫酸塩、ポリエチレングリコール脂肪酸エステル、エチレングリコール脂肪酸エステル、脂肪酸モノグリセリド、ポリグリセリン脂肪酸エステル、ソルビタン脂肪酸エステルおよびプロピレングリコール脂肪酸エステルなどのエーテルエステル型化合物並びにエチレングリコール、ジエチレングリコール、トリエチレングリコール、プロピレングリコール、ポリエチレングリコールおよびポリプロピレングリコールなどのグリコール型化合物などを挙げることができる。
【００４３】
また、本発明において使用される空孔形成材は、溶媒への溶解性、ポリシロキサンとの相溶性並びに被膜の機械特性および成形性などの点から、重量平均分子量が２００〜１０，０００であることが好ましく、３００〜５，０００であることがより好ましく、４００〜２，０００であることがさらに好ましい。ここで、重量平均分子量は、ゲルパーミエーションクロマトグラフィー（ＧＰＣ）により測定し、標準ポリスチレンの検量線を使用して換算した値である。
【００４４】
また、本発明において、膜形成用組成物はオニウム塩を含有する。オニウム塩としては、例えば、アンモニウム塩、ホスホニウム塩、アルソニウム塩、スチボニウム塩、オキソニウム塩、スルホニウム塩、セレノニウム塩、スタンノニウム塩およびヨードニウム塩などを挙げることができる。これらの中で、組成物の安定性の点からはアンモニウム塩が好ましい。アンモニウム塩としては、例えば、テトラメチルアンモニウムハイドロオキサイド、テトラメチルアンモニウムクロライド、テトラメトルアンモニウムブロマイド、テトラメトルアンモニウムフロライド、テトラブチルアンモニウムハイドロオキサイド、テトラブチルアンモニウムクロライド、テトラブチルアンモニウムブロマイド、テトラブチルアンモニウムフロライド、テトラメチルアンモニウム硝酸塩、テトラメチルアンモニウム酢酸塩、テトラメチルアンモニウムプロピオン酸塩、テトラメチルアンモニウムマレイン酸塩およびテトラメチルアンモニウム硫酸塩などが挙げられる。さらに、これらの中で、多孔質膜の電気特性の点からは、テトラメチルアンモニウム硝酸塩、テトラメチルアンモニウム酢酸塩、テトラメチルアンモニウムプロピオン酸塩、テトラメチルアンモニウムマレイン酸塩またはテトラメチルアンモニウム硫酸塩などが好ましい。
【００４５】
オニウム塩の使用量は、膜形成用組成物の全量に対して、０．００１ｐｐｍ〜５％であることが好ましく、０．０１ｐｐｍ〜２％であることがより好ましく、０．１ｐｐｍ〜１％であることがさらに好ましい。オニウム塩の使用量が少なすぎると、最終的に得られる多孔質膜の電気特性および機械特性が低下する傾向がある。一方、オニウム塩の量が多すぎると、膜形成用組成物の安定性、成膜性、被膜の電気特性およびプロセス適合性などが低下する傾向がある。尚、オニウム塩は、必要に応じて、水または他の溶媒によって希釈してから添加してもよい。
【００４６】
また、オニウム塩は、水溶液でのｐＨが１．５〜１０であるのが好ましく、２〜８であるのがより好ましく、３〜６であるのがさらに好ましい。ｐＨが大きすぎたりまたは小さすぎたりすると、膜形成用組成物の安定性および成膜性が低下する傾向がある。
【００４７】
尚、本発明において、膜形成用組成物にアルカリ金属およびアルカリ土類金属が多く含有されることは好ましくない。具体的には、膜形成用組成物中におけるこれらの濃度が１００ｐｐｂ以下であることが好ましく、２０ｐｐｂ以下であることがより好ましい。アルカリ金属またはアルカリ土類金属のイオンが多く含まれると、半導体素子にイオンが流れ込みデバイス性能に悪影響を与えるおそれがある。尚、アルカリ金属およびアルカリ土類金属は、必要に応じてイオン交換フィルタなどを用いて除去することができる。
【００４８】
次に、本発明にかかる多孔質膜の形成方法について説明する。本発明の多孔質膜の形成方法は、基板上に上記の膜形成用組成物を塗布する塗布工程と、この膜形成用組成物から溶媒を蒸発させる第１の加熱処理工程と、不活性ガス雰囲気下においてポリシロキサンの重合を進める第２の加熱処理工程と、酸化性ガス雰囲気下において空孔形成材を気化させる第３の加熱処理工程とを有することを特徴とする。
【００４９】
図１は、本実施の形態における多孔質膜形成方法の概念図である。まず、図１（ａ）に示すように、半導体基板１の上に回転塗布法などによって膜形成用組成物２を塗布する。
【００５０】
半導体基板としては、例えばシリコン基板を用いることができる。シリコン基板には素子分離領域や、ソース・ドレインとなる拡散層などが形成されていてもよい。また、シリコン基板上にゲート電極などが形成されていてもよい。
【００５１】
次に、図１（ｂ）に示すように、第１の加熱処理工程を行う。この工程は、膜形成用組成物中に含まれる溶媒の蒸発除去を目的として行うものである。加熱温度は溶媒の種類に応じて適宜設定することができるが、空孔形成材の分解温度以下の温度であることが好ましい。具体的には、３５０℃以下であることが好ましく、２５０℃以下であることがより好ましい。
【００５２】
また、第１の加熱処理工程は、空孔形成材の分解を抑制するために不活性ガス雰囲気下で行うことが好ましい。不活性ガスとしては、例えば、窒素（Ｎ２）、ヘリウム（Ｈｅ）またはアルゴン（Ａｒ）などを用いることができる。この場合、雰囲気中に含まれる酸素の濃度は低いほど好ましいが、１００ｐｐｍ以下であれば良好な特性の多孔質膜を得ることが可能である。
【００５３】
第１の加熱処理工程を終えた後は、図１（ｃ）に示すように、第２の加熱処理工程を行う。この工程によって、ポリシロキサンの硬化が進行してポリシロキサン樹脂被膜３が形成される。
【００５４】
第２の加熱処理工程の目的は、ポリシロキサンの重合を進めて被膜を形成する点にあり、第１の加熱処理の温度よりも高い温度で行う。また、この際、空孔形成材は気化することなしに被膜中に留まるようにする。この場合、空孔形成材の分解反応は起こってもよいが、分解物も気化しないで被膜中に留まるようにする。具体的には、窒素（Ｎ２）、ヘリウム（Ｈｅ）またはアルゴン（Ａｒ）などの不活性ガス雰囲気下において、４００℃以下、好ましくは３５０℃以下の温度で加熱処理を行う。雰囲気中に含まれる酸素濃度は低いほど好ましく、具体的には１０ｐｐｍ以下の酸素濃度とすることが好ましい。
【００５５】
第２の加熱処理工程を終えた後は、図１（ｄ）に示すように、第３の加熱処理工程を行う。この工程は、硬化したポリシロキサン樹脂の被膜中に残留する空孔形成材を積極的に分解・気化することを目的としている。空孔形成材が気化してポリシロキサン骨格から抜け出ることによって、ポリシロキサン樹脂被膜３の中に多数の空孔４を形成することができる。
【００５６】
具体的には、酸化性ガス雰囲気下において４００℃以下、好ましくは３５０℃以下の温度で加熱処理を行う。酸化性ガス雰囲気下で加熱することによって空孔形成材の分解・気化を促進することができ、この工程における加熱温度を低くすることが可能となる。ここで、酸化性ガスとしては、酸素ガスまたは酸素を含むガスを用いることができる。また、酸素ガスにオゾンまたは酸素ラジカルが含有したガスを用いてもよい。尚、加熱温度は第２の加熱処理工程における温度と同じでもよいが、信頼性の高い半導体装置を製造する点から第２の加熱処理工程の温度よりも低い温度とすることが好ましい。但し、第１の加熱処理工程よりも高い温度となることは言うまでもない。
【００５７】
本発明において、第１の加熱処理工程、第２の加熱処理工程および第３の加熱処理工程は、ホットプレートまたはファーネスなどを用いて行うことができる。
【００５８】
以上の工程によって、半導体基板上に所望の誘電率を有する多孔質膜を形成することができる。これを例えば層間絶縁膜として用い、続いて、公知の方法に従いコンタクトおよび配線などの形成を行うことによって、低誘電率の絶縁膜を有する半導体装置を製造することができる。
【００５９】
比較のために、溶媒除去のための加熱処理後に被膜の形成と空孔形成材の除去とを１の加熱処理工程で行う場合について図２を用いて説明する。
【００６０】
まず、図１（ａ）と同様にして、半導体基板１の上に膜形成用組成物２を塗布する（図２（ａ））。次に、図１（ｂ）と同様にして、加熱処理を行うことによって膜形成用組成物２から溶媒を除去する（図２（ｂ））。その後、図２（ｃ）に示すように、不活性ガス雰囲気下において加熱処理を行う。これにより、ポリシロキサンの硬化が進行してポリシロキサン樹脂被膜５が形成されるとともに、ポリシロキサン樹脂被膜５の中に空孔６が形成される。
【００６１】
図２（ｃ）に示す加熱処理は、ポリシロキサンの重合反応と空孔形成材の分解・気化とを同時に行うことを目的としている。この場合、加熱処理温度を４００℃以下とすると、空孔形成材はポリシロキサン樹脂被膜の中に残留し空孔形成率が低下する。例えば、３５０℃で５分間の加熱処理を行った場合には、図１（ｄ）と比較して、ポリシロキサン樹脂被膜５の中に形成される空孔６の数は少ないものとなる（図２（ｃ））。したがって、所望の誘電率を有する多孔質膜を形成するためには４００℃以上の高温または長時間の加熱処理が必要となり、これは半導体装置の信頼性の低下に繋がる。
【００６２】
さらに、比較のために、酸素雰囲気下で加熱処理を行う場合について図３を用いて説明する。
【００６３】
まず、図１（ａ）と同様にして、半導体基板１の上に膜形成用組成物２を塗布する（図３（ａ））。次に、図１（ｂ）と同様にして、加熱処理を行うことによって膜形成用組成物２から溶媒を除去する（図３（ｂ））。その後、酸素ガス雰囲気下において４００℃以下の温度で加熱処理を行う。酸素ガス雰囲気下では空孔形成材の分解・気化反応が激しくなるために、図３（ｃ）に示すように、加熱の初期においては、被膜が形成される前に空孔形成材７の一部が分解・気化することが起こる。このような場合には後に空孔が形成されないので、図３（ｄ）に示すように、最終的に形成されたポリシロキサン樹脂被膜８の中の空孔９の数は、図１（ｄ）に比較して少ないものとなる。すなわち、ポリシロキサン樹脂被膜８の空孔形成率が低下するために所望の誘電率が得られなくなる。また、空孔形成材が急激に分解されることによって生じた副生成物（図示せず）がポリシロキサン樹脂被膜８の中に残留し、これが原因となって誘電率が上昇することも起こる。
【００６４】
本実施の形態によれば、ポリシロキサンの硬化工程と空孔形成材の除去工程とを分け、被膜が形成された後に空孔形成材の分解・気化を進めるので、空孔形成率の大きい多孔質膜を形成することができる。したがって、これを半導体装置の層間絶縁膜として使用することによって、半導体デバイスの寄生容量を大幅に低減することができ、微細化に伴う信号遅延を抑制することが可能となる。
【００６５】
また、本実施の形態によれば、酸素雰囲気下で空孔形成材の分解・気化を行うので、加熱温度の低温化を図ることができる。これにより、信頼性の高い銅配線を有する半導体装置を製造することができる。
【００６６】
尚、本実施の形態においては、ポリシロキサン、空孔形成材、オニウム塩および溶媒を含む膜形成用組成物を用いた例について示したが、本発明はこれに限られるものではない。空孔形成材を含む樹脂を加熱硬化させて多孔質膜を形成する方法であれば本発明を適用することが可能である。
【００６７】
実施例
膜形成用組成物の調整
１，０００ｍｌのフラスコの中に、テトラエトキシシラン１３５．０ｇとメチルトリエトキシシラン１０９．１ｇを入れ、さらにジエチレングリコールジエチルエーテル４７５．７ｇを加えた後、常温において回転数２００ｒｐｍの速度で撹拌して混合した。得られた溶液に、マレイン酸０．５１ｇを水７９．７ｇに溶解させた溶液を撹拌下で３０分かけて滴下した。滴下中、発熱によって溶液温度が上昇したが、冷却水などで冷却することなくそのまま放置した。滴下終了後３時間反応させた後、ポリシロキサン溶液を得た。この際、液温は常温付近まで低下していた。このポリシロキサン溶液を７５℃〜８５℃の温浴中に入れ、減圧下で吸引することによって、加水分解反応で生成したエタノールおよび溶媒のジエチレングリコールジエチルエーテルの一部を留去し、濃縮されたポリシロキサン溶液５００．０ｇを得た。
【００６８】
得られたポリシロキサンについて、ゲルパーミエーションクロマトグラフィー（ＧＰＣ）法によって重量平均分子量を測定したところ、その値は１，１５０であった。
【００６９】
次に、１，０００ｍｌのフラスコに、上記の濃縮されたポリシロキサン溶液４８１．３ｇをいれ、空孔形成材としてポリプロピレングリコールモノブチルエーテル２３．０ｇ、オニウム塩として２．３８％のテトラメチルアンモニウム酢酸塩水溶液１６．２ｇおよび溶媒としてジエチレングリコールジエチルエーテル４７９．６ｇを加え、室温で３０分間撹拌し溶解させた。これにより、膜形成用組成物を調整した。尚、ポリプリピレングリコールモノブチルエーテルのゲルパーミエーションクロマトグラフィー（ＧＰＣ）法による重量平均分子量は４００であり、窒素中における３５０℃での重量減少率は９９．９％であった。また、テトラメチルアンモニウム酢酸塩水溶液のｐＨは４．０であった。
【００７０】
多孔質膜の形成
シリコン基板上に調整した膜形成用組成物を塗布した。塗布装置として、東京エレクトロン社製のＡＣＴ１２−ＳＯＤを用いた。塗布回転数は８００ｒｐｍ、カップ内の雰囲気温度は２３℃、カップ内の湿度は４５％であった。また、エッジ除去液、カップリンス液およびバックリンス液として、ＮＭＰ（Ｎ−メチル−２−ピロリジノン）を用いた。
【００７１】
次に、ホットプレートを用い、窒素雰囲気下において２５０℃で３分間の加熱処理を行った。ホットプレートとしては、東京エレクトロン社製のＡＣＴ１２−ＳＯＤ搭載の低酸素高温ホットプレートステーションを用いた。また、雰囲気中の酸素濃度は１００ｐｐｍ以下とした。
【００７２】
次に、窒素雰囲気下において、ホットプレートで３５０℃・５分間の加熱処理を行った。窒素ガスの流量を４０Ｌ／分とし、雰囲気中の酸素濃度が１０ｐｐｍ以下となるようにした。
【００７３】
最後に、大気中において、ホットプレートで３５０℃・５分間の加熱処理を行うことによりポリシロキサン樹脂からなる多孔質膜が形成された。
【００７４】
得られた多孔質膜の比誘電率を測定したところその値は２．４５であり、低誘電率絶縁膜として十分使用可能な値が得られた。尚、測定は４ディメンション社製の水銀プローブ装置を用い、膜厚が約２５０ｎｍであるポリシロキサン樹脂被膜について−８０Ｖ〜＋８０Ｖの範囲で印加電圧を変え、得られた電気容量から計算によって求めた。
【００７５】
また、膜厚２５０ｎｍと膜厚５００ｎｍのポリシロキサン樹脂被膜について、ハイジトロン社製のトライボスコープを用いて硬度測定を行った。得られた値は従来法によって形成された多孔質膜と同程度であり、半導体装置を製造する上で問題のないレベルの機械的強度を有していた。
【００７６】
比較例１．
実施例で調整した膜形成用組成物を用い、実施例と同様にしてシリコン基板上に塗布した。
【００７７】
次に、実施例と同様にして、窒素雰囲気下においてホットプレートで２５０℃・３分間の加熱処理を行った。
【００７８】
最後に、窒素雰囲気下において、ホットプレートで３５０℃・５分間の加熱処理を行った。窒素ガスの流量を４０Ｌ／分とし、雰囲気中の酸素濃度が１０ｐｐｍ以下となるようにした。
【００７９】
得られた多孔質膜の比誘電率を実施例と同様にして測定したところ、その値は２．９５であった。
【００８０】
比較例２．
実施例で調整した膜形成用組成物を用い、実施例と同様にしてシリコン基板上に塗布した。
【００８１】
次に、実施例と同様にして、窒素雰囲気下においてホットプレートで２５０℃・３分間の加熱処理を行った。
【００８２】
最後に、酸素雰囲気下において、ホットプレートで３５０℃・５分間の加熱処理を行った。
【００８３】
得られた多孔質膜の比誘電率を実施例と同様にして測定したところ、その値は２．９５であった。
【００８４】
【発明の効果】
本発明によれば低誘電率化を実現することのできる絶縁膜を提供することができるので、半導体デバイスの寄生容量を大幅に低減することができ、微細化に伴う信号遅延を抑制することができる。
【００８５】
また、本発明によれば加熱処理温度を低くすることができるので、信頼性に優れた半導体装置を製造することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は、本実施の形態における多孔質膜形成工程を示す断面図である。
【図２】（ａ）〜（ｃ）は、多孔質膜形成工程の比較例を示す断面図である。
【図３】（ａ）〜（ｄ）は、多孔質膜形成工程の比較例を示す断面図である。
【符号の説明】
１ 半導体基板、 ２ 膜形成用組成物、 ３，５，８ ポリシロキサン樹脂被膜、 ４，６，９ 空孔、 ７ 空孔形成材。

Claims (13)

  1. 基板上に、ポリシロキサン、空孔形成材、オニウム塩および溶媒を含む膜形成用組成物を塗布する塗布工程と、
    前記膜形成用組成物から前記溶媒を蒸発させる第１の加熱処理工程と、
    不活性ガス雰囲気下において前記ポリシロキサンの重合を進める第２の加熱処理工程と、
    酸化性ガス雰囲気下において前記空孔形成材を気化させる第３の加熱処理工程とを有することを特徴とする多孔質膜の形成方法。
  2. 前記第１の加熱処理工程は、不活性ガス雰囲気下において３５０℃以下の温度で行われる請求項１に記載の多孔質膜の形成方法。
  3. 前記第２の加熱処理工程は４００℃以下の温度で行われる請求項１または２に記載の多孔質膜の形成方法。
  4. 前記第２の加熱処理工程は３５０℃以下の温度で行われる請求項１〜３のいずれか１に記載の多孔質膜の形成方法。
  5. 前記第３の加熱処理工程は、前記第２の加熱処理工程と同じ温度または前記第２の加熱処理工程よりも低い温度で行われる請求項１〜４のいずれか１に記載の多孔質膜の形成方法。
  6. 前記酸化性ガスは酸素ガスである請求項１〜５のいずれか１に記載の多孔質膜の形成方法。
  7. 前記酸素ガスはオゾンまたは酸素ラジカルを含む請求項６に記載の多孔質膜の形成方法。
  8. 前記ポリシロキサンは、一般式（１）
    Figure 2004311532
    （式中、Ｒは水素原子または炭素数１〜２０の有機基を示し、Ｘは同一または異なる加水分解性基を示し、ｎは０〜２の整数である。ｎが２のときＲは同一でもよく異なっていてもよい。）
    で表わされる化合物の加水分解縮合物である請求項１〜７のいずれか１に記載の多孔質膜の形成方法。
  9. 前記ポリシロキサンの重量平均分子量は３００〜２０，０００の範囲にある請求項８に記載の多孔質膜の形成方法。
  10. 前記空孔形成材は、重量平均分子量２００〜１０，０００のアルキレンオキサイド構造を有する重合体である請求項１〜９のいずれか１に記載の多孔質膜の形成方法。
  11. 前記オニウム塩はアンモニウム塩である請求項１〜１０のいずれか１に記載の多孔質膜の形成方法。
  12. 前記溶媒は、アルキレングリコールジアルキルエーテルまたはジアルキレングリコールジアルキルエーテルである請求項１〜１１のいずれか１に記載の多孔質膜の形成方法。
  13. 前記基板は半導体基板である請求項１〜１２のいずれか１に記載の多孔質膜の形成方法。
JP2003099670A 2003-04-02 2003-04-02 多孔質膜の形成方法 Pending JP2004311532A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003099670A JP2004311532A (ja) 2003-04-02 2003-04-02 多孔質膜の形成方法
US10/812,420 US7205030B2 (en) 2003-04-02 2004-03-30 Method for forming porous film
TW093108633A TWI241654B (en) 2003-04-02 2004-03-30 Method for forming porous film
FR0403447A FR2853264A1 (fr) 2003-04-02 2004-04-01 Procede pour former un film poreux
KR1020040022528A KR20040086209A (ko) 2003-04-02 2004-04-01 다공질막의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003099670A JP2004311532A (ja) 2003-04-02 2003-04-02 多孔質膜の形成方法

Publications (1)

Publication Number Publication Date
JP2004311532A true JP2004311532A (ja) 2004-11-04

Family

ID=32985523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003099670A Pending JP2004311532A (ja) 2003-04-02 2003-04-02 多孔質膜の形成方法

Country Status (5)

Country Link
US (1) US7205030B2 (ja)
JP (1) JP2004311532A (ja)
KR (1) KR20040086209A (ja)
FR (1) FR2853264A1 (ja)
TW (1) TWI241654B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006213908A (ja) * 2004-12-21 2006-08-17 Hitachi Chem Co Ltd シリカ系被膜形成用組成物、シリカ系被膜の形成方法、シリカ系被膜、及び、電子部品
JPWO2006068181A1 (ja) * 2004-12-21 2008-06-12 日立化成工業株式会社 被膜、シリカ系被膜及びその形成方法、シリカ系被膜形成用組成物、並びに電子部品
JP2008198852A (ja) * 2007-02-14 2008-08-28 Jsr Corp 絶縁膜形成用組成物、ならびにシリカ系膜およびその形成方法
JP2008235479A (ja) * 2007-03-19 2008-10-02 Fujitsu Ltd 半導体装置の製造方法
US7517815B2 (en) 2005-06-07 2009-04-14 Samsung Electronics Co., Ltd. Spin-on glass composition, method of preparing the spin-on glass composition and method of forming a porous silicon oxide layer using the spin-on glass composition
EP2154710A2 (en) 2008-08-15 2010-02-17 Shin-Etsu Chemical Co., Ltd. Substrate joining method and 3-D semiconductor device
US8030221B2 (en) 2009-05-13 2011-10-04 Elpida Memory, Inc. Method for producing low-k l film, semiconductor device, and method for manufacturing the same
JP2013518982A (ja) * 2010-02-09 2013-05-23 ソガンデハッキョー・サンハックヒョップリョックダン 高温オゾン処理を含むナノ細孔の超低誘電薄膜の製造方法及びこれによって製造されたナノ細孔の超低誘電薄膜
JP2022530698A (ja) * 2019-08-09 2022-06-30 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 低誘電率シリカ質膜製造組成物および硬化膜の製造方法およびそれを用いた電子デバイス

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7241704B1 (en) * 2003-03-31 2007-07-10 Novellus Systems, Inc. Methods for producing low stress porous low-k dielectric materials using precursors with organic functional groups
US7208389B1 (en) 2003-03-31 2007-04-24 Novellus Systems, Inc. Method of porogen removal from porous low-k films using UV radiation
US20050196535A1 (en) * 2004-03-02 2005-09-08 Weigel Scott J. Solvents and methods using same for removing silicon-containing residues from a substrate
US20050196974A1 (en) * 2004-03-02 2005-09-08 Weigel Scott J. Compositions for preparing low dielectric materials containing solvents
US7341761B1 (en) 2004-03-11 2008-03-11 Novellus Systems, Inc. Methods for producing low-k CDO films
US7781351B1 (en) 2004-04-07 2010-08-24 Novellus Systems, Inc. Methods for producing low-k carbon doped oxide films with low residual stress
JP4650885B2 (ja) * 2004-09-07 2011-03-16 株式会社神戸製鋼所 多孔質膜の形成方法及びその方法によって形成された多孔質膜
US7326444B1 (en) 2004-09-14 2008-02-05 Novellus Systems, Inc. Methods for improving integration performance of low stress CDO films
US7695765B1 (en) 2004-11-12 2010-04-13 Novellus Systems, Inc. Methods for producing low-stress carbon-doped oxide films with improved integration properties
US7166531B1 (en) 2005-01-31 2007-01-23 Novellus Systems, Inc. VLSI fabrication processes for introducing pores into dielectric materials
US7459183B2 (en) * 2005-07-27 2008-12-02 International Business Machines Corporation Method of forming low-K interlevel dielectric layers and structures
JP2007046011A (ja) * 2005-08-12 2007-02-22 Fujifilm Corp 膜形成用組成物、絶縁膜、およびその製造方法
US7906174B1 (en) 2006-12-07 2011-03-15 Novellus Systems, Inc. PECVD methods for producing ultra low-k dielectric films using UV treatment
US20100047319A1 (en) * 2008-08-21 2010-02-25 Michael Huy Ngo Biodegradable Poly(Ester-Amide) And Poly(Amide) Coatings For Implantable Medical Devices With Enhanced Bioabsorption Times
KR102650216B1 (ko) * 2018-03-09 2024-03-21 삼성전자주식회사 산화물층의 형성 방법 및 반도체 소자의 제조 방법
CN112404919A (zh) * 2020-09-15 2021-02-26 江苏上阳金属新材料有限公司 一种金属制品的加工方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE280806T1 (de) 1997-07-15 2004-11-15 Asahi Chemical Ind Zusammensetzungen aus alkoxysilan und organischem polymer zur herstellung von dünnen isolierenden schichten und deren verwendung
JP2001098218A (ja) * 1999-09-28 2001-04-10 Hitachi Chem Co Ltd シリカ系被膜、シリカ系被膜の形成方法及びシリカ系被膜を有する電子部品
US6342454B1 (en) * 1999-11-16 2002-01-29 International Business Machines Corporation Electronic devices with dielectric compositions and method for their manufacture
US6576568B2 (en) 2000-04-04 2003-06-10 Applied Materials, Inc. Ionic additives for extreme low dielectric constant chemical formulations
JP4697363B2 (ja) * 2000-08-21 2011-06-08 Ｊｓｒ株式会社 膜形成用組成物および絶縁膜形成用材料
US20020132496A1 (en) * 2001-02-12 2002-09-19 Ball Ian J. Ultra low-k dielectric materials
US20030006477A1 (en) 2001-05-23 2003-01-09 Shipley Company, L.L.C. Porous materials

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006068181A1 (ja) * 2004-12-21 2008-06-12 日立化成工業株式会社 被膜、シリカ系被膜及びその形成方法、シリカ系被膜形成用組成物、並びに電子部品
JP2006213908A (ja) * 2004-12-21 2006-08-17 Hitachi Chem Co Ltd シリカ系被膜形成用組成物、シリカ系被膜の形成方法、シリカ系被膜、及び、電子部品
US7517815B2 (en) 2005-06-07 2009-04-14 Samsung Electronics Co., Ltd. Spin-on glass composition, method of preparing the spin-on glass composition and method of forming a porous silicon oxide layer using the spin-on glass composition
JP2008198852A (ja) * 2007-02-14 2008-08-28 Jsr Corp 絶縁膜形成用組成物、ならびにシリカ系膜およびその形成方法
JP2008235479A (ja) * 2007-03-19 2008-10-02 Fujitsu Ltd 半導体装置の製造方法
US8257528B2 (en) 2008-08-15 2012-09-04 Shin-Etsu Chemical Co., Ltd. Substrate joining method and 3-D semiconductor device
EP2154710A2 (en) 2008-08-15 2010-02-17 Shin-Etsu Chemical Co., Ltd. Substrate joining method and 3-D semiconductor device
US8030221B2 (en) 2009-05-13 2011-10-04 Elpida Memory, Inc. Method for producing low-k l film, semiconductor device, and method for manufacturing the same
US8253251B2 (en) 2009-05-13 2012-08-28 Elpida Memory, Inc. Method for producing low-k film, semiconductor device, and method for manufacturing the same
JP2013518982A (ja) * 2010-02-09 2013-05-23 ソガンデハッキョー・サンハックヒョップリョックダン 高温オゾン処理を含むナノ細孔の超低誘電薄膜の製造方法及びこれによって製造されたナノ細孔の超低誘電薄膜
US9679761B2 (en) 2010-02-09 2017-06-13 Industry-University Cooperation Foundation Method for preparing a nanoporous ultra-low dielectric thin film including a high-temperature ozone treatment and a nanoporous ultra-low dielectric thin film prepared by the same method
JP2022530698A (ja) * 2019-08-09 2022-06-30 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 低誘電率シリカ質膜製造組成物および硬化膜の製造方法およびそれを用いた電子デバイス
JP7170921B2 (ja) 2019-08-09 2022-11-14 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 低誘電率シリカ質膜製造組成物および硬化膜の製造方法およびそれを用いた電子デバイス

Also Published As

Publication number Publication date
US20040213911A1 (en) 2004-10-28
TW200425339A (en) 2004-11-16
KR20040086209A (ko) 2004-10-08
FR2853264A1 (fr) 2004-10-08
US7205030B2 (en) 2007-04-17
TWI241654B (en) 2005-10-11

Similar Documents

Publication Publication Date Title
JP2004311532A (ja) 多孔質膜の形成方法
JP4151579B2 (ja) シリカ系被膜形成用組成物、シリカ系被膜及びその製造方法、並びに電子部品
JP3674041B2 (ja) シリカ系被膜形成用組成物、シリカ系被膜及びその形成方法、並びにシリカ系被膜を備える電子部品
US8466229B2 (en) Composition for forming silica-based film, method of forming silica-based film, and electronic component provided with silica-based film
JP3966026B2 (ja) シリカ系被膜形成用組成物、シリカ系被膜及びその製造方法、並びに電子部品
JP4110797B2 (ja) シリカ系被膜形成用組成物、シリカ系被膜の製造方法及び電子部品
JP3702842B2 (ja) シリカ系被膜形成用組成物、シリカ系被膜、シリカ系被膜の製造方法及び電子部品
JP2006045352A (ja) シリカ系被膜形成用組成物、シリカ系被膜及びその形成方法並びにシリカ系被膜を備える電子部品
JP2006183029A (ja) シリカ系被膜形成用組成物、シリカ系被膜の形成方法、シリカ系被膜、及び、電子部品
JP5143335B2 (ja) シリカ系被膜形成用組成物、シリカ系被膜及びその形成方法、並びにシリカ系被膜を備える電子部品
JP4110796B2 (ja) シリカ系被膜形成用組成物、シリカ系被膜の製造方法及び電子部品
JP5143334B2 (ja) シリカ系被膜形成用組成物、シリカ系被膜及びその形成方法、並びにシリカ系被膜を備える電子部品
JP2005072615A (ja) シリカ系被膜形成用組成物、シリカ系被膜、シリカ系被膜の製造方法及び電子部品
JP2004277508A (ja) シリカ系被膜形成用組成物、シリカ系被膜及びその形成方法並びにシリカ系被膜を備える電子部品
JP2005136429A (ja) シリカ系被膜形成用組成物、シリカ系被膜及びその形成方法、並びにシリカ系被膜を備える電子部品
JP2005042118A (ja) シリカ系被膜形成用組成物、シリカ系被膜の製造方法及び電子部品
JP2006055700A (ja) シリカ系硬化被膜の形成方法、シリカ系硬化被膜改善用液体、シリカ系硬化被膜及び電子部品
JP2004277502A (ja) シリカ系被膜形成用組成物、シリカ系被膜及びその形成方法並びにシリカ系被膜を備える電子部品
JP2005105281A (ja) シリカ系被膜形成用組成物、シリカ系被膜及びその形成方法、並びにシリカ系被膜を備える電子部品
JP2005105283A (ja) シリカ系被膜形成用組成物、シリカ系被膜及びその形成方法、並びにシリカ系被膜を備える電子部品
JP2005105282A (ja) シリカ系被膜形成用組成物、シリカ系被膜及びその形成方法、並びにシリカ系被膜を備える電子部品
JP2007291167A (ja) シリカ系被膜形成用組成物、シリカ系被膜の製造方法及び電子部品
JP4466643B2 (ja) 被膜、被膜形成用塗布液、被膜の製造方法及びその被膜を有する電子部品
JP2005105284A (ja) シリカ系被膜形成用組成物、シリカ系被膜、シリカ系被膜の製造方法及び電子部品
JP4082022B2 (ja) 層間絶縁膜形成用組成物、層間絶縁膜の製造方法及び電子部品

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050518