KR101970860B1 - 실리카질막의 형성 방법 및 동 방법으로 형성된 실리카질막 - Google Patents

실리카질막의 형성 방법 및 동 방법으로 형성된 실리카질막 Download PDF

Info

Publication number
KR101970860B1
KR101970860B1 KR1020157014485A KR20157014485A KR101970860B1 KR 101970860 B1 KR101970860 B1 KR 101970860B1 KR 1020157014485 A KR1020157014485 A KR 1020157014485A KR 20157014485 A KR20157014485 A KR 20157014485A KR 101970860 B1 KR101970860 B1 KR 101970860B1
Authority
KR
South Korea
Prior art keywords
film
polysilazane
silica
atmosphere
substrate
Prior art date
Application number
KR1020157014485A
Other languages
English (en)
Other versions
KR20150088815A (ko
Inventor
마사노부 하야시
다츠로 나가하라
Original Assignee
에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘. filed Critical 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘.
Publication of KR20150088815A publication Critical patent/KR20150088815A/ko
Application granted granted Critical
Publication of KR101970860B1 publication Critical patent/KR101970860B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/007—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/113—Silicon oxides; Hydrates thereof
    • C01B33/12—Silica; Hydrates thereof, e.g. lepidoic silicic acid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Polymers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(a) 폴리실라잔, 예를 들어 퍼하이드로폴리실라잔의 용액을 기판에 도포한 후 산화 분위기에서 경화 (큐어) 함으로써, 또는 졸 겔법에 의해 형성된 실리카 용액을 기판에 도포함으로써, 기판 상에 실리카질막을 형성하는 공정, 및 (b) 그 실리카질막을, 알킬아민과 같은 염기 해리 정수 (pKb) 가 4.5 이하인 질소 함유 화합물 또는 F2, Br2, NF3 과 같은 할로겐 원자의 결합 에너지가 60 ㎉/㏖ 이하인 할로겐 함유 화합물을 함유하는 불활성 가스 분위기에서 가열하여 어닐하는 공정에 의해, 고순도이고 에칭 레이트가 느린 실리카질막을 형성한다.

Description

실리카질막의 형성 방법 및 동 방법으로 형성된 실리카질막 {METHOD FOR FORMING OF SILICEOUS FILM AND SILICEOUS FILM FORMED USING SAME}
본 발명은 실리카질막의 형성 방법 및 동 방법으로 형성된 불순물을 함유하지 않고 에칭 레이트가 개선된 실리카질막에 관한 것이다. 보다 상세하게는, 본 발명은 반도체 장치, 예를 들어 대규모 집적 회로 등의 소자 분리막 (STI : 샐로우·트렌치·아이솔레이션), 절연막 (예를 들어, PMD) 등의 형성에 있어서 바람직하게 사용할 수 있는 실리카질막의 형성 방법, 및 이것에 의해 형성된 실리카질막에 관한 것이다.
실리카질막은 내열성, 내마모성, 내식성 등이 우수한 점에서, 종래부터 반도체 장치에 있어서의 반도체 기판과 금속 배선층 사이, 금속 배선층 사이, 혹은 반도체 기판 상의 각종 소자 상에 형성되는 절연막이나 반도체 기판 상에 형성된 각 소자 사이의 소자 분리막, 패시베이션막, 보호막, 평탄화막, 응력 조정막, 희생막 등으로서, 또 액정 표시 장치에 있어서의 유리 기판과 ITO 막 사이, 투명 전극과 배향막 사이 등에 형성되는 절연막으로서, 혹은 화소 전극 내지 컬러 필터 상에 형성되는 보호막으로서 널리 이용되고 있다. 이와 같은 분야에서 사용되는 실리카질 피막은 일반적으로 CVD 법, 스퍼터링법 등의 기상 성장법 혹은 실리카질 피막 형성용 도포액을 사용하는 도포법에 의해 기판 상에 형성되어 있다. 이들 방법 중, 기상 성장법은 시간이 걸림과 함께 큰 설비를 필요로 하고, 게다가 요철면 상에 피막을 형성하는 경우에 요철면의 평탄화를 할 수 없는 등의 문제가 있기 때문에, 최근에는 도포법이 널리 채용되고 있다.
그런데, 반도체 장치 등의 전자 디바이스 분야에 있어서는, 최근 고밀도화 및 고집적화가 진행되고 있고, 이와 같은 고밀도 및 고집적도화에 대응하기 위해, 반도체 기판의 표면에 미세한 홈을 형성시키고, 그 홈의 내부에 절연물을 충전하여, 홈의 양측에 형성되는 소자 사이를 전기적으로 분리시키는 트렌치·아이솔레이션 구조가 채용되고 있다.
이와 같은 트렌치·아이솔레이션 구조의 소자 분리막을 CVD 법이나 고밀도 플라즈마 CVD 법 등으로 형성하는 경우, 미세한 홈 내에 보이드가 형성되는 경우가 있다. 또, 트렌치 홈의 매설성을 개량하기 위해, 졸 겔법을 사용하여 알콕시실록산 용액으로서 도포한 후, 형성된 도막을 열처리하여 이산화실리콘으로 전화시키는 방법도 검토되어 있는데 (예를 들어, 특허문헌 1 참조), 이 방법에서는 알콕시실록산이 이산화실리콘으로 전화될 때에 체적 수축이 일어나 크랙이 발생하는 경우가 있었다.
그와 같은 크랙을 억제하기 위한 방법으로서, 졸 겔법 대신에 폴리실라잔을 실리카 (이산화규소 ; SiO2) 의 전구체로서 사용하는 것이 제안되어 (예를 들어, 특허문헌 1 및 2), 현재 널리 이용되고 있다. 폴리실라잔을 함유하는 조성물은 트렌치·아이솔레이션 구조에 대한 매설성이 우수하기 때문에, 보이드가 잘 발생하지 않는다는 이점이 있다. 예를 들어, 퍼하이드로폴리실라잔 등의 폴리실라잔을 트렌치 내에 매설하고, 산화 분위기에서 처리하면, 고순도이고 치밀한 실리카질막이 형성되는 것이 알려져 있다. 그러나, 실리카질막의 형성시, 일반적으로 어닐로 불리는 고온의 고밀화 공정이 더해진다. 이 때 질소 혹은 산소 분위기에서 어닐이 실시되는데, 막의 밀도가 충분히 높아지지 않아, 형성된 막의 에칭 레이트가 빨라진다는 문제가 있다. 매설된 실리카막은 에칭에 의해 막 두께가 가공될 필요가 있는데, 그 때에 에칭 레이트가 빠르면 목표로 하는 막 두께에 대한 오차가 커지기 쉬우므로, 어닐 후의 실리카막은 느린 에칭 레이트를 갖는 것이 바람직하다. 수증기 분위기에서 고온 어닐을 실시함으로써 에칭 레이트를 느리게 할 수는 있지만, 이 경우 실리카질막 이외의 산화되기를 원하지 않는 재료도 산화된다는 문제가 있고, 이 이외에도 실리콘 웨이퍼의 표면은 400 ℃ 이상의 수증기 분위기 혹은 산소 분위기하에 의해 산화되어 산화 증막을 일으키는 것도 알려져 있어, 플래쉬 메모리 등에서는 증막에 의한 실리콘 기판 상부 표면에 있어서의 높이가 고르지 않은 것을 회피하기 위해, 수증기 산화 분위기 또는 산소 분위기 온도를 400 ℃ 이하로 유지하는 것이 필요하게 되는 등, 반도체 제조 기술 분야에서는 고온에서의 수증기 처리나 산소 처리가 받아들여지지 않게 되고 있다. 또, 퍼하이드로폴리실라잔을 기초로 형성한 STI 나 PMD 는 고순도 SiO2 막일 필요가 있다. 이것은, 금속이나 탄소 등의 불순물이 막 중에 남으면, 디바이스 특성에 악영향을 주기 때문이다.
도포법에 의한 트렌치 내에 대한 실리카질막의 형성은 상기 폴리실라잔을 사용하는 방법에 한정되는 것은 아니고, 예를 들어 졸 겔법에 의해 형성된 실리카 용액을 사용하는 등 적절히 방법으로 실시되고 있다. 그러나, 이와 같은 경우에도, 폴리실라잔을 사용할 때와 마찬가지로 불활성 가스 분위기에서의 어닐 후, 에칭 레이트가 빨라지는 점에서 에칭 레이트를 느리게 하는 요구도 있다. 또, 상기에서는 소자 분리막 (STI) 을 채택하여 구체적으로 설명을 하였지만, 실리카질막의 에칭 레이트 개선의 필요성은 층간 절연막 (PMD) 등의 절연막, 패시베이션막, 보호막, 평탄화막 등의 형성에 있어서도 동일하다.
일본 특허공보 제3178412호 일본 공개특허공보 2001-308090호
본 발명은 상기 서술한 바와 같은 사정에 기초하여 이루어진 것으로, 폴리실라잔을 실리카질막으로 전화한 후, 혹은 졸 겔법에 의한 실리카 용액으로부터 형성된 도막을 어닐함으로써, 종래와 동일한 양호한 절연성, 막 평탄성, 산·알칼리, 용제 등에 대한 내성, 높은 배리어성 등의 여러 특성을 갖는 고순도 실리카질막을 형성할 수 있음과 함께, 어닐 후의 실리카질막이 종래보다 느린 에칭 레이트를 갖는 막이 되는 방법을 제공하는 것을 목적으로 하는 것이다.
또, 본 발명의 다른 목적은 상기 방법에 의해 형성된 트렌치·아이솔레이션 구조의 소자 분리막의 형성법을 제공하는 것이다. 또한, 본 발명의 다른 목적은 상기 방법에 의해 형성된 고순도이고 에칭 레이트가 느린 실리카질막을 제공하는 것에 있다.
본 발명자들은 예의 검토의 결과, 폴리실라잔 용액을 기판에 도포하고, 이것을 산화 분위기에서 소성하여 폴리실라잔을 실리카로 전화한 후, 또는 졸 겔법에 의해 형성된 실리카 용액을 기판에 도포한 후, 특정한 질소 함유 화합물 또는 특정한 할로겐 함유 화합물의 존재하에 질소 가스 분위기 등의 불활성 가스 분위기 중에서 어닐 (고밀화) 함으로써 상기 과제를 해결할 수 있는 것, 즉 상기 질소 함유 화합물이나 할로겐 함유 화합물의 부존재하에 불활성 가스 중에서 어닐한 경우에 비해 보다 에칭 레이트가 느린 실리카질막을 형성할 수 있는 것을 알아내어, 이 지견에 기초하여 본 발명을 이룬 것이다.
즉, 본 발명은 이하에 나타내는 폴리실라잔 수지를 사용하여 실리카질막을 형성하는 방법, 및 이 방법에 의해 형성된 실리카질막에 관한 것이다.
(1) (a) 폴리실라잔 용액을 기판에 도포한 후 산화 분위기에서 경화 (큐어) 함으로써, 또는 졸 겔법에 의해 형성된 실리카 용액을 기판에 도포함으로써, 기판 상에 실리카질막을 형성하는 공정, 및 (b) 그 실리카질막을, 염기 해리 정수 (pKb) 가 4.5 이하인 질소 함유 화합물 또는 할로겐 원자의 결합 에너지가 60 ㎉/㏖ 이하인 할로겐 함유 화합물을 함유하는 불활성 가스 분위기에서 가열, 어닐하는 공정으로 이루어지는 실리카질막의 형성 방법.
(2) 상기 (1) 에 기재된 실리카질막의 형성 방법에 있어서, 상기 질소 원자의 염기 해리 정수 (pKb) 가 4.5 이하인 질소 함유 화합물이 일반식 (Ⅱ) :
R4R5R6N (Ⅱ)
(식 중, R4 는 분기되어 있어도 되는 알킬기, 알케닐기, 시클로알킬기 또는 아릴기를 나타내고, R5 및 R6 은 각각 독립적으로 수소 원자, 분기되어 있어도 되는 알킬기, 알케닐기, 시클로알킬기 또는 아릴기를 나타낸다)
로 나타내는 아민, DBU (1,8-디아자비시클로[5,4,0]운데센), 또는 DBN (1,5-디아자비시클로[4,3,0]5-노넨) 인 것을 특징으로 하는 실리카질막의 형성 방법.
(3) 상기 (2) 에 기재된 실리카질막의 형성 방법에 있어서, 어닐은 건조 분위기에 있어서 400 ∼ 1,200 ℃ 에서 실시되는 것을 특징으로 하는 실리카질막의 형성 방법.
(4) 상기 (1) 에 기재된 실리카질막의 형성 방법에 있어서, 상기 할로겐 함유 화합물이 Br2, F2 또는 NF3 인 것을 특징으로 하는 실리카질막의 형성 방법.
(5) 상기 (4) 에 기재된 실리카질막의 형성 방법에 있어서, 어닐이 건조 분위기에 있어서 200 ∼ 500 ℃ 에서 실시되는 것을 특징으로 하는 실리카질막의 형성 방법.
(6) 상기 (1) ∼ (5) 중 어느 하나에 기재된 실리카질막의 형성 방법에 있어서, 상기 폴리실라잔이 퍼하이드로폴리실라잔이고, 경화가 수증기 분위기, 200 ∼ 500 ℃ 에서 실시되는 것을 특징으로 하는 실리카질막의 형성 방법.
(7) 기판이 트렌치·아이솔레이션 구조 형성용 홈이 형성된 기판이고, 상기 (1) ∼ (6) 중 어느 하나에 기재된 실리카질막의 형성 방법에 의해 상기 홈을 매봉하는 트렌치·아이솔레이션 구조의 형성법.
(8) 상기 (1) ∼ (6) 중 어느 하나에 기재된 방법에 의해 형성된 실리카질막.
본 발명의 실리카질막의 형성 방법에 의해, 종래의 도포법에 의한 공정, 조건을 바꾸지 않고, 에칭 레이트가 느린 고순도의 실리카질막을 형성할 수 있다. 이로써, 트렌치 내의 고순도 실리카질막, 혹은 고순도 층간 절연막 등의 절연막, 패시베이션막, 보호막, 평탄화막 등의 에칭을 정밀도 좋게 양호하게 실시할 수 있다.
이하, 본 발명을 더욱 상세하게 설명한다. 본 발명에 있어서는, 먼저 (ⅰ) 기판 상으로의 폴리실라잔의 도포, 소성 혹은 (ⅱ) 기판 상으로의 졸 겔법에 의한 실리카 용액의 도포에 의해 실리카질막이 형성된다.
본 발명에 있어서 사용되는 폴리실라잔은 분자 내에 적어도 Si-H 결합 및 N-H 결합을 갖는 폴리실라잔이면 되고, 폴리실라잔 변성물이어도 된다. 폴리실라잔에는 사슬형, 고리형 혹은 가교 구조를 갖는 것, 혹은 분자 내에 이들 복수의 구조를 동시에 갖는 것이 있고, 이들 단독으로도 이용할 수 있고 혹은 혼합물로도 이용할 수 있다. 대표적인 예로는, 하기 일반식 (Ⅰ) 로 나타내는 반복 단위를 갖는 것을 들 수 있다.
[화학식 1]
Figure 112015052450084-pct00001
(식 중, R1, R2 및 R3 은 각각 독립적으로 수소 원자, 알킬기, 알케닐기, 시클로알킬기, 아릴기, 혹은 이들 기 이외에 플루오로알킬기 등의 규소에 직결되는 기가 탄소인 기, 알킬실릴기, 알킬아미노기 또는 알콕시기를 나타낸다. 단, R1, R2 및 R3 의 적어도 1 개는 수소 원자이다.) 로 나타내는 구조 단위로 이루어지는 골격을 갖는 수평균 분자량이 약 100 ∼ 50,000 인 폴리실라잔 또는 그 변성물이다.
상기 일반식 (Ⅰ) 에 있어서 R1, R2 및 R3 이 수소 원자인 것은 퍼하이드로폴리실라잔이고, 그 제조 방법에 대해서는, 예를 들어 일본 공개특허공보 소60-145903호, D. Seyferth 등 Co㎜unication of Am. Cer. Soc., C-13, January 1983. 에 보고되어 있다. 이들 방법으로 얻어지는 것은 여러 가지 구조를 갖는 폴리머의 혼합물이지만, 기본적으로는 분자 내에 사슬형 부분과 고리형 부분을 포함하고, 하기 화학식으로 나타낼 수 있다. 본 발명에 있어서는, 내열성의 관점에서 최종 생성물이 실리카일 필요가 있기 때문에, 퍼하이드로폴리실라잔이 바람직하게 사용된다.
[화학식 2]
Figure 112015052450084-pct00002
퍼하이드로폴리실라잔의 구조의 일례를 나타내면 하기와 같다.
[화학식 3]
Figure 112015052450084-pct00003
일반식 (Ⅰ) 에서 R1 및 R2 에 수소 원자, R3 에 메틸기를 갖는 폴리실라잔의 제조 방법은 D. Seyferth 등 Polym. Prepr. Am. Chem. Soc., Div. Polym. Chem., 25, 10 (1984) 에 보고되어 있다. 이 방법에 의해 얻어지는 폴리실라잔은 반복 단위가 -(SiH2NCH3)- 인 사슬형 폴리머와 고리형 폴리머이고, 모두 가교 구조를 갖지 않는다.
일반식 (Ⅰ) 에서 R1 및 R3 에 수소 원자, R2 에 유기기를 갖는 폴리오르가노(하이드로)실라잔의 제조법은 D. Seyferth 등 Polym. Prepr. Am. Chem. Soc., Div. Polym. Chem., 25, 10 (1984), 일본 공개특허공보 소61-89230호에 보고되어 있다. 이들 방법에 의해 얻어지는 폴리실라잔에는, -(R2SiHNH)- 를 반복 단위로 하고, 주로 중합도가 3 ∼ 5 인 고리형 구조를 갖는 것이나 (R3SiHNH)x[(R2SiH)1.5N]1-X (0.4 ＜ X ＜ 1) 의 화학식으로 나타내는 분자 내에 사슬형 구조와 고리형 구조를 동시에 갖는 것이 있다.
일반식 (Ⅰ) 에서 R1 에 수소 원자, R2, R3 에 유기기를 갖는 폴리실라잔, 또 R1 및 R2 에 유기기, R3 에 수소 원자를 갖는 것은 -(R1R2SiNR3)- 를 반복 단위로 하고, 주로 중합도가 3 ∼ 5 인 고리형 구조를 갖고 있다.
상기 식 (Ⅰ) 이외의 것으로는, 분자 내에 가교 구조를 갖는, 예를 들어 다음과 같은 구조를 갖는 것을 들 수 있다 (D. Seyferth 등 Co㎜unication of Am. Cer. Soc. C-132, July 1984).
[화학식 4]
Figure 112015052450084-pct00004
또, 일본 공개특허공보 소49-69717호에 보고되어 있는, R1SiX3 (X : 할로겐) 의 암모니아 분해에 의해 얻어지는 가교 구조를 갖는 폴리실라잔 R1Si(NH)x, 혹은 R1SiX3 및 R2 2SiX2 의 공암모니아 분해에 의해 얻어지는 하기 구조를 갖는 폴리실라잔이어도 된다.
[화학식 5]
Figure 112015052450084-pct00005
폴리실라잔을 합성하는 방법으로서, 일본 특허 소63-16325호에는, 디할로실란과 염기의 어덕트와 암모니아를 반응시키는 방법이 기재되어 있지만, 이 밖에도 (a) SiCl4, SiH2Cl2 등의 실리콘할로겐화물에 아민을 반응시키는 방법, (b) 실라잔을 탈수소화가 가능한 KH 등의 알칼리 금속 수산화물 촉매를 사용하여 폴리실라잔으로 하는 방법, (c) 천이 금속 착물 촉매를 사용하여, 실란 화합물과 아민 화합물의 탈수소 반응에 의해 실라잔을 합성하는 방법, (d) 아미노실란을 CF4SO3H 와 같은 산 촉매를 사용하여, 암모니아와 아민 교환을 실시하는 방법, (e) 아미노실란을 대량의 암모니아 또는 아민으로 아민 교환하는 방법, (f) 다가 아미노실란 화합물과 다수소화 함질소 화합물을 염기성 촉매의 존재하에서 아민 교환 반응시키는 방법을 비롯하여 여러 가지 방법이 제안되어 있다 (예를 들어, WO97/24391 참조).
폴리실라잔 조성물의 조제 방법의 구체예의 일례를 들면 이하와 같다. 즉, 순도 99 ％ 이상의 디클로로실란을 －20 ∼ 20 ℃ 의 범위로 조온한 탈수 피리딘에 교반하면서 주입한다. 계속해서, －20 ∼ 20 ℃ 의 온도로 조온하여, 순도 99 ％ 이상의 암모니아를 교반하면서 주입한다. 여기서 반응액 중에 조제 폴리실라잔과 부생성물인 염화암모늄이 생성된다. 반응에 의해 생성된 염화암모늄을 여과에 의해 제거한다. 여과액을 30 ∼ 150 ℃ 로 가열하고, 잔류되어 있는 암모니아를 제거하면서, 폴리실라잔의 분자량을 중량 평균 분자량 1,500 ∼ 15,000 의 범위가 되도록 조정을 실시한다. 유기 용매를 첨가하여 30 ∼ 50 ℃ 로 가열하고, 50 ㎜Hg 이하의 감압 증류에 의해 잔존되어 있는 피리딘을 제거한다. 감압 증류에 의해 피리딘을 제거하는데, 동시에 유기 용매의 제거도 실시하여 폴리실라잔 농도를 예를 들어 5 ∼ 30 중량％ 의 범위로 조정한다. 얻어진 폴리실라잔 조성물을, 여과 정밀도 0.1 ㎛ 이하의 필터를 사용하여 순환 여과하고, 입경이 0.2 ㎛ 이상인 조대 입자를 50 개/㏄ 이하까지 저감시킨다. 이렇게 하여 얻은 폴리실라잔 용액은 그대로 도포액으로서 사용되어도 되고, 추가로 희석 혹은 농축되어 도포액으로서 사용되어도 된다.
사용할 수 있는 유기 용매를 예시하면, (가) 방향족 화합물, 예를 들어 벤젠, 톨루엔, 자일렌, 에틸벤젠, 디에틸벤젠, 트리메틸벤젠, 트리에틸벤젠 및 데카하이드로나프탈렌, (나) 사슬형 포화 탄화수소, 예를 들어 n-펜탄, i-펜탄, n-헥산, i-헥산, n-헵탄, i-헵탄, n-옥탄, i-옥탄, n-노난, i-노난, n-데칸 및 i-데칸, (다) 고리형 포화 탄화수소, 예를 들어 시클로헥산, 에틸시클로헥산, 메틸시클로헥산 및 p-멘탄, (라) 고리형 불포화 탄화수소, 예를 들어 시클로헥센 및 디펜텐(리모넨), (마) 에테르, 예를 들어 디프로필에테르, 디부틸에테르 및 아니솔, (바) 에스테르, 예를 들어 아세트산n-부틸, 아세트산i-부틸, 아세트산n-아밀 및 아세트산i-아밀, (사) 케톤, 예를 들어 메틸i-부틸케톤 등을 들 수 있다.
상기한 폴리실라잔 조성물의 조제 방법은 일례를 나타낸 것일 뿐으로, 폴리실라잔 조성물의 조제 방법이 이 방법에 한정되는 것은 아니다. 고체 상태의 폴리실라잔을 입수하여, 상기한 적절한 용매에 용해 또는 분산시켜 사용할 수도 있고, 시판되는 폴리실라잔 조성물, 예를 들어, AZ 일렉트로닉 머테리얼즈 매뉴팩처링 주식회사 제조의 Spinfil 200, 400, 600, 65001 등 (「Spinfil」은 등록상표) 을 사용할 수도 있다. 용액의 농도는 최종적으로 형성시키는 폴리실라잔 도막의 두께 등에 따라 적절히 조정하면 된다.
폴리실라잔의 함유율은 폴리실라잔 코팅 조성물의 총 중량을 기준으로 하여 0.1 ∼ 40 중량％ 인 것이 바람직하고, 0.2 ∼ 30 중량％ 로 하는 것이 보다 바람직하고, 0.3 ∼ 25 중량％ 로 하는 것이 더욱 바람직하다. 또한, 고순도의 실리카질막을 형성하기 위해서는 첨가제를 사용하지 않는 편이 바람직하지만, 필요하다면 추가로 실리카 전화 반응 촉진 화합물 등이 사용되어도 된다. 여기서, 실리카 전화 반응 촉진 화합물이란, 폴리실라잔 화합물과의 상호 반응에 의해 폴리실라잔이 실리카질 물질로 전화되는 반응을 촉진시키는 화합물을 말한다.
폴리실라잔 조성물은 임의의 방법으로 기판 상에 도포할 수 있다. 구체적으로는, 스핀 코트법, 딥법, 스프레이법, 롤 코트법, 전사법, 슬릿 코트법, 커튼 코트 등을 들 수 있다. 이들 중, 도막면의 균일성 등의 관점에서 스핀 코트가 특히 바람직하다. 도막은 필요에 따라 1 회 또는 2 회 이상 반복하여 도포함으로써 원하는 막 두께로 할 수 있다.
도막의 두께는 막의 사용 목적 등에 따라 상이한데, 일반적으로는 건조 막 두께로 10 ∼ 2,000 ㎚, 바람직하게는 20 ∼ 1,000 ㎚ 가 된다. 폴리실라잔 조성물이 소자 분리막으로서 사용되는 경우, 도포 후의 트렌치 홈 매설성 및 폴리실라잔 도막 표면의 평탄성을 양립시키기 위해서는, 도포되는 폴리실라잔 도막의 두께는 일반적으로는 10 ∼ 1,000 ㎚ 인 것이 바람직하고, 50 ∼ 800 ㎚ 인 것이 보다 바람직하다. 도포의 조건은 기판의 크기나 도포 방법, 폴리실라잔 조성물의 농도, 용매의 종류 등 여러 가지 조건에 따라 변화한다. 예를 들어, 스핀 코트 도포의 일례를 이하에 나타내지만, 이것에 의해 도포법이 한정되는 것은 아니다.
먼저, 실리콘 기판의 중심부에, 또는 기판 전체면에 평균적으로 도막이 형성되는 중심부를 포함하는 수 지점에, 실리콘 기판 1 장당 예를 들어 0.5 ∼ 20 ㏄ 의 폴리실라잔 조성물을 적하한다. 이어서, 적하된 폴리실라잔 용액을 실리콘 기판 전체면에 확산시키기 위해, 비교적 저속 또한 단시간, 예를 들어 회전 속도 50 ∼ 500 rpm 으로 0.5 ∼ 10 초 회전시킨다 (프리 스핀). 이어서, 도막을 원하는 두께로 하기 위해, 비교적 고속, 예를 들어 회전 속도 500 ∼ 4,000 rpm 으로 0.5 ∼ 800 초 회전시킨다 (메인 스핀). 또한, 실리콘 기판의 주변부에서의 폴리실라잔 도막의 부풀어오름을 저감시키고, 또한 폴리실라잔 도막 중의 용제를 가능한 한 건조시키기 위해, 상기 메인 스핀 회전 속도에 대해 500 rpm 이상 빠른 회전 속도로, 예를 들어 회전 속도 1,000 ∼ 5,000 rpm 으로 5 ∼ 300 초 회전시킨다 (파이널 스핀).
폴리실라잔 조성물을 기판 상에 도포한 후, 예를 들어 핫 플레이트 상에서 도막을 프리베이크 (가열 처리) 하는 것이 바람직하다. 이 공정은 도막 중에 함유되는 용매의 완전 제거와, 최종 도포 공정에 의한 도막의 예비 경화를 목적으로 하는 것이다. 통상적으로 프리베이크 공정에서는, 대기 중, 실질적으로 일정 온도에서 가열하는 방법이 취해지지만, 경화시에 도막이 수축되어 기판 오목부가 패이게 되거나, 홈 내부에 보이드가 발생하거나 하는 것을 방지하기 위해 온도를 제어하고, 경시적으로 상승시키면서 프리베이크를 실시할 수도 있다. 프리베이크 온도는 통상적으로 50 ℃ ∼ 400 ℃, 바람직하게는 100 ∼ 300 ℃ 이다. 또, 프리베이크 시간은 통상적으로 10 초 ∼ 30 분, 바람직하게는 30 초 ∼ 10 분이다. 트렌치·아이솔레이션 구조의 절연막을 형성할 때에는, 프리베이크 온도를 경시적으로 상승시키면서 실시하는 방법을 취하는 것이 바람직하다. 이 때, 최고 프리베이크 온도는, 피막으로부터의 용매를 제거한다는 관점에서, 폴리실라잔 조성물에 사용되고 있는 용매의 비점보다 높은 온도로 설정되는 것이 일반적이다. 프리베이크 후, 필요하다면 폴리실라잔 도막에 산화 (경화) 촉진제를 함유하는 처리액을 도포해도 된다.
이렇게 하여 형성된 폴리실라잔 도막은 이어서 폴리실라잔을 실리카질막으로 전화하기 위해 경화 (큐어) 된다. 경화는, 경화로나 핫 플레이트를 사용하여, 수증기를 포함한 불활성 가스 또는 산소 분위기하에서 가열 처리를 실시하는 방법, 과산화수소 증기를 포함한 수증기 분위기하에서 가열 처리를 실시하는 방법 등 적절한 방법으로 실시된다. 수증기는 폴리실라잔을 실리카질막 (즉 이산화규소) 로 충분히 전화시키는 데에 중요한 팩터이며, 그 농도는 바람직하게는 30 ％ 이상, 보다 바람직하게는 50 ％ 이상, 가장 바람직하게는 70 ％ 이상으로 한다. 특히 수증기 농도가 80 ％ 이상이면, 폴리실라잔의 실리카질막으로의 전화가 진행되기 쉬워지고, 보이드 등의 결함의 발생이 적어져, 실리카질막의 특성이 개량되므로 바람직하다. 분위기 가스로서 불활성 가스를 사용하는 경우에는, 불활성 가스로는 통상적으로 질소, 아르곤 또는 헬륨 등이 사용된다. 경화 온도는 사용되는 폴리실라잔 화합물의 종류, 수증기 농도 등에 따라 다르지만, 일반적으로는 고온인 편이 실리카질막으로 전화되는 속도가 빠르고, 한편 온도가 낮은 편이 실리콘 기판의 산화 또는 결정 구조의 변화에 의한 디바이스 특성에 대한 악영향이 작아지는 경향이 있다. 본 발명에 있어서는 후공정으로서 어닐 공정에서의 고온 가열을 실시하는 점에서, 일반적으로는 200 ∼ 500 ℃ 정도, 예를 들어 350 ℃ 의 온도에서 실시되면 된다. 여기서, 목표 온도까지의 승온 속도는 일반적으로 0.1 ∼ 100 ℃/분이 되고, 목표 온도에 도달하고 나서의 경화 시간은 일반적으로 1 분 ∼ 10 시간, 바람직하게는 15 분 ∼ 3 시간이 된다. 필요하다면 처리 온도 또는 처리 분위기의 조성을 단계적으로 변화시킬 수도 있다.
또한, 도포막을 과산화수소 증기에 노출시키는 방법에 의한 경우에는, 도포막을 50 ∼ 200 ℃ 로 유지하고, 과산화수소 증기 분위기하에 1 분 ∼ 2 시간 두면 된다. 또 이 때, 수증기 등 다른 증기나 희석 가스가 포함되어도 상관 없다. 도포막의 산화 속도는 일반적으로 과산화수소 증기 농도가 높은 편이 빠르다.
한편, 실리카질막은 졸 겔법에 의해 형성된 실리카 용액을 도포함으로써 형성되어도 된다. 대표적인 방법으로는, 일반식 : Si(ORa)4 (단, 식 중, Ra 는 저급 알킬기를 나타낸다) 로 나타내는 테트라알콕시실란을 알코올 등의 유기 용매 중, 염산 등의 산 촉매 혹은 염기 촉매를 사용하여 가수 분해·중축합 반응을 실시하게 함으로써 알코올을 이탈시키고, 실리카의 합성이 실시된다. 상기 일반식에 있어서, Ra 로는 메틸기, 에틸기, n-프로필기, n-부틸기 등이 사용된다. 테트라알콕시실란의 구체예로는, 예를 들어, 테트라메톡시실란 : Si(OCH3)4, 테트라에톡시실란 : Si(OC2H5)4, 테트라프로폭시실란 : Si(0C3H7)4, 테트라부톡시실란 : Si(OC4H9)4 등을 들 수 있다. 또, 유기 용매로는 메틸알코올, 에틸알코올, n-프로필알코올, 이소프로필알코올, n-부탄올 등의 알코올류가 바람직하게 사용된다. 졸 겔법의 구체적인 일례로는, TEOS (오르토규산테트라에틸 ; 테트라에톡시실란) 와 에틸알코올과 물과 염산을 혼합함으로써 실리카 용액을 형성하는 방법을 들 수 있다.
폴리실라잔 용액 혹은 졸 겔법에 의한 실리카 용액이 도포되는 기판으로는, 실리콘 기판 등의 반도체 기판, 유리 기판 등을 들 수 있고, 실리콘 기판 등에는 에칭에 의해 트렌치 홈이 형성되어 있어도 된다. 또, 층간 절연막 등의 절연막이나 평탄화막, 패시베이션막, 응력 조정막, 희생막 등을 형성하는 경우 등이라면, 기판으로는 반도체 소자를 형성하는 과정에서의 반도체막이나 회로 등이 형성된 실리콘 기판 등이 사용된다.
상기한 바와 같이 하여 기판 상에 실리카질막을 형성한 후, 본 발명에 있어서는, 추가로 폴리실라잔 도막 전체를 완전히 실리카질로 전화시켜 경화시키기 때문에, 기판 전체를 가열하는 어닐 (고밀화) 처리 공정을 거치게 된다. 어닐 처리에서는, 기판 전체를 경화로 등에 투입하여 가열하는 것이 일반적이다. 이 때, 본 발명에 있어서는, 가열 분위기 중에 염기 해리 정수 (pKb) 가 4.5 이하인 질소 함유 화합물 또는 할로겐 원자의 결합 에너지가 60 ㎉/㏖ 이하인 할로겐 함유 화합물을 함유시킨다. 이 때 질소 함유 화합물 또는 할로겐 함유 화합물이 액체 혹은 고체인 경우에는, 예비 가열로에서 화합물을 기화시켜 가스상으로 하고, 이것을 불활성 가스와 함께 가열로에 공급하도록 하는 것이 바람직하다.
또한, 본 발명에 있어서는, 염기 해리 정수 (pKb) 는 물에 대한 해리 정수를 말하는 것이다. 염기 해리 정수 (pKb) 및 할로겐 원자의 결합 에너지는 광범위한 화합물에 대해 이미 널리 알려져 있다.
염기 해리 정수 (pKb) 가 4.5 이하인 질소 함유 화합물로는, 예를 들어 하기 일반식 (Ⅱ) 로 나타내는 아민, DBU (1,8-디아자비시클로[5,4,0]7-운데센), DBN (1,5-디아자비시클로[4,3,0]5-노넨) 등을 들 수 있다.
R4R5R6N (Ⅱ)
(식 중, R4 는 분기되어 있어도 되는 알킬기, 알케닐기, 시클로알킬기 또는 아릴기를 나타내고, R5 및 R6 은 각각 독립적으로 수소 원자, 분기되어 있어도 되는 알킬기, 알케닐기, 시클로알킬기 또는 아릴기를 나타낸다)
상기 일반식 (Ⅱ) 로 나타내는 아민의 바람직한 예를 나타내면 메틸아민, 디메틸아민, 트리메틸아민, 에틸아민, 디에틸아민, 트리에틸아민, 프로필아민, 디프로필아민, 트리프로필아민, 부틸아민, 디부틸아민, 트리부틸아민, 펜틸아민, 디펜틸아민, 트리펜틸아민, 헥실아민, 디헥실아민, 트리헥실아민, 헵틸아민, 디헵틸아민, 옥틸아민, 디옥틸아민, 트리옥틸아민, 페닐아민, 디페닐아민, 트리페닐아민 등을 들 수 있다.
한편, 할로겐 원자의 결합 에너지가 60 ㎉/㏖ 이하인 할로겐 함유 화합물로는, 예를 들어 Br2, F2, NF3 등을 들 수 있다.
어닐은 상기 아민 혹은 할로겐 함유 기체를 포함하는 불활성 가스 분위기 중에서 실시된다. 불활성 가스로는, 질소, 헬륨, 아르곤 가스 등이 통상적으로 사용된다. 어닐 온도는, 아민이나 DBU, DBN 등의 질소 함유 화합물이 함유되는 경우에는, 통상적으로 400 ∼ 1,200 ℃, 바람직하게는 450 ∼ 1,000 ℃ 이다. 질소 함유 화합물을 함유하는 어닐 분위기 중에 수증기가 포함되는 경우에는 본 발명의 효과를 얻을 수 없다. 한편, 할로겐 함유 화합물 함유 분위기에서 어닐이 실시되는 경우에는, 건조 분위기에서 200 ∼ 1,200 ℃, 바람직하게는 건조 분위기에서 200 ∼ 500 ℃, 바람직하게는 300 ∼ 500 ℃ 에서 실시된다. 처리 목표 온도까지의 승온 시간은 일반적으로 1 ∼ 100 ℃/분이 되는 것이 바람직하다. 또, 처리 목표 온도에서의 처리 시간은 1 분 ∼ 10 시간, 바람직하게는 15 분 ∼ 3 시간이다.
또, 염기 해리 정수 (pKb) 가 4.5 이하인 질소 함유 화합물 혹은 할로겐 원자의 결합 에너지가 60 ㎉/㏖ 이하인 할로겐 함유 화합물의 함유량은 분위기 중 통상적으로 0.01 용량％ 이상이면 되고, 바람직하게는 0.5 ∼ 20 용량％, 보다 바람직하게는 1 ∼ 10 용량％ 이다. 이들 화합물의 함유량이 지나치게 적은 경우, 본 발명의 효과가 발휘되지 않는 경우가 발생한다. 한편, 화합물의 함유량이 지나치게 많아지면, 일반적으로 에칭 레이트가 빨라지는 경향이 있어, 함유량이 지나치게 많아지면, 본 발명의 효과가 줄어든다.
이 염기 해리 정수 (pKb) 가 4.5 이하인 질소 함유 화합물 또는 결합 에너지가 60 ㎉/㏖ 이하인 할로겐 함유 화합물을 함유하는 불활성 가스 분위기에서 가열에 의해, 고순도이고 에칭 레이트가 개선된 (에칭 레이트가 느린) 치밀한 실리카질막을 형성할 수 있다. 그 이유는, 다음과 같은 것에 의한 것으로 생각되지만, 이것에 의해 본 발명이 조금도 한정되는 것은 아니다.
예를 들어, 알킬아민을 예로 들어 설명하면, 알킬아민은 전자 공여성이고, 론페어 전자를 갖는다. 이 알킬아민의 론페어 전자가 어닐 중에 실리카질막 중에 잔존하는 Si-H 결합 혹은 Si-O 결합과 반응하여, Si 가 마이너스 이온화되고, 알킬아민의 N 이 플러스 이온화된다. 마이너스 이온화된 Si 는 다른 Si-O 분자와 결합하여 Si-O 고리를 크게 한다. 예를 들어 (Si-O)3 으로 이루어지는 고리가 커져 (Si-O)5 가 되면, 에칭 레이트는 느려진다.
이에 반해, 분위기 중에 H2O 분자가 존재하면, 알킬아민이 수화되고, 수화된 아민은 안정적이기 때문에, Si-H 결합과 반응할 수 없거나, 혹은 마이너스 이온화된 Si 는 곧바로 H2O 분자와 재결합하여 Si-O 고리를 크게 할 수 없다.
한편, 할로겐 함유 화합물의 경우, 200 ∼ 500 ℃ 의 가열에 의해 예를 들어 N-F 결합이나 F-F 결합이 절단되고, 절단된 F 아니온이 실리카와 일시적으로 결합한다. 이와 같이 하여 생성된 Si-F 결합이 500 ∼ 1,200 ℃ 의 가열에 의해 절단된 후, 가교 반응에 의해 Si-O 고리를 크게 할 수 있다.
실시예
이하에 실시예, 비교예를 들어 본 발명을 더욱 구체적으로 설명하지만, 본 발명은 이들 실시예, 비교예에 의해 조금도 한정되는 것은 아니다.
실시예 1
퍼하이드로폴리실라잔의 디부틸에테르 20 wt％ 용액 (AZ 일렉트로닉 머테리얼즈 매뉴팩처링 (주) 제조의 Spinfil 65001,「Spinfil」은 등록상표) 약 1 ㎖ 를 4 인치 실리콘 웨이퍼 상에 적하하고, 스핀 코터에 의해 1,000 rpm, 20 초의 회전 도포를 실시한 후, 핫 플레이트 상에서 대기 중, 150 ℃, 3 분의 소프트 베이크를 실시하였다. 막 두께는 600 ㎚ 였다. 이어서, 350 ℃, 80 ％ 수증기 (80 ％ H2O/20 ％ O2) 에서 60 분 처리를 실시하여 (소성), 퍼하이드로폴리실라잔을 실리카질막으로 변화시켰다 (경화). 그 후, 700 ℃ 까지 N2 분위기인 채로 승온시키고, 이 온도에 있어서 2 ％ 트리메틸아민 (N2 희석) 분위기 중에서 60 분 처리한 후, 다시 이 온도, N2 분위기에서 60 분 처리하였다. 얻어진 실리카질막의 상대 에칭 레이트를 하기 방법에 의해 산출하였다. 상대 에칭 레이트는 4.1 이었다.
＜상대 에칭 레이트의 산출＞
형성된 실리카질막을 0.5 ％ 불화수소 수용액에 침지하고, 단위 침지 시간당의 막 두께 변화를 관찰하였다. 구체적으로는 침지 5 분 간격으로 막 두께를 측정하고, 에칭이 진행됨에 따라 막 두께가 얇아져 가는 속도를 ㎚/min 의 형태로 산출한다. 또, 열산화막에서도 동일한 조작을 실시하여 에칭 레이트를 산출하고, 구한 에칭 레이트로부터 [실리카막의 에칭 레이트 : 단위는 ㎚/min]/[열산화막의 에칭 레이트 : 단위는 ㎚/min] 의 비를 구하여, 이것을 상대 에칭 레이트로 하였다. 이 값은 비율을 나타내므로 무차원수이다. 막 두께의 측정에는 오오츠카 전자 (주) 제조, 반사 분광 막 두께계 : FE-3000 을 사용하였다.
또한, 상기 기준이 되는 열산화막은, 아무것도 도포하지 않은 실리콘 웨이퍼를 1,050 ℃ 의 수증기하에 1 시간 둠으로써, 실리콘 표면을 산화하여 막 두께 약 500 ㎚ 의 열산화막이 형성된 것이 사용되었다. 이 열산화막은 이하의 모든 실시예, 비교예에 있어서도 기준막으로서 사용되었다.
실시예 2 및 3
2 ％ 트리메틸아민 (N2 희석) 분위기 중에서 처리하는 것을 대신하여, 4 ％ 트리메틸아민 (N2 희석) 분위기 (실시예 2) 또는 10 ％ 트리메틸아민 (N2 희석) 분위기 (실시예 3) 중에서 처리하는 것을 제외하고, 실시예 1 과 동일한 방법에 의해 실리카질막을 형성하였다. 얻어진 실리카질막의 상대 에칭 레이트는 각각 4.6 및 4.8 이었다.
실시예 4 ∼ 7
2 ％ 트리메틸아민 (N2 희석) 분위기 중에서 처리하는 것을 대신하여, 2 ％ 메틸아민 (N2 희석) 분위기 (실시예 4), 2 ％ 모노메틸아민 (N2 희석) 분위기 (실시예 5), 2 ％ 트리에틸아민 (N2 희석) 분위기 (실시예 6) 및 2 ％ DBU (1,8-디아자비시클로[5,4,0]운데센) (N2 희석) 분위기 (실시예 7) 중에서 처리하는 것을 제외하고, 실시예 1 과 동일한 방법에 의해 실리카질막을 형성하였다. 얻어진 실리카질막의 상대 에칭 레이트는 각각 4.1, 4.2, 4.5 및 4.8 이었다. 또한, 트리에틸아민 및 DBU 는 예비 가열로에서 기화시킨 가스를 N2 캐리어 가스를 사용하여 노에 도입함으로써 실시하였다.
비교예 1 및 2
2 ％ 트리메틸아민 (N2 희석) 분위기 중에서 처리하는 것을 대신하여, N2 가스 분위기 (비교예 1) 또는 2 ％ 암모니아 (N2 희석) 분위기 (비교예 2) 중에서 처리하는 것을 제외하고, 실시예 1 과 동일한 방법에 의해 실리카질막을 형성하였다. 얻어진 실리카질막의 상대 에칭 레이트는 각각 5.6 및 6.1 이었다.
퍼하이드로폴리실라잔을 사용한 예에 있어서는, 비교예 1 ∼ 2 로부터 N2 가스만, 혹은 암모니아 함유 분위기에서의 어닐에서는 얻어진 실리카질막의 상대 에칭 레이트는 5.6 혹은 6.1 이었던 반면, 트리메틸아민, 디메틸아민, 모노메틸아민 DBU 를 함유하는 것을 제외하고 동일한 조건으로 어닐된 실시예 1 ∼ 7 에서는 3.9 ∼ 4.8 로, 이들 화합물이 함유하는 분위기에서의 어닐에 의해 에칭 레이트가 느려지고 있는 것을 알 수 있다.
또한, 실시예 1 ∼ 7 에서 사용된 질소 함유 화합물의 염기 해리 정수 pKb 는 트리메틸아민 ＝ 4.13, 디메틸아민 ＝ 3.26, 모노메틸아민 ＝ 3.36, 트리에틸아민 ＝ 3.28, DBU ＝ 1.5 인 반면, 비교예 2 에서 사용된 질소 함유 화합물인 암모니아의 염기 해리 정수 pKb 는 4.75 였다. 이로부터, 염기 해리 정수 pKb 가 4.5 이하이면, 본 발명의 효과가 발휘되는 것을 알 수 있다.
또, 실시예 1 에서 형성된 실리카질막과 비교예 1 에서 얻어진 실리카질막에 대해 불순물 분석을 실시한 결과, 모두 매우 고순도의 실리카질막이고, 불순물 함유량도 양자 거의 다르지 않은 것이었다.
또한, 실시예 1 에서 형성된 실리카질막과 비교예 1 에서 얻어진 실리카질막에 대해 막의 물성을 측정하였다. 결과를 표 1 에 나타낸다.
Figure 112015052450084-pct00006
표 1 로부터, 실시예 1 의 내전압 (Vbd : Break Down Voltage) 이 비교예 1 의 그것보다 높은 점에서, 또 비유전율이 순수한 이산화규소의 그것 (약 3.9) 에 가까워지고 있는 점에서, 아민 분위기에서의 어닐을 실시함으로써 보다 치밀한 실리카막을 형성할 수 있었다는 것을 알 수 있다.
비교예 3 및 4
2 ％ 트리메틸아민 (N2 희석) 분위기 중에서 처리하는 것을 대신하여, 40 ％ 수증기와 60 ％ N2 가스로 이루어지는 분위기 (비교예 3) 또는 2 ％ 트리메틸아민, 40 ％ 수증기, 58 ％ N2 가스로 이루어지는 분위기 (비교예 4) 중에서 처리하는 것을 제외하고, 실시예 1 과 동일한 방법에 의해 실리카질막을 형성하였다. 막 두께 감소 속도를 측정하여 얻어진 실리카질막의 상대 에칭 레이트는 각각 2.3 및 2.4 였다.
상기 비교예 3, 4 의 결과로부터, 수증기가 공존하면 아민의 첨가 효과가 없어지는 것을 알 수 있다.
실시예 8
TEOS (오르토규산테트라에틸) 8.36 g (0.04 몰), 에탄올 11.5 g (0.25 몰), 물 4.32 g (0.24 몰) 및 1 몰/ℓ HCl 수용액 1 g 을 플라스틱 용기 중, 실온에서 1 일 교반하고, 그 후 이 혼합 용액을 에탄올로 4 배로 희석하여, 졸 겔법에 의한 실리카 용액을 조제하였다.
이렇게 하여 얻은 실리카 용액 약 1 ㎖ 를 4 인치 실리콘 웨이퍼 상에 적하하고, 스핀 코터에 의해 1,500 rpm, 20 초의 회전 도포를 실시하고, 핫 플레이트 상에서 대기 중, 150 ℃, 3 분의 소프트 베이크를 실시하였다. 막 두께는 100 ㎚ 였다. 이어서, 700 ℃ 까지 N2 분위기인 채로 승온시키고, 이 온도에 있어서 2 ％ 트리메틸아민 (N2 희석) 분위기 중에서 60 분 처리하였다. 얻어진 실리카질막의 상대 에칭 레이트를 실시예 1 과 동일한 방법으로 산출하였다. 상대 에칭 레이트는 7.3 이었다.
비교예 5
2 ％ 트리메틸아민 (N2 희석) 분위기 중에서 처리하는 것을 대신하여, N2 가스 분위기 중에서 처리하는 것을 제외하고, 실시예 8 과 동일한 방법에 의해 실리카질막을 형성하였다. 얻어진 실리카질막의 상대 에칭 레이트는 11.5 였다.
실시예 8 과 비교예 5 로부터, 졸 겔법에 의한 실리카 용액을 사용한 실리카질막의 형성에 있어서도, 폴리실라잔을 사용한 경우와 동일하게 에칭 레이트가 느려지는 것을 알 수 있다.
실시예 9
700 ℃ 까지 승온시키는 것을 대신하여, 500 ℃ 까지 승온시키고, 2 ％ 트리메틸아민 (N2 희석) 분위기 중에서의 처리를 이 온도에서 실시하는 것을 제외하고, 실시예 1 과 동일한 방법에 의해 실리카질막을 형성하였다. 얻어진 실리카질막의 상대 에칭 레이트는 6.4 였다.
비교예 6
2 ％ 트리메틸아민 (N2 희석) 분위기 중에서 처리하는 것을 대신하여, N2 가스 분위기 중에서 처리하는 것을 제외하고, 실시예 9 와 동일한 방법에 의해 실리카질막을 형성하였다. 얻어진 실리카질막의 상대 에칭 레이트는 6.9 였다.
실시예 9 와 비교예 6 으로부터, 어닐 온도가 500 ℃ 에 있어서도, 본 발명의 효과가 발휘되는 것을 알 수 있다.
실시예 10
트리에톡시실란 3.30 g (0.02 몰), TEOS 4.318 g (0.02 몰), 에탄올 9.2 g (0.2 몰), 물 3.6 g (0.2 몰) 및 1 몰/ℓ HCl 수용액 0.1 g 을 플라스틱 용기 중, 실온에서 1 일 교반하고, 그 후 이 혼합 용액을 에탄올로 4 배로 희석하여, 졸 겔법에 의한 실리카 용액을 조제하였다.
이렇게 하여 얻은 실리카 용액 약 1 ㎖ 를 4 인치 실리콘 웨이퍼 상에 적하하고, 스핀 코터에 의해 1500 rpm, 20 초의 회전 도포를 실시하고, 핫 플레이트 상에서 150 ℃, 3 분 소프트 베이크를 실시하였다. 막 두께는 100 ㎚ 였다. 이어서, 700 ℃ 까지 N2 분위기인 채로 승온시키고, 이 온도에 있어서 2 ％ 트리메틸아민 (N2 희석) 분위기 중에서 60 분 처리하였다. 얻어진 실리카질막의 상대 에칭 레이트를 실시예 1 과 동일한 방법으로 산출하였다. 상대 에칭 레이트는 9.3 이었다.
비교예 7
2 ％ 트리메틸아민 (N2 희석) 분위기 중에서 처리하는 것을 대신하여, N2 가스 분위기 중에서 처리하는 것을 제외하고, 실시예 10 과 동일한 방법에 의해 실리카질막을 형성하였다. 얻어진 실리카질막의 상대 에칭 레이트는 10.8 이었다.
실시예 10 과 비교예 7 로부터, 졸 겔법에 의한 경우에도 700 ℃ 의 어닐 온도에서 본 발명의 효과가 발휘되는 것을 알 수 있다.
비교예 8
퍼하이드로폴리실라잔의 디부틸에테르 20 ％ 용액 (AZ 일렉트로닉 머테리얼즈 매뉴팩처링 (주) 제조의 Spinfil 65001,「Spinfil」은 등록상표) 약 1 ㎖ 를 4 인치 실리콘 웨이퍼 상에 적하하고, 스핀 코터에 의해 1000 rpm, 20 초의 회전 도포를 실시하고, 핫 플레이트 상에서 대기 중, 150 ℃, 3 분의 소프트 베이크를 실시하였다. 막 두께는 600 ㎚ 였다. 이어서, 350 ℃, 80 ％ 수증기 (80 ％ H2O/20 ％ O2) 에서 60 분 처리를 실시하여 (소성), 퍼하이드로폴리실라잔을 실리카질막으로 변화시켰다. 그 후, 150 ℃ 까지 N2 분위기인 채로 강온시키고, 이 온도에서 N2 분위기 중에서 60 분 처리 (어닐) 하였다. 얻어진 실리카질막의 상대 에칭 레이트는 8.5 였다.
비교예 9
N2 분위기, 150 ℃ 에서의 어닐 처리를 대신하여, 2 ％ 트리메틸아민 (N2 희석) 분위기, 150 ℃ 의 어닐 처리로 하는 것을 제외하고, 비교예 8 과 동일한 방법에 의해 실리카질막을 형성하였다. 얻어진 실리카질막의 상대 에칭 레이트는 8.6 이었다.
비교예 8, 9 로부터, 150 ℃ 의 저온에서의 어닐 처리에 의해서는 아민 첨가 효과는 확인되지 않았다.
실시예 11
퍼하이드로폴리실라잔의 디부틸에테르 20 wt％ 용액 (AZ 일렉트로닉 머테리얼즈 매뉴팩처링 (주) 제조의 Spinfil 65001,「Spinfil」은 등록상표) 약 1 ㎖ 를 4 인치 실리콘 웨이퍼 상에 적하하고, 스핀 코터에 의해 1,000 rpm, 20 초의 회전 도포를 실시하고, 핫 플레이트 상에서 대기 중, 150 ℃, 3 분의 소프트 베이크를 실시하였다. 막 두께는 600 ㎚ 였다. 이어서, 350 ℃, 80 ％ 수증기 (80 ％ H2O/20 ％ O2) 에서 60 분 처리를 실시하여 (소성), 퍼하이드로폴리실라잔을 실리카질막으로 변화시켰다. 그 후, 350 ℃, 2 ％ NF3 (N2 희석) 분위기 중에서 60 분 처리하였다. 이 막에 대해 계속해서 850 ℃, N2 분위기에서 어닐을 실시한 결과, 얻어진 실리카질막의 상대 에칭 레이트는 1.5 였다.
실시예 12 ∼ 13
2 ％ 트리메틸아민 (N2 희석) 분위기 중에서 처리하는 것을 대신하여, 2 ％ Br2 (N2 희석) 분위기 (실시예 12), 또는 2 ％ F2 (N2 희석) 분위기 (실시예 13) 중에서 처리하는 것을 제외하고, 실시예 11 과 동일한 방법에 의해 실리카질막을 형성하였다. 얻어진 실리카질막의 상대 에칭 레이트는 각각 1.7 및 1.4 였다.
비교예 10
350 ℃, 2 ％ NF3 (N2 희석) 분위기 중에서 처리하는 것을 대신하여, N2 분위기 중에서 처리하는 것을 제외하고, 실시예 11 과 동일한 방법에 의해 실리카질막을 형성하였다. 얻어진 실리카질막의 상대 에칭 레이트는 2.6 이었다.
비교예 11 및 12
2 ％ NF3 (N2 희석) 분위기 중에서 처리하는 것을 대신하여, 2 ％ CF4 (N2 희석) 분위기 (비교예 11), 또는 2 ％ HF (N2 희석) 분위기 (비교예 12) 중에서 처리하는 것을 제외하고, 실시예 11 과 동일한 방법에 의해 실리카질막을 형성하였다. 얻어진 실리카질막의 상대 에칭 레이트는 모두 2.7 이었다.
실시예 11 ∼ 13 과 비교예 10 으로부터, 어닐시 NF3, Br2, 2 ％ F2 를 사용하는 경우에도 에칭 레이트가 느려지는 것을 알 수 있다.
또한, 실시예 11 ∼ 13 에서 사용된 할로겐 화합물의 할로겐 결합 에너지는, N-F 가 57 ㎉/㏖, Br-Br 이 46 ㎉/㏖, F-F 가 38 ㎉/㏖ 인 반면, 비교예 11 ∼ 12 에서 사용된 할로겐 화합물의 할로겐 결합 에너지는, H-F 가 135 ㎉/㏖, C-F 가 117 ㎉/㏖ 이었다. 이로부터, 할로겐 결합 에너지가 60 ㎉/㏖ 이하이면, 본 발명의 효과가 발휘되는 것을 알 수 있다.
실시예 14
700 ℃ 에서의 N2 분위기 중, 60 분의 처리를 대신하여, 850 ℃ 에서의 N2 분위기 중, 60 분의 처리로 하는 것을 제외하고, 실시예 1 과 동일한 방법에 의해 실리카질막을 형성하였다. 얻어진 실리카질막의 상대 에칭 레이트는 1.6 이었다.
비교예 13
700 ℃ 에서의 N2 분위기 중, 60 분의 처리를 대신하여, 850 ℃ 에서의 N2 분위기 중, 60 분의 처리로 하는 것을 제외하고, 비교예 1 과 동일한 방법에 의해 실리카질막을 형성하였다. 얻어진 실리카질막의 상대 에칭 레이트는 2.6 이었다.
또한, 실시예 14 에서 형성된 실리카질막과 비교예 13 에서 형성된 실리카질막에 대해 막의 물성을 측정하였다. 결과를 표 2 에 나타낸다.
Figure 112015052450084-pct00007
표 2 로부터, 내전압의 값이 비교예 13 보다 실시예 14 가 높은 점에서, 트리메틸아민 함유 분위기에서의 어닐을 실시함으로써, 보다 치밀한 실리카막을 형성할 수 있었다는 것을 알 수 있다.

Claims (8)

  1. (a) 폴리실라잔 용액을 기판에 도포한 후 산화 분위기에서 경화 (큐어) 함으로써, 기판 상에 실리카질막을 형성하는 공정, 및 (b) 상기 실리카질막을, 염기 해리 정수 (pKb) 가 4.5 이하인 질소 함유 화합물을 함유하는 건조 불활성 가스 분위기에서 400 ∼ 1,200 ℃ 로 가열, 어닐하거나, 또는 할로겐 원자의 결합 에너지가 60 ㎉/㏖ 이하인 할로겐 함유 화합물을 함유하는 건조 불활성 가스 분위기에서 200 ∼ 500 ℃ 로 가열, 어닐하는 공정으로 이루어지는 실리카질막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 염기 해리 정수 (pKb) 가 4.5 이하인 질소 함유 화합물이 일반식 (Ⅱ) :
    R4R5R6N (Ⅱ)
    (식 중, R4 는 분기되어 있어도 되는 알킬기, 알케닐기, 시클로알킬기 또는 아릴기를 나타내고, R5 및 R6 은 각각 독립적으로 수소 원자, 분기되어 있어도 되는 알킬기, 알케닐기, 시클로알킬기 또는 아릴기를 나타낸다)
    로 나타내는 아민, DBU (1,8-디아자비시클로[5,4,0]운데센), 또는 DBN (1,5-디아자비시클로[4,3,0]5-노넨) 인 것을 특징으로 하는 실리카질막의 형성 방법.
  3. 제 1 항에 있어서,
    상기 할로겐 원자의 결합 에너지가 60 ㎉/㏖ 이하인 할로겐 함유 화합물이 Br2, F2 또는 NF3 인 것을 특징으로 하는 실리카질막의 형성 방법.
  4. 제 1 항에 있어서,
    상기 폴리실라잔이 퍼하이드로폴리실라잔이고, 경화가 수증기 분위기, 200 ∼ 500 ℃ 에서 실시되는 것을 특징으로 하는 실리카질막의 형성 방법.
  5. 기판이 트렌치·아이솔레이션 구조 형성용 홈이 형성된 기판이고, 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 실리카질막의 형성 방법에 의해 상기 홈을 매봉하는 트렌치·아이솔레이션 구조의 형성법.
  6. 삭제
  7. 삭제
  8. 삭제
KR1020157014485A 2012-11-22 2013-11-15 실리카질막의 형성 방법 및 동 방법으로 형성된 실리카질막 KR101970860B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012256062A JP6060460B2 (ja) 2012-11-22 2012-11-22 シリカ質膜の形成方法及び同方法で形成されたシリカ質膜
JPJP-P-2012-256062 2012-11-22
PCT/JP2013/080886 WO2014080841A1 (ja) 2012-11-22 2013-11-15 シリカ質膜の形成方法及び同方法で形成されたシリカ質膜

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020187038158A Division KR102119371B1 (ko) 2012-11-22 2013-11-15 실리카질막의 형성 방법 및 동 방법으로 형성된 실리카질막

Publications (2)

Publication Number Publication Date
KR20150088815A KR20150088815A (ko) 2015-08-03
KR101970860B1 true KR101970860B1 (ko) 2019-04-19

Family

ID=50776024

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020187038158A KR102119371B1 (ko) 2012-11-22 2013-11-15 실리카질막의 형성 방법 및 동 방법으로 형성된 실리카질막
KR1020157014485A KR101970860B1 (ko) 2012-11-22 2013-11-15 실리카질막의 형성 방법 및 동 방법으로 형성된 실리카질막

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020187038158A KR102119371B1 (ko) 2012-11-22 2013-11-15 실리카질막의 형성 방법 및 동 방법으로 형성된 실리카질막

Country Status (9)

Country Link
US (1) US10000386B2 (ko)
EP (1) EP2924717A4 (ko)
JP (1) JP6060460B2 (ko)
KR (2) KR102119371B1 (ko)
CN (1) CN104885204B (ko)
IL (1) IL238832B (ko)
SG (1) SG11201503113VA (ko)
TW (1) TWI600614B (ko)
WO (1) WO2014080841A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109070135A (zh) 2016-02-10 2018-12-21 亮锐有限责任公司 在led应用中的硅氧烷树脂的气相固化催化和钝化
US10647578B2 (en) 2016-12-11 2020-05-12 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude N—H free and SI-rich per-hydridopolysilzane compositions, their synthesis, and applications
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
JP6796559B2 (ja) * 2017-07-06 2020-12-09 東京エレクトロン株式会社 エッチング方法および残渣除去方法
WO2019036157A1 (en) 2017-08-18 2019-02-21 Applied Materials, Inc. HIGH PRESSURE AND HIGH TEMPERATURE RECOVERY CHAMBER
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
CN107660064B (zh) * 2017-09-29 2020-06-05 中国科学院化学研究所 导热绝缘板及其制备方法和电子元器件
SG11202003355QA (en) 2017-11-11 2020-05-28 Micromaterials Llc Gas delivery system for high pressure processing chamber
WO2019099255A2 (en) 2017-11-17 2019-05-23 Applied Materials, Inc. Condenser system for high pressure processing system
KR102192462B1 (ko) * 2017-12-14 2020-12-17 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막, 및 전자소자
CN111902359A (zh) 2018-02-21 2020-11-06 乔治洛德方法研究和开发液化空气有限公司 全氢聚硅氮烷组合物和用于使用其形成氧化物膜的方法
SG11202006237RA (en) * 2018-02-22 2020-09-29 Applied Materials Inc Method for processing a mask substrate to enable better film quality
JP7239598B2 (ja) 2018-03-09 2023-03-14 アプライド マテリアルズ インコーポレイテッド 金属含有材料の高圧アニーリングプロセス
JP6752249B2 (ja) * 2018-03-27 2020-09-09 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
JP6475388B1 (ja) * 2018-07-18 2019-02-27 信越化学工業株式会社 ポリシラザン含有組成物
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
JP7390195B2 (ja) 2020-01-17 2023-12-01 東京エレクトロン株式会社 シリコン成膜方法
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070212894A1 (en) 2006-03-09 2007-09-13 Keisuke Nakazawa Method of manufacturing semiconductor device
JP2010267716A (ja) * 2009-05-13 2010-11-25 Elpida Memory Inc 低誘電率絶縁膜の作製方法、半導体装置およびその製造方法
US20100323168A1 (en) 2008-02-29 2010-12-23 Tatsuro Nagahara Method for formation of siliceous film and siliceous film formed by the method

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2243527A1 (de) 1972-09-05 1974-04-18 Bayer Ag Formkoerper aus homogenen mischungen von siliciumcarbid und siliciumnitrid und verfahren zu ihrer herstellung
JPS60145903A (ja) 1983-12-29 1985-08-01 Toa Nenryo Kogyo Kk 無機ポリシラザン及びその合成方法
JPS6189230A (ja) 1984-10-09 1986-05-07 Toa Nenryo Kogyo Kk ポリオルガノヒドロシラザンの製造方法
JPH01132128A (ja) * 1987-11-18 1989-05-24 Hitachi Ltd シリカ膜の製造法
EP0781815B1 (en) 1995-07-13 2010-11-17 AZ Electronic Materials USA Corp. Composition for forming ceramic substances and process for producing ceramic substances
JPH09183663A (ja) * 1995-10-30 1997-07-15 Tonen Corp プラスチックフィルムにＳｉＯ２系セラミックスを被覆する方法
EP0812871B1 (en) 1995-12-28 2000-04-05 Tonen Corporation Process for producing polysilazane
JP2904110B2 (ja) * 1996-04-02 1999-06-14 日本電気株式会社 半導体装置の製造方法
JP3919862B2 (ja) * 1996-12-28 2007-05-30 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率シリカ質膜の形成方法及び同シリカ質膜
JP3178412B2 (ja) * 1998-04-27 2001-06-18 日本電気株式会社 トレンチ・アイソレーション構造の形成方法
US6191022B1 (en) 1999-04-18 2001-02-20 Cts Corporation Fine pitch solder sphere placement
JP5020425B2 (ja) 2000-04-25 2012-09-05 Ａｚエレクトロニックマテリアルズ株式会社 微細溝をシリカ質材料で埋封する方法
US6541401B1 (en) * 2000-07-31 2003-04-01 Applied Materials, Inc. Wafer pretreatment to decrease rate of silicon dioxide deposition on silicon nitride compared to silicon substrate
JP3934323B2 (ja) * 2000-10-11 2007-06-20 株式会社Ｓｏｋｕｄｏ 基板製造方法および基板処理装置
US20040194511A1 (en) * 2002-02-01 2004-10-07 Chih-Hsing Cheng Sol-gel-derived halogen-doped glass
JP4217103B2 (ja) 2003-04-25 2009-01-28 東京エレクトロン株式会社 熱処理方法及び熱処理装置
EP1476002B1 (en) * 2003-05-08 2018-07-04 Samsung Display Co., Ltd. Method of manufacturing a substrate for organic electroluminescent device
JP2010003983A (ja) * 2008-06-23 2010-01-07 Az Electronic Materials Kk シャロー・トレンチ・アイソレーション構造とその形成方法
US20120083133A1 (en) * 2010-10-05 2012-04-05 Applied Materials, Inc. Amine curing silicon-nitride-hydride films
TW201318782A (zh) 2011-11-02 2013-05-16 New Way Tools Co Ltd 具棘動功能之活動扳手

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070212894A1 (en) 2006-03-09 2007-09-13 Keisuke Nakazawa Method of manufacturing semiconductor device
US20100323168A1 (en) 2008-02-29 2010-12-23 Tatsuro Nagahara Method for formation of siliceous film and siliceous film formed by the method
JP2010267716A (ja) * 2009-05-13 2010-11-25 Elpida Memory Inc 低誘電率絶縁膜の作製方法、半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW201427899A (zh) 2014-07-16
US10000386B2 (en) 2018-06-19
IL238832B (en) 2018-05-31
EP2924717A1 (en) 2015-09-30
US20150298980A1 (en) 2015-10-22
JP2014103351A (ja) 2014-06-05
KR20150088815A (ko) 2015-08-03
TWI600614B (zh) 2017-10-01
CN104885204A (zh) 2015-09-02
KR20190002763A (ko) 2019-01-08
WO2014080841A1 (ja) 2014-05-30
CN104885204B (zh) 2017-04-12
EP2924717A4 (en) 2016-02-17
SG11201503113VA (en) 2015-06-29
JP6060460B2 (ja) 2017-01-18
KR102119371B1 (ko) 2020-06-08
IL238832A0 (en) 2015-06-30

Similar Documents

Publication Publication Date Title
KR101970860B1 (ko) 실리카질막의 형성 방법 및 동 방법으로 형성된 실리카질막
US10494261B2 (en) Inorganic polysilazane resin
EP1785459B1 (en) Siliceous film with smaller flat band shift and method for producing same
EP2677536B1 (en) Method for producing silicon dioxide film
EP2071616B1 (en) Composition for forming siliceous film and process for producing siliceous film from the same
WO2004044074A1 (ja) 多孔質膜形成用組成物、多孔質膜とその製造方法、層間絶縁膜及び半導体装置
TW201132716A (en) Coating composition containing polysilazane
WO2007083654A1 (ja) シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板
EP2637203B1 (en) Method for forming isolation structure
JP3939408B2 (ja) 低誘電率シリカ質膜
US11499014B2 (en) Cureable formulations for forming low-k dielectric silicon-containing films using polycarbosilazane
US11760842B2 (en) Composition comprising block copolymer, and method for producing siliceous film using the same
TW202009321A (zh) 矽化合物及使用其沉積膜的方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant