JP2014103351A - シリカ質膜の形成方法及び同方法で形成されたシリカ質膜 - Google Patents

シリカ質膜の形成方法及び同方法で形成されたシリカ質膜 Download PDF

Info

Publication number
JP2014103351A
JP2014103351A JP2012256062A JP2012256062A JP2014103351A JP 2014103351 A JP2014103351 A JP 2014103351A JP 2012256062 A JP2012256062 A JP 2012256062A JP 2012256062 A JP2012256062 A JP 2012256062A JP 2014103351 A JP2014103351 A JP 2014103351A
Authority
JP
Japan
Prior art keywords
siliceous film
forming
film
atmosphere
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012256062A
Other languages
English (en)
Other versions
JP6060460B2 (ja
Inventor
Akinobu Hayashi
昌伸 林
Tatsuro Nagahara
達郎 長原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Merck Performance Materials Manufacturing GK
Original Assignee
AZ Electronic Materials Manufacturing Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012256062A priority Critical patent/JP6060460B2/ja
Application filed by AZ Electronic Materials Manufacturing Japan Co Ltd filed Critical AZ Electronic Materials Manufacturing Japan Co Ltd
Priority to US14/440,773 priority patent/US10000386B2/en
Priority to KR1020187038158A priority patent/KR102119371B1/ko
Priority to EP13856697.1A priority patent/EP2924717A4/en
Priority to KR1020157014485A priority patent/KR101970860B1/ko
Priority to PCT/JP2013/080886 priority patent/WO2014080841A1/ja
Priority to CN201380060803.XA priority patent/CN104885204B/zh
Priority to SG11201503113VA priority patent/SG11201503113VA/en
Priority to TW102142618A priority patent/TWI600614B/zh
Publication of JP2014103351A publication Critical patent/JP2014103351A/ja
Priority to IL238832A priority patent/IL238832B/en
Application granted granted Critical
Publication of JP6060460B2 publication Critical patent/JP6060460B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/007—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/113—Silicon oxides; Hydrates thereof
    • C01B33/12—Silica; Hydrates thereof, e.g. lepidoic silicic acid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Polymers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】高純度でエッチングレートの遅いシリカ質膜の形成方法、およびこの方法により形成されたシリカ質膜を提供する。
【解決手段】（ａ）ポリシラザン、例えばペルヒドロポリシラザンの溶液を基板に塗布した後酸化雰囲気で硬化（キュア）することにより、またはゾルゲル法によって形成されたシリカ溶液を基板に塗布することにより、基板上にシリカ質膜を形成する工程、および（ｂ）該シリカ質膜を、アルキルアミンのような塩基解離定数（ｐＫｂ）が４．５以下の窒素含有化合物またはフッ素ガス、臭素ガス、ＮＦ3のようなハロゲン原子の結合エネルギーが６０ｋｃａｌ／ｍｏｌ以下のハロゲン含有化合物を含む不活性ガス雰囲気で加熱してアニールする工程、によりシリカ質膜を形成する。
【選択図】なし

Description

本発明は、シリカ質膜の形成方法及び同方法で形成された不純物を含まずエッチングレートの改善されたシリカ質膜に関する。より詳細には、本発明は、半導体装置、例えば大規模集積回路などの素子分離膜（ＳＴＩ：シャロー・トレンチ・アイソレーション）、絶縁膜（例えば、ＰＭＤ）などの形成において好ましく用いることのできるシリカ質膜の形成方法及びこれにより形成されたシリカ質膜に関する。
シリカ質膜は、耐熱性、耐摩耗性、耐蝕性等が優れていることから、従来から半導体装置における半導体基板と金属配線層との間、金属配線層間、あるいは半導体基板上の各種素子上に設けられる絶縁膜や半導体基板上に設けられた各素子間の素子分離膜、パッシベーション膜、保護膜、平坦化膜、応力調整膜、犠牲膜等として、また液晶表示装置におけるガラス基板とＩＴＯ膜との間、透明電極と配向膜との間等に設けられる絶縁膜として、あるいは画素電極ないしカラーフィルター上に設けられる保護膜として広く利用されている。このような分野で用いられるシリカ質被膜は、一般にＣＶＤ法、スパッタリング法等の気相成長法あるいはシリカ質被膜形成用塗布液を用いる塗布法によって基板上に形成されている。これらの方法の内、気相成長法は、手間がかかると共に大きな設備を必要とし、しかも凹凸面上に被膜を形成する場合に凹凸面の平坦化ができない等の問題があるため、近年は塗布法が広く採用されている。
ところで、半導体装置などの電子デバイス分野においては、近年、高密度化および高集積化が進んでおり、このような高密度および高集積度化に対応するため、半導体基板の表面に微細な溝を形成させ、その溝の内部に絶縁物を充填して、溝の両側に形成される素子の間を電気的に分離するトレンチ・アイソレーション構造が採用されている。
このようなトレンチ・アイソレーション構造の素子分離膜をＣＶＤ法や高密度プラズマＣＶＤ法などで形成する場合、微細な溝内にボイドが形成されることがある。また、トレンチ溝の埋設性を改良するために、ゾルゲル法を用いてアルコキシシロキサン溶液として塗布した後、形成された塗膜を熱処理して二酸化シリコンに転化させる方法も検討されている（例えば、特許文献１参照）が、この方法では、アルコキシシロキサンが二酸化シリコンに転化する際に体積収縮が起きてクラックが発生することがあった。
そのようなクラックを抑制するための方法として、ゾルゲル法の代わりにポリシラザンをシリカ（二酸化ケイ素；ＳｉＯ2）の前駆体として用いることが提案され（例えば、特許文献１および２）、現在広く利用されている。ポリシラザンを含む組成物はトレンチ・アイソレーション構造への埋設性が優れているため、ボイドが発生しにくいという利点がある。例えば、ペルヒドロポリシラザンなどのポリシラザンをトレンチ内に埋設し、酸化雰囲気において処理すると、高純度で緻密なシリカ質膜が形成されることが知られている。しかし、シリカ質膜の形成の際、一般に、アニールと呼ばれる高温の焼締め工程が加えられる。このとき窒素もしくは酸素雰囲気でアニールが行われるが、膜の密度が十分に高くならず、形成された膜のエッチングレートが速くなるという問題がある。埋設されたシリカ膜はエッチングによって膜厚が加工される必要があるが、その際にエッチングレートが速いと、目標とする膜厚に対する誤差が大きくなりやすいので、アニール後のシリカ膜は遅いエッチングレートを有することが望ましい。水蒸気雰囲気で高温アニールを行うことによりエッチングレートを遅くすることはできるが、この場合シリカ質膜以外の酸化してほしくない材料も酸化されてしまうという問題があるし、これ以外にもシリコンウエハの表面は４００℃以上の水蒸気雰囲気もしくは酸素雰囲気下によって酸化され、酸化増膜を起すことも知られており、フラッシュメモリーなどでは増膜によるシリコン基板上部表面における高さの不揃いを回避するために、水蒸気酸化雰囲気または酸素雰囲気温度を４００℃以下に保つことが必要とされるなど、半導体製造技術分野では高温での水蒸気処理や酸素処理が受け入れられなくなっている。また、ペルヒドロポリシラザンを基に形成したＳＴＩやＰＭＤは高純度ＳｉＯ2膜である必要がある。これは、金属や炭素などの不純物が膜中に残ると、デバイス特性に悪影響を与えるためである。
塗布法によるトレンチ内へのシリカ質膜の形成は、上記ポリシラザンを用いる方法に限られるものではなく、例えばゾルゲル法により形成されたシリカ溶液を用いるなど適宜の方法で行われているが、このような場合にも、ポリシラザンを用いるときと同様、不活性ガス雰囲気でのアニール後、エッチングレートが速くなることから、エッチングレートを遅くする要求もある。また、上記では素子分離膜（ＳＴＩ）を取り上げて具体的に説明をしたが、シリカ質膜のエッチングレートの改善の必要性は、層間絶縁膜（ＰＭＤ）などの絶縁膜、パッシベーション膜、保護膜、平坦化膜等の形成においても同様である。
特許第３１７８４１２号公報 特開平２００１−３０８０９０号公報
本発明は、上述のような事情に基づいてなされたものであり、ポリシラザンをシリカ質膜に転化した後、あるいはゾルゲル法によるシリカ溶液から形成された塗膜をアニールすることにより、従来と同様の、良好な絶縁性、膜平坦性、酸・アルカリ、溶剤等に対する耐性、高いバリア性などの諸特性を有する高純度シリカ質膜を形成することができるとともに、アニール後のシリカ質膜が従来より遅いエッチングレートを有する膜となる方法を提供することを目的とするものである。
また、本発明の他の目的は、上記方法により形成されたトレンチ・アイソレーション構造の素子分離膜の形成法を提供することである。更に、本発明の他の目的は、上記方法により形成された高純度でエッチングレートの遅いシリカ質膜を提供することにある。
本発明者らは、鋭意検討の結果、ポリシラザン溶液を基板に塗布し、これを酸化雰囲気で焼成してポリシラザンをシリカに転化した後、またはゾルゲル法により形成されたシリカ溶液を基板に塗布した後、特定の窒素含有化合物または特定のハロゲン含有化合物の存在下に窒素ガス雰囲気などの不活性ガス雰囲気中でアニール（焼き締め）することにより前記課題が解決できること、すなわち前記窒素含有化合物やハロゲン含有化合物の不存在下に不活性ガス中でアニールした場合に比べよりエッチングレートの遅いシリカ質膜を形成できることを見出し、この知見に基づいて本発明を成したものである。
すなわち、本発明は、以下に示す、無機ポリシラザン樹脂、該樹脂を用いてシリカ質膜を形成する方法、この方法により形成されたシリカ質膜に関する。
（１）（ａ）ポリシラザン溶液を基板に塗布した後酸化雰囲気で硬化（キュア）することにより、またはゾルゲル法によって形成されたシリカ溶液を基板に塗布することにより、基板上にシリカ質膜を形成する工程、および（ｂ）該シリカ質膜を、塩基解離定数（ｐＫｂ）が４．５以下の窒素含有化合物またはハロゲン原子の結合エネルギーが６０ｋｃａｌ／ｍｏｌ以下のハロゲン含有化合物を含む不活性ガス雰囲気で加熱、アニールする工程、からなるシリカ質膜の形成方法。
（２）上記（１）に記載のシリカ質膜の形成方法において、前記窒素原子の塩基解離定数（ｐＫｂ）が４．５以下の窒素含有化合物が、一般式（II）：
Ｒ4Ｒ5Ｒ6Ｎ （II）
（式中、Ｒ4は、分岐していてもよいアルキル基、アルケニル基、シクロアルキル基、またはアリール基を表し、Ｒ5およびＲ6は、各々独立して水素原子、分岐していてもよいアルキル基、アルケニル基、シクロアルキル基、またはアリール基を表す。）
で表されるアミン、ＤＢＵ（１，８−ジアザビシクロ［５，４，０］ウンデセン）、またはＤＢＮ（１，５−ジアザビシクロ〔４，３，０〕５−ノネン）であることを特徴とするシリカ質膜の形成方法。
（３）上記（２）に記載のシリカ質膜の形成方法において、アニールは乾燥雰囲気において４００〜１，２００℃で行われることを特徴とするシリカ質膜の形成方法。
（４）上記（１）に記載のシリカ質膜の形成方法において、前記ハロゲン含有化合物が、Ｂｒ2、Ｆ2、またはＮＦ3であることを特徴とするシリカ質膜の形成方法。
（５）上記（４）に記載のシリカ質膜の形成方法において、アニールが乾燥雰囲気において、２００〜５００℃で行われることを特徴とするシリカ質膜の形成方法。
（６）上記（１）〜（５）のいずれかに記載のシリカ質膜の形成方法において、前記ポリシラザンがペルヒドロポリシラザンであり、硬化が水蒸気雰囲気、２００〜５００℃で行われることを特徴とするシリカ質膜の形成方法。
（７）基板がトレンチ・アイソレーション構造形成用の溝付き基板であり、上記（１）〜（６）に記載のいずれかに記載のシリカ質膜の形成方法により前記溝を埋封する、トレンチ・アイソレーション構造の形成法。
（８）上記（１）〜（６）のいずれかに記載の方法により形成されたシリカ質膜。
本発明のシリカ質膜の形成方法により、従来の塗布法による工程、条件を変えることなく、エッチングレートの遅い高純度のシリカ質膜を形成することができる。これにより、トレンチ内の高純度シリカ質膜、あるいは高純度層間絶縁膜などの絶縁膜、パッシベーション膜、保護膜、平坦化膜等のエッチングを精度よく良好に行うことができる。
以下、本発明をさらに詳細に説明する。本発明においては、まず（ｉ）基板上へのポリシラザンの塗布、焼成あるいは（ii）基板上へのゾルゲル法によるシリカ溶液の塗布によりシリカ質膜が形成される。
本発明において用いられるポリシラザンは、分子内に少なくともＳｉ−Ｈ結合、およびＮ−Ｈ結合を有するポリシラザンであればよく、ポリシラザン変性物であってもよい。ポリシラザンには、鎖状、環状、あるいは架橋構造を有するもの、あるいは分子内にこれら複数の構造を同時に有するものがあり、これら単独でもあるいは混合物でも利用できる。代表的な例としては、下記一般式（Ｉ）で示される繰り返し単位を有するものが挙げられる。
Figure 2014103351
（式中、Ｒ1、Ｒ2及びＲ3は、それぞれ独立に水素原子、アルキル基、アルケニル基、シクロアルキル基、アリール基、若しくはこれらの基以外でフルオロアルキル基等のケイ素に直結する基が炭素である基、アルキルシリル基、アルキルアミノ基又はアルコキシ基を表す。但し、Ｒ1、Ｒ2及びＲ3の少なくとも１つは水素原子である。）で表される構造単位からなる骨格を有する数平均分子量が約１００〜５０，０００のポリシラザン又はその変性物である。
上記一般式（Ｉ）においてＲ1、Ｒ2及びＲ3が水素原子であるものは、ペルヒドロポリシラザンであり、その製造方法については例えば特開昭６０−１４５９０３号公報、Ｄ．ＳｅｙｆｅｒｔｈらＣｏｍｍｕｎｉｃａｔｉｏｎ
ｏｆ Ａｍ．Ｃｅｒ．Ｓｏｃ．，Ｃ−１３，Ｊａｎｕａｒｙ １９８３．に報告されている。これらの方法で得られるものは、種々の構造を有するポリマーの混合物であるが、基本的には分子内に鎖状部分と環状部分を含み、下記の化学式で表すことができる。本発明においては、耐熱性の観点から、最終生成物がシリカである必要があるためペルヒドロポリシラザンが好ましく用いられる。
Figure 2014103351
ペルヒドロポリシラザンの構造の一例を示すと下記の如くである。
Figure 2014103351
一般式（Ｉ）でＲ1及びＲ2に水素原子、Ｒ3にメチル基を有するポリシラザンの製造方法は、Ｄ．ＳｅｙｆｅｒｔｈらＰｏｌｙｍ．Ｐｒｅｐｒ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．，Ｄｉｖ．Ｐｏｌｙｍ．Ｃｈｅｍ．，２５，１０（１９８４）に報告されている。この方法により得られるポリシラザンは、繰り返し単位が−（ＳｉＨ2ＮＣＨ3）−の鎖状ポリマーと環状ポリマーであり、いずれも架橋構造をもたない。
一般式（Ｉ）でＲ1及びＲ2に水素原子、Ｒ3に有機基を有するポリオルガノ（ヒドロ）シラザンの製造法は、Ｄ．ＳｅｙｆｅｒｔｈらＰｏｌｙｍ．Ｐｒｅｐｒ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．，Ｄｉｖ．Ｐｏｌｙｍ．Ｃｈｅｍ．，２５，１０（１９８４）、特開昭６１−８９２３０号公報に報告されている。これら方法により得られるポリシラザンには、−（Ｒ2ＳｉＨＮＨ）−を繰り返し単位として、主として重合度が３〜５の環状構造を有するものや（Ｒ3ＳｉＨＮＨ)x〔（Ｒ2ＳｉＨ）1.5Ｎ〕1-X（０．４＜Ｘ＜１）の化学式で示される分子内に鎖状構造と環状構造を同時に有するものがある。
一般式（Ｉ）でＲ1に水素原子、Ｒ2、Ｒ3に有機基を有するポリシラザン、またＲ1及びＲ2に有機基、Ｒ3に水素原子を有するものは−（Ｒ1Ｒ2ＳｉＮＲ3）−を繰り返し単位として、主に重合度が３〜５の環状構造を有している。
上記式（Ｉ）以外のものとしては、分子内に架橋構造を有する、例えば次のような構造を有するものが挙げられる（Ｄ．ＳｅｙｆｅｒｔｈらＣｏｍｍｕｎｉｃａｔｉｏｎ
ｏｆ Ａｍ．Ｃｅｒ．Ｓｏｃ．Ｃ−１３２，Ｊｕｌｙ １９８４．）。
Figure 2014103351
また、特開昭４９−６９７１７号公報に報告されている様なＲ1ＳｉＸ3（Ｘ：ハロゲン）のアンモニア分解によって得られる架橋構造を有するポリシラザンＲ1Ｓｉ（ＮＨ)x、あるいはＲ1ＳｉＸ3及びＲ2 2ＳｉＸ2の共アンモニア分解によって得られる下記の構造を有するポリシラザンであってもよい。
Figure 2014103351
ポリシラザンを合成する方法として、特公昭６３−１６３２５号公報には、ジハロシランと塩基とのアダクツとアンモニアを反応させる方法が記載されているが、この他にも、（ａ）ＳｉＣｌ4、ＳｉＨ2Ｃｌ2などのシリコンハロゲン化物にアミンを反応させる方法、（ｂ）シラザンを脱水素化が可能なＫＨなどのアルカリ金属水酸化物触媒を用いてポリシラザンとする方法、（ｃ）遷移金属錯体触媒を用いて、シラン化合物とアミン化合物との脱水素反応によりシラザンを合成する方法、（ｄ）アミノシランをＣＦ4ＳＯ3Ｈといった酸触媒を用いて、アンモニアとアミン交換を行う方法、（ｅ）アミノシランを大量のアンモニア又はアミンでアミン交換する方法、（ｆ）多価アミノシラン化合物と多水素化含窒素化合物とを塩基性触媒の存在下でアミン交換反応させる方法を始めとして種々の方法が提案されている（例えば、ＷＯ９７／２４３９１参照）。
ポリシラザン組成物の調製方法の具体例の一例を挙げると、以下の通りである。すなわち、純度９９％以上のジクロロシランを、−２０〜２０℃の範囲に調温した脱水ピリジンに撹拌しながら注入する。引き続き、−２０〜２０℃の温度に調温して、純度９９％以上のアンモニアを撹拌しながら注入する。ここで反応液中に、粗製ポリシラザンと副生成物である塩化アンモニウムが生成する。反応により生成した塩化アンモニウムを濾過により除去する。濾液を３０〜１５０℃に加熱し、残留しているアンモニアを除去しながら、ポリシラザンの分子量を重量平均分子量１，５００〜１５，０００の範囲になるように調整を行う。有機溶媒を加え３０〜５０℃に加熱し、５０ｍｍＨｇ以下の減圧蒸留により、残存しているピリジンを除去する。減圧蒸留によりピリジンを除去するが、同時に有機溶媒の除去も行って、ポリシラザン濃度を例えば５〜３０重量％の範囲に調整する。得られたポリシラザン組成物を、濾過精度０．１μｍ以下のフィルターを用いて循環濾過し、粒径が０．２μｍ以上の粗大粒子を５０個／ｃｃ以下まで低減させる。こうして得たポリシラザン溶液は、そのまま塗布液として用いられてもよいし、さらに希釈あるいは濃縮されて塗布液として使用されてもよい。
用いることのできる有機溶媒を例示すると、（イ）芳香族化合物、例えばベンゼン、トルエン、キシレン、エチルベンゼン、ジエチルベンゼン、トリメチルベンゼン、トリエチルベンゼン、およびデカヒドロナフタレン、（ロ）鎖状飽和炭化水素、例えばｎ−ペンタン、ｉ−ペンタン、ｎ−ヘキサン、ｉ−ヘキサン、ｎ−ヘプタン、ｉ−ヘプタン、ｎ−オクタン、ｉ−オクタン、ｎ−ノナン、ｉ−ノナン、ｎ−デカン、およびｉ−デカン、（ハ）環状飽和炭化水素、例えばシクロヘキサン、エチルシクロヘキサン、メチルシクロヘキサン、およびｐ−メンタン、（ニ）環状不飽和炭化水素、例えばシクロヘキセン、およびジペンテン（リモネン）、（ホ）エーテル、例えばジプロピルエーテル、ジブチルエーテル、およびアニソール、（ヘ）エステル、例えば酢酸ｎ−ブチル、酢酸ｉ−ブチル、酢酸ｎ−アミル、および酢酸ｉ−アミル、（ト）ケトン、例えばメチルｉ−ブチルケトン、などが挙げられる。
前記したポリシラザン組成物の調製方法は一例を示しただけであって、ポリシラザン組成物の調製方法がこの方法に限定されるものではない。固体状態のポリシラザンを入手し、前記した適切な溶媒に溶解または分散させて用いることもできるし、市販のポリシラザン組成物、例えば、ＡＺエレクトロニックマテリアルズマニュファクチャリング株式会社製のＳｐｉｎｆｉｌ ２００、４００、６００、６５００１など（「Ｓｐｉｎｆｉｌ」は登録商標）を用いることもできる。溶液の濃度は、最終的に形成させるポリシラザン塗膜の厚さなどにより適切に調整すればよい。
ポリシラザンの含有率は、ポリシラザンコーティング組成物の総重量を基準として０．１〜４０重量％であることが好ましく、０．２〜３０重量％とすることがより好ましく、０．３〜２５重量％とすることがさらに好ましい。なお、高純度のシリカ質膜を形成するためには、添加剤を用いない方が好ましいが、必要であれば、さらにシリカ転化反応促進化合物などが用いられてもよい。ここで、シリカ転化反応促進化合物とは、ポリシラザン化合物との相互反応によりポリシラザンがシリカ質物質に転化する反応を促進する化合物をいう。
ポリシラザン組成物は、任意の方法で基板上に塗布することができる。具体的には、スピンコート法、ディップ法、スプレー法、ロールコート法、転写法、スリットコート法、カーテンコート等が挙げられる。これらのうち、塗膜面の均一性などの観点からスピンコートが特に好ましい。塗膜は、必要に応じて１回または２回以上繰り返して塗布することにより所望の膜厚とすることができる。
塗膜の厚さは、膜の使用目的などにより異なるが、一般的には、乾燥膜厚で、１０〜２，０００ｎｍ、好ましくは２０〜１，０００ｎｍとされる。ポリシラザン組成物が素子分離膜として用いられる場合、塗布後のトレンチ溝埋設性およびポリシラザン塗膜表面の平坦性を両立させるためには、塗布されるポリシラザン塗膜の厚さは、一般には１０〜１，０００ｎｍであることが好ましく、５０〜８００ｎｍであることがより好ましい。塗布の条件は、基板の大きさや塗布方法、ポリシラザン組成物の濃度、溶媒の種類など、種々の条件によって変化する。例えば、スピンコート塗布の一例を以下に示すが、これにより塗布法が限定されるものではない。
まず、シリコン基板の中心部に、または基板全面に平均的に塗膜が形成されるような、中心部を含む数カ所に、シリコン基板１枚あたり例えば０．５〜２０ｃｃのポリシラザン組成物を滴下する。次いで、滴下したポリシラザン溶液をシリコン基板全面に広げるために、比較的低速かつ短時間、例えば回転速度５０〜５００ｒｐｍで０．５〜１０秒、回転させる（プレスピン）。次いで、塗膜を所望の厚さにするために、比較的高速、例えば回転速度５００〜４，０００ｒｐｍで０．５〜８００秒、回転させる（メインスピン）。さらに、シリコン基板の周辺部でのポリシラザン塗膜の盛り上がりを低減させ、かつポリシラザン塗膜中の溶剤を可能な限り乾燥させるために、前記メインスピン回転速度に対して５００ｒｐｍ以上速い回転速度で、例えば回転速度１，０００〜５，０００ｒｐｍで５〜３００秒、回転させる（ファイナルスピン）。
ポリシラザン組成物を基板上に塗布した後、例えばホットプレート上で塗膜をプリベーク（加熱処理）することが好ましい。この工程は、塗膜中に含まれる溶媒の完全除去と、最終塗布工程による塗膜の予備硬化を目的とするものである。通常、プリベーク工程では、大気中、実質的に一定温度で加熱する方法がとられるが、硬化の際に塗膜が収縮し、基板凹部がへこみになったり、溝内部にボイドが生じたりすることを防ぐために、温度を制御し、経時で上昇させながらプリベークを行うこともできる。プリベーク温度は、通常５０℃〜４００℃、好ましくは１００〜３００℃である。また、プリベーク時間は、通常１０秒〜３０分、好ましくは３０秒〜１０分である。トレンチ・アイソレーション構造の絶縁膜を形成する際には、プリベーク温度を経時で上昇させながら行う方法をとることが好ましい。このとき、最高プリベーク温度は、被膜からの溶媒を除去するという観点から、ポリシラザン組成物に用いられている溶媒の沸点よりも高い温度に設定されるのが一般的である。プリベーク後、必要であれば、ポリシラザン塗膜に酸化（硬化）促進剤を含有する処理液を塗布してもよい。
こうして形成されたポリシラザン塗膜は、次いでポリシラザンをシリカ質膜に転化するために硬化（キュア）される。硬化は、硬化炉やホットプレートを用いて、水蒸気を含んだ不活性ガスまたは酸素雰囲気下で加熱処理を行う方法、過酸化水素蒸気を含んだ水蒸気雰囲気下で加熱処理を行う方法など、適宜の方法で行われる。水蒸気は、ポリシラザンをシリカ質膜（すなわち二酸化ケイ素）に十分に転化させるのに重要なファクターであり、好ましくは３０％以上、より好ましくは５０％以上、最も好ましくは７０％以上とする。特に水蒸気濃度が８０％以上であると、ポリシラザンのシリカ質膜への転化が進行しやすくなり、ボイドなどの欠陥の発生が少なくなり、シリカ質膜の特性が改良されるので好ましい。雰囲気ガスとして不活性ガスを用いる場合には、不活性ガスとしては通常、窒素、アルゴン、またはヘリウムなどが用いられる。硬化温度は、用いられるポリシラザン化合物の種類、水蒸気濃度などによって変わるが、一般的には、高温の方が、シリカ質膜に転化する速度が速く、一方温度が低い方が、シリコン基板の酸化または結晶構造の変化によるデバイス特性への悪影響が小さくなる傾向がある。本発明においては後工程としてアニール工程での高温加熱を行うことから、一般的には２００〜５００℃程度、例えば３５０℃の温度で行われればよい。ここで、目標温度までの昇温速度は一般に０．１〜１００℃／分とされ、目標温度に到達してからの硬化時間は一般に１分〜１０時間、好ましくは１５分〜３時間とされる。必要であれば、処理温度または処理雰囲気の組成を段階的に変化させることもできる。
なお、塗布膜を過酸化水素蒸気に晒す方法による場合は、塗布膜を５０〜２００℃に保ち、過酸化水素蒸気雰囲気下に１分〜２時間置けばよい。またこの際、水蒸気など他の蒸気や希釈ガスが含まれても構わない。塗布膜の酸化速度は一般に過酸化水素蒸気濃度が高い方が速い。
一方、シリカ質膜は、ゾルゲル法により形成されたシリカ溶液を塗布することにより形成されてもよい。代表的な方法としては、一般式：Ｓｉ（ＯＲa）4 （ただし、式中、Ｒaは、低級アルキル基を表す。）で表されるテトラアルコキシシランをアルコールなどの有機溶媒中、塩酸などの酸触媒あるいは塩基触媒を用いて加水分解・重縮合反応を行わせることによりアルコールを離脱させ、シリカの合成が行われる。上記一般式において、Ｒaとしては、メチル基、エチル基、ｎ−プロピル基、ｎ−ブチル基などが用いられる。テトラアルコキシシランの具体例としては、例えば、テトラメトキシシラン：Ｓｉ（ＯＣＨ3 ）4 、テトラエトキシシラン：Ｓｉ（ＯＣ2 Ｈ5 ）4 、テトラプロポキシシラン：Ｓｉ（０Ｃ 3Ｈ7 ）4 、テトラブトキシシラン：Ｓｉ（ＯＣ4 Ｈ9 ）4などが挙げられる。また、有機溶媒としては、メチルアルコール、エチルアルコール、ｎ−プロピルアルコール、イソプロピルアルコール、ｎ−ブタノールなどのアルコール類が好ましく用いられる。ゾルゲル法の具体的な一例としては、ＴＥＯＳ（オルトケイ酸テトラエチル；テトラエトキシシラン）とエチルアルコールと水と塩酸を混合することによりシリカ溶液を形成する方法が挙げられる。
ポリシラザン溶液あるいはゾルゲル法によるシリカ溶液が塗布される基板としては、シリコン基板などの半導体基板、ガラス基板などが挙げられ、シリコン基板などには、エッチングによりトレンチ溝が形成されていてもよい。また、層間絶縁膜などの絶縁膜や平坦化膜、パッシベーション膜、応力調整膜、犠牲膜等を形成する場合などであれば、基板としては、半導体素子を形成する過程での半導体膜や回路などが設けられたシリコン基板などが用いられる。
上記したようにして基板上にシリカ質膜を形成した後、本発明においては、さらに、ポリシラザン塗膜全体を完全にシリカ質に転化させて硬化させるために、基板全体を加熱するアニール（焼き締め）処理工程に掛けられる。アニール処理では、基板全体を硬化炉などに投入して加熱するのが一般的である。このとき、本発明においては、加熱雰囲気中に、塩基解離定数（ｐＫｂ）が４．５以下の窒素含有化合物またはハロゲン原子の結合エネルギーが６０ｋｃａｌ／ｍｏｌ以下のハロゲン含有化合物を含有せしめる。このとき窒素含有化合物またはハロゲン含有化合物が液体あるいは固体であるような場合には、予備加熱炉で化合物を気化させてガス状にし、これを不活性ガスと共に加熱炉に供給するようにすることが好ましい。
なお、本発明においては、塩基解離定数（ｐＫｂ）は水に対する解離定数をいうものである。塩基解離定数（ｐＫｂ）およびハロゲン原子の結合エネルギーは広範な化合物について既に広く知られている。
塩基解離定数（ｐＫｂ）が４．５以下の窒素含有化合物としては、例えば下記一般式（II）で表されるアミン、ＤＢＵ（１，８−ジアザビシクロ〔５，４，０〕７−ウンデセン）、ＤＢＮ（１，５−ジアザビシクロ〔４，３，０〕５−ノネン）などが挙げられる。
Ｒ4Ｒ5Ｒ6Ｎ （II）
（式中、Ｒ4は、分岐していてもよいアルキル基、アルケニル基、シクロアルキル基、またはアリール基を表し、Ｒ5およびＲ6は、各々独立して水素原子、分岐していてもよいアルキル基、アルケニル基、シクロアルキル基、またはアリール基を表す。）
上記一般式（II）で表されるアミンの好ましい例を示すと、メチルアミン、ジメチルアミン、トリメチルアミン、エチルアミン、ジエチルアミン、トリエチルアミン、プロピルアミン、ジプロピルアミン、トリプロピルアミン、ブチルアミン、ジブチルアミン、トリブチルアミン、ペンチルアミン、ジペンチルアミン、トリペンチルアミン、ヘキシルアミン、ジヘキシルアミン、トリヘキシルアミン、ヘプチルアミン、ジヘプチルアミン、オクチルアミン、ジオクチルアミン、トリオクチルアミン、フェニルアミン、ジフェニルアミン、トリフェニルアミン等が挙げられる。
一方、ハロゲン原子の結合エネルギーが６０ｋｃａｌ／ｍｏｌ以下のハロゲン含有化合物としては、例えばＢｒ2、Ｆ2、ＮＦ3などが挙げられる。
アニールは、前記アミンあるいはハロゲン含有気体を含む不活性ガス雰囲気中で行われる。不活性ガスとしては、窒素、ヘリウム、アルゴンガスなどが通常用いられる。アニール温度は、アミンやＤＢＵ、ＤＢＮなどの窒素含有化合物が含有される場合には、通常４００〜１，２００℃、好ましくは４５０〜１，０００℃である。窒素含有化合物を含むアニール雰囲気中に水蒸気が含まれる場合には、本発明の効果を得ることができない。一方、ハロゲン含有化合物含有雰囲気でアニールが行われる場合は、乾燥雰囲気にて２００〜１，２００℃、好ましくは乾燥雰囲気で２００〜５００℃、好ましくは３００〜５００℃で行われる。処理目標温度までの昇温時間は一般に１〜１００℃／分とされることが好ましい。また、処理目標温度での処理時間は１分〜１０時間、好ましくは、１５分〜３時間である。
また、塩基解離定数（ｐＫｂ）が４．５以下の窒素含有化合物あるいはハロゲン原子の結合エネルギーが６０ｋｃａｌ／ｍｏｌ以下のハロゲン含有化合物の含有量は、雰囲気中通常０．０１容量％以上であればよく、好ましくは０．５〜２０容量％、より好ましくは１〜１０容量％である。これら化合物の含有量があまりにも少ない場合、本発明の効果が奏されない場合が生じる。一方、化合物の含有量が高くなると、一般的にエッチングレートが早くなる傾向にあり、含有量が高くなりすぎると、本発明の効果が少なくなる。
この塩基解離定数（ｐＫｂ）が４．５以下の窒素含有化合物または結合エネルギーが６０ｋｃａｌ／ｍｏｌ以下のハロゲン含有化合物を含む不活性ガス雰囲気で加熱により、高純度で、エッチングレートの改善された（エッチングレートの遅い）緻密なシリカ質膜を形成することができる。その理由は、次のようなことによると考えられるが、これにより本発明が何ら限定されるものではない。
例えば、アルキルアミンを例に挙げて説明すると、アルキルアミンは電子供与性であり、ローンペア電子を有する。このアルキルアミンのローンペア電子がアニール中にシリカ質膜中に残存するＳｉ−Ｈ結合あるいはＳｉ−Ｏ結合と反応し、Ｓｉがマイナスイオン化され、アルキルアミンのＮがプラスイオン化される。マイナスイオン化されたＳｉは他のＳｉ−Ｏ分子と結合し、Ｓｉ−Ｏ環を大きくする。例えば（Ｓｉ−Ｏ）3からなる環が大きくなり、（Ｓｉ−Ｏ）５となると、エッチングレートは遅くなる。
これに対し、雰囲気中にＨ2Ｏ分子が存在すると、アルキルアミンが水和し、水和されたアミンは安定なため、Ｓｉ−Ｈ結合と反応できないか、もしくはマイナスイオン化されたＳｉはすぐにＨ2Ｏ分子と再結合してしまい、Ｓｉ−Ｏ環を大きくすることができない。
一方、ハロゲン含有化合物の場合、２００〜５００℃の加熱により例えばＮ−Ｆ結合やＦ−Ｆ結合が切断され、切れたＦアニオンがシリカと一時的に結合する。このようにして生成したＳｉ−Ｆ結合が、５００〜１，２００℃の加熱で切断されたのち、架橋反応によって、Ｓｉ−Ｏ環を大きくすることができる。
以下に実施例、比較例を挙げて本発明をさらに具体的に説明するが、本発明はこれら実施例、比較例により何ら限定されるものではない。
実施例１
ペルヒドロポリシラザンのジブチルエーテル２０ｗｔ％溶液（ＡＺエレクトロニックマテリアルズマニュファクチャリング（株）製Ｓｐｉｎｆｉｌ ６５００１、「Ｓｐｉｎｆｉｌ」は登録商標）約１ｍＬを４インチシリコンウェハー上に滴下し、スピンコーターにより１０００ｒｐｍ、２０秒の回転塗布を行った後、ホットプレート上にて大気中、１５０℃、３分のソフトベークを行った。膜厚は６００ｎｍであった。次いで、３５０℃、８０％水蒸気（８０％Ｈ2Ｏ／２０％Ｏ2）にて６０分処理を行い（焼成）、ペルヒドロポリシラザンをシリカ質膜に変化させた（硬化）。その後、７００℃までＮ2雰囲気のまま昇温し、この温度において２％トリメチルアミン（Ｎ2希釈）雰囲気中で６０分処理した後、さらにこの温度、Ｎ2雰囲気で６０分処理した。得られたシリカ質膜の相対エッチングレートを下記の方法により算出した。相対エッチングレートは４．１であった。
＜相対エッチングレートの算出＞
形成されたシリカ質膜を、０．５％フッ化水素水溶液に浸漬し、単位浸漬時間当たりの膜厚変化を観察した。具体的には浸漬５分おきに膜厚を測り、エッチングが進むにつれて膜厚が薄くなっていく速度をｎｍ／ｍｉｎのかたちで算出する。また、熱酸化膜でも同様の操作を行い、エッチングレートを算出し、求めたエッチングレートから、[シリカ膜のエッチングレート：単位はｎｍ／ｍiｎ]／[熱酸化膜のエッチングレート：単位はｎｍ／ｍiｎ]の比を求め、これを相対エッチングレートとした。この値は比率を表すので無次元数である。膜厚の測定には大塚電子（株）製、反射分光膜厚計：ＦＥ−３０００を使用した。
なお、上記基準となる熱酸化膜は、何も塗布していないシリコンウエハを１，０５０℃の水蒸気下に1時間置くことにより、シリコン表面を酸化し、膜厚約５００ｎｍの熱酸化膜を形成されたものが用いられた。この熱酸化膜は以下の全ての実施例、比較例においても基準膜として用いられた。
実施例２及び３
２％トリメチルアミン（Ｎ2希釈）雰囲気中で処理することに替えて、４％トリメチルアミン（Ｎ2希釈）雰囲気（実施例２）又は１０％トリメチルアミン（Ｎ2希釈）雰囲気（実施例３）中で処理することを除き実施例１と同様の方法により、シリカ質膜を形成した。得られたシリカ質膜の相対エッチングレートは、各々４．６及び４．８であった。
実施例４〜７
２％トリメチルアミン（Ｎ2希釈）雰囲気中で処理することに替えて、２％メチルアミン（Ｎ2希釈）雰囲気（実施例４）、２％モノメチルアミン（Ｎ2希釈）雰囲気（実施例５）、２％トリエチルアミン（Ｎ2希釈）雰囲気（実施例６）及び２％ＤＢＵ（１，８−ジアザビシクロ［５，４，０］ウンデセン）（Ｎ2希釈）雰囲気（実施例７）中で処理することを除き実施例１と同様の方法により、シリカ質膜を形成した。得られたシリカ質膜の相対エッチングレートは、各々４．１、４．２、４．５及び４．８であった。なお、トリエチルアミン及びＤＢＵは、予備加熱炉で気化させたガスを、Ｎ2キャリアガスを用いて炉に導入することにより行った。
比較例１及び２
２％トリメチルアミン（Ｎ2希釈）雰囲気中で処理することに替えて、Ｎ2ガス雰囲気（比較例１）又は２％アンモニア（Ｎ2希釈）雰囲気（比較例２）中で処理することを除き実施例１と同様の方法により、シリカ質膜を形成した。得られたシリカ質膜の相対エッチングレートは、各々５．６及び６．１であった。
ペルヒドロポリシラザンを用いた例においては、比較例１〜２から、Ｎ2ガスのみ、あるいはアンモニア含有雰囲気でのアニールでは得られたシリカ質膜の相対エッチングレートは５．６あるいは６．１であったのに対し、トリメチルアミン、ジメチルアミン、モノメチルアミンＤＢＵを含むことを除き同条件でアニールされた実施例１〜７では３．９〜４．８であり、これら化合物の含有する雰囲気でのアニールによりエッチングレートが遅くなっていることが分かる。
なお、実施例１〜１０で使用された窒素含有化合物の塩基解離定数ｐＫｂは、トリメチルアミン＝４．１３、ジメチルアミン＝３．２６、モノメチルアミン＝３．３６、トリエチルアミン＝３．２８、ＤＢＵ＝１．５であるのに対し、比較例２で使用された窒素含有化合物であるアンモニアの塩基解離定数ｐＫｂは４．７５であった。このことから、塩基解離定数ｐＫｂが４．５以下であると、本発明の効果が奏されることが分かる。
また、実施例１で形成されたシリカ質膜と比較例１で得られたシリカ質膜について不純物分析を行ったところ、いずれも極めて高純度のシリカ質膜であり、不純物含有量も両者ほとんど変わらないものであった。
さらに、実施例１で形成されたシリカ質膜と比較例１で得られたシリカ質膜について、膜の物性を測定した。結果を表１に示す。
Figure 2014103351
表１から、実施例１の耐電圧（Ｖｂｄ：Ｂｒｅａｋ Ｄｏｗｎ Ｖｏｌｔａｇｅ）が比較例１のそれより高いことから、また、比誘電率が純粋な二酸化ケイ素のそれ（約３．９）に近づいていることから、アミン雰囲気でのアニールを行うことでより緻密なシリカ膜を形成することができたと分かる。
比較例３及び４
２％トリメチルアミン（Ｎ2希釈）雰囲気中で処理することに替えて、４０％水蒸気と６０％Ｎ2ガスからなる雰囲気（比較例３）又は２％トリメチルアミン、４０％水蒸気、５８％Ｎ2ガスからなる雰囲気（比較例４）中で処理することを除き実施例１と同様の方法により、シリカ質膜を形成した。膜厚減少速度を測定し、得られたシリカ質膜の相対エッチングレートは、各々２．３及び２．４であった。
上記比較例３、４の結果から、水蒸気が共存するとアミンの添加効果が無くなることが分かる。
実施例８
ＴＥＯＳ（オルトケイ酸テトラエチル）８．３６ｇ（０．０４モル）、エタノール１１．５ｇ（０．２５モル）、水４．３２ｇ（０．２４モル）及び１モル／Ｌ ＨＣｌ水溶液１ｇをプラスチック容器中、室温で１日攪拌し、その後この混合溶液をエタノールで４倍に希釈して、ゾルゲル法によるシリカ溶液を調製した。
こうして得たシリカ溶液約１ｍＬを４インチシリコンウェハー上に滴下し、スピンコーターにより１，５００ｒｐｍ、２０秒の回転塗布を行い、ホットプレート上にて大気中、１５０℃、３分のソフトベークを行った。膜厚は１００ｎｍであった。次いで、７００℃までＮ2雰囲気のまま昇温し、この温度において２％トリメチルアミン（Ｎ2希釈）雰囲気中で６０分処理した。得られたシリカ質膜の相対エッチングレートを実施例１と同様の方法で算出した。相対エッチングレートは７．３であった。
比較例５
２％トリメチルアミン（Ｎ2希釈）雰囲気中で処理することに替えて、Ｎ2ガス雰囲気中で処理することを除き実施例８と同様の方法により、シリカ質膜を形成した。得られたシリカ質膜の相対エッチングレートは、１１．５であった。
実施例８と比較例５から、ゾルゲル法によるシリカ溶液を用いてのシリカ質膜の形成においても、ポリシラザンを用いた場合と同様エッチングレートが遅くなることが分かる。
実施例９
７００℃まで昇温することに替えて、５００℃まで昇温し、２％トリメチルアミン（Ｎ2希釈）雰囲気中での処理をこの温度で行うことを除き実施例１と同様の方法により、シリカ質膜を形成した。得られたシリカ質膜の相対エッチングレートは、６．４であった。
比較例６
２％トリメチルアミン（Ｎ2希釈）雰囲気中で処理することに替えて、Ｎ2ガス雰囲気中で処理することを除き実施例９と同様の方法により、シリカ質膜を形成した。得られたシリカ質膜の相対エッチングレートは、６．９であった。
実施例９と比較例６から、アニール温度が５００℃においても、本発明の効果が奏されることが分かる。
実施例１０
トリエトキシシラン３．３０ｇ（０．０２モル）、ＴＥＯＳ４．３１８ｇ（０．０２モル）、エタノール９．２ｇ（０．２モル）、水３．６ｇ（０．２モル）及び１モル／Ｌ ＨＣｌ水溶液０．１ｇをプラスチック容器中、室温で１日攪拌し、その後この混合溶液をエタノールで４倍に希釈して、ゾルゲル法によるシリカ溶液を調製した。
こうして得たシリカ溶液約１ｍＬを４インチシリコンウェハー上に滴下し、スピンコーターにより１５００ｒｐｍ、２０秒の回転塗布を行い、ホットプレート上にて１５０℃、３分ソフトベークを行った。膜厚は１００ｎｍであった。次いで、７００℃までＮ2雰囲気のまま昇温し、この温度において２％トリメチルアミン（Ｎ2希釈）雰囲気中で６０分処理した。得られたシリカ質膜の相対エッチングレートを実施例１と同様の方法で算出した。相対エッチングレートは９．３であった。
比較例７
２％トリメチルアミン（Ｎ2希釈）雰囲気中で処理することに替えて、Ｎ2ガス雰囲気中で処理することを除き実施例１０と同様の方法により、シリカ質膜を形成した。得られたシリカ質膜の相対エッチングレートは、１０．８であった。
実施例１０と比較例７から、ゾルゲル法による場合も、７００℃のアニール温度で本発明の効果が奏されることが分かる。
比較例８
ペルヒドロポリシラザンのジブチルエーテル２０％溶液（ＡＺエレクトロニックマテリアルズマニュファクチャリング（株）製Ｓｐｉｎｆｉｌ ６５００１、「Ｓｐｉｎｆｉｌ」は登録商標）約１ｍＬを４インチシリコンウェハー上に滴下し、スピンコーターにより１０００ｒｐｍ、２０秒の回転塗布を行い、ホットプレート上にて大気中、１５０℃、３分のソフトベークを行った。膜厚は６００ｎｍであった。次いで、３５０℃、８０％水蒸気（８０％Ｈ2Ｏ／２０％Ｏ2）にて６０分処理を行い（焼成）、ペルヒドロポリシラザンをシリカ質膜に変化させた。その後、１５０℃までＮ2雰囲気のまま降温し、この温度にてＮ2雰囲気中で６０分処理（アニール）した。得られたシリカ質膜の相対エッチングレートは８．５であった。
比較例９
Ｎ2雰囲気、１５０℃でのアニール処理に替え、２％トリメチルアミン（Ｎ2希釈）雰囲気、１５０℃のアニール処理とすることを除き、比較例８と同様の方法により、シリカ質膜を形成した。得られたシリカ質膜の相対エッチングレートは、８．６であった。
比較例８、９から、１５０℃の低温でのアニール処理によっては、アミン添加効果は認められなかった。
実施例１１
ペルヒドロポリシラザンのジブチルエーテル２０ｗｔ％溶液（ＡＺエレクトロニックマテリアルズマニュファクチャリング（株）製Ｓｐｉｎｆｉｌ ６５００１、「Ｓｐｉｎｆｉｌ」は登録商標）約１ｍＬを４インチシリコンウェハー上に滴下し、スピンコーターにより１，０００ｒｐｍ、２０秒の回転塗布を行い、ホットプレート上にて大気中、１５０℃、３分のソフトベークを行った。膜厚は６００ｎｍであった。次いで、３５０℃、８０％水蒸気（８０％Ｈ2Ｏ／２０％Ｏ2）にて６０分処理を行い（焼成）、ペルヒドロポリシラザンをシリカ質膜に変化させた。その後、３５０℃、２％ＮＦ3（Ｎ2希釈）雰囲気中で６０分処理した。この膜に対して引き続き、８５０℃、Ｎ2雰囲気でアニールを行ったところ、得られたシリカ質膜の相対エッチングレートは１．５であった。
実施例１２〜１３
２％トリメチルアミン（Ｎ2希釈）雰囲気中で処理することに替えて、２％Ｂｒ2（Ｎ2希釈）雰囲気（実施例１２）、又は２％Ｆ2（Ｎ2希釈）雰囲気（実施例１３）中で処理することを除き実施例１１と同様の方法により、シリカ質膜を形成した。得られたシリカ質膜の相対エッチングレートは、各々１．７及び１．４であった。
比較例１０
３５０℃、２％ＮＦ3（Ｎ2希釈）雰囲気中で処理することに替えて、Ｎ2雰囲気中で処理することを除き実施例１１と同様の方法により、シリカ質膜を形成した。得られたシリカ質膜の相対エッチングレートは、２．６であった。
比較例１１および１２
２％ＮＦ3（Ｎ2希釈）雰囲気中で処理することに替えて、２％ＣＦ4（Ｎ2希釈）雰囲気（比較例１１）、又は２％ＨＦ（Ｎ2希釈）雰囲気（比較例１２）中で処理することを除き実施例１１と同様の方法により、シリカ質膜を形成した。得られたシリカ質膜の相対エッチングレートは、どちらも２．７であった。
実施例１１〜１３と比較例１０から、アニールの際ＮＦ3、Ｂｒ2、２％Ｆ2を用いる場合にも、エッチングレートが遅くなることが分かる。
なお、実施例１１〜１３で使用されたハロゲン化合物のハロゲン結合エネルギーは、Ｎ−Ｆが５７ｋｃａｌ／ｍｏｌ、Ｂｒ−Ｂｒが４６ｋｃａｌ／ｍｏｌ、Ｆ−Ｆが３８ｋｃａｌ／ｍｏｌであるのに対し、比較例１１〜１２で使用されたハロゲン化合物のハロゲン結合エネルギーは、Ｈ−Ｆが１３５ｋｃａｌ／ｍｏｌ、Ｃ−Ｆが１１７ｋｃａｌ／ｍｏｌであった。このことから、ハロゲン結合エネルギーが６０ｋｃａｌ／ｍｏｌ以下であると、本発明の効果が奏されることが分かる。
実施例１４
７００℃でのＮ2雰囲気中、６０分の処理に替えて、８５０℃でのＮ2雰囲気中、６０分の処理とすることを除き実施例１と同様の方法により、シリカ質膜を形成した。得られたシリカ質膜の相対エッチングレートは、１．６であった。
比較例１３
７００℃でのＮ2雰囲気中、６０分の処理に替えて、８５０℃でのＮ2雰囲気中、６０分の処理とすることを除き比較例１と同様の方法により、シリカ質膜を形成した。得られたシリカ質膜の相対エッチングレートは、２．６であった。
さらに、実施例１４で形成されたシリカ質膜と比較例１３で形成されたシリカ質膜について、膜の物性を測定した。結果を表２に示す。
Figure 2014103351
表２から、耐電圧の値が比較例１３より実施例１４が高いことから、トリメチルアミン含有雰囲気でのアニールを行うことで、より緻密なシリカ膜を形成することができたと分かる。

Claims (8)

  1. （ａ）ポリシラザン溶液を基板に塗布した後酸化雰囲気で硬化（キュア）することにより、またはゾルゲル法によって形成されたシリカ溶液を基板に塗布することにより、基板上にシリカ質膜を形成する工程、および（ｂ）該シリカ質膜を、塩基解離定数（ｐＫｂ）が４．５以下の窒素含有化合物またはハロゲン原子の結合エネルギーが６０ｋｃａｌ／ｍｏｌ以下のハロゲン含有化合物を含む不活性ガス雰囲気で加熱、アニールする工程、からなるシリカ質膜の形成方法。
  2. 請求項１に記載のシリカ質膜の形成方法において、前記塩基解離定数（ｐＫｂ）が４．５以下の窒素含有化合物が、一般式（II）：
    Ｒ4Ｒ5Ｒ6Ｎ （II）
    （式中、Ｒ4は、分岐していてもよいアルキル基、アルケニル基、シクロアルキル基、またはアリール基を表し、Ｒ5およびＲ6は、各々独立して水素原子、分岐していてもよいアルキル基、アルケニル基、シクロアルキル基、またはアリール基を表す。）
    で表されるアミン、ＤＢＵ（１，８−ジアザビシクロ［５，４，０］ウンデセン）、またはＤＢＮ（１，５−ジアザビシクロ〔４，３，０〕５−ノネン）であることを特徴とするシリカ質膜の形成方法。
  3. 請求項２に記載のシリカ質膜の形成方法において、アニールが乾燥雰囲気において４００〜１，２００℃で行われることを特徴とするシリカ質膜の形成方法。
  4. 請求項１に記載のシリカ質膜の形成方法において、前記ハロゲン原子の結合エネルギーが６０ｋｃａｌ／ｍｏｌ以下のハロゲン含有化合物が、Ｂｒ2、Ｆ2、またはＮＦ3であることを特徴とするシリカ質膜の形成方法。
  5. 請求項４に記載のシリカ質膜の形成方法において、アニールが乾燥雰囲気において２００〜５００℃で行われることを特徴とするシリカ質膜の形成方法。
  6. 請求項１〜５のいずれか１項に記載のシリカ質膜の形成方法において、前記ポリシラザンがペルヒドロポリシラザンであり、硬化が水蒸気雰囲気、２００〜５００℃で行われることを特徴とするシリカ質膜の形成方法。
  7. 基板がトレンチ・アイソレーション構造形成用の溝付き基板であり、請求項１〜６のいずれか１項記載のシリカ質膜の形成方法により前記溝を埋封する、トレンチ・アイソレーション構造の形成法。
  8. 請求項１〜６のいずれか１項に記載の方法により形成されたシリカ質膜。
JP2012256062A 2012-11-22 2012-11-22 シリカ質膜の形成方法及び同方法で形成されたシリカ質膜 Active JP6060460B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2012256062A JP6060460B2 (ja) 2012-11-22 2012-11-22 シリカ質膜の形成方法及び同方法で形成されたシリカ質膜
SG11201503113VA SG11201503113VA (en) 2012-11-22 2013-11-15 Method for forming of siliceous film and siliceous film formed using same
EP13856697.1A EP2924717A4 (en) 2012-11-22 2013-11-15 METHOD FOR FORMING A SILICONE FILM AND FILM MOLDED IN THIS METHOD
KR1020157014485A KR101970860B1 (ko) 2012-11-22 2013-11-15 실리카질막의 형성 방법 및 동 방법으로 형성된 실리카질막
PCT/JP2013/080886 WO2014080841A1 (ja) 2012-11-22 2013-11-15 シリカ質膜の形成方法及び同方法で形成されたシリカ質膜
CN201380060803.XA CN104885204B (zh) 2012-11-22 2013-11-15 二氧化硅质膜的形成方法以及通过该方法形成的二氧化硅质膜
US14/440,773 US10000386B2 (en) 2012-11-22 2013-11-15 Method for forming of siliceous film and siliceous film formed using same
KR1020187038158A KR102119371B1 (ko) 2012-11-22 2013-11-15 실리카질막의 형성 방법 및 동 방법으로 형성된 실리카질막
TW102142618A TWI600614B (zh) 2012-11-22 2013-11-22 矽石質膜之形成方法及以相同方法形成之矽石質膜
IL238832A IL238832B (en) 2012-11-22 2015-05-14 A method for creating a formal film and a formal film created from it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012256062A JP6060460B2 (ja) 2012-11-22 2012-11-22 シリカ質膜の形成方法及び同方法で形成されたシリカ質膜

Publications (2)

Publication Number Publication Date
JP2014103351A true JP2014103351A (ja) 2014-06-05
JP6060460B2 JP6060460B2 (ja) 2017-01-18

Family

ID=50776024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012256062A Active JP6060460B2 (ja) 2012-11-22 2012-11-22 シリカ質膜の形成方法及び同方法で形成されたシリカ質膜

Country Status (9)

Country Link
US (1) US10000386B2 (ja)
EP (1) EP2924717A4 (ja)
JP (1) JP6060460B2 (ja)
KR (2) KR101970860B1 (ja)
CN (1) CN104885204B (ja)
IL (1) IL238832B (ja)
SG (1) SG11201503113VA (ja)
TW (1) TWI600614B (ja)
WO (1) WO2014080841A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6475388B1 (ja) * 2018-07-18 2019-02-27 信越化学工業株式会社 ポリシラザン含有組成物
JP2019518806A (ja) * 2016-02-10 2019-07-04 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． Ｌｅｄ用途におけるシロキサン樹脂の気相硬化触媒及び不動態化
JP2019175920A (ja) * 2018-03-27 2019-10-10 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP2021515266A (ja) * 2018-02-22 2021-06-17 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ より優れた膜品質を可能にするためにマスク基板を処理する方法
US11361978B2 (en) 2018-07-25 2022-06-14 Applied Materials, Inc. Gas delivery module
US11462417B2 (en) 2017-08-18 2022-10-04 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11527421B2 (en) 2017-11-11 2022-12-13 Micromaterials, LLC Gas delivery system for high pressure processing chamber
US11581183B2 (en) 2018-05-08 2023-02-14 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US11610773B2 (en) 2017-11-17 2023-03-21 Applied Materials, Inc. Condenser system for high pressure processing system
US11694912B2 (en) 2017-08-18 2023-07-04 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11705337B2 (en) 2017-05-25 2023-07-18 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US11749555B2 (en) 2018-12-07 2023-09-05 Applied Materials, Inc. Semiconductor processing system
US11881411B2 (en) 2018-03-09 2024-01-23 Applied Materials, Inc. High pressure annealing process for metal containing materials
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10647578B2 (en) 2016-12-11 2020-05-12 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude N—H free and SI-rich per-hydridopolysilzane compositions, their synthesis, and applications
JP6796559B2 (ja) * 2017-07-06 2020-12-09 東京エレクトロン株式会社 エッチング方法および残渣除去方法
CN107660064B (zh) * 2017-09-29 2020-06-05 中国科学院化学研究所 导热绝缘板及其制备方法和电子元器件
KR102192462B1 (ko) * 2017-12-14 2020-12-17 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막, 및 전자소자
TWI799516B (zh) 2018-02-21 2023-04-21 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司 全氫聚矽氮烷組成物和用於使用其形成氧化物膜之方法
JP7390195B2 (ja) * 2020-01-17 2023-12-01 東京エレクトロン株式会社 シリコン成膜方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01132128A (ja) * 1987-11-18 1989-05-24 Hitachi Ltd シリカ膜の製造法
JPH09183663A (ja) * 1995-10-30 1997-07-15 Tonen Corp プラスチックフィルムにＳｉＯ２系セラミックスを被覆する方法
JPH10194719A (ja) * 1996-12-28 1998-07-28 Tonen Corp 低誘電率シリカ質膜の形成方法及び同シリカ質膜
JP2002118106A (ja) * 2000-10-11 2002-04-19 Dainippon Screen Mfg Co Ltd 基板製造方法および基板処理装置
JP2004327793A (ja) * 2003-04-25 2004-11-18 Tokyo Electron Ltd 熱処理方法及び熱処理装置
JP2009206440A (ja) * 2008-02-29 2009-09-10 Az Electronic Materials Kk シリカ質膜の形成方法およびそれにより形成されたシリカ質膜
WO2012048041A2 (en) * 2010-10-05 2012-04-12 Applied Materials, Inc. Amine curing silicon-nitride-hydride films

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2243527A1 (de) 1972-09-05 1974-04-18 Bayer Ag Formkoerper aus homogenen mischungen von siliciumcarbid und siliciumnitrid und verfahren zu ihrer herstellung
JPS60145903A (ja) 1983-12-29 1985-08-01 Toa Nenryo Kogyo Kk 無機ポリシラザン及びその合成方法
JPS6189230A (ja) 1984-10-09 1986-05-07 Toa Nenryo Kogyo Kk ポリオルガノヒドロシラザンの製造方法
US5922411A (en) 1995-07-13 1999-07-13 Tonen Corporation Composition for forming ceramic material and process for producing ceramic material
DE69701594T2 (de) 1995-12-28 2000-11-02 Tonen Corp Verfahren zur herstellung von polysilazan
JP2904110B2 (ja) * 1996-04-02 1999-06-14 日本電気株式会社 半導体装置の製造方法
JP3178412B2 (ja) * 1998-04-27 2001-06-18 日本電気株式会社 トレンチ・アイソレーション構造の形成方法
US6191022B1 (en) 1999-04-18 2001-02-20 Cts Corporation Fine pitch solder sphere placement
JP5020425B2 (ja) * 2000-04-25 2012-09-05 Ａｚエレクトロニックマテリアルズ株式会社 微細溝をシリカ質材料で埋封する方法
US6541401B1 (en) * 2000-07-31 2003-04-01 Applied Materials, Inc. Wafer pretreatment to decrease rate of silicon dioxide deposition on silicon nitride compared to silicon substrate
US20040194511A1 (en) * 2002-02-01 2004-10-07 Chih-Hsing Cheng Sol-gel-derived halogen-doped glass
EP1476002B1 (en) * 2003-05-08 2018-07-04 Samsung Display Co., Ltd. Method of manufacturing a substrate for organic electroluminescent device
JP4621613B2 (ja) 2006-03-09 2011-01-26 株式会社東芝 半導体装置の製造方法
JP2010003983A (ja) * 2008-06-23 2010-01-07 Az Electronic Materials Kk シャロー・トレンチ・アイソレーション構造とその形成方法
JP2010267716A (ja) * 2009-05-13 2010-11-25 Elpida Memory Inc 低誘電率絶縁膜の作製方法、半導体装置およびその製造方法
TW201318782A (zh) 2011-11-02 2013-05-16 New Way Tools Co Ltd 具棘動功能之活動扳手

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01132128A (ja) * 1987-11-18 1989-05-24 Hitachi Ltd シリカ膜の製造法
JPH09183663A (ja) * 1995-10-30 1997-07-15 Tonen Corp プラスチックフィルムにＳｉＯ２系セラミックスを被覆する方法
JPH10194719A (ja) * 1996-12-28 1998-07-28 Tonen Corp 低誘電率シリカ質膜の形成方法及び同シリカ質膜
JP2002118106A (ja) * 2000-10-11 2002-04-19 Dainippon Screen Mfg Co Ltd 基板製造方法および基板処理装置
JP2004327793A (ja) * 2003-04-25 2004-11-18 Tokyo Electron Ltd 熱処理方法及び熱処理装置
JP2009206440A (ja) * 2008-02-29 2009-09-10 Az Electronic Materials Kk シリカ質膜の形成方法およびそれにより形成されたシリカ質膜
WO2012048041A2 (en) * 2010-10-05 2012-04-12 Applied Materials, Inc. Amine curing silicon-nitride-hydride films

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7110105B2 (ja) 2016-02-10 2022-08-01 コーニンクレッカ フィリップス エヌ ヴェ Ｌｅｄ用途におけるシロキサン樹脂の気相硬化触媒及び不動態化
JP2019518806A (ja) * 2016-02-10 2019-07-04 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． Ｌｅｄ用途におけるシロキサン樹脂の気相硬化触媒及び不動態化
US11629232B2 (en) 2016-02-10 2023-04-18 Lumileds Llc Vapor-phase curing catalysis and passivation of siloxane resins in LED applications
US11705337B2 (en) 2017-05-25 2023-07-18 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US11694912B2 (en) 2017-08-18 2023-07-04 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11469113B2 (en) 2017-08-18 2022-10-11 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11462417B2 (en) 2017-08-18 2022-10-04 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11527421B2 (en) 2017-11-11 2022-12-13 Micromaterials, LLC Gas delivery system for high pressure processing chamber
US11756803B2 (en) 2017-11-11 2023-09-12 Applied Materials, Inc. Gas delivery system for high pressure processing chamber
US11610773B2 (en) 2017-11-17 2023-03-21 Applied Materials, Inc. Condenser system for high pressure processing system
JP2021515266A (ja) * 2018-02-22 2021-06-17 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ より優れた膜品質を可能にするためにマスク基板を処理する方法
JP7379353B2 (ja) 2018-02-22 2023-11-14 アプライド マテリアルズ インコーポレイテッド より優れた膜品質を可能にするためにマスク基板を処理する方法
US11881411B2 (en) 2018-03-09 2024-01-23 Applied Materials, Inc. High pressure annealing process for metal containing materials
JP2019175920A (ja) * 2018-03-27 2019-10-10 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10985017B2 (en) 2018-03-27 2021-04-20 Kokusai Electric Corporation Method of manufacturing semiconductor device and non-transitory computer-readable recording medium
US11581183B2 (en) 2018-05-08 2023-02-14 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
JP2020012059A (ja) * 2018-07-18 2020-01-23 信越化学工業株式会社 ポリシラザン含有組成物
JP6475388B1 (ja) * 2018-07-18 2019-02-27 信越化学工業株式会社 ポリシラザン含有組成物
US11361978B2 (en) 2018-07-25 2022-06-14 Applied Materials, Inc. Gas delivery module
US11749555B2 (en) 2018-12-07 2023-09-05 Applied Materials, Inc. Semiconductor processing system
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Also Published As

Publication number Publication date
TWI600614B (zh) 2017-10-01
KR101970860B1 (ko) 2019-04-19
IL238832B (en) 2018-05-31
US20150298980A1 (en) 2015-10-22
CN104885204A (zh) 2015-09-02
TW201427899A (zh) 2014-07-16
KR20150088815A (ko) 2015-08-03
EP2924717A1 (en) 2015-09-30
JP6060460B2 (ja) 2017-01-18
EP2924717A4 (en) 2016-02-17
KR102119371B1 (ko) 2020-06-08
CN104885204B (zh) 2017-04-12
WO2014080841A1 (ja) 2014-05-30
US10000386B2 (en) 2018-06-19
SG11201503113VA (en) 2015-06-29
KR20190002763A (ko) 2019-01-08
IL238832A0 (en) 2015-06-30

Similar Documents

Publication Publication Date Title
JP6060460B2 (ja) シリカ質膜の形成方法及び同方法で形成されたシリカ質膜
JP5172867B2 (ja) ポリシラザンを含むコーティング組成物
JP4982659B2 (ja) シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板
US7381441B2 (en) Low metal porous silica dielectric for integral circuit applications
US20030054115A1 (en) Ultraviolet curing process for porous low-K materials
EP2584593B1 (en) Formation method for silicon oxynitride film
JPWO2008029834A1 (ja) シリカ質膜形成用組成物およびそれを用いたシリカ質膜の製造法
US20060035419A1 (en) Low temperature curable materials for optical applications
US20070099005A1 (en) Thick crack-free silica film by colloidal silica incorporation
US20050173803A1 (en) Interlayer adhesion promoter for low k materials
WO2010137544A1 (ja) エッチング液およびそれを用いたトレンチ・アイソレーション構造の形成方法
WO2012176291A1 (ja) シリコンオキシナイトライド膜の形成方法およびそれにより製造されたシリコンオキシナイトライド膜付き基板
JP4437456B2 (ja) 塗膜形成方法
JP2004165402A (ja) 多孔質膜形成用組成物、多孔質膜とその製造方法、層間絶縁膜及び半導体装置
JP3635443B2 (ja) ＳｉＯ２被膜の形成方法
JPH11340220A (ja) シリカ系被膜形成用塗布液及びその製造方法
JP2004292642A (ja) 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜、及び半導体装置
JP2008260918A (ja) 膜形成用組成物およびシリカ系膜とその形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161101

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20161125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20161125

R150 Certificate of patent or registration of utility model

Ref document number: 6060460

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250