JP7379353B2 - より優れた膜品質を可能にするためにマスク基板を処理する方法 - Google Patents

より優れた膜品質を可能にするためにマスク基板を処理する方法 Download PDF

Info

Publication number
JP7379353B2
JP7379353B2 JP2020543976A JP2020543976A JP7379353B2 JP 7379353 B2 JP7379353 B2 JP 7379353B2 JP 2020543976 A JP2020543976 A JP 2020543976A JP 2020543976 A JP2020543976 A JP 2020543976A JP 7379353 B2 JP7379353 B2 JP 7379353B2
Authority
JP
Japan
Prior art keywords
substrate
dielectric material
silicon
oxygen
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020543976A
Other languages
English (en)
Other versions
JP2021515266A (ja
Inventor
シュリニヴァス ディ． ネマニ，
エリー ワイ． イー，
シェク， メイ－イー メイ－イー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2021515266A publication Critical patent/JP2021515266A/ja
Application granted granted Critical
Publication of JP7379353B2 publication Critical patent/JP7379353B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/02—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by baking
    • B05D3/0209—Multistage baking
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/04—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by exposure to gases
    • B05D3/0433—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by exposure to gases the gas being a reactive gas
    • B05D3/0453—After-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/04—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by exposure to gases
    • B05D3/0486—Operating the coating or treatment in a controlled atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/60—Substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

［０００１］本発明の実施形態は、概して、位相シフト及びバイナリフォトマスク製造、並びにＥＵＶフォトマスク製造の両方に利用され得る、膜スタックにおいて材料層を形成するための方法に関する。
［０００２］集積回路（ＩＣ）又はチップの製造では、チップの種々の層を表すパターンは、チップの設計者によって生成される。製造プロセス中に各チップ層のデザインを半導体基板に転写するために、一連の再利用可能なマスク、又はフォトマスクがこれらのパターンから作成される。マスクパターン生成システムは、精密レーザ又は電子ビームを使用して、チップの各層のデザインを対応するマスクに映し出す。次いで、マスクは、写真ネガのように使用されて、各層の回路パターンを半導体基板に転写する。これらの層は、一連のプロセスを用いて構築され、それぞれの完成したチップを構成する小さなトランジスタ及び電気回路に転換される。したがって、マスクにおける任意の欠陥がチップに転写されることがあり、潜在的に性能に悪影響を及ぼす。十分に深刻な欠陥は、マスクを完全に役に立たなくする場合がある。通常、１５から３０個で１セットのマスクが使用されてチップが構築され、繰り返し使用することができる。
［０００３］フォトマスクは、通常、吸収層、キャッピング層、及びその上に配置されたフォトマスクシフトマスク層を含む複数の層を有する膜スタックを設けるガラス基板又は石英基板である。フォトマスク層を製造する場合、フォトレジスト層が、通常、膜スタック上に配置され、これにより、その後のパターニング処理の間にフィーチャを膜スタック内に転写することが容易になる。パターニング処理中、フォトレジストの一部を極端紫外線又は紫外線に曝露し、曝露された部分を現像液内で可溶にすることによって、回路設計がフォトマスクに書き込まれる。次に、レジストの可溶性部分が除去され、曝露された下層の膜スタックをエッチングすることが可能になる。エッチング処理により、レジストが除去された位置、すなわち曝露された膜スタックが除去された位置で、膜スタックがフォトマスクから除去される。
［０００４］臨界寸法（ＣＤ：critical dimension）の縮小に伴い、現在の光リソグラフィは、４５ナノメートル（ｎｍ）技術ノードで技術的限界に近づいている。次世代リソグラフィ（ＮＧＬ：next generation lithography）は、例えば３２ｎｍ技術ノード以降として、従来の光リソグラフィ法に代わるものとして期待されている。ＮＧＬの候補としては、極端紫外線（ＥＵＶ）リソグラフィ（ＥＵＶＬ：extreme ultraviolet lithography）、電子投影リソグラフィ（ＥＰＬ：electron projection lithography）、イオン投影リソグラフィ（ＩＰＬ：ion projection lithography）、ナノインプリント、及びＸ線リソグラフィなどがある。これらの中で、ＥＵＶＬが後継技術として最も可能性が高い。というのは、ＥＵＶＬは、他のＮＧＬ法に比べて成熟した技術である光リソグラフィの特性のほとんどを有しているからである。
［０００５］したがって、ＥＵＶ技術と協働するような新たな膜スキームが開発されており、これにより、所望のフィーチャが上部に配置されたフォトマスクを形成することが容易になる。膜スタックは、種々の新しい材料を有する複数の層を含み得る。しかしながら、多様な品質を有する種々の材料により、膜スタックの一体化が不十分になることが多い。このように、適正な膜品質を有する適切な材料を開発することが、ＥＵＶ技術用のフォトマスクを作製する上で重要な課題となっている。
［０００６］したがって、ＥＵＶ技術、並びに位相シフト及びバイナリフォトマスク用途においてフォトマスクを形成するための膜スタックに使用するのに適した材料層が必要とされている。
［０００７］本開示は、ＥＵＶ用途、並びに位相シフト及びバイナリフォトマスク用途において、フォトマスク製造用の膜スタックにおいて材料層を形成するための方法を提供する。一実施例では、基板上に誘電材料を形成する方法は、処理チャンバ内の基板上に酸素含有混合ガスを供給することであって、基板が、光学的に透明なケイ素含有材料上に配置された誘電材料を含む、酸素含有混合ガスを供給することと、処理チャンバ内の酸素含有混合ガスを、２ｂａｒを越える処理圧力に維持することと、酸素含有混合ガスの存在の下で誘電材料を熱処理することとを含む。
［０００８］別の実施例では、基板上に配置された誘電体層を高密度化するための方法は、２ｂａｒを越える圧力で、ガラス基板上に配置された誘電体層を熱処理することと、誘電体層を熱処理する間、基板温度を摂氏４００度未満に維持することとを含む。
［０００９］さらに別の実施例では、基板上に配置された誘電体層を高密度化するための方法は、流動性化学気相堆積処理によってガラス基板上に誘電体層を形成することと、摂氏４００度未満の基板温度で誘電体層を硬化させることと、基板温度を摂氏４００度未満に維持しながら、２ｂａｒバールを超える圧力でガラス基板上の誘電体層を熱処理することとを含む。
［００１０］本開示の上述の特徴を詳細に理解できるように、上記で簡単に要約されている本開示のより詳細な説明を、実施形態を参照することによって得ることができる。実施形態の一部は、添付の図面に示されている。しかしながら、本開示は、他の等しく効果的な実施形態も許容し得ることから、添付の図面は本開示の典型的な実施形態のみを例示しており、したがって、本開示の範囲を限定すると見なすべきではないことに留意されたい。
幾つかの実施形態に係る、カセットが内部に配置された処理チャンバの簡略化された正面断面図である。 幾つかの実施形態に係る、ＥＵＶフォトマスクの形成に利用される膜スタックの一実施形態を示す。 幾つかの実施形態に係る、ＥＵＶフォトマスクの形成に利用される材料層を製造するための方法のフロー図である。 幾つかの実施形態に係る、図３の材料層を製造するためのシーケンスの一実施形態を示す。
［００１５］理解しやすくするために、可能な場合には、図に共通する同一の要素を指し示すのに同一の参照番号を使用した。さらなる記載がなくても、ある実施形態の要素及び特徴を他の実施形態に有益に組み込むことができることが想定されている。
［００１６］しかしながら、本開示は他の等しく効果的な実施形態も許容し得ることから、添付の図面は本開示の典型的な実施形態のみを例示しており、したがって、その範囲を限定していると見なすべきではないことに留意されたい。
［００１７］本開示の実施形態は、フォトマスクを製造するためにガラス基板上に材料を形成するための方法及び装置を提供する。より具体的には、本開示は、基板の統合性が改善された状態で、ガラス基板及び／又はフォトマスク基板上に誘電体層を形成する方法に関する。一実施形態では、ガラス基板上に形成された誘電体層は、ガラス基板の表面の平滑化を支援し得る。２バールを超える圧力などの高圧アニーリング処理を利用することによって、誘電体層を高密度化し、滑らかな表面、及び高い膜密度を実現することができる。
［００１８］図１は、単一の基板の高圧アニーリング処理用の単一の基板処理チャンバ１００の簡略化された正面断面図である。単一の基板処理チャンバ１００は、外側表面１１２と、内部空間１１５を取り囲む内側表面１１３とを有する本体１１０を有する。図１のような幾つかの実施形態では、本体１１０は、環状断面を有するが、他の実施形態では、本体１１０の断面は、長方形又は任意の閉じた形状であってもよい。本体１１０の外側表面１１２は、ステンレス鋼のような耐食鋼（ＣＲＳ）から作製することができるが、これに限定されない。単一の基板処理チャンバ１００から外部環境への熱損失を防止する１つ又は複数の熱シールド１２５が、本体１１０の内側表面１１３に配置される。本体１１０の内側表面１１３、並びに熱シールド１２５は、ＨＡＳＴＥＬＬＯＹ（登録商標）、ＩＣＯＮＥＬ（登録商標）、及びＭＯＮＥＬ（登録商標）のような高い耐食性を示すニッケル系鋼合金から作製されてもよいが、これに限定されない。
［００１９］基板支持体１３０が、内部空間１１５内に配置される。基板支持体１３０は、ステム１３４、及びステム１３４によって保持された基板支持部材１３２を有する。ステム１３４は、チャンバ本体１１０を貫通して形成された通路１２２を通過する。アクチュエータ１３８に接続されたロッド１３９は、チャンバ本体１１０を貫通して形成された第２の通路１２３を通過する。ロッド１３９は、基板支持体１３０のステム１３４を収容する開口１３６を有するプレート１３５に連結される。リフトピン１３７が、基板支持部材１３２に接続されている。アクチュエータ１３８は、ロッド１３９を作動させ、プレート１３５を上下に移動させてリフトピン１３７との接続及び分離を行う。リフトピン１３７を上昇又は下降させると、基板支持部材１３２が、チャンバ１００の内部空間積１１５内で上昇又は下降する。基板支持部材１３２は、その内部中央に埋め込まれた抵抗加熱要素１３１を有する。電源１３３は、抵抗加熱要素１３１に電気的に電力供給するように構成されている。電源１３３、及びアクチュエータ１３８の動作は、コントローラ１８０によって制御される。
［００２０］単一の基板処理チャンバ１００は、本体１１０上に開口１１１を有する。開口１１１を通して、１つ又は複数の基板１２０を、内部空間１１５内に配置された基板支持体１３０にロードし、基板支持体１３０からアンロードすることができる。開口１１１は、本体１１０においてトンネル１２１を形成する。スリット弁１２８が開いているときのみ、開口１１１及び内部空間１１５にアクセスできるように、スリット弁１２８は、トンネル１２１を密封可能に閉じるように構成されている。処理のために内部空間１１５を密封するため、高圧シール１２７を利用して、スリット弁１２８が本体１１０に封止される。高圧シール１２７は、ポリマー（例えば、ペルフルオロエラストマー、及びポリテトラフルオロエチレン（ＰＴＦＥ）などのフルオロポリマー）から作製されてもよいが、これらに限定されない。高圧シール１２７は、密封性能を改善するためにシールを付勢するスプリング部材をさらに含み得る。処理中に、高圧シール１２７を、高圧シール１２７の最高安全作動温度より低い温度に維持するため、冷却チャネル１２４が、高圧シール１２７に隣接するトンネル１２１上に配置される。流体源１２６からの冷却剤が、冷却チャネル１２４内で循環し得る。冷却剤は、例えば、不活性で、誘電性の、高性能伝熱流体であるが、これに限定されない。冷却流体源１２６からの冷却剤の流れは、温度センサ１１６又は流量センサ（図示せず）から受信したフィードバックにより、コントローラ１８０によって制御される。環状形状のサーマルチョーク１２９がトンネル２２１の周りに形成され、スリット弁１２８が開いているときに、開口１１１を通して内部空間１１５から熱が流れることが防止される。
［００２１］単一の基板処理チャンバ１００は、本体１１０を通るポート１１７を有し、ポート１１７は、ガスパネル１５０、コンデンサ１６０、及びポート１１７を接続する流体回路１９０に、流体的に接続される。流体回路１９０は、ガス導管１９２、ソース導管１５７、入口隔離弁１５５、排気導管１６３、及び出口隔離弁１６５を有する。数々のヒータ１９６、１５８、１５２、１５４、１６４、１６６は、流体回路１９０の種々の部分と接続する。さらに数々の温度センサ１５１、１５３、１１９、１６７、及び１６９が、流体回路１９０の種々の部分に配置されて、温度測定を行い、その情報をコントローラ１８０に送信する。コントローラ１８０は、温度測定情報を使用して、ヒータ１５２、１５４、１５８、１９６、１６４、及び１６６の動作を制御し、流体回路１９０の温度を、流体回路１９０及び内部空間１１５に配置された処理流体の凝縮点よりも高い温度に維持する。
［００２２］ガスパネル１５０は、圧力下の処理流体を内部空間１１５に供給するように構成されている。内部空間１１５内に導入された処理流体の圧力は、本体１１０に連結された圧力センサ１１４によってモニタリングされる。コンデンサ１６０は、冷却流体源（図示せず）に流体的に連結され、ガス導管１９２を通して内部空間１１５から排出される気相処理流体を凝縮するように構成されている。次いで、凝縮された処理流体は、ポンプ１７６によって除去される。１つ又は複数のヒータ１４０が、本体１１０上に配置され、単一の基板処理チャンバ１００内の内部空間１１５を加熱するように構成されている。ヒータ１４０、１５２、１５４、１５８、１９６、１６４、及び１６６が、流体回路１９０内の処理流体を気相に維持する一方で、コンデンサ１６０への出口隔離弁１６５は開いており、流体回路内の凝縮が防止される。
［００２３］コントローラ１８０は、単一基板処理チャンバ１００の動作を制御する。コントローラ１８０は、ガスパネル１５０、コンデンサ１６０、ポンプ１７０、入口隔離弁１５５、出口隔離弁１６５、電源１３３及び１４５の動作を制御する。さらに、コントローラ１８０は、温度センサ１１６、圧力センサ１１４、アクチュエータ１３８、冷却流体源１２６、並びに温度読み取りデバイス１５６及び１６２に通信的に接続している。
［００２４］処理流体は、酸素、乾燥蒸気、水、過酸化水素、及び／又はアンモニアなどの酸素含有ガス及び／又は窒素含有ガスを含み得る。酸素含有ガス及び／又は窒素含有ガスの代わりに、又はそれに加えて、処理流体はシリコン含有ガスを含んでもよい。シリコン含有ガスの例には、有機シリコンガス、オルトケイ酸テトラメチルガス（tetraalkyl orthosilicate gases）、及びジシロキサンが含まれる。有機シリコンガスは、少なくとも１つの炭素－シリコン結合を有する有機化合物のガスを含む。オルトケイ酸テトラメチルガスは、ＳｉＯ４ ４-イオンに付着した４つのアルキル基からなるガスを含む。より具体的には、１つ又は複数のガスは、（ジメチルシリル）（トリメチルシリル）メタン（（Ｍｅ）３ＳｉＣＨ２ＳｉＨ（Ｍｅ）２）、ヘキサメチルジシラン（（Ｍｅ）３ＳｉＳｉ（Ｍｅ）３）、トリメチルシラン（（Ｍｅ）３ＳｉＨ）、クロロトリメチルシラン（（Ｍｅ）３ＳｉＣｌ）、テトラメチルシラン（（Ｍｅ）４Ｓｉ）、テトラエトキシシラン（（ＥｔＯ）４Ｓｉ）、テトラメトキシシラン（（ＭｅＯ）４Ｓｉ）、テトラキス－（トリメチルシリル）シラン（（Ｍｅ３Ｓｉ）４Ｓｉ）、（ジメチルアミノ）ジメチルシラン（（Ｍｅ２Ｎ）ＳｉＨＭｅ２）ジメチルジエトキシシラン（（ＥｔＯ）２Ｓｉ（Ｍｅ）２）、ジメチルジメトキシシラン（（ＭｅＯ）２Ｓｉ（Ｍｅ）２）、メチルトリメトキシシラン（（ＭｅＯ）３Ｓｉ（Ｍｅ））、ジメトキシテトラメチルジシロキサン（（（Ｍｅ））２Ｓｉ（ＯＭｅ））２Ｏ）、トリス（ジメチルアミノ）シラン（（Ｍｅ２Ｎ）３ＳｉＨ）、ビス（ジメチルアミノ）メチルシラン（（Ｍｅ２Ｎ）２ＣＨ３ＳｉＨ）、ジシロキサン（（ＳｉＨ３）２Ｏ）、及びこれらの組み合わせを含む。
［００２５］基板１２０の処理中、高圧領域１１５の環境は、高圧領域内の処理流体を気相に維持する温度及び圧力に維持される。このような圧力及び温度は、処理流体の組成に基づいて選択される。蒸気の場合、温度及び圧力は、蒸気を乾燥蒸気状態に維持する状態で保持される。一実施例では、高圧領域１１５は、大気を超える圧力（例えば、約２ｂａｒを超える圧力）まで加圧される。別の例では、高圧領域１１５は、約１０から約１８０ｂａｒの間（例えば、約２０から約１００ｂａｒの間）の圧力まで加圧される。別の実施例では、高圧領域１１５は、最大約２００ｂａｒの圧力まで加圧される。処理中、高圧領域１１５は，さらに高温（例えば、摂氏約３００度から摂氏約４５０度の間などの摂氏２２５度を超える温度（カセット上に配置された基板の熱収支によって制限される））に維持される。
［００２６］図２は、誘電体層２０１が利用され得る例示的な実施形態を示す。誘電体層２０１は、基板２０２と膜スタック２００との間に配置された界面層であり得る。図２に示すように、基板２０２は、光学的に透明なケイ素系材料又はケイ素含有材料、例えば、石英（すなわち、二酸化ケイ素（ＳｉＯ２））又はガラス材料であってもよい。誘電体層２０１が、基板２０２上に配置され、その上に膜スタック２００がさらに配置される。膜スタック２００は、ＥＵＶ用途に適したフォトマスクを作製するために膜スタック２００内に所望の特徴を形成するよう利用され得る基板２０２上に配置される。
［００２７］誘電体層２０１は、基板２０２の表面の平滑化を助けるために基板２０２上に形成される。図２の例示的な実施形態で示されるように、基板２０２は、石英基板（すなわち、低熱膨張二酸化ケイ素（ＳｉＯ２））層であってもよい。基板２０２から任意のピット、欠陥、又は不均一な表面構造がある場合、基板２０２上に形成された誘電体層２０１は、基板２０２の平坦な表面を設けることを助ける。基板２０２は、長さが約５インチから約９インチの間の側面を有する長方形形状を有し得る。基板２０２は、約０．１５インチから約０．２５インチの厚さであってもよい。一実施形態では、基板２０２は、約０．２５インチの厚さである。任意選択的なクロム含有層２０４（例えば、窒化クロム（ＣｒＮ）層）が、必要に応じて、基板２０２の裏側に配置されてもよい。
［００２８］ＥＵＶ反射マルチ材料層２０６が、基板２０２上の誘電体層２０１上に配置される。反射マルチ材料層２０６は、少なくとも１つのモリブデン層２０６ａ及び少なくとも１つのケイ素層２０６ｂを含み得る。図２に示される実施形態は、モリブデン層２０６ａ及びシリコン層２０６ｂの５つのペア（基板２０２上に反復形成される、交互するモリブデン層２０６ａとシリコン層２０６ｂ）を示すが、モリブデン層２０６ａ及びシリコン層２０６ｂの数は、種々の処理の必要性に応じて変更され得ることに留意されたい。特定の一実施形態では、モリブデン層２０６ａ及びシリコン層２０６ｂのペアを４０個堆積させて、反射マルチ材料層２０６を形成することができる。一実施形態では、それぞれの単一のモリブデン層２０６ａの厚さは、約１Åから約１０Åの間（例えば、約３Å）で制御されてもよく、それぞれの単一のシリコン層２０６ｂの厚さは、約１Åから約１０Å（例えば、約４Å）で制御されてもよい。反射マルチ材料層２０６は、約１０Åから約５００Åの間の総厚を有し得る。反射マルチ材料層２０６は、１３．５ｎｍ波長において最大７０％のＥＵＶ光反射率を有し得る。反射マルチ材料層２０６は、約７０ｎｍから約１４０ｎｍの間の総厚を有し得る。
［００２９］続いて、キャッピング層２０８が、反射マルチ材料層２０６上に配置される。キャッピング層２０８は、金属材料（例えば、ルテニウム（Ｒｕ）材料、ジルコニウム（Ｚｒ）材料）、又は任意の他の適切な材料によって作製されてもよい。図２に示される実施形態では、キャッピング層２０８は、ルテニウム（Ｒｕ）層である。キャッピング層２０８は、約１ｎｍから約１０ｎｍの間の厚さを有し得る。
［００３０］次に、吸収層２１６が、キャッピング層２０８上に配置され得る。吸収層２１６は、リソグラフィ処理中に発生する光の一部を吸収するように構成された不透明で遮光性の層である。吸収層２１６は、単層構造又は多層構造の形態であってもよく、例えば、図２に示す実施形態のように、バルク吸収層２１０上に配置された自己マスク層２１２を含む。吸収層２１６は、金属含有層、例えば、Ｃｒ金属、酸化クロム（ＣｒＯｘ）、窒化クロム（ＣｒＮ）層、酸窒化クロム（ＣｒＯＮ）などのクロム含有層、又は必要に応じてこれらの材料を用いた多層であってもよい。一実施形態では、吸収層２１６は、約５０ｎｍから約２００ｎｍの間の総膜厚を有する。吸収層２１６の総厚により、有利には、サブ４５ｎｍ技術ノード用途においてＥＵＶマスクに対する厳格な総エッチングプロファイル許容範囲を満たすことが容易になる。
［００３１］一実施形態では、バルク吸収層２１０は、実質的に酸素を含まないタンタル系材料、例えば、ＴａＳｉ又はＴａＳｉＮなどのケイ化タンタル系材料、ＴａＢＮなどの窒化タンタルホウ化物系材料（nitrogenized tantalum boride-based material）、及びＴａＮなどの窒化タンタル系材料を含み得る。自己マスク層２１２は、タンタル及び酸素系材料から作製されてもよい。自己マスク層２１２の組成は、バルク吸収層２１０の組成に対応し、バルク吸収層２１０がＴａＳｉ又はＴａＳｉＮを含む場合、ＴａＳｉＯＮなどの酸化かつ窒素化されたタンタル及びケイ素系材料を含んでもよく、バルク吸収層２１０がＴａＢＮを含む場合、ＴａＢＯなどのタンタルホウ素酸化物系材料を含んでもよく、バルク吸収層２１０がＴａＮを含む場合、ＴａＯＮ又はＴａＯなどの酸化かつ窒素化されたタンタル系材料を含んでもよい。
［００３２］図３は、ＥＵＶフォトマスク用途に利用され得る、図２に示される誘電体層２０１のような誘電体層を形成するための方法３００の一実施例のフロー図である。図４Ａから図４Ｄは、方法３００の様々な段階に対応する複合基板の一部の断面図である。
［００３３］方法３００は、図４Ａに示すように基板を設ける工程３０２で開始する。基板２０２は、図２に示す基板２０２であってもよい。上述のように、基板２０２は、石英基板（すなわち、低熱膨張二酸化ケイ素（ＳｉＯ２））層であってもよい。基板２０２は、長さが約５インチから約９インチの間の側面を有する長方形形状を有し得る。基板２０２は、約０．１５インチから約０．２５インチの厚さであってもよい。一実施形態では、基板２０２は、約０．２５インチの厚さである。任意選択的なクロム含有層２０４（例えば、窒化クロム（ＣｒＮ）層）が、必要に応じて、基板２０２の裏側に配置されてもよい。
［００３４］工程３０４では、図４Ｂに示されるように、適切な堆積技法を使用することにより、誘電材料４０２が堆積され得る。一実施例では、誘電材料４０２は、流動性化学気相堆積処理によって形成され得る。一実施形態では、誘電材料４０２は、基板２０２が移送される処理チャンバ内に供給される堆積混合ガスによって堆積されるケイ素含有材料である。ケイ素含有材料の好適な例には、とりわけ、酸化ケイ素（ＳｉＯ２）、オキシ炭化ケイ素（ＳｉＯＣ）、炭化ケイ素（ＳｉＣ）、窒化ケイ素（ＳｉＮ）、酸窒化ケイ素（ＳｉＯＮ）、アモルファスシリコン、及び窒素含有炭化ケイ素（ＳｉＣＮ）が含まれる。幾つかの実施例では、高誘電率材料は、とりわけ、二酸化ハフニウム（ＨｆＯ２）、二酸化ジルコニウム（ＺｒＯ２）、ハフニウムシリコン酸化物（ＨｆＳｉＯ２）、ハフニウムアルミニウム酸化物（ＨｆＡｌＯ）、ジルコニウムシリコン酸化物（ＺｒＳｉＯ２）、二酸化タンタル（ＴａＯ２）、アルミニウム酸化物、アルミニウムでドープされた二酸化ハフニウム、ビスマスストロンチウムチタン（ＢＳＴ：bismuth strontium titanium）、及び白金ジルコニウムチタン（ＰＺＴ）を含み、誘電材料４０２を形成するためにさらに利用され得る。
［００３５］一実施形態では、誘電材料４０２は、酸化ケイ素材料である。誘電材料４０２を形成するために利用される堆積混合ガスは、誘電材料前駆体及び処理前駆体を含んでもよい。誘電材料前駆体の好適な例には、シラン、ジシラン、メチルシラン、ジメチルシラン、トリメチルシラン、テトラメチルシラン、テトラエトキシシラン（ＴＥＯＳ）、トリエトキシシラン（ＴＥＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、テトラメチル－ジシロキサン（ＴＭＤＳＯ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、テトラメチル－ジエトキシル－ジシロキサン（tetramethyl-diethoxyl-disiloxane）（ＴＭＤＤＳＯ）、ジメチル－ジメトキシル－シラン（dimethyl-dimethoxyl-silane）（ＤＭＤＭＳ）、又はこれらの組み合わせが含まれる。窒化ケイ素堆積用の追加の前駆体には、ＳｉｘＮｙＨｚ含有前駆体（例えば、トリシリルアミン（ＴＳＡ）及びジシリルアミン（ＤＳＡ）を含むシリル－アミン及びその誘導体）、ＳｉｘＮｙＨｚＯｚｚ含有前駆体、ＳｉｘＮｙＨｚＣｌｚｚ含有前駆体、又はこれらの組み合わせが含まれる。例示的な一実施形態では、誘電材料４０８を堆積させるために使用されるケイ素含有前駆体は、トリシリルアミン（ＴＳＡ）である。さらに、処理前駆体の好適な例には、窒素含有前駆体が含まれ得る。窒素含有前駆体の好適な例には、Ｈ２／Ｎ２混合物、Ｎ２、ＮＨ３、ＮＨ４ＯＨ、Ｎ２、Ｎ２Ｈ４蒸気を含むＮｘＨｙ化合物、ＮＯ、Ｎ２Ｏ、ＮＯ２が含まれる。さらに、処理前駆体は、水素含有化合物、酸素含有化合物、又はこれらの組み合わせをさらに含んでもよい。好適な処理前駆体の例には、Ｈ２、Ｈ２／Ｎ２混合物、Ｏ３、Ｏ２、Ｈ２Ｏ２、水蒸気、又はこれらの組み合わせからなる群から選択された１つ又は複数の化合物が含まれる。処理前駆体は、Ｎ＊及び／又はＨ＊及び／又はＯ＊含有ラジカル又はプラズマ、例えば、ＮＨ３、ＮＨ２ ＊、ＮＨ＊、Ｎ＊、Ｈ＊、Ｏ＊、Ｎ＊Ｏ＊、又はこれらの組み合わせを含むように、ＲＰＳユニットの中などでプラズマ励起され得る。処理前駆体は、代替的に、必要に応じて前駆体のうちの１つ又は複数を含み得る。
［００３６］一実施形態では、堆積処理中の基板温度は、所定の範囲に維持される。一実施形態では、基板温度を摂氏約２００度未満（例えば、摂氏１００度未満）に維持することにより、基板上に形成された誘電材料４０８が、流動可能となり、再流動してトレンチ４０６内を充填することが可能になる。摂氏１００度未満などの比較的低い基板温度は、基板表面に最初に形成された膜を液体状の流動可能な状態に維持することを助けることができ、それにより、基板表面に結果的に形成された膜の流動性及び粘度が維持されると考えられている。ある程度の流動性及び粘度を有する、結果的に得られる膜が基板上に形成されると、後続の熱処理及び湿式処理の後、膜の結合構造は、種々の機能群又は結合構造に変形、変換されるか、種々の機能群又は結合構造と置き換えられてもよい。

一実施態様では、処理チャンバ内の基板温度は、およそ室温から摂氏約２００度の間の範囲（例えば、摂氏約３０度から摂氏約８０度など、摂氏約１００度未満）で維持される。
［００３７］誘電材料前駆体は、約１ｓｃｃｍから約５０００ｓｃｃｍの間の流量で処理チャンバ内に供給され得る。処理前駆体は、約１ｓｃｃｍから約１０００ｓｃｃｍの流量で処理チャンバ内へ供給され得る。代替的に、処理中に供給される混合ガスは、誘電材料前駆体と処理前駆体との流量比が約０．１から約１００の間になるように制御することもできる。処理圧力は、約０．１０Ｔｏｒｒから約１０Ｔｏｒｒとの間（例えば、約０．５Ｔｏｒｒと約０．７Ｔｏｒｒなど、約０．１Ｔｏｒｒと約１Ｔｏｒｒ）に維持される。
［００３８］さらに１つ又は複数の不活性ガスが、処理チャンバ１００に供給される混合ガスと共に含まれ得る。不活性ガスは、Ａｒ、Ｈｅ、Ｘｅなどの希ガスを含み得るが、これらに限定されない。不活性ガスは、約１ｓｃｃｍから約５００００ｓｃｃｍの間の流量比で処理チャンバに供給され得る。
［００３９］堆積中にプラズマを維持するために、ＲＦ電力が印加される。ＲＦ電力は、約１００ｋＨｚから約１００ＭＨｚの間（例えば、約３５０ｋＨｚ又は約１３．５６ＭＨｚ）で供給される。代替的には、最大で約２７ＭＨｚから約２００ＭＨｚの間の周波数を供給するために、ＶＨＦ電力が利用してもよい。一実施形態では、ＲＦ電力は、約１０００ワットから約１００００ワットの間で供給され得る。処理チャンバ１００の上部までの基板の間隔を基板寸法に従って制御することができる。一実施形態では、処理間隔は、約１００ミルから約５インチの間で制御される。
［００４０］一実施形態では、基板２０２上に形成される誘電材料４０２は、ＳｉＯ２などの酸素原子を有するケイ素含有材料である。
［００４１］工程３０６では、基板２０２上に誘電材料４０２が形成された後、図４Ｃに示されるように、基板２０２が硬化かつ／又は熱処理されて誘電材料４０２がベークされ、硬化された誘電材料４０３が形成される。硬化／ベーキング処理は、誘電材料４０２から水分を除去し、図４Ｃに示すように、固相の硬化された誘電材料４０３が形成される。誘電材料４０２を硬化すると、誘電材料４０２内の水分及び溶媒が追い出され、その結果、誘電材料４０２が再流動して、基板２０２上に実質的に平坦な表面が形成される。一実施形態では、工程３０６で実行される硬化処理は、ホットプレート、オーブン、加熱チャンバ、又は基板２０２に十分な熱を供給し得る適切なツールにおいて実行される。
［００４２］一実施形態では、硬化温度は、摂氏１０度未満など、摂氏４００度未満（例えば、摂氏約５０度から摂氏８０度の間）に制御してもよい。硬化時間は、約１秒から約１０時間の間で制御され得る。
［００４３］硬化処理中、酸素含有ガスなどの処理ガスが基板表面に供給されることにより、高密度化された構造を有する誘電材料４０２との反応が助けられ得る。一実施例では、硬化処理中に供給される酸素含有ガスは、Ｏ３又はＯ２ガスである。
［００４４］工程３０８では、硬化処理の後、高圧アニーリング処理が実行される。２ｂａｒを超えるような高処理圧力で実行されるアニーリング処理は、図４Ｄに示されるように、硬化された誘電材料４０３内の空孔を高密化かつ修復することを助けることができ、所望の膜特性を有する誘電体層２０１を形成する。アニーリング処理は、図１に示す処理チャンバ１００などの処理チャンバ、又は、一度に１つずつ基板を処理するチャンバを含む他の適切な処理チャンバで実行することができる。
［００４５］工程３０８で実行される高圧アニーリング処理は、高圧領域の処理圧力を気相（例えば、実質的に液滴が存在しない乾燥気相）に維持する。処理圧力及び温度を制御して、膜構造を高密化して膜欠陥を修復し、これにより、不純物が追い出され、膜密度が増加する。一実施例では、高圧領域１１５は、大気を超える圧力（例えば、約２ｂａｒを超える圧力）まで加圧される。別の実施例では、高圧領域１１５は、約５から約１００ｂａｒ（例えば、約５から約７５ｂａｒ）の圧力に加圧される。高圧により、膜構造の高密度化が効率的に補助され得るので、摂氏５００度未満のような比較的低い処理温度が、基板２０２に対する熱サイクル損傷の可能性を低減する。
［００４６］処理中、高圧領域１１５は、外側チャンバ本体１１０内に配置されたヒータ１５４によって、比較的低い温度（例えば、摂氏約１５０度から摂氏約３５０度など、摂氏４００度未満の温度）に維持される。したがって、低温状態と共に高圧アニーリング処理を利用することにより、基板への低い熱収支を得ることができる。
［００４７］高圧処理により、誘電体層２０１内のダングリングボンドを駆逐する駆動力が与えられ、これにより、アニーリング処理の間、誘電体層２０１内のダングリングボンドは、修復され、反応し、かつ飽和すると考えられている。一実施例では、アニーリング処理中に酸素含有ガス（例えば、Ｏ３ガス、Ｏ２ガス、Ｈ２Ｏ、Ｈ２Ｏ２、Ｎ２Ｏ、ＮＯ２、ＣＯ２、ＣＯ、乾燥蒸気、又は他の適切なガス）を供給することができる。特定の一実施例では、酸素含有ガスは、蒸気（例えば、乾燥蒸気）を含む。アニーリング処理中の酸素含有ガスからの酸素元素は、誘電体層２０１内に付勢され、結合構造を変更し、その中の原子空孔を除去し、これにより、誘電体層２０１の格子構造が高密度化され、強化され得る。幾つかの実施例では、不活性ガス（例えば、Ａｒ、Ｎ２、Ｈｅ、Ｋｒ等）は、酸素含有ガスと共に供給され得る。一実施形態では、酸素含有混合ガス中に供給される酸素含有ガスは、２ｂａｒを超える圧力で供給される乾燥蒸気である。
［００４８］例示的な一実装態様では、処理圧力は、２ｂａｒを超える圧力（例えば、２０ｂａｒ及び約８０ｂａｒなど、５バールから１００ｂａｒの間、例えば、約２５ｂａｒから７５ｂａｒの間）に調節される。処理温度は、摂氏１５０度を超えるが、摂氏４００度未満の温度（例えば、摂氏約１５０度と摂氏約３８０度との間、摂氏約１８０度と摂氏約３５０度との間）に制御され得る。
［００４９］アニーリング処理の後、誘電体層２０１は、高密度化された膜構造を有することにより、比較的強固な膜構造がもたらされる。比較的強固な膜構造は、（高い湿式エッチング速度を有することが多い多孔質膜構造と比べて）より低い湿式エッチング速度をもたらす。一実施例では、誘電体層２０１の湿式エッチング速度は、低下して、熱成長した酸化物（比較的多孔質構造を有する、従来の化学気相堆積処理によって形成された膜層と比較して、より強固な膜として知られている）の湿式エッチング速度よりも６．７大きい速度から１．５大きい速度（アニーリング処理前の誘電体層４０２対アニーリング処理後の誘電体層２０１）まで遅くなった。したがって、高圧アニーリング処理の後、誘電体層２０１の膜密度は、高圧アニーリング処理を経る前の誘電体材料４０２の膜密度よりも少なくとも３から５倍ほど密度が高い。
［００５０］このように、ＥＵＶ用途においてフォトマスクを製造するための膜スタックに材料層を形成する方法が提供される。誘電体層のような材料層は、２ｂａｒを超えるような高処理圧力を伴う高圧アニーリング処理によって熱処理／アニーリングされ得る。このような高圧アニーリング処理を利用することによって、処理温度を摂氏４００度未満に維持することができ、ひいては、誘電体層が上に形成されるガラス基板に寄与する熱収支を低減し、ＥＵＶフォトマスク基板を作製するための良好な界面管理及び一体化がもたらされる。
［００５１］上記は本開示の実施形態を対象とするが、本開示の基本的な範囲から逸脱することがない限り、本開示のその他の実施形態及びさらなる実施形態を考案してもよい。本開示の範囲は、下記の特許請求の範囲によって決定される。

Claims (11)

  1. 基板上に誘電材料を形成する方法であって、該方法は、
    処理チャンバ内の基板上に酸素含有混合ガスを供給することであって、前記基板が、光学的に透明なケイ素含有材料上に配置された硬化された前記誘電材料を含み、前記光学的に透明なケイ素含有材料は、厚さ０．３８１～０．６３５ｃｍの石英又はガラスである、酸素含有混合ガスを供給することと、
    前記基板に前記酸素含有混合ガスを供給する前に、硬化される前の前記誘電材料から水分を除去するため、硬化される前の前記誘電材料を摂氏４００度未満でベーキングして硬化することと、
    前記処理チャンバ内の前記酸素含有混合ガスを、２ｂａｒを越える処理圧力に維持することと、
    前記酸素含有混合ガスの存在の下で、硬化された前記誘電材料を熱アニーリングすることと
    を含み、
    前記基板が、前記熱アニーリングの間、摂氏４００度未満の温度に維持され、
    前記誘電材料が、フォトマスクになるように作製される、方法。
  2. 前記酸素含有混合ガスが、少なくとも、Ｏ３ガス、Ｏ２ガス、Ｈ２Ｏ、Ｈ２Ｏ２、Ｎ２Ｏ、ＮＯ２、ＣＯ２、ＣＯ、乾燥蒸気からなる群から選択された酸素含有ガスを含む、請求項１に記載の方法。
  3. 前記酸素含有混合ガスが、乾燥蒸気を含む、請求項１に記載の方法。
  4. 前記処理圧力が、約５ｂａｒと１００ｂａｒとの間である、請求項１に記載の方法。
  5. 前記誘電材料が、酸化ケイ素（ＳｉＯ２）、オキシ炭化ケイ素（ＳｉＯＣ）、炭化ケイ素（ＳｉＣ）、窒化ケイ素（ＳｉＮ）、酸窒化ケイ素（ＳｉＯＮ）、アモルファスシリコン、並びに窒素含有炭化ケイ素（ＳｉＣＮ）及び高誘電率材料からなる群より選択される、請求項１に記載の方法。
  6. 前記誘電材料が、二酸化ハフニウム（ＨｆＯ２）、二酸化ジルコニウム（ＺｒＯ２）、ハフニウムシリコン酸化物（ＨｆＳｉＯ２）、ハフニウムアルミニウム酸化物（ＨｆＡｌＯ）、ジルコニウムシリコン酸化物（ＺｒＳｉＯ２）、二酸化タンタル（ＴａＯ２）、アルミニウム酸化物、アルミニウムでドープされた二酸化ハフニウム、ビスマスストロンチウムチタン（ＢＳＴ）、及び白金ジルコニウムチタン（ＰＺＴ）からなる群から選択される、請求項１に記載の方法。
  7. 前記誘電材料が、酸化ケイ素である、請求項５に記載の方法。
  8. 硬化される前の前記誘電材料をベーキングすることが、プレート、オーブン、又は加熱されたチャンバにおいて１秒から１時間の間、行われる、請求項１に記載の方法。
  9. モリブデン層とケイ素層の反復層を含む複数膜のスタックを形成することをさらに含む、請求項１に記載の方法。
  10. 硬化される前の前記誘電材料が、流動性化学気相堆積処理によって形成される、請求項１に記載の方法。
  11. 硬化された前記誘電材料が、前記熱アニーリングの後により高い膜密度を有する、請求項１に記載の方法。
JP2020543976A 2018-02-22 2019-01-28 より優れた膜品質を可能にするためにマスク基板を処理する方法 Active JP7379353B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862633930P 2018-02-22 2018-02-22
US62/633,930 2018-02-22
PCT/US2019/015332 WO2019164636A1 (en) 2018-02-22 2019-01-28 Method for processing a mask substrate to enable better film quality

Publications (2)

Publication Number Publication Date
JP2021515266A JP2021515266A (ja) 2021-06-17
JP7379353B2 true JP7379353B2 (ja) 2023-11-14

Family

ID=67616857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020543976A Active JP7379353B2 (ja) 2018-02-22 2019-01-28 より優れた膜品質を可能にするためにマスク基板を処理する方法

Country Status (8)

Country Link
US (1) US20190258153A1 (ja)
EP (1) EP3756217A4 (ja)
JP (1) JP7379353B2 (ja)
KR (1) KR102539390B1 (ja)
CN (1) CN111656510A (ja)
SG (1) SG11202006237RA (ja)
TW (1) TWI710847B (ja)
WO (1) WO2019164636A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
KR102405723B1 (ko) 2017-08-18 2022-06-07 어플라이드 머티어리얼스, 인코포레이티드 고압 및 고온 어닐링 챔버
WO2019055415A1 (en) 2017-09-12 2019-03-21 Applied Materials, Inc. APPARATUS AND METHODS FOR MANUFACTURING SEMICONDUCTOR STRUCTURES USING A PROTECTIVE BARRIER LAYER
CN117936417A (zh) 2017-11-11 2024-04-26 微材料有限责任公司 用于高压处理腔室的气体输送系统
KR102622303B1 (ko) 2017-11-16 2024-01-05 어플라이드 머티어리얼스, 인코포레이티드 고압 스팀 어닐링 프로세싱 장치
WO2019099255A2 (en) 2017-11-17 2019-05-23 Applied Materials, Inc. Condenser system for high pressure processing system
KR20230079236A (ko) 2018-03-09 2023-06-05 어플라이드 머티어리얼스, 인코포레이티드 금속 함유 재료들을 위한 고압 어닐링 프로세스
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
WO2020092002A1 (en) 2018-10-30 2020-05-07 Applied Materials, Inc. Methods for etching a structure for semiconductor applications
SG11202103763QA (en) 2018-11-16 2021-05-28 Applied Materials Inc Film deposition using enhanced diffusion process
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
KR20220082144A (ko) * 2020-12-09 2022-06-17 삼성디스플레이 주식회사 포토마스크 조립체
US11967504B2 (en) * 2021-06-17 2024-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures in transistor devices and methods of forming same

Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3758316A (en) 1971-03-30 1973-09-11 Du Pont Refractory materials and process for making same
JP2000221799A (ja) 1999-01-29 2000-08-11 Canon Inc 画像形成装置
JP2001146421A (ja) 1999-10-28 2001-05-29 Sokin Ro 結晶化セラミック膜の製造方法及びそのセラミック膜
JP2001166453A (ja) 1999-10-25 2001-06-22 Svg Lithography Syst Inc 非吸収性レチクル及びその製造方法
JP2003188387A (ja) 2001-12-20 2003-07-04 Sony Corp 薄膜トランジスタ及びその製造方法
US20030194615A1 (en) 2002-04-12 2003-10-16 Krauth Anthony C. Use of a planarizing layer to improve multilayer performance in extreme ultra-violet masks
JP2008118118A (ja) 2006-10-13 2008-05-22 Asahi Glass Co Ltd Ｅｕｖマスクブランク用の基板表面を平滑化する方法、および該方法により得られるｅｕｖマスクブランク
JP2008153635A (ja) 2006-11-22 2008-07-03 Toshiba Matsushita Display Technology Co Ltd Ｍｏｓ型半導体素子の製造方法
JP2009539231A (ja) 2006-02-10 2009-11-12 プンサン マイクロテック カンパニー リミティッド 高圧ガスアニーリング装置及び方法
US20100173470A1 (en) 2009-01-08 2010-07-08 Samsung Electronics Co., Ltd. Methods of forming a silicon oxide layer and methods of forming an isolation layer
JP2013515355A (ja) 2009-12-21 2013-05-02 アプライド マテリアルズ インコーポレイテッド 流動性ｃｖｄ処理から形成された誘電体材料上で実行される湿式酸化処理
JP2013517616A (ja) 2010-01-06 2013-05-16 アプライド マテリアルズ インコーポレイテッド 酸化物ライナを使用する流動可能な誘電体
JP2013533639A (ja) 2010-07-30 2013-08-22 アプライド マテリアルズ インコーポレイテッド 流動性ｃｖｄによる間隙充填用の酸化物を多く含むライナ層
JP2014103351A (ja) 2012-11-22 2014-06-05 Az Electronic Materials Mfg Co Ltd シリカ質膜の形成方法及び同方法で形成されたシリカ質膜
US20140159135A1 (en) 2012-12-12 2014-06-12 Sandisk Technologies Inc. Air Gap Isolation In Non-Volatile Memory Using Sacrificial Films
WO2014115600A1 (ja) 2013-01-22 2014-07-31 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法
US20140232921A1 (en) 2013-02-21 2014-08-21 Samsung Electronics Co., Ltd Method and apparatus for processing image
US20140239291A1 (en) 2013-02-27 2014-08-28 Inha-Industry Partnership Institute Metal-oxide semiconductor thin film transistors and methods of manufacturing the same
JP2016514288A (ja) 2013-03-12 2016-05-19 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 平坦化された極端紫外線リソグラフィブランク及びそのための製造及びリソグラフィシステム
US20160163540A1 (en) 2014-12-09 2016-06-09 Taiwan Semiconductor Manufacturing Co., Ltd Method for curing flowable layer
JP2017501954A (ja) 2013-12-22 2017-01-19 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 紫外線リソグラフィ用ガラスセラミックス及びその製造方法
JP2018503259A (ja) 2015-01-07 2018-02-01 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高品質ｆｃｖｄ膜バックグラウンド用の先進的処理フロー

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2980052B2 (ja) * 1997-03-31 1999-11-22 日本電気株式会社 半導体装置の製造方法
KR100416760B1 (ko) * 2001-03-12 2004-01-31 삼성전자주식회사 졸겔공정을 이용한 지르콘산-티탄산 납 후막의 제조방법
JP2005029401A (ja) * 2003-07-08 2005-02-03 Iwasaki Electric Co Ltd 光源用反射鏡および光源ユニット
WO2006101315A1 (en) * 2005-03-21 2006-09-28 Pkl Co., Ltd. Device and method for cleaning photomask
TW200830034A (en) * 2006-10-13 2008-07-16 Asahi Glass Co Ltd Method of smoothing surface of substrate for EUV mask blank, and EUV mask blank obtained by the method
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20110081137A1 (en) * 2009-10-06 2011-04-07 Advantest Corporation Manufacturing equipment and manufacturing method
US9250514B2 (en) * 2013-03-11 2016-02-02 Applied Materials, Inc. Apparatus and methods for fabricating a photomask substrate for EUV applications
US9406547B2 (en) * 2013-12-24 2016-08-02 Intel Corporation Techniques for trench isolation using flowable dielectric materials
CN113373428B (zh) * 2014-10-24 2023-07-14 弗萨姆材料美国有限责任公司 组合物和使用所述组合物沉积含硅膜的方法

Patent Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3758316A (en) 1971-03-30 1973-09-11 Du Pont Refractory materials and process for making same
JP2000221799A (ja) 1999-01-29 2000-08-11 Canon Inc 画像形成装置
JP2001166453A (ja) 1999-10-25 2001-06-22 Svg Lithography Syst Inc 非吸収性レチクル及びその製造方法
JP2001146421A (ja) 1999-10-28 2001-05-29 Sokin Ro 結晶化セラミック膜の製造方法及びそのセラミック膜
JP2003188387A (ja) 2001-12-20 2003-07-04 Sony Corp 薄膜トランジスタ及びその製造方法
US20030194615A1 (en) 2002-04-12 2003-10-16 Krauth Anthony C. Use of a planarizing layer to improve multilayer performance in extreme ultra-violet masks
JP2009539231A (ja) 2006-02-10 2009-11-12 プンサン マイクロテック カンパニー リミティッド 高圧ガスアニーリング装置及び方法
JP2008118118A (ja) 2006-10-13 2008-05-22 Asahi Glass Co Ltd Ｅｕｖマスクブランク用の基板表面を平滑化する方法、および該方法により得られるｅｕｖマスクブランク
JP2008153635A (ja) 2006-11-22 2008-07-03 Toshiba Matsushita Display Technology Co Ltd Ｍｏｓ型半導体素子の製造方法
US20100173470A1 (en) 2009-01-08 2010-07-08 Samsung Electronics Co., Ltd. Methods of forming a silicon oxide layer and methods of forming an isolation layer
JP2013515355A (ja) 2009-12-21 2013-05-02 アプライド マテリアルズ インコーポレイテッド 流動性ｃｖｄ処理から形成された誘電体材料上で実行される湿式酸化処理
JP2013517616A (ja) 2010-01-06 2013-05-16 アプライド マテリアルズ インコーポレイテッド 酸化物ライナを使用する流動可能な誘電体
JP2013533639A (ja) 2010-07-30 2013-08-22 アプライド マテリアルズ インコーポレイテッド 流動性ｃｖｄによる間隙充填用の酸化物を多く含むライナ層
JP2014103351A (ja) 2012-11-22 2014-06-05 Az Electronic Materials Mfg Co Ltd シリカ質膜の形成方法及び同方法で形成されたシリカ質膜
US20140159135A1 (en) 2012-12-12 2014-06-12 Sandisk Technologies Inc. Air Gap Isolation In Non-Volatile Memory Using Sacrificial Films
WO2014115600A1 (ja) 2013-01-22 2014-07-31 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法
US20140232921A1 (en) 2013-02-21 2014-08-21 Samsung Electronics Co., Ltd Method and apparatus for processing image
US20140239291A1 (en) 2013-02-27 2014-08-28 Inha-Industry Partnership Institute Metal-oxide semiconductor thin film transistors and methods of manufacturing the same
JP2016514288A (ja) 2013-03-12 2016-05-19 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 平坦化された極端紫外線リソグラフィブランク及びそのための製造及びリソグラフィシステム
JP2017501954A (ja) 2013-12-22 2017-01-19 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 紫外線リソグラフィ用ガラスセラミックス及びその製造方法
US20160163540A1 (en) 2014-12-09 2016-06-09 Taiwan Semiconductor Manufacturing Co., Ltd Method for curing flowable layer
JP2018503259A (ja) 2015-01-07 2018-02-01 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高品質ｆｃｖｄ膜バックグラウンド用の先進的処理フロー

Also Published As

Publication number Publication date
CN111656510A (zh) 2020-09-11
KR102539390B1 (ko) 2023-06-05
EP3756217A4 (en) 2021-11-10
US20190258153A1 (en) 2019-08-22
KR20200113005A (ko) 2020-10-05
TW201937266A (zh) 2019-09-16
SG11202006237RA (en) 2020-09-29
EP3756217A1 (en) 2020-12-30
WO2019164636A1 (en) 2019-08-29
JP2021515266A (ja) 2021-06-17
TWI710847B (zh) 2020-11-21

Similar Documents

Publication Publication Date Title
JP7379353B2 (ja) より優れた膜品質を可能にするためにマスク基板を処理する方法
US20210013037A1 (en) Structure including a photoresist underlayer and method of forming same
US20190311898A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TW202115273A (zh) 形成光阻底層之方法及包括光阻底層之結構
US10607833B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR101046506B1 (ko) 이머전 리소그라피에서 패턴 붕괴를 방지하기 위한 플라즈마 표면처리
JP6761807B2 (ja) 高品質薄膜を形成するための周期的連続処理
TW200945415A (en) Process sequence for formation of patterned hard mask film (RFP) without need for photoresist or dry etch
JP7295359B2 (ja) 統合的な計測を伴う基板処理ツール並びに使用方法
US10066294B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US9850574B2 (en) Forming a low-k dielectric layer with reduced dielectric constant and strengthened mechanical properties
JPH09232296A (ja) 半導体装置の製造装置および製造方法
CN113614880A (zh) 多间隔图案化方案
US10804100B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR20100039847A (ko) 기판 갭내에 희생 산화물 라이너를 형성시키기 위한 산소 ｓａｃｖｄ
US20150380265A1 (en) Post treatment for dielectric constant reduction with pore generation on low k dielectric films
US20080311754A1 (en) Low temperature sacvd processes for pattern loading applications
CN113948367A (zh) 用于光刻的结构和方法
KR100477386B1 (ko) 심층 자외선 노출용 개선된 건식 사진평판 공정 처리방법
US11881402B2 (en) Self aligned multiple patterning
WO2022264430A1 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
US20240142869A1 (en) Aluminum oxide carbon hybrid hardmasks and methods for making the same
JP6806721B2 (ja) 半導体装置の製造方法、基板処理システムおよびプログラム
KR20230132378A (ko) 포토레지스트 하층을 포함한 구조체를 형성하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220715

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220715

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220823

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220830

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20220930

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20221011

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231101

R150 Certificate of patent or registration of utility model

Ref document number: 7379353

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150