JP6806721B2 - 半導体装置の製造方法、基板処理システムおよびプログラム - Google Patents

半導体装置の製造方法、基板処理システムおよびプログラム Download PDF

Info

Publication number
JP6806721B2
JP6806721B2 JP2018027565A JP2018027565A JP6806721B2 JP 6806721 B2 JP6806721 B2 JP 6806721B2 JP 2018027565 A JP2018027565 A JP 2018027565A JP 2018027565 A JP2018027565 A JP 2018027565A JP 6806721 B2 JP6806721 B2 JP 6806721B2
Authority
JP
Japan
Prior art keywords
film
substrate
substrate processing
treatment
oxidation treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018027565A
Other languages
English (en)
Other versions
JP2019145630A (ja
Inventor
樹 松岡
樹 松岡
良知 橋本
良知 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP2018027565A priority Critical patent/JP6806721B2/ja
Priority to US16/269,368 priority patent/US10790136B2/en
Publication of JP2019145630A publication Critical patent/JP2019145630A/ja
Application granted granted Critical
Publication of JP6806721B2 publication Critical patent/JP6806721B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Description

本発明は、半導体装置の製造方法、基板処理システムおよびプログラムに関する。
半導体装置（デバイス）の製造工程の一工程として、シリコンウエハ等の基板上にシリコン酸化膜（ＳｉＯ膜）やシリコン窒化膜（ＳｉＮ膜）などのシリコン系絶縁膜、すなわち、シリコンを含む絶縁膜を形成する工程がある。ＳｉＯ膜は、絶縁性、低誘電性などに優れ、絶縁膜や層間膜として広く用いられている。また、ＳｉＮ膜は、絶縁性、耐食性、誘電性、膜ストレス制御性などに優れ、絶縁膜やマスク膜、電荷蓄積膜、ストレス制御膜として広く用いられている。また、フッ酸（フッ化水素（ＨＦ））エッチング耐性の向上を目的に、これらの絶縁膜にカーボン（炭素（Ｃ））を添加し、シリコン酸炭化膜（ＳｉＯＣ膜）や、シリコン炭窒化膜（ＳｉＣＮ膜）や、シリコン酸炭窒化膜（ＳｉＯＣＮ膜）を形成する処理が行われることがある（例えば特許文献１参照）。
特開２０１１−２３８８９４号公報
ＳｉＣＮ膜は高いＨＦエッチング耐性（以下、ＨＦ耐性と称する）を有する絶縁膜であるため、従来のＳｉＮ膜に代わり、エッチストッパー膜やスペーサ膜として広く用いられている。一方、半導体装置の製造工程において、これらの膜は酸素プラズマアッシング等の酸化処理に曝されることが多い。酸化処理によって、ＳｉＣＮ膜が酸化されるとＨＦ耐性が悪化し、結果としてエッチストッパー膜やスペーサ膜としての機能が損なわれる。よって、酸化処理後においても優れたＨＦ耐性を有することが、半導体装置の製造工程において求められている。
本発明の目的は、酸化処理前だけでなく、酸化処理後においても優れたＨＦ耐性を有する絶縁膜を形成することが可能な技術を提供することにある。
本発明の一態様によれば、
基板上に炭素濃度が１０ａｔ％以上１５ａｔ％以下であるシリコン、炭素、および窒素を含む膜を形成する工程と、
前記膜が表面に露出した前記基板に対して酸化処理を行う工程と、
前記酸化処理がなされた後の前記膜が表面に露出した前記基板に対してフッ化水素を用いた処理を行う工程と、を行い、
前記酸化処理により前記膜の第１の深さ領域における炭素濃度が変化し、前記膜の前記第１の深さ領域よりも深い第２の深さ領域における炭素濃度が変化することなく維持されるようにならしめる
技術が提供される。
また、本発明の他の態様によれば、
基板上に炭素濃度が１０ａｔ％以上１５ａｔ％以下であるシリコン、炭素、および窒素を含む膜を形成する工程と、
前記膜が表面に露出した前記基板に対して酸化処理を行う工程と、
前記酸化処理がなされた後の前記膜が表面に露出した前記基板に対してフッ化水素を用いた処理を行う工程と、を行い、
前記膜を形成する工程では、前記酸化処理により前記膜の第１の深さ領域における炭素濃度が変化し、前記膜の前記第１の深さ領域よりも深い第２の深さ領域における炭素濃度が変化することなく維持されるような前記膜を形成する
技術が提供される。
本発明によれば、酸化処理前だけでなく、酸化処理後においても優れたＨＦ耐性を有する絶縁膜を形成することが可能となる。
本発明の一実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を縦断面図で示す図である。 本発明の一実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を図１のＡ−Ａ線断面図で示す図である。 本発明の一実施形態で好適に用いられる基板処理装置のコントローラの概略構成図であり、コントローラの制御系をブロック図で示す図である。 本発明の一実施形態に係る基板処理シーケンスを示すフロー図である。 本発明の一実施形態に係る半導体装置の製造工程のフローチャートを示す図である。 （Ａ）は、基板上に形成された膜のアッシング処理前のＨＦ耐性の評価結果を示す図であって、（Ｂ）は、基板上に形成された膜のアッシング処理後のＨＦ耐性の評価結果を示す図である。 （Ａ）は、アズデポ状態での基板の断面を示す図であって、（Ｂ）は、アッシング処理後の基板の断面を示す図である。
＜本発明の一実施形態＞
以下、本発明の一実施形態について、図１〜図５を用いて説明する。
（１）基板処理装置（基板処理ユニット）の構成
図１に示すように、処理炉２０２は加熱機構（温度調整部）としてのヒータ２０７を有する。ヒータ２０７は円筒形状であり、保持板に支持されることにより垂直に据え付けられている。ヒータ２０７は、ガスを熱で活性化（励起）させる活性化機構（励起部）としても機能する。
ヒータ２０７の内側には、ヒータ２０７と同心円状に反応管２０３が配設されている。反応管２０３は、例えば石英（ＳｉＯ2）または炭化シリコン（ＳｉＣ）等の耐熱性材料により構成され、上端が閉塞し下端が開口した円筒形状に形成されている。反応管２０３の筒中空部には、処理室２０１が形成される。処理室２０１は、基板としてのウエハ２００を収容可能に構成されている。
処理室２０１内には、ノズル２４９ａ，２４９ｂが、反応管２０３の下部側壁を貫通するように設けられている。ノズル２４９ａ，２４９ｂには、ガス供給管２３２ａ，２３２ｂがそれぞれ接続されている。
ガス供給管２３２ａ，２３２ｂには、ガス流の上流側から順に、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）２４１ａ，２４１ｂおよび開閉弁であるバルブ２４３ａ，２４３ｂがそれぞれ設けられている。ガス供給管２３２ａ，２３２ｂのバルブ２４３ａ，２４３ｂよりも下流側には、ガス供給管２３２ｃ，２３２ｄがそれぞれ接続されている。ガス供給管２３２ｃ，２３２ｄには、ガス流の上流側から順に、ＭＦＣ２４１ｃ，２４１ｄおよびバルブ２４３ｃ，２４３ｄがそれぞれ設けられている。
図２に示すように、ノズル２４９ａ，２４９ｂは、反応管２０３の内壁とウエハ２００との間における平面視において円環状の空間に、反応管２０３の内壁の下部より上部に沿って、ウエハ２００の配列方向上方に向かって立ち上がるようにそれぞれ設けられている。すなわち、ノズル２４９ａ，２４９ｂは、ウエハ２００が配列されるウエハ配列領域の側方の、ウエハ配列領域を水平に取り囲む領域に、ウエハ配列領域に沿うようにそれぞれ設けられている。ノズル２４９ａ，２４９ｂの側面には、ガスを供給するガス供給孔２５０ａ，２５０ｂがそれぞれ設けられている。ガス供給孔２５０ａ，２５０ｂは、反応管２０３の中心を向くようにそれぞれ開口しており、ウエハ２００に向けてガスを供給することが可能となっている。ガス供給孔２５０ａ，２５０ｂは、反応管２０３の下部から上部にわたって複数設けられている。
ガス供給管２３２ａからは、原料（原料ガス）として、例えば、形成しようとする膜を構成する所定元素（主元素）としてのシリコン（Ｓｉ）およびハロゲン元素を含むハロシラン系ガスが、ＭＦＣ２４１ａ、バルブ２４３ａ、ノズル２４９ａを介して処理室２０１内へ供給される。原料ガスとは、気体状態の原料、例えば、常温常圧下で液体状態である原料を気化することで得られるガスや、常温常圧下で気体状態である原料等のことである。ハロシランとは、ハロゲン基を有するシランのことである。ハロゲン基には、クロロ基、フルオロ基、ブロモ基、ヨード基等が含まれる。すなわち、ハロゲン基には、塩素（Ｃｌ）、フッ素（Ｆ）、臭素（Ｂｒ）、ヨウ素（Ｉ）等のハロゲン元素が含まれる。ハロシラン系ガスとしては、例えば、ＳｉおよびＣｌを含む原料ガス、すなわち、クロロシラン系ガスを用いることができる。クロロシラン系ガスは、Ｓｉソースとして作用する。クロロシラン系ガスとしては、例えば、ヘキサクロロジシラン（Ｓｉ2Ｃｌ6、略称：ＨＣＤＳ）ガスを用いることができる。
ガス供給管２３２ｂからは、反応体として、例えば、窒素（Ｎ）含有ガスが、ＭＦＣ２４１ｂ、バルブ２４３ｂ、ノズル２４９ｂを介して処理室２０１内へ供給される。Ｎ含有ガスとしては、例えば、窒化剤（窒化ガス）である窒化水素系ガスを用いることができる。窒化水素系ガスは、ＮおよびＨの２元素のみで構成される物質ともいえ、Ｎソースとして作用する。窒化水素系ガスとしては、例えば、アンモニア（ＮＨ3）ガスを用いることができる。
ガス供給管２３２ｂからは、反応体として、例えば、炭素（Ｃ）含有ガスが、ＭＦＣ２４１ｂ、バルブ２４３ｂ、ノズル２４９ｂを介して処理室２０１内へ供給される。Ｃ含有ガスとしては、例えば、炭化水素系ガスを用いることができる。炭化水素系ガスは、ＣおよびＨの２元素のみで構成される物質ともいえ、Ｃソースとして作用する。炭化水素系ガスとしては、例えば、プロピレン（Ｃ3Ｈ6）ガスを用いることができる。
ガス供給管２３２ｃ，２３２ｄからは、不活性ガスとしての窒素（Ｎ2）ガスが、それぞれ、ＭＦＣ２４１ｃ，２４１ｄ、バルブ２４３ｃ，２４３ｄ、ガス供給管２３２ａ，２３２ｂ、ノズル２４９ａ，２４９ｂを介して処理室２０１内へ供給される。Ｎ2ガスは、パージガス、キャリアガス、希釈ガス等として作用する。
主に、ガス供給管２３２ａ、ＭＦＣ２４１ａ、バルブ２４３ａにより、原料供給系が構成される。主に、ガス供給管２３２ｂ、ＭＦＣ２４１ｂ、バルブ２４３ｂにより、反応体（Ｎ含有ガス、Ｃ含有ガス）供給系が構成される。主に、ガス供給管２３２ｃ，２３２ｄ、ＭＦＣ２４１ｃ，２４１ｄ、バルブ２４３ｃ，２４３ｄにより、不活性ガス供給系が構成される。
上述の各種供給系のうち、いずれか、或いは、全ての供給系は、バルブ２４３ａ〜２４３ｄやＭＦＣ２４１ａ〜２４１ｄ等が集積されてなる集積型供給システム２４８として構成されていてもよい。集積型供給システム２４８は、ガス供給管２３２ａ〜２３２ｄのそれぞれに対して接続され、ガス供給管２３２ａ〜２３２ｄ内への各種ガスの供給動作、すなわち、バルブ２４３ａ〜２４３ｄの開閉動作やＭＦＣ２４１ａ〜２４１ｄによる流量調整動作等が、後述するコントローラ１２１によって制御されるように構成されている。集積型供給システム２４８は、一体型、或いは、分割型の集積ユニットとして構成されており、ガス供給管２３２ａ〜２３２ｄ等に対して集積ユニット単位で着脱を行うことができ、集積型供給システム２４８のメンテナンス、交換、増設等を、集積ユニット単位で行うことが可能なように構成されている。
反応管２０３の側壁下方には、処理室２０１内の雰囲気を排気する排気管２３１が接続されている。排気管２３１には、処理室２０１内の圧力を検出する圧力検出器（圧力検出部）としての圧力センサ２４５および圧力調整器（圧力調整部）としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ２４４を介して、真空排気装置としての真空ポンプ２４６が接続されている。ＡＰＣバルブ２４４は、真空ポンプ２４６を作動させた状態で弁を開閉することで、処理室２０１内の真空排気および真空排気停止を行うことができ、更に、真空ポンプ２４６を作動させた状態で、圧力センサ２４５により検出された圧力情報に基づいて弁開度を調節することで、処理室２０１内の圧力を調整することができるように構成されている。主に、排気管２３１、圧力センサ２４５、ＡＰＣバルブ２４４により、排気系が構成される。真空ポンプ２４６を排気系に含めて考えてもよい。
反応管２０３の下方には、反応管２０３の下端開口を気密に閉塞可能な炉口蓋体としてのシールキャップ２１９が設けられている。シールキャップ２１９は、例えばＳＵＳ等の金属材料により構成され、円盤状に形成されている。シールキャップ２１９の上面には、反応管２０３の下端と当接するシール部材としてのＯリング２２０が設けられている。シールキャップ２１９の下方には、後述するボート２１７を回転させる回転機構２６７が設置されている。回転機構２６７の回転軸２５５は、シールキャップ２１９を貫通してボート２１７に接続されている。回転機構２６７は、ボート２１７を回転させることでウエハ２００を回転させるように構成されている。シールキャップ２１９は、反応管２０３の外部に設置された昇降機構としてのボートエレベータ１１５によって垂直方向に昇降されるように構成されている。ボートエレベータ１１５は、シールキャップ２１９を昇降させることで、ウエハ２００を処理室２０１内外に搬入および搬出（搬送）する搬送装置（搬送機構）として構成されている。
基板支持具としてのボート２１７は、複数枚、例えば２５〜２００枚のウエハ２００を、水平姿勢で、かつ、互いに中心を揃えた状態で垂直方向に整列させて多段に支持するように、すなわち、間隔を空けて配列させるように構成されている。ボート２１７は、例えば石英やＳｉＣ等の耐熱性材料により構成される。ボート２１７の下部には、例えば石英やＳｉＣ等の耐熱性材料により構成される断熱板２１８が水平姿勢で多段に支持されている。
反応管２０３内には、温度検出器としての温度センサ２６３が設置されている。温度センサ２６３により検出された温度情報に基づきヒータ２０７への通電具合を調整することで、処理室２０１内の温度が所望の温度分布となる。温度センサ２６３は、反応管２０３の内壁に沿って設けられている。
図３に示すように、制御部（制御手段）であるコントローラ１２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄを備えたコンピュータとして構成されている。ＲＡＭ１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄは、内部バス１２１ｅを介して、ＣＰＵ１２１ａとデータ交換可能なように構成されている。コントローラ１２１には、例えばタッチパネル等として構成された入出力装置１２２が接続されている。
記憶装置１２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置１２１ｃ内には、基板処理装置の動作を制御する制御プログラムや、後述する基板処理の手順や条件等が記載されたプロセスレシピ等が、読み出し可能に格納されている。プロセスレシピは、後述する基板処理工程における各手順をコントローラ１２１に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、このプロセスレシピや制御プログラム等を総称して、単に、プログラムともいう。また、プロセスレシピを、単に、レシピともいう。本明細書においてプログラムという言葉を用いた場合は、レシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、それらの両方を含む場合がある。ＲＡＭ１２１ｂは、ＣＰＵ１２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート１２１ｄは、上述のＭＦＣ２４１ａ〜２４１ｄ、バルブ２４３ａ〜２４３ｄ、圧力センサ２４５、ＡＰＣバルブ２４４、真空ポンプ２４６、ヒータ２０７、温度センサ２６３、回転機構２６７、ボートエレベータ１１５等に接続されている。
ＣＰＵ１２１ａは、記憶装置１２１ｃから制御プログラムを読み出して実行すると共に、入出力装置１２２からの操作コマンドの入力等に応じて記憶装置１２１ｃからレシピを読み出すように構成されている。ＣＰＵ１２１ａは、読み出したレシピの内容に沿うように、ＭＦＣ２４１ａ〜２４１ｄによる各種ガスの流量調整動作、バルブ２４３ａ〜２４３ｄの開閉動作、ＡＰＣバルブ２４４の開閉動作および圧力センサ２４５に基づくＡＰＣバルブ２４４による圧力調整動作、真空ポンプ２４６の起動および停止、温度センサ２６３に基づくヒータ２０７の温度調整動作、回転機構２６７によるボート２１７の回転および回転速度調節動作、ボートエレベータ１１５によるボート２１７の昇降動作等を制御するように構成されている。
コントローラ１２１は、外部記憶装置１２３に格納された上述のプログラムを、コンピュータにインストールすることにより構成することができる。外部記憶装置１２３は、例えば、ＨＤＤ等の磁気ディスク、ＣＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリ等の半導体メモリを含む。記憶装置１２１ｃや外部記憶装置１２３は、コンピュータ読み取り可能な記録媒体として構成されている。以下、これらを総称して、単に、記録媒体ともいう。本明細書において記録媒体という言葉を用いた場合は、記憶装置１２１ｃ単体のみを含む場合、外部記憶装置１２３単体のみを含む場合、または、それらの両方を含む場合がある。なお、コンピュータへのプログラムの提供は、外部記憶装置１２３を用いず、インターネットや専用回線等の通信手段を用いて行ってもよい。
（２）膜形成工程
上述の基板処理装置（成膜装置）を用い、半導体装置の製造工程の一工程として、基板としてのウエハ２００上にシリコン炭窒化膜（ＳｉＣＮ膜）を形成するシーケンス例について、主に、図４を用いて説明する。以下の説明において、基板処理装置を構成する各部の動作はコントローラ１２１により制御される。
図４に示す基板処理シーケンスでは、
ウエハ２００に対して原料としてＨＣＤＳガスを供給するステップ１と、
ウエハ２００に対して反応体としてＣ3Ｈ6ガスを供給するステップ２と、
ウエハ２００に対して反応体としてＮＨ3ガスを供給するステップ３と、
を非同時に行うサイクルを所定回数行うことにより、ウエハ２００上に、Ｓｉ、Ｃ、およびＮを含む膜としてＳｉＣＮ膜を形成する成膜ステップを行う。
本明細書では、図４に示す基板処理シーケンスを、便宜上、以下のように示すこともある。以下の変形例等の説明においても、同様の表記を用いることとする。
（ＨＣＤＳ→Ｃ3Ｈ6→ＮＨ3）×ｎ ⇒ ＳｉＣＮ
本明細書において「ウエハ」という言葉を用いた場合は、ウエハそのものを意味する場合や、ウエハとその表面に形成された所定の層や膜との積層体を意味する場合がある。本明細書において「ウエハの表面」という言葉を用いた場合は、ウエハそのものの表面を意味する場合や、ウエハ上に形成された所定の層等の表面を意味する場合がある。本明細書において「ウエハ上に所定の層を形成する」と記載した場合は、ウエハそのものの表面上に所定の層を直接形成することを意味する場合や、ウエハ上に形成されている層等の上に所定の層を形成することを意味する場合がある。本明細書において「基板」という言葉を用いた場合も、「ウエハ」という言葉を用いた場合と同義である。
（ウエハチャージおよびボートロード）
複数枚のウエハ２００がボート２１７に装填（ウエハチャージ）される。その後、図１に示すように、複数枚のウエハ２００を支持したボート２１７は、ボートエレベータ１１５によって持ち上げられて処理室２０１内へ搬入（ボートロード）される。この状態で、シールキャップ２１９は、Ｏリング２２０を介して反応管２０３の下端をシールした状態となる。
（圧力調整および温度調整）
処理室２０１内、すなわち、ウエハ２００が存在する空間が所望の圧力（真空度）となるように、真空ポンプ２４６によって真空排気（減圧排気）される。この際、処理室２０１内の圧力は圧力センサ２４５で測定され、この測定された圧力情報に基づきＡＰＣバルブ２４４がフィードバック制御される。また、処理室２０１内のウエハ２００が所望の処理温度となるように、ヒータ２０７によって加熱される。この際、処理室２０１内が所望の温度分布となるように、温度センサ２６３が検出した温度情報に基づきヒータ２０７への通電具合がフィードバック制御される。また、回転機構２６７によるウエハ２００の回転を開始する。真空ポンプ２４６の稼働、ウエハ２００の加熱および回転は、いずれも、少なくともウエハ２００に対する処理が終了するまでの間は継続して行われる。
（成膜ステップ）
その後、以下のステップ１〜３を順次実施する。
［ステップ１］
このステップでは、処理室２０１内のウエハ２００に対してＨＣＤＳガスを供給する。具体的には、バルブ２４３ａを開き、ガス供給管２３２ａ内へＨＣＤＳガスを流す。ＨＣＤＳガスは、ＭＦＣ２４１ａにより流量調整され、ノズル２４９ａを介して処理室２０１内へ供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＨＣＤＳガスが供給される。このときバルブ２４３ｃ，２４３ｄを開き、ガス供給管２３２ｃ，２３２ｄ内へＮ2ガスを流すようにしてもよい。
本ステップにおける処理条件としては、
処理温度：６００〜６８０℃、好ましくは６３０〜６８０℃
処理圧力：１〜２６６６Ｐａ、好ましくは６７〜１３３３Ｐａ
ＨＣＤＳガス供給流量：１〜２０００ｓｃｃｍ
Ｎ2ガス供給流量（各ガス供給管）：０〜１００００ｓｃｃｍ
各ガス供給時間：１〜１２０秒、好ましくは１〜６０秒
が例示される。
なお、本明細書における「６００〜６８０℃」等の数値範囲の表記は、下限値および上限値がその範囲に含まれることを意味する。よって、例えば「６００〜６８０℃」とは、「６００℃以上６８０℃以下」を意味する。他の数値範囲についても同様である。
上述の条件下でウエハ２００に対してＨＣＤＳガスを供給することにより、ウエハ２００の最表面上に、第１層として、Ｃｌを含むＳｉ含有層が形成される。Ｃｌを含むＳｉ含有層は、ウエハ２００の最表面に、ＨＣＤＳが物理吸着したり、ＨＣＤＳの一部が分解した物質（以下、ＳｉxＣｌy）が化学吸着したり、ＨＣＤＳが熱分解することでＳｉが堆積したりすること等により形成される。Ｃｌを含むＳｉ含有層は、ＨＣＤＳやＳｉxＣｌyの吸着層（物理吸着層や化学吸着層）であってもよく、Ｃｌを含むＳｉ層であってもよい。本明細書では、Ｃｌを含むＳｉ含有層を、単に、Ｓｉ含有層とも称する。
ウエハ２００上に第１層を形成した後、バルブ２４３ａを閉じ、処理室２０１内へのＨＣＤＳガスの供給を停止する。そして、処理室２０１内を真空排気し、処理室２０１内に残留するガス等を処理室２０１内から排除する。このとき、バルブ２４３ｃ，２４３ｄを開き、ノズル２４９ａ，２４９ｂを介して処理室２０１内へＮ2ガスを供給する。Ｎ2ガスはパージガスとして作用し、これにより、処理室２０１内がパージされる（パージステップ）。パージステップにおいて、ノズル２４９ａ，２４９ｂのそれぞれから供給するＮ2ガスの流量を、それぞれ例えば１〜１００００ｓｃｃｍの範囲内の流量とする。
原料としては、ＨＣＤＳガスの他、モノクロロシラン（ＳｉＨ3Ｃｌ、略称：ＭＣＳ）ガス、ジクロロシラン（ＳｉＨ2Ｃｌ2、略称：ＤＣＳ）ガス、トリクロロシラン（ＳｉＨＣｌ3、略称：ＴＣＳ）ガス、テトラクロロシラン（ＳｉＣｌ4、略称：ＳＴＣ）ガス、オクタクロロトリシラン（Ｓｉ3Ｃｌ8、略称：ＯＣＴＳ）ガス等のクロロシラン系ガスを用いることができる。また、原料としては、テトラフルオロシラン（ＳｉＦ4）ガス等のフルオロシラン系ガス、テトラブロモシラン（ＳｉＢｒ4）ガス等のブロモシラン系ガス、テトラヨードシラン（ＳｉＩ4）ガス等のヨードシラン系ガスを用いることができる。また、原料としては、テトラキス（ジメチルアミノ）シラン（Ｓｉ［Ｎ（ＣＨ3）2］4、略称：４ＤＭＡＳ）ガス、テトラキス（ジエチルアミノ）シラン（Ｓｉ［Ｎ（Ｃ2Ｈ5）2］4、略称：４ＤＥＡＳ）ガス、トリス（ジメチルアミノ）シラン（Ｓｉ［Ｎ（ＣＨ3）2］3Ｈ、略称：３ＤＭＡＳ）ガス、トリス（ジエチルアミノ）シラン（ＳｉＨ［Ｎ（Ｃ2Ｈ5）2］3、略称：３ＤＥＡＳ）ガス、ビス（ターシャリブチルアミノ）シラン（ＳｉＨ2［ＮＨ（Ｃ4Ｈ9）］2、略称：ＢＴＢＡＳ）ガス、ビス（ジエチルアミノ）シラン（ＳｉＨ2［Ｎ（Ｃ2Ｈ5）2］2、略称：ＢＤＥＡＳ）ガス、（ジイソプロピルアミノ）シラン（ＳｉＨ3Ｎ［ＣＨ（ＣＨ3）2］2、略称：ＤＩＰＡＳ）ガス、トリシリルアミン（Ｎ（ＳｉＨ3）3、略称：ＴＳＡ）ガス等のアミノシラン系ガスを用いることができる。
不活性ガスとしては、Ｎ2ガスの他、例えば、Ａｒガス、Ｈｅガス、Ｎｅガス、Ｘｅガス等の各種希ガスを用いることが可能である。この点は、後述するステップ２，３においても同様である。
［ステップ２］
ステップ１が終了した後、処理室２０１内のウエハ２００、すなわち、ウエハ２００上に形成された第１層に対してＣ3Ｈ6ガスを供給する。具体的には、バルブ２４３ｂ〜２４３ｄの開閉制御を、ステップ１におけるバルブ２４３ａ，２４３ｃ，２４３ｄの開閉制御と同様の手順で行う。Ｃ3Ｈ6ガスは、ＭＦＣ２４１ｂにより流量調整され、ノズル２４９ｂを介して処理室２０１内へ供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＣ3Ｈ6ガスが供給される。
本ステップにおける処理条件としては、
処理温度：６００〜６８０℃、好ましくは６３０〜６８０℃
処理圧力：１〜４０００Ｐａ、好ましくは１〜３０００Ｐａ
Ｃ3Ｈ6ガス供給流量：１００〜１００００ｓｃｃｍ
ガス供給時間：１〜１２０秒、好ましくは１〜６０秒
が例示される。他の処理条件は、ステップ１における処理条件と同様とする。
上述の条件下でウエハ２００に対してＣ3Ｈ6ガスを供給することにより、ウエハ２００上に形成された第１層（Ｃｌを含むＳｉ含有層）の表面上にＣ含有層が形成され、第２層が形成される。第２層とは、第１層の表面上にＣ含有層が形成（積層）されてなる層（Ｃ含有層／第１層）のことである。Ｃ含有層は、第１層の表面に、Ｃ3Ｈ6が物理吸着したり、Ｃ3Ｈ6の一部が分解した物質（以下、ＣxＨy）が化学吸着したり、Ｃ3Ｈ6が熱分解することでＣが堆積したりすること等により形成される。Ｃ含有層は、Ｃ3Ｈ6やＣxＨyの吸着層（物理吸着層や化学吸着層）であってもよく、Ｃ層であってもよい。ただし、上述の条件下では、Ｃ含有層としては、主にＣxＨyの化学吸着層が形成されることとなる。なお、後述するステップ３において、第２層とＮＨ3ガスとの反応を確実に行わせるためには、例えば、第１層の表面上へのＣxＨyの吸着反応が飽和する前に、すなわち、第１層の表面上に形成されるＣxＨyの化学吸着層等のＣ含有層が連続層となる前に（不連続層であるうちに）、Ｃ3Ｈ6ガスの供給を停止するのが好ましい。すなわち、第２層としては、第１層の表面上に不連続なＣ含有層が形成（積層）されてなる層を形成するのが好ましい。
ウエハ２００上に第２層を形成した後、バルブ２４３ｂを閉じ、処理室２０１内へのＣ3Ｈ6ガスの供給を停止する。そして、ステップ１のパージステップと同様の処理手順により、処理室２０１内に残留するガス等を処理室２０１内から排除する。
炭素含有ガスとしては、Ｃ3Ｈ6ガスの他、例えば、アセチレン（Ｃ2Ｈ2）ガス、エチレン（Ｃ2Ｈ4）ガス等の炭化水素系ガスを用いることができる。
［ステップ３］
ステップ２が終了した後、処理室２０１内のウエハ２００、すなわち、ウエハ２００上に形成された第２層に対してＮＨ3ガスを供給する。具体的には、バルブ２４３ｂ〜２４３ｄの開閉制御を、ステップ１におけるバルブ２４３ａ，２４３ｃ，２４３ｄの開閉制御と同様の手順で行う。ＮＨ3ガスは、ＭＦＣ２４１ｂにより流量調整され、ノズル２４９ｂを介して処理室２０１内へ供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＮＨ3ガスが供給される。
本ステップにおける処理条件としては、
処理温度：６００〜６８０℃、好ましくは６３０〜６８０℃
処理圧力：１〜４０００Ｐａ、好ましくは１〜３０００Ｐａ
ＮＨ3ガス供給流量：１００〜１００００ｓｃｃｍ
ガス供給時間：１〜１２０秒、好ましくは１〜６０秒
が例示される。他の処理条件は、ステップ１における処理条件と同様とする。
上述の条件下でウエハ２００に対してＮＨ3ガスを供給することにより、ステップ２でウエハ２００上に形成された第２層の少なくとも一部を改質（窒化）させることができる。それにより、第２層中からＣｌやＨ等を脱離させると共に、Ｎ成分を第１層中に取り込ませることが可能となる。第２層が窒化されることで、ウエハ２００上に、第３層として、Ｓｉ、Ｃ、およびＮを含む層としてシリコン炭窒化層（ＳｉＣＮ層）が形成される。
ウエハ２００上に第３層を形成した後、バルブ２４３ｂを閉じ、処理室２０１内へのＮＨ3ガスの供給を停止する。そして、ステップ２と同様の処理手順により、処理室２０１内に残留するガス等を処理室２０１内から排除する。
窒化剤（Ｎ含有ガス）としては、ＮＨ3ガスの他、ジアゼン（Ｎ2Ｈ2）ガス、ヒドラジン（Ｎ2Ｈ4）ガス、Ｎ3Ｈ8ガス、これらの化合物を含むガス等を用いることができる。
［所定回数実施］
ステップ１〜３を非同時に、すなわち、同期させることなく交互に行うサイクルを所定回数（ｎ回、ｎは１以上の整数）行うことにより、ウエハ２００上に、Ｓｉ、Ｃ、およびＮを含む膜としてＳｉＣＮ膜を形成することが可能となる。なお、上述の処理条件下では、炭素（Ｃ）の原子組成百分率、すなわちＳｉＣＮの全原子数に対するＣの原子数の割合であるＣ濃度が１０ａｔ％以上１５ａｔ％以下であるＳｉＣＮ膜を形成することが可能となる。具体的には、上述したステップ２におけるＣ3Ｈ6ガス供給流量、供給時間、分圧等を調整することにより、Ｃ濃度が１０ａｔ％以上１５ａｔ％以下であるＳｉＣＮ膜を形成する。上述のサイクルは、複数回繰り返すのが好ましい。すなわち、１サイクルあたりに形成される第３層の厚さを所望の膜厚よりも薄くし、第３層を積層することで形成される膜の膜厚が所望の膜厚になるまで、上述のサイクルを複数回繰り返すのが好ましい。
（アフターパージおよび大気圧復帰）
成膜ステップが終了した後、ガス供給管２３２ｃ，２３２ｄのそれぞれからＮ2ガスを処理室２０１内へ供給し、排気管２３１から排気する。これにより、処理室２０１内がパージされ、処理室２０１内に残留するガスや反応副生成物等が処理室２０１内から除去される（アフターパージ）。その後、処理室２０１内の雰囲気が不活性ガスに置換され（不活性ガス置換）、処理室２０１内の圧力が常圧に復帰される（大気圧復帰）。
（ボートアンロードおよびウエハディスチャージ）
その後、ボートエレベータ１１５によりシールキャップ２１９が下降され、反応管２０３の下端が開口される。そして、処理済のウエハ２００、すなわち、ＳｉＣＮ膜が形成された後のウエハ２００が、ボート２１７に支持された状態で、反応管２０３の下端から反応管２０３の外部に搬出（ボートアンロード）される。処理済のウエハ２００は、反応管２０３の外部に搬出された後、ボート２１７より取り出される（ウエハディスチャージ）。その後、処理済のウエハ２００は、次の工程を行う基板処理装置、例えば、他の膜を形成する基板処理装置へ搬送されることとなる。
（３）フォトリソグラフィ工程
次に、半導体装置の製造工程の一工程として、ウエハ２００上に形成された上述のＳｉＣＮ膜を含む各種膜を加工してパターンを形成するフォトリソグラフィ工程について、図５を用いて説明する。
［ステップＳ１０、各種膜形成工程］
フォトリソグラフィ工程の前に、ウエハ２００上に各種膜が形成される。具体的には、例えば上述の基板処理装置（基板処理ユニット）を用いて、上述した膜形成工程によりウエハ２００上に上述のＳｉＣＮ膜を形成する。なお、ＳｉＣＮ膜を形成する前、および／または、ＳｉＣＮ膜を形成した後、次のステップＳ１１のレジスト層形成工程前に他の膜を形成してもよい。この場合、ウエハ２００上には、少なくともＳｉＣＮ膜を含む各種膜が形成されることとなる。
［ステップＳ１１、レジスト層形成工程］
上述のＳｉＣＮ膜を含む各種膜を形成する成膜処理がなされたウエハ２００は、基板処理装置（基板処理ユニット）としてのレジスト塗布装置（コータ）に搬送され、そこで成膜処理がなされたウエハ２００の表面上にレジストが塗布されて、レジスト層が形成される。
［ステップＳ１２、露光工程］
レジスト層が形成されたウエハ２００は、基板処理装置（基板処理ユニット）としての露光装置（ステッパ）に搬送され、そこで所定のパターンで露光処理が行われる。
［ステップＳ１３、現像工程］
露光処理がなされたウエハ２００は、基板処理装置（基板処理ユニット）としての現像装置（ディべロッパ）に搬送され、そこで現像処理が行われ、レジスト層に所定のパターン（レジストパターン）が形成される。
［ステップＳ１４、エッチング工程］
レジストパターンが形成されたウエハ２００は、基板処理装置（基板処理ユニット）としてのエッチング装置（エッチャ）に搬送され、そこでレジストパターンをマスクとしてエッチング処理が行われる。これにより、ＳｉＣＮ膜を含む各種膜のうち少なくとも一部の膜がウエハ２００の表面に露出することとなる。ここでは、少なくともＳｉＣＮ膜がウエハ２００の表面に露出するケースについて説明する。
［ステップＳ１５、アッシング工程］
エッチング処理がなされたウエハ２００は、基板処理装置（基板処理ユニット）としてのアッシング装置（アッシャ）に搬送され、そこでウエハ２００に対してアッシング処理が行われる。アッシング処理は、例えば、Ｏ2ガス等の酸素含有ガスを用いたプラズマ処理（酸素プラズマ処理）であり、この処理を、プラズマ酸化処理と呼ぶこともでき、単に酸化処理と呼ぶこともできる。アッシング処理では、エッチング処理がなされた後の、少なくともＳｉＣＮ膜が表面に露出したウエハ２００に対して、酸素含有ガスをプラズマ励起させて供給する。これにより、ウエハ２００上に残ったレジストパターンが除去され、その際、ウエハ２００の表面に露出したＳｉＣＮ膜は酸素プラズマ（酸素ラジカル、酸素イオン等）に曝され、酸化処理が施されることとなる。
［ステップＳ１６、ＨＦ洗浄工程］
アッシング処理がなされたウエハ２００は、基板処理装置（基板処理ユニット）としての洗浄装置に搬送され、そこでウエハ２００に対してＨＦを用いた処理が行われる。ＨＦ洗浄処理では、アッシング処理、すなわち、酸化処理がなされた後のＳｉＣＮ膜が表面に露出したウエハ２００に対して、ＨＦが供給され、エッチング処理がなされる。なお、エッチング処理としては、ＨＦ水溶液を用いたウェットエッチング処理を行うようにしてもよいし、ＨＦガスを用いたドライエッチング処理を行うようにしてもよい。これにより、ウエハ２００の表面が洗浄され、不純物や自然酸化膜が除去される。
なお、上述したレジスト層形成工程（ステップＳ１１）から現像工程（ステップＳ１３）までをフォトリソグラフィ工程と呼ぶこともあり、また、レジスト層形成工程（ステップＳ１１）からアッシング工程（ステップＳ１５）までをフォトリソグラフィ工程と呼ぶこともある。本明細書では、フォトリソグラフィ工程という言葉を、主に後者の意味で用いている。また、上述した工程間において、ウエハ２００は、例えばクリーンボックスであるポッド等の基板収納容器に複数枚収容されて搬送される。
（４）本実施形態による効果
上述したように、フォトリソグラフィ工程において、ウエハ２００上に形成されたＳｉＣＮ膜を含む各種膜を加工してパターンを形成する場合、エッチング工程において表面に露出したＳｉＣＮ膜は、アッシング工程において酸素プラズマに曝された後に、ＨＦ洗浄工程においてＨＦに曝されることとなる。
ＳｉＣＮ膜はＨＦ耐性を有する絶縁膜であるが、アッシング処理等の酸化処理により酸化されるとＨＦ耐性が悪化してしまう。以下、酸化処理前のＨＦ耐性をエッチング耐性と称し、酸化処理後のＨＦ耐性をアッシング耐性と称する。
本実施形態によれば、ＳｉＣＮ膜の成膜直後のアズデポ状態でのＣ濃度を１０ａｔ％以上１５ａｔ％以下とすることで、酸化処理前においても酸化処理後においても優れたＨＦ耐性を有する絶縁膜を形成することが可能となる、すなわち、優れたエッチング耐性と優れたアッシング耐性の両方の加工耐性を備えた膜を形成することが可能となる。
上述の効果は、ＨＣＤＳガス以外の上述の要件を満たすガスを原料ガスとして用いる場合にも、同様に得ることができる。また、上述の効果は、ＮＨ3ガス以外の窒化剤を用いる場合や、Ｃ3Ｈ6ガス以外の炭素含有ガスを用いる場合や、Ｎ2ガス以外の不活性ガスを用いる場合にも、同様に得ることができる。
＜実施例＞
以下、実施例について説明する。
図１に示す基板処理装置を用い、図４に示す基板処理シーケンスにより、ウエハ２００上にＳｉＣＮ膜を形成し複数のサンプルを作製した。具体的には、ＳｉＣＮ膜形成時の処理温度を６００℃として膜中Ｃ濃度を異ならせたサンプルを複数作製し、また、処理温度を６３０℃として膜中Ｃ濃度を異ならせたサンプルを複数作製し、また、処理温度を６８０℃として膜中Ｃ濃度を異ならせたサンプルを複数作製した。
そして、各サンプルのアッシング処理前のＳｉＣＮ膜のウェットエッチングレート（ＷＥＲ）、すなわち、アズデポ状態でのＳｉＣＮ膜のＷＥＲを測定した。また、各サンプルのアッシング処理後のＳｉＣＮ膜のＷＥＲを測定した。図６（Ａ）及び図６（Ｂ）に、それぞれの結果を示す。図６（Ａ）及び図６（Ｂ）の縦軸は、各サンプルを１％のＤＨＦ（Ｈ2Ｏで希釈したＨＦ水溶液）に浸した場合のＷＥＲ［Å／ｍｉｎ］を示しており、横軸は、ＳｉＣＮ膜のアズデポ状態でのＣ濃度［ａｔ％］を示している。
図６（Ａ）は、ウエハ２００上に形成されたＳｉＣＮ膜のアズデポ状態でのＣ濃度に対するＳｉＣＮ膜のＷＥＲを示している。図６（Ａ）に示されているように、６００℃、６３０℃及び６８０℃でＳｉＣＮ膜が形成されたいずれのサンプルもＣ濃度が高くなるほどＷＥＲが低くなること、すなわちウェットエッチング耐性が高くなることが確認された。特に、６００℃、６３０℃及び６８０℃で形成されたいずれのサンプルもＳｉＣＮ膜のアズデポ状態でのＣ濃度が１０ａｔ％以上、好ましくは１１ａｔ％以上となるとＷＥＲの低下が顕著となり、５Å／ｍｉｎ以下となることが確認された。一方、ＳｉＣＮ膜のアズデポ状態でのＣ濃度が１０ａｔ％未満の場合には、Ｃ濃度が不充分（Ｃ不足）であるため、ウェットエッチング耐性は、ＳｉＮ膜とあまり変わらないことが確認された。つまり、ＳｉＣＮ膜のアズデポ状態でのＣ濃度が１０ａｔ％以上、好ましくは１１ａｔ％以上となるとウェットエッチング耐性が充分に高くなることが確認された。
図６（Ｂ）は、ウエハ２００上に形成されたＳｉＣＮ膜のアズデポ状態でのＣ濃度に対するアッシング処理後のＳｉＣＮ膜のＷＥＲを示している。図６（Ｂ）に示されているように、６３０℃、６８０℃でＳｉＣＮ膜が形成されたサンプルは、ＳｉＣＮ膜のアズデポ状態でのＣ濃度が１５ａｔ％以下の場合には、Ｃ濃度が高くなるほどＷＥＲが低くなり、Ｃ濃度が１０ａｔ％以上１５ａｔ％以下の場合にＷＥＲが最も低くなること、すなわちアッシング耐性が最も高くなることが確認された。また、６３０℃、６８０℃で形成されたサンプルは、ＳｉＣＮ膜のアズデポ状態でのＣ濃度が１５％を超えると、ＷＥＲが高くなり、アッシング耐性が低下することが確認された。なお、６００℃で形成されたサンプルは、他のサンプルに比べイレギュラーであり、ＳｉＣＮ膜のアズデポ状態でのＣ濃度が１０ａｔ％以上１１ａｔ％以下の場合に、ＷＥＲが最も低くなることが確認された。すなわち、ＳｉＣＮ膜のアズデポ状態でのＣ濃度が１０ａｔ％以上となるとアッシング耐性は高くなるが、１５ａｔ％を超えるとＷＥＲが上昇して、アッシング耐性は低くなることが確認された。これは、膜中のＣ濃度が所定濃度を超えた為に、アッシング処理時におけるＳｉＣＮ膜中からのＣの脱離現象及びＳｉＣＮ膜の酸化反応がより顕著となり、アッシング耐性が低下したものと考えられる。
すなわち、ＳｉＣＮ膜のアズデポ状態でのＣ濃度を１０ａｔ％未満とすれば、ウェットエッチング耐性およびアッシング耐性が低下する。また、ＳｉＣＮ膜のアズデポ状態でのＣ濃度を１５ａｔ％より高くするとアッシング耐性が低下する。つまり、ＳｉＣＮ膜のアズデポ状態でのＣ濃度を１０ａｔ％以上１５ａｔ％以下、好ましくは１１ａｔ％以上１５ａｔ％以下とすることにより、ウェットエッチング耐性およびアッシング耐性を両立させることが可能であることが確認された。
また、ＳｉＣＮ膜を形成する際は、ウエハ２００の温度を、６００℃以上６８０℃以下とするのが好ましく、６３０℃以上６８０℃以下とすることで、上述の効果がより顕著となり、より好ましいことが確認された。
また、ウエハ２００上におけるＳｉＣＮ膜のアズデポ状態でのＣ濃度を１０ａｔ％以上１５ａｔ％以下とし、このアズデポ状態のＳｉＣＮ膜（図７（Ａ））に対してアッシング処理を行うと、ＳｉＣＮ膜の表面から１ｎｍ以上２ｎｍ以下、特に１ｎｍ以上１．５ｎｍ以下の領域（以下、第１の深さ領域と称する）におけるＣ濃度は変化して少なくなる。また、ＳｉＣＮ膜の表面から１ｎｍ以上２ｎｍ以下、特に１ｎｍ以上１．５ｎｍ以下の領域よりも深い領域（以下、第２の深さ領域と称する）におけるＣ濃度は変化することなく、維持される（図７（Ｂ））。
すなわち、アズデポ状態でのＣ濃度が１０ａｔ％以上１５ａｔ％以下のＳｉＣＮ膜に対して、アッシング処理を行うと、ＳｉＣＮ膜の第１の深さ領域が酸化され、その領域におけるＣがＯに置き換わり、それによりＣが脱離する。一方、ＳｉＣＮ膜の第２の深さ領域は、酸化されることはなく、その領域におけるＣは脱離することなく維持される。
つまり、ＳｉＣＮ膜のアズデポ状態でのＣ濃度を１０ａｔ％以上１５ａｔ％以下とすることで、アッシング処理によるＳｉＣＮ膜の酸化を、ＳｉＣＮ膜の表面から１ｎｍ以上２ｎｍ以下、特に１ｎｍ以上１．５ｎｍ以下の領域に留めることが可能となり、それよりも深い領域においては酸化反応を生じさせず、アズデポ状態でのＣ濃度を保持することが可能となる。これによりアッシング耐性が高められているものと考えられる。
すなわち、アッシング処理により、ウエハ２００上のＳｉＣＮ膜の表面から１ｎｍ以上２ｎｍ以下、特に１ｎｍ以上１．５ｎｍ以下の領域（第１の深さ領域）におけるＣ濃度がアズデポ状態でのＣ濃度から変化し、それよりも深い領域（第２の深さ領域）におけるＣ濃度がアズデポ状態でのＣ濃度から変化することなくそのＣ濃度を維持するようなＳｉＣＮ膜を形成することにより、アッシング耐性を高めることができる。
＜他の実施形態＞
以上、本発明の実施形態を具体的に説明した。但し、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
例えば、本発明は、反応体としてのＣ含有ガスとしてＣ3Ｈ6ガスを用いる例について説明したが、これに限らず、Ｃ含有ガスとしてトリエチルアミン（Ｃ2Ｈ5）3Ｎ、略称：ＴＥＡ）ガスを用いて、以下のシーケンスにより、Ｃ濃度１０ａｔ％以上１５ａｔ％以下のＳｉＣＮ膜を形成する場合にも、好適に適用することができる。
（ＨＣＤＳ→ＴＥＡ→ＮＨ3）×ｎ ⇒ ＳｉＣＮ
（ＨＣＤＳ→ＴＥＡ＋ＮＨ3）×ｎ ⇒ ＳｉＣＮ
また、上述の実施形態では、基板処理装置（基板処理ユニット）として、成膜装置、レジスト塗布装置、露光装置、現像装置、エッチング装置、アッシング装置、洗浄装置等の複数のスタンドアローン型装置で構成される基板処理システムを用いて各処理を行う例について説明した。本発明は上述の実施形態に限定されず、各処理を行う複数の基板処理ユニットとしての複数の処理室が搬送室の回りに設けられたクラスタ型装置として構成される基板処理システムを用いて各処理を行う場合にも、好適に適用できる。
基板処理に用いられるレシピは、処理内容に応じて個別に用意し、電気通信回線や外部記憶装置１２３を介して記憶装置１２１ｃ内に格納しておくことが好ましい。そして、基板処理を開始する際、ＣＰＵ１２１ａが、記憶装置１２１ｃ内に格納された複数のレシピの中から、基板処理の内容に応じて、適正なレシピを適宜選択することが好ましい。これにより、１台の基板処理装置で様々な膜種、組成比、膜質、膜厚の膜を、再現性よく形成することができるようになる。また、オペレータの負担を低減でき、操作ミスを回避しつつ、処理を迅速に開始できるようになる。
上述のレシピは、新たに作成する場合に限らず、例えば、基板処理装置に既にインストールされていた既存のレシピを変更することで用意してもよい。レシピを変更する場合は、変更後のレシピを、電気通信回線や当該レシピを記録した記録媒体を介して、基板処理装置にインストールしてもよい。また、既存の基板処理装置が備える入出力装置１２２を操作し、基板処理装置に既にインストールされていた既存のレシピを直接変更するようにしてもよい。
上述の実施形態では、一度に複数枚の基板を処理するバッチ式の基板処理装置を用いて膜を形成する例について説明した。本発明は上述の実施形態に限定されず、例えば、一度に１枚または数枚の基板を処理する枚葉式の基板処理装置を用いて膜を形成する場合にも、好適に適用できる。また、上述の実施形態では、ホットウォール型の処理炉を有する基板処理装置を用いて膜を形成する例について説明した。本発明は上述の実施形態に限定されず、コールドウォール型の処理炉を有する基板処理装置を用いて膜を形成する場合にも、好適に適用できる。
これらの基板処理装置を用いる場合においても、上述の実施形態と同様な処理手順、処理条件にて成膜を行うことができ、これらと同様の効果が得られる。
また、上述の実施形態は、適宜組み合わせて用いることができる。このときの処理手順、処理条件は、例えば、上述の実施形態の処理手順、処理条件と同様とすることができる。
＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。
（付記１）
本発明の一態様によれば、
基板上に炭素濃度が１０ａｔ％以上１５ａｔ％以下であるシリコン、炭素、および窒素を含む膜を形成する工程と、
前記膜が表面に露出した前記基板に対して酸化処理を行う工程と、
前記酸化処理がなされた後の前記膜が表面に露出した前記基板に対してフッ化水素を用いた処理を行う工程と、
を有する半導体装置の製造方法、または、基板処理方法が提供される。
（付記２）
付記１に記載の方法であって、好ましくは、
前記酸化処理は酸素含有ガスを用いたプラズマ処理である。
（付記３）
付記１または２に記載の方法であって、
前記酸化処理を行う前に、前記基板上にレジストパターンを形成する工程と、
前記レジストパターンが形成された前記基板に対して前記レジストパターンをマスクとしてエッチング処理を行う工程と、
をさらに有し、前記酸化処理は前記エッチング処理を行った後に前記基板上に残った前記レジストパターンを除去するアッシング処理である。
（付記４）
付記１〜３のいずれか１項に記載の方法であって、
前記酸化処理を行う前に、前記基板上にレジスト層を形成する工程と、
前記レジスト層を露光して現像することでレジストパターンを形成する工程と、
前記レジストパターンが形成された前記基板に対して前記レジストパターンをマスクとしてエッチング処理を行う工程と、
をさらに有し、前記酸化処理は前記エッチング処理を行った後に前記基板上に残った前記レジストパターンを除去するアッシング処理である。
（付記５）
付記１〜４のいずれか１項に記載の方法であって、好ましくは、
前記フッ化水素を用いた処理は前記基板の表面を洗浄する処理である。
（付記６）
付記１〜５のいずれか１項に記載の方法であって、好ましくは、
前記フッ化水素を用いた処理は前記基板に対するエッチング処理である。
（付記７）
付記１〜６のいずれか１項に記載の方法であって、好ましくは、
前記フッ化水素を用いた処理は前記基板に対するウェットエッチング処理である。
（付記８）
付記１〜７のいずれか１項に記載の方法であって、好ましくは、
前記膜を形成する工程では、前記基板の温度を６００℃以上６８０℃以下とする。
（付記９）
付記１〜８のいずれか１項に記載の方法であって、好ましくは、
前記膜を形成する工程では、前記基板の温度を６３０℃以上６８０℃以下とする。
（付記１０）
付記１〜９のいずれか１項に記載の方法であって、好ましくは、
前記酸化処理により前記膜の第１の深さ領域における炭素濃度が変化し、前記膜の前記第１の深さ領域よりも深い第２の深さ領域における炭素濃度が変化することなく維持されるようにならしめる。
（付記１１）
付記１〜１０のいずれか１項に記載の方法であって、好ましくは、
前記膜を形成する工程では、前記酸化処理により前記膜の第１の深さ領域における炭素濃度が変化し、前記膜の前記第１の深さ領域よりも深い第２の深さ領域における炭素濃度が変化することなく維持されるような前記膜を形成する。
（付記１２）
付記１０または１１に記載の方法であって、好ましくは、
前記第１の深さ領域は、前記膜の表面から１ｎｍ以上２ｎｍ以下の領域であり、
前記第２の深さ領域は、前記膜の表面から１ｎｍ以上２ｎｍ以下の領域よりも深い領域である。
（付記１３）
付記１０または１１に記載の方法であって、好ましくは、
前記第１の深さ領域は、前記膜の表面から１ｎｍ以上１．５ｎｍ以下の領域であり、
前記第２の深さ領域は、前記膜の表面から１ｎｍ以上１．５ｎｍ以下の領域よりも深い領域である。
（付記１４）
本発明の他の態様によれば、
基板上に炭素濃度が１０ａｔ％以上１５ａｔ％以下であるシリコン、炭素、および窒素を含む膜を形成する第１基板処理ユニットと、
前記膜が表面に露出した前記基板に対して酸化処理を行う第２基板処理ユニットと、
前記酸化処理がなされた後の前記膜が表面に露出した前記基板に対してフッ化水素を用いた処理を行う第３基板処理ユニットと、
を有する基板処理システムが提供される。
（付記１５）
本発明のさらに他の態様によれば、
第１基板処理ユニットと、第２基板処理ユニットと、第３基板処理ユニットと、を有する基板処理システムにおいて、
前記第１基板処理ユニットにおいて、基板上に炭素濃度が１０ａｔ％以上１５ａｔ％以下であるシリコン、炭素、および窒素を含む膜を形成する手順と、
前記第２基板処理ユニットにおいて、前記膜が表面に露出した前記基板に対して酸化処理を行う手順と、
前記第３基板処理ユニットにおいて、前記酸化処理がなされた後の前記膜が表面に露出した前記基板に対してフッ化水素を用いた処理を行う手順と、
をコンピュータによって前記基板処理システムに実行させるプログラム、または、該プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
２００ ウエハ（基板）

Claims (16)

  1. 基板上に炭素濃度が１０ａｔ％以上１５ａｔ％以下であるシリコン、炭素、および窒素を含む膜を形成する工程と、
    前記膜が表面に露出した前記基板に対して酸化処理を行う工程と、
    前記酸化処理がなされた後の前記膜が表面に露出した前記基板に対してフッ化水素を用いた処理を行う工程と、
    を有し、
    前記酸化処理により前記膜の第１の深さ領域における炭素濃度が変化し、前記膜の前記第１の深さ領域よりも深い第２の深さ領域における炭素濃度が変化することなく維持されるようにならしめる半導体装置の製造方法。
  2. 基板上に炭素濃度が１０ａｔ％以上１５ａｔ％以下であるシリコン、炭素、および窒素を含む膜を形成する工程と、
    前記膜が表面に露出した前記基板に対して酸化処理を行う工程と、
    前記酸化処理がなされた後の前記膜が表面に露出した前記基板に対してフッ化水素を用いた処理を行う工程と、
    を有し、
    前記膜を形成する工程では、前記酸化処理により前記膜の第１の深さ領域における炭素濃度が変化し、前記膜の前記第１の深さ領域よりも深い第２の深さ領域における炭素濃度が変化することなく維持されるような前記膜を形成する半導体装置の製造方法。
  3. 前記酸化処理は酸素含有ガスを用いたプラズマ処理である請求項１又は２に記載の半導体装置の製造方法。
  4. 前記酸化処理を行う前に、前記基板上にレジストパターンを形成する工程と、
    前記レジストパターンが形成された前記基板に対して前記レジストパターンをマスクとしてエッチング処理を行う工程と、
    をさらに有し、
    前記酸化処理は前記エッチング処理を行った後に前記基板上に残った前記レジストパターンを除去するアッシング処理である請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記酸化処理を行う前に、前記基板上にレジスト層を形成する工程と、
    前記レジスト層を露光して現像することでレジストパターンを形成する工程と、
    前記レジストパターンが形成された前記基板に対して前記レジストパターンをマスクとしてエッチング処理を行う工程と、
    をさらに有し、前記酸化処理は前記エッチング処理を行った後に前記基板上に残った前記レジストパターンを除去するアッシング処理である請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
  6. 前記フッ化水素を用いた処理は前記基板の表面を洗浄する処理である請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記フッ化水素を用いた処理は前記基板に対するエッチング処理である請求項１〜６のいずれか１項に記載の半導体装置の製造方法。
  8. 前記フッ化水素を用いた処理は前記基板に対するウェットエッチング処理である請求項１〜７のいずれか１項に記載の半導体装置の製造方法。
  9. 前記膜を形成する工程では、前記基板の温度を６００℃以上６８０℃以下とする請求項１〜８のいずれか１項に記載の半導体装置の製造方法。
  10. 前記膜を形成する工程では、前記基板の温度を６３０℃以上６８０℃以下とする請求項１〜８のいずれか１項に記載の半導体装置の製造方法。
  11. 前記第１の深さ領域は、前記膜の表面から１ｎｍ以上２ｎｍ以下の領域であり、
    前記第２の深さ領域は、前記膜の表面から１ｎｍ以上２ｎｍ以下の領域よりも深い領域である請求項１〜１０のいずれか１項に記載の半導体装置の製造方法。
  12. 前記第１の深さ領域は、前記膜の表面から１ｎｍ以上１．５ｎｍ以下の領域であり、
    前記第２の深さ領域は、前記膜の表面から１ｎｍ以上１．５ｎｍ以下の領域よりも深い領域である請求項１〜１０のいずれか１項に記載の半導体装置の製造方法。
  13. 基板上に炭素濃度が１０ａｔ％以上１５ａｔ％以下であるシリコン、炭素、および窒素を含む膜を形成する第１基板処理ユニットと、
    前記膜が表面に露出した前記基板に対して酸化処理を行う第２基板処理ユニットと、
    前記酸化処理がなされた後の前記膜が表面に露出した前記基板に対してフッ化水素を用いた処理を行う第３基板処理ユニットと、
    を有する基板処理システムであって、
    前記第２基板処理ユニットは、前記酸化処理により前記膜の第１の深さ領域における炭素濃度が変化し、前記膜の前記第１の深さ領域よりも深い第２の深さ領域における炭素濃度が変化することなく維持されるようにならしめるよう構成される基板処理システム。
  14. 基板上に炭素濃度が１０ａｔ％以上１５ａｔ％以下であるシリコン、炭素、および窒素を含む膜を形成する第１基板処理ユニットと、
    前記膜が表面に露出した前記基板に対して酸化処理を行う第２基板処理ユニットと、
    前記酸化処理がなされた後の前記膜が表面に露出した前記基板に対してフッ化水素を用いた処理を行う第３基板処理ユニットと、
    を有する基板処理システムであって、
    前記第１基板処理ユニットは、前記酸化処理により前記膜の第１の深さ領域における炭素濃度が変化し、前記膜の前記第１の深さ領域よりも深い第２の深さ領域における炭素濃度が変化することなく維持されるような前記膜を形成するよう構成される基板処理システム。
  15. 第１基板処理ユニットと、第２基板処理ユニットと、第３基板処理ユニットと、を有する基板処理システムにおいて、
    前記第１基板処理ユニットにおいて、基板上に炭素濃度が１０ａｔ％以上１５ａｔ％以下であるシリコン、炭素、および窒素を含む膜を形成する手順と、
    前記第２基板処理ユニットにおいて、前記膜が表面に露出した前記基板に対して酸化処理を行う手順と、
    前記第３基板処理ユニットにおいて、前記酸化処理がなされた後の前記膜が表面に露出した前記基板に対してフッ化水素を用いた処理を行う手順と、
    前記酸化処理により前記膜の第１の深さ領域における炭素濃度が変化し、前記膜の前記第１の深さ領域よりも深い第２の深さ領域における炭素濃度が変化することなく維持されるようにならしめる手順と、
    をコンピュータによって前記基板処理システムに実行させるプログラム。
  16. 第１基板処理ユニットと、第２基板処理ユニットと、第３基板処理ユニットと、を有する基板処理システムにおいて、
    前記第１基板処理ユニットにおいて、基板上に炭素濃度が１０ａｔ％以上１５ａｔ％以下であるシリコン、炭素、および窒素を含む膜を形成する手順と、
    前記第２基板処理ユニットにおいて、前記膜が表面に露出した前記基板に対して酸化処理を行う手順と、
    前記第３基板処理ユニットにおいて、前記酸化処理がなされた後の前記膜が表面に露出した前記基板に対してフッ化水素を用いた処理を行う手順と、
    前記膜を形成する手順において、前記酸化処理により前記膜の第１の深さ領域における炭素濃度が変化し、前記膜の前記第１の深さ領域よりも深い第２の深さ領域における炭素濃度が変化することなく維持されるような前記膜を形成する手順と、
    をコンピュータによって前記基板処理システムに実行させるプログラム。
JP2018027565A 2018-02-20 2018-02-20 半導体装置の製造方法、基板処理システムおよびプログラム Active JP6806721B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018027565A JP6806721B2 (ja) 2018-02-20 2018-02-20 半導体装置の製造方法、基板処理システムおよびプログラム
US16/269,368 US10790136B2 (en) 2018-02-20 2019-02-06 Method of manufacturing semiconductor device, substrate processing system and non-transitory computer-readable recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018027565A JP6806721B2 (ja) 2018-02-20 2018-02-20 半導体装置の製造方法、基板処理システムおよびプログラム

Publications (2)

Publication Number Publication Date
JP2019145630A JP2019145630A (ja) 2019-08-29
JP6806721B2 true JP6806721B2 (ja) 2021-01-06

Family

ID=67618112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018027565A Active JP6806721B2 (ja) 2018-02-20 2018-02-20 半導体装置の製造方法、基板処理システムおよびプログラム

Country Status (2)

Country Link
US (1) US10790136B2 (ja)
JP (1) JP6806721B2 (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3810309B2 (ja) * 2001-12-03 2006-08-16 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6991959B2 (en) * 2002-10-10 2006-01-31 Asm Japan K.K. Method of manufacturing silicon carbide film
JP5057647B2 (ja) * 2004-07-02 2012-10-24 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置の製造装置
JP2007208069A (ja) * 2006-02-02 2007-08-16 Elpida Memory Inc 半導体装置及びその製造方法
US20080213479A1 (en) * 2007-02-16 2008-09-04 Tokyo Electron Limited SiCN film formation method and apparatus
US7910491B2 (en) * 2008-10-16 2011-03-22 Applied Materials, Inc. Gapfill improvement with low etch rate dielectric liners
US8609497B2 (en) * 2010-02-12 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of dual EPI process for semiconductor device
JP5654862B2 (ja) 2010-04-12 2015-01-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP6035161B2 (ja) * 2012-03-21 2016-11-30 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US9390937B2 (en) * 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US9349608B2 (en) * 2013-12-13 2016-05-24 Globalfoundries Inc. Methods of protecting a dielectric mask layer and related semiconductor devices
US20180033614A1 (en) * 2016-07-27 2018-02-01 Versum Materials Us, Llc Compositions and Methods Using Same for Carbon Doped Silicon Containing Films

Also Published As

Publication number Publication date
US20190259603A1 (en) 2019-08-22
JP2019145630A (ja) 2019-08-29
US10790136B2 (en) 2020-09-29

Similar Documents

Publication Publication Date Title
US9587308B2 (en) Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US9732426B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US9394607B2 (en) Substrate processing apparatus
JP6568508B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6960953B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
US10910214B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP6953480B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6778166B2 (ja) 半導体装置の製造方法
US20160284539A1 (en) Method of Manufacturing Semiconductor Device
JP6055879B1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2018157095A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP7371281B2 (ja) 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置
JP6760833B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
US20240038530A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
WO2017158848A1 (ja) 半導体装置の製造方法、基板処理装置、および記録媒体
WO2021009838A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
US11728165B2 (en) Method of processing substrate, substrate processing apparatus, recording medium, and method of manufacturing semiconductor device
JP6806721B2 (ja) 半導体装置の製造方法、基板処理システムおよびプログラム
JP6731527B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
WO2022064586A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP2021141152A (ja) クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
JP2022023076A (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP2022174756A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180821

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200902

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20201102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201204

R150 Certificate of patent or registration of utility model

Ref document number: 6806721

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250