JP2009206440A - シリカ質膜の形成方法およびそれにより形成されたシリカ質膜 - Google Patents

シリカ質膜の形成方法およびそれにより形成されたシリカ質膜 Download PDF

Info

Publication number
JP2009206440A
JP2009206440A JP2008049906A JP2008049906A JP2009206440A JP 2009206440 A JP2009206440 A JP 2009206440A JP 2008049906 A JP2008049906 A JP 2008049906A JP 2008049906 A JP2008049906 A JP 2008049906A JP 2009206440 A JP2009206440 A JP 2009206440A
Authority
JP
Japan
Prior art keywords
film
substrate
coating
forming
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008049906A
Other languages
English (en)
Other versions
JP5306669B2 (ja
Inventor
Tatsuro Nagahara
原 達 郎 長
Masanobu Hayashi
昌 伸 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AZ Electronic Materials Japan Co Ltd
Original Assignee
AZ Electronic Materials Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2008049906A priority Critical patent/JP5306669B2/ja
Application filed by AZ Electronic Materials Japan Co Ltd filed Critical AZ Electronic Materials Japan Co Ltd
Priority to CN2009801061194A priority patent/CN101952953B/zh
Priority to TW098106283A priority patent/TWI505403B/zh
Priority to KR1020107019058A priority patent/KR101547878B1/ko
Priority to US12/918,069 priority patent/US8889229B2/en
Priority to EP09715661.6A priority patent/EP2264754B8/en
Priority to PCT/JP2009/053651 priority patent/WO2009107768A1/ja
Publication of JP2009206440A publication Critical patent/JP2009206440A/ja
Application granted granted Critical
Publication of JP5306669B2 publication Critical patent/JP5306669B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/60—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which all the silicon atoms are connected by linkages other than oxygen atoms
    • C08G77/62—Nitrogen atoms
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612—Composite web or sheet

Abstract

【課題】膜中窒素濃度が低いシリカ質膜の形成方法の提供。
【解決手段】凹凸を有する基板表面にポリシラザン組成物を塗布して塗膜を形成させ、
前記塗膜のうち、基板表面に隣接した部分のみを硬化させて、前記凹凸を有する基板の形状に沿った被覆薄膜を形成させ、
前記塗膜のうち、前記被覆薄膜形成工程において未硬化のまま残ったポリシラザン組成物を除去する
ことを含んでなるシリカ質膜の形成方法。この方法により形成されたシリカ質膜は、複数堆積することもできる。
【選択図】図１

Description

本発明は、電子デバイスにおけるシリカ質膜の製造法に関するものである。さらに詳しくは、本発明は半導体素子などの電子デバイスの製造において、電子デバイスに用いられる絶縁膜の形成、例えばシャロー・トレンチ・アイソレーション構造の形成に用いるためのシリカ質膜を形成させる方法に関するものである
一般に、半導体装置の様な電子デバイスにおいては、半導体素子、例えばトランジスタ、抵抗、およびその他、が基板上に配置されているが、これらは電気的に絶縁されている必要がある。したがって、これら素子の間には、素子を分離するための領域が必要であり、これをアイソレーション領域と呼ぶ。従来は、このアイソレーション領域を半導体基板の表面に選択的に絶縁膜を形成させることにより行うことが一般的であった。
一方、電子デバイスの分野においては、近年、高密度化、および高集積化が進んでいる。このような高密度および高集積度化が進むと、必要な集積度に見合った、微細なアイソレーション構造を形成させることが困難となり、そのようなニーズに合致した新たなアイソレーション構造が要求される。そのようなものとして、トレンチ・アイソレーション構造が挙げられる。この構造は、半導体基板の表面に微細な溝を形成させ、その溝の内部に絶縁物を充填して、溝の両側に形成される素子の間を電気的に分離する構造である。このような素子分離のための構造は、従来の方法に比べてアイソレーション領域を狭くできるため、昨今要求される高集積度を達成するために有効な素子分離構造である。
このようなトレンチ・アイソレーション構造を形成させるための方法として、ＣＶＤ法(Chemical Vapor Deposition)や高密度プラズマＣＶＤ法が挙げられる（例えば、特許文献１参照）。しかしながら、これらの方法によると、昨今要求される、例えば３０ｎｍ以下の微細な溝内を埋設しようとする場合に、溝内にボイドが形成されることがあった。これらの構造欠陥は、基板の物理的強度や絶縁特性を損なう原因となる。
また、トレンチ溝の埋設性を改良するために、ポリシラザン組成物を塗布し、それを二酸化ケイ素に転化させる方法も検討されている（例えば、特許文献１および２）。これらの方法では、二酸化ケイ素に転化される際の体積収縮がより小さいポリシラザンを用いることによって、体積収縮に起因するクラックを防止しようとするものである。
ポリシラザン組成物を塗布して、それを二酸化ケイ素膜として利用するためには酸化プロセスが必要である。このとき、酸素原子を含むイオン、ラジカル、分子などが必要であるが、一般にこれらは膜表面からしか供給されない。したがってポリシラザン塗膜が厚くなるに従って、膜表面から基板界面に到達する酸素が乏しくなり、その結果、基板の界面付近にポリシラザン化合物に由来する窒素などが残留しやすくなる（特許文献３）。こういった基板界面近傍に不完全な酸化に起因する窒素が残留した場合、固定電荷が発生しやすく、それによって強いフラットバンドシフトが引き起こされ、そのような二酸化ケイ素膜を用いたトランジスタなどの半導体素子の動作に悪影響を与える可能性がある。さらには、経時変化により残留したＳｉ−ＮＨ部位が酸化されることもあり、これにより半導体素子の特性が経時変化することもあり、結果的に半導体素子の性能安定性が損なわれることとなる。
特許第３１７８４１２号公報（段落０００５〜００１６） 特開２００１−３０８０９０号公報 特開２００７−３６２６７号公報 特開平０８−１２５０２１号公報 特開Ｈ０１−２４８５２号公報
本発明は上記のような問題点に鑑み、窒素残留率が低く、かつ微細なトレンチなどの基板上に形成された凹部の内部においても均一かつ緻密なシリカ質膜を得るためのシリカ質膜の形成方法を提供するものである。
本発明によるシリカ質膜の形成方法は、
（Ａ）凹凸を有する基板表面にポリシラザン組成物を塗布して塗膜を形成させる第一塗布工程、
（Ｂ）前記塗膜のうち、前記基板表面に隣接した部分のみを硬化させて、前記凹凸を有する基板の形状に沿った被覆薄膜を形成させる被覆薄膜形成工程、および
（Ｃ）前記塗膜のうち、前記被覆薄膜形成工程において未硬化のまま残ったポリシラザン組成物を除去する未硬化層除去工程、
を含んでなることを特徴とするものである。
また、本発明によるシリカ質膜は、前記の方法により形成されたものである。
また、本発明によるシリカ質膜付き基板は、凹凸を有する基板表面の凹部が二酸化ケイ素により埋設されたシリカ質膜付き基板であって、前記凹部の内側表面が、前記の方法により形成されたシリカ質膜で被覆されていることを特徴とするものである。
本発明によるシリカ質膜の製造法によれば、凹凸を有するシリコン基板上に、窒素含有率が低く、フラットバンドシフトの少ない被膜を形成することができる。このような優れた半導体特性に加え、物理的な被膜の均一性とによって、電子デバイスのトランジスタ部やキャパシタ部の平坦化絶縁膜（プリメタル絶縁膜）、あるいはトレンチ・アイソレーション構造を、十分な絶縁性を維持しながら、容易に形成することができる。
以下、本発明によるシリカ質膜の形成方法を順を追って説明する。
（Ａ）第一塗布工程
本発明によるシリカ質膜の形成方法は、基板上のトレンチ・アイソレーション構造の形成に適したものである。したがって、シリカ質膜を形成させる基板は、そのような構造を形成させるための凹凸を有する基板である。このため、本発明のシリカ質膜の製造法においては凹凸を有するシリコン基板を用いる。特にトレンチ・アイソレーション構造を形成させる場合には所望の溝パターンを有するシリコン基板を準備する。この溝形成には、任意の方法を用いることができ、例えば特許文献１または２にも記載されている。具体的な方法は、以下に示すとおりである。
まず、シリコン基板表面に、例えば熱酸化法により、二酸化ケイ素膜を形成させる。ここで形成させる二酸化ケイ素膜の厚さは一般に５〜３０ｎｍである。
必要に応じて、形成された二酸化ケイ素膜上に、例えば減圧ＣＶＤ法により、窒化シリコン膜を形成させる。この窒化シリコン膜は、後のエッチング工程におけるマスク、あるいは後述する研磨工程におけるストップ層として機能させることのできるものである。窒化シリコン膜は、形成させる場合には、一般に１００〜４００ｎｍの厚さで形成させる。
このように形成させた二酸化ケイ素膜または窒化シリコン膜の上に、フォトレジストを塗布する。必要に応じてフォトレジスト膜を乾燥または硬化させた後、所望のパターンで露光および現像してパターンを形成させる。露光の方法はマスク露光、走査露光など、任意の方法で行うことができる。また、フォトレジストも解像度などの観点から任意のものを選択して用いることができる。
形成されたフォトレジスト膜をマスクとして、窒化シリコン膜およびその下にある二酸化ケイ素膜を順次エッチングする。この操作によって、窒化シリコン膜および二酸化ケイ素膜に所望のパターンが形成される。
パターンが形成された窒化シリコン膜および二酸化ケイ素膜をマスクとして、シリコン基板をドライエッチングして、トレンチ・アイソレーション溝を形成させる。
形成されるトレンチ・アイソレーション溝の幅は、フォトレジスト膜を露光するパターンにより決定される。半導体素子におけるトレンチ・アイソレーション溝は、目的とする半導体素子により異なるが、幅は一般に０．０１〜１μｍ、好ましくは０．０１〜０．１μｍ、であり、深さは０．１〜１０μｍ、好ましくは０．２〜１μｍである。本発明による方法は、従来のトレンチ・アイソレーション構造の形成方法に比べて、より狭く、より深い部分まで、均一に埋設することが可能であるため、より狭く、より深いトレンチ・アイソレーション構造を形成させる場合に適しているものである。特に、従来のシリカ質膜の形成方法、例えばＣＶＤ法では、溝の深い部分まで均一なシリカ質膜の形成が困難であった、溝の幅が一般に５０ｎｍ以下、特に４０ｎｍ以下、さらに３０ｎｍ以下、アスペクト比が５以上、特に１０以上であるトレンチ・アイソレーション構造を形成する場合、本発明による方法を用いることにより溝内のシリカ質膜を均一に形成させることができる。
次いで、このように準備されたシリコン基板上に、シリカ質膜の材料となるポリシラザン組成物を塗布して、塗膜を形成させる。このポリシラザン組成物は、従来知られている任意のポリシラザン化合物を溶媒に溶解させたものを用いることができる。
本発明に用いられるポリシラザン化合物は特に限定されず、本発明の効果を損なわない限り任意に選択することができる。これらは、無機化合物あるいは有機化合物のいずれのものであってもよい。これらポリシラザンのうち、好ましいものとして下記一般式（Ｉａ）〜（Ｉｃ）で表される単位の組み合わせからなるものが挙げられる：
Figure 2009206440
 （式中、ｍ１〜ｍ３は重合度を表す数である）
このうち、特に好ましいものとしてスチレン換算重量平均分子量が７００〜３０，０００であるものが好ましい。
また、他のポリシラザンの例として、例えば、主として一般式：
Figure 2009206440
 （式中、Ｒ１、Ｒ２およびＲ３は、それぞれ独立に水素原子、アルキル基、アルケニル基、シクロアルキル基、アリール基、もしくはこれらの基以外でフルオロアルキル基等のケイ素に直結する基が炭素である基、アルキルシリル基、アルキルアミノ基またはアルコキシ基を表す。但し、Ｒ１、Ｒ２およびＲ３の少なくとも１つは水素原子であり、ｎは重合度を表す数である）で表される構造単位からなる骨格を有する数平均分子量が約１００〜５０，０００のポリシラザンまたはその変性物が挙げられる。これらのポリシラザン化合物は２種類以上を組み合わせて用いることもできる。
本発明に用いられるポリシラザン組成物は、前記のポリシラザン化合物を溶解し得る溶媒を含んでなる。ここで用いられる溶媒は、前記の浸漬用溶液に用いられる溶媒とは別のものである。このような溶媒としては、前記の各成分を溶解し得るものであれば特に限定されるものではないが、好ましい溶媒の具体例としては、次のものが挙げられる：
（ａ）芳香族化合物、例えば、ベンゼン、トルエン、キシレン、エチルベンゼン、ジエチルベンゼン、トリメチルベンゼン、トリエチルベンゼン等、（ｂ）飽和炭化水素化合物、例えばｎ−ペンタン、ｉ−ペンタン、ｎ−ヘキサン、ｉ−ヘキサン、ｎ−ヘプタン、ｉ−ヘプタン、ｎ−オクタン、ｉ−オクタン、ｎ−ノナン、ｉ−ノナン、ｎ−デカン、ｉ−デカン等、（ｃ）脂環式炭化水素化合物、例えばエチルシクロヘキサン、メチルシクロヘキサン、シクロヘキサン、シクロヘキセン、ｐ−メンタン、デカヒドロナフタレン、ジペンテン、リモネン等、（ｄ）エーテル類、例えばジプロピルエーテル、ジブチルエーテル、ジエチルエーテル、メチルターシャリーブチルエーテル（以下、ＭＴＢＥという）、アニソール等、および（ｅ）ケトン類、例えばメチルイソブチルケトン（以下、ＭＩＢＫという）等。これらのうち、（ｂ）飽和炭化水素化合物、（ｃ）脂環式炭化水素化合物（ｄ）エーテル類、および（ｅ）ケトン類がより好ましい。
これらの溶媒は、溶剤の蒸発速度の調整のため、人体への有害性を低くするため、または各成分の溶解性の調製のために、適宜２種以上混合したものも使用できる。
本発明に用いられるポリシラザン組成物は、必要に応じてその他の添加剤成分を含有することもできる。そのような成分として、例えばポリシラザンの架橋反応を促進する架橋促進剤等、二酸化ケイ素に転化させる反応の触媒、組成物の粘度を調製するための粘度調整剤などが挙げられる。また、半導体装置に用いられたときにナトリウムのゲッタリング効果などを目的に、リン化合物、例えばトリス（トリメチルシリル）フォスフェート等、を含有することもできる。
また、前記の各成分の含有量は、塗布条件や焼成条件などによって変化する。ただし、ポリシラザン化合物の含有率がポリシラザン組成物の総重量を基準として０．１〜４０重量％であることが好ましく、０．２〜３０重量％とすることがより好ましく、０．３〜２５重量％とすることがさらに好ましい。また、ポリシラザン以外の各種添加剤の含有量は、添加剤の種類などによって変化するが、ポリシラザン化合物に対する添加量が０．００１〜４０重量％であることが好ましく、０．００５〜３０重量％であることがより好ましく、０．０１〜２０重量％であることがさらに好ましい。
前記のポリシラザン組成物は、任意の方法で基板上に塗布することができる。具体的には、スピンコート、カーテンコート、ディップコート、およびその他が挙げられる。これらのうち、塗膜面の均一性などの観点からスピンコートが特に好ましい。塗布される塗膜の厚さは、一般に１０〜１，０００ｎｍ、好ましくは５０〜８００ｎｍである。
（Ｂ）被覆薄膜形成工程
次いで、ポリシラザン組成物の塗膜の、基板に隣接した部分だけを硬化させて、凹凸を有する基板の形状に沿った被覆薄膜を形成させる。この工程においてはポリシラザンを完全に二酸化ケイ素に転化させる必要はなく、後の未硬化層除去工程（詳細後述）において、被覆薄膜が基板上に残留するのに十分な程度に硬化させればよい。この被覆薄膜は、凹凸を有する基板表面を、その形状に沿って薄く被覆するものである。すなわち、図１に示されるように、基板１の表面、および溝または孔の内面に均一の厚さで被覆薄膜２が形成される。言い換えれば、溝や孔である凹部以外の表面部分の膜厚ａと、凹部の底部における膜厚ｂと、凹部の側壁内側における膜厚ｃとがほぼ同じ厚さである被覆薄膜が形成される。
なお、本発明においては、形成された被覆薄膜が基板の形状に沿ったものであるか否かを判断する基準として、便宜的に被膜のコンフォーマル性により評価する。コンフォーマル性は、ａとｂの差を、ａとｂの和で除した数の絶対値、すなわち
｜（ａ−ｂ）／（ａ＋ｂ）｜
で数値化した。本発明による方法を用いて作成されたシリカ質膜を有する微細構造は、種々の半導体装置などに用いられ、その用途により適当なコンフォーマル性は変化するが、上記式で求められた値が一般に０．２以下であれば良好なコンフォーマル性を有し、半導体装置に優れた特性をもたらす。
また、被覆薄膜の厚さを絶対値からみると、一般に１〜５０ｎｍ、好ましくは２〜２０ｎｍ、である。したがって、この被覆薄膜は、基板表面に形成された溝や孔を充填するものではなく、その溝や孔の内側壁を被覆するものである。ここで被覆薄膜は、凹部の内側を被覆するものであるから、溝幅の１／２または孔の半径を超える厚さとなることはなく、また凹部の深さ以上となることもない。そのような厚さでは、基板表面の形状に沿って被覆することができないからである。言い換えれば、１回の被覆薄膜形成工程において形成される被覆薄膜が厚すぎて溝などの凹部をほとんど充填してしまっている場合には、そのような層はもはや被覆薄膜とはいえず、本発明の範囲外となる。これは、被覆薄膜全体に酸素を十分に拡散させることができないためである。一方、複数回の被覆薄膜形成工程を繰り返すことにより、溝などの凹部がほとんど充填されてしまう場合は、各被覆薄膜形成工程で、被覆薄膜全体に十分に酸素を拡散させることができるので、本発明の目的を達成できる。
このような被覆薄膜は、任意の方法で形成させることができるが、具体的には下記のような方法が挙げられる。
（Ｂ１）基板加熱による被覆薄膜形成工程
第一塗布工程でポリシラザン組成物が塗布された基板を、相対的に低い温度で、比較的短時間加熱することで、ポリシラザン塗膜の基板に隣接した部分だけを硬化させることができる。加熱温度および加熱時間は、用いるポリシラザン組成物の種類や基板の厚さなどにも依存するが、一般に３５〜１２０℃、好ましくは５０〜１２０℃、で一般に０．１〜１０分間、好ましくは０．５〜５分間である。加熱温度が低すぎる場合は重合が起らず、後の未硬化層除去工程においてポリシラザンが溶媒にすべて再溶解してしまい、また加熱温度が高すぎる場合は基板の形状に無関係に膜全体が重合してしまい、被覆薄膜が得られないので条件の選択には注意が必要である。
（Ｂ２）光照射による被覆薄膜形成工程
第一塗布工程でポリシラザン組成物が塗布された基板に、ポリシラザン塗膜には事実上吸収されず、基板には吸収される波長の光を照射することで、ポリシラザン塗膜の基板に隣接した部分だけを硬化させることができる。これは、基板に吸収された光が熱エネルギーに変換され、それによって基板近傍だけが加熱されることによる。また、わずかながら、光電子作用の寄与もありえる。照射に用いられる光の波長は、用いられる基板やポリシラザン組成物の種類にも依存するが、一般に２２０〜１１００ｎｍ、好ましくは３００〜８００ｎｍ、例えば３６５ｎｍである。また、照射する光エネルギーは、好ましくは１〜５，０００ｍＪ／ｃｍ２、より好ましくは １０〜４，０００ｍＪ／ｃｍ２、である。なお、照射光がポリシラザン塗膜に事実上吸収されないとは、ポリシラザン塗膜の当該波長における吸収量が一般に照射量の１％以下、好ましくは０．１％以下、であることをいう。
なお、特許文献４および５には、オゾン存在下で紫外線照射してポリシラザン組成物を硬化させる技術が開示されているが、オゾン存在下ではポリシラザンは塗膜表面から硬化するので、本発明とは異なった硬化のメカニズムである。
（Ｂ３）基板表面改質による被覆薄膜形成工程
ポリシラザンはヒドロキシ基と反応する性質を有するので、第一塗布工程の前に予め基板表面にヒドロキシ基を設けておくことにより、ポリシラザン塗膜の基板近傍だけを硬化させることもできる。あらかじめ基板表面にヒドロキシ基を設けておくことにより、ポリシラザンの塗布と同時に、ポリシラザンの一部が基板表面のヒドロキシ基と反応を開始し、シロキサンを形成させる。このシロキサンは溶媒に不溶なため、塗布膜を溶媒現像すると基板形状に沿ったシロキサンからなる被覆薄膜を得ることができる。したがって、被覆薄膜形成はポリシラザン組成物塗布の直後から開始するので、第一塗布工程（Ａ）の後に被覆薄膜形成工程（Ｂ）が実施されることになるが、この場合には第一塗布工程（Ａ）の前にあらかじめ基板表面にヒドロキシ基を設けておく必要がある。
このように基板表面にヒドロキシ基を設けておくこと、すなわち表面ヒドロキシ化処理は、例えば、基板表面に紫外線などの高エネルギー線を照射することにより行うことができる。このとき、高エネルギー線を照射すると、シリコン基板の表面部分は励起された状態となり、一方で雰囲気中の酸素がオゾンに転換される。そして励起状態のシリコン基板表面とオゾンとが反応し、Ｓｉ−Ｏ結合が生じ、さらに雰囲気の水分と結合しＳｉ−ＯＨに転換されるものと考えられる。ヒドロキシ化処理において照射に用いられる光の波長は、用いられる基板の種類にも依存するが、一般に１５０〜２００ｎｍ、好ましくは１７０〜１９０ｎｍである。また、照射する光エネルギーは、好ましくは０．０５〜１０Ｊ／ｃｍ２、より好ましくは０．１〜５Ｊ／ｃｍ２、である。
照射は一般に空気中で行うことができる。しかし、酸素は例えば２００ｎｍ以下の波長を有する光を吸収するため、雰囲気の酸素濃度や光源と基板との間の距離によっては、十分な光が基板に到達しないこともあり得る。その場合であっても、酸素分子の光吸収によってオゾンは発生するが、基板表面が十分に励起されずにヒドロキシ化処理の効率が悪くなる可能性がある。従って、雰囲気の酸素濃度や光源と基板との間の距離を適切に調整することが好ましい。また、光照射時の基板の温度は、一般的には室温程度とされる。基板温度が過度に高いとヒドロキシ化処理により形成させたＳｉ−ＯＨが反応してＳｉ−Ｏ−Ｓｉを生成し、ヒドロキシ化処理の効率が悪くなることがある。このため、光照射時の基板温度は、好ましくは９０℃以下であることが好ましい。なお、必要に応じて照射後に基板表面を水洗し、５０〜１００℃で乾燥させることもできる。
なお、被覆薄膜を形成させた後、さらに別の被覆薄膜を堆積させる場合にも、基板と同様に、先に形成させた被覆薄膜表面をヒドロキシ化させることができる。被覆薄膜は二酸化ケイ素または未硬化のポリシラザンからなるため、これらに含まれるＳｉ−Ｈ、Ｓｉ−ＮＨ結合等が高エネルギー線により切断されてヒドロキシ化されるからである。
上記（Ｂ１）〜（Ｂ３）の被覆薄膜の形成方法は、一層の被覆薄膜を形成させる際に組み合わせて用いることができ、また後述するように被覆薄膜を２層以上堆積させる場合、それぞれの被覆薄膜を異なった方法で形成してもよい。これらの方法を２種類以上組み合わせることは、被覆薄膜を一定の品質で形成できるので好ましい。また、上記のうち、（Ｂ３）の方法が簡便かつ安定に被覆薄膜を形成できるので好ましく、２種類以上の被覆薄膜の形成方法を組み合わせる場合には（Ｂ１）と（Ｂ３）とを含む組み合わせであることがより好ましい。
（Ｃ）未硬化層除去工程
次いで、先の工程において未硬化のままであるポリシラザン組成物を除去する。未硬化のポリシラザン組成物を除去するには、一般にポリシラザンを溶解することのできる溶媒により洗浄をすることにより行う。このような溶媒はポリシラザン組成物の溶媒として挙げたものの中から任意に選択できる。
未硬化のポリシラザン組成物の除去が不十分であると最終的に得られるシリカ質膜が溝部と表面とで不均一になることがあるが、条件が厳しすぎると形成された被覆薄膜までもが除去されてしまうことがあるので注意が必要である。このような観点から、未硬化層除去工程は、ポリシラザンを溶解することができる溶媒に浸漬し、一定時間静置し、引き揚げることによって行うことが一般的である。このとき、浸漬する時間は、一般に０．５〜５分、好ましくは１〜３分、である。このほか、単に浸漬するだけではなくパドルによる撹拌を組み合わせたり、溶媒をスプレーにより噴霧したりすることにより、未硬化層の除去を行うこともできる。これらの未硬化層除去工程は、形成された被覆薄膜を残留させ、かつ未硬化のポリシラザン組成物が十分に除去できるように調整して、条件を決定することが好ましい。
以上の工程により、凹凸を有する基板上に、その形状に沿った被覆薄膜が形成される。この被覆薄膜は一般に完全に酸化していないが、被覆薄膜形成工程における条件によっては絶縁膜として機能し得る程度にポリシラザンが二酸化ケイ素に転化されている。
（Ｄ）被覆薄膜硬化工程
未硬化層を除去した後、必要に応じて被覆薄膜形成工程で形成された被覆薄膜をさらに硬化させることもできる。この被覆薄膜は非常に薄いため、硬化に際して酸素が基板界面まで十分に到達し、優れた特性を有するシリカ質膜を形成することができる。硬化は、硬化炉やホットプレートを用いて、水蒸気を含んだ、不活性ガスまたは酸素雰囲気下で行うことが好ましい。水蒸気は、ケイ素含有化合物またはケイ素含有重合体、ならびに存在する場合にはポリシラザン化合物をシリカ質膜（すなわち二酸化ケイ素）に十分に転化させるのに重要であり、好ましくは１％以上、より好ましくは１０％以上、最も好ましくは２０％以上とする。特に水蒸気濃度が２０％以上であると、シラザン化合物のシリカ質膜への転化が進行しやすくなり、ボイドなどの欠陥が発生が少なくなり、シリカ質膜の特性が改良されるので好ましい。雰囲気ガスとして不活性ガスを用いる場合には、窒素、アルゴン、またはヘリウムなどを用いる。
硬化させるための温度条件は、用いるポリシラザン組成物の種類や、工程の組み合わせ方によって変化する。しかしながら、温度が高いほうがケイ素含有化合物、ケイ素含有重合体、およびポリシラザン化合物がシリカ質膜に転化される速度が速くなる傾向にあり、また、温度が低いほうがシリコン基板の酸化または結晶構造の変化によるデバイス特性への悪影響が小さくなる傾向がある。このような観点から、本発明による方法では、通常１０００℃以下、好ましくは４００〜９００℃で加熱を行う。ここで、目標温度までの昇温時間は一般に１〜１００℃／分であり、目標温度に到達してからの硬化時間は一般に１分〜１０時間、好ましくは１５分〜３時間、である。必要に応じて硬化温度または硬化雰囲気の組成を段階的に変化させることもできる。
この加熱により、塗布膜中に存在するポリシラザン化合物が二酸化ケイ素に転化して最終的なシリカ質膜を得ることができる。
また、加熱によらずに二酸化ケイ素に転換させることもできる。具体的には、形成された被覆薄膜をオゾン雰囲気下におく、過酸化水素溶液に浸漬する、などにより被覆薄膜を硬化させることができる。
これらの方法による被覆薄膜硬化の条件は、被覆薄膜の厚さ、用いられたポリシラザン組成物の種類などにより変化するので一概に決まらない。しかしながら、オゾンを用いて硬化を行う場合には、一般に、温度１５〜２００℃、好ましくは２０〜１５０℃で、オゾン濃度０．０１〜２０ｍｇ／Ｌ、好ましくは０．１〜２０ｍｇ／Ｌの雰囲気下に０．５〜６０分、好ましくは１〜３０分曝すことにより行わる。また、一方過酸化水素を用いて硬化を行う場合には、１５〜６０℃、好ましくは２０〜６０℃の条件下、一般に濃度が５〜７０重量％、好ましくは３０〜６０重量％の過酸化水素水溶液に、１〜６０分、好ましくは２〜３０分浸漬することにより行う。
以上の工程により、凹凸を有する基板上に、その形状に沿った、窒素残留率（すなわち膜中窒素濃度）の低いシリカ質膜が形成される。このシリカ質膜は、本発明によれば、従来の方法によりポリシラザン組成物を用いて形成されたシリカ質膜に比較して、非常に低い膜中窒素濃度を達成できる。具体的には、本発明により形成されたシリカ質膜の膜中窒素濃度は、一般に１×１０１９個／ｃｍ３以下、好ましくは８×１０１８個／ｃｍ３以下、である。
本発明においては、必要に応じて、この被覆薄膜上に、さらに上記（Ａ）〜（Ｄ）の工程を繰り返して被覆薄膜を形成させることができる。このように被覆薄膜を２層以上堆積させることにより、各被覆薄膜の一層あたりの堆積膜厚を薄くすることができ、それによって各被覆薄膜を硬化させるときに、その被覆薄膜の厚さ方向のいずれの部分においても表面から十分な酸素原子の拡散および供給が得られ、より特性の優れたシリカ質膜を形成させることができる。
（Ｅ）最終塗布工程
必要に応じて、以上のように基板上に１層以上の硬化された被覆薄膜が形成された後、最終的に溝部を充填し、表面が平坦なシリカ質膜で被覆された基板を得るために、表面に別のポリシラザン組成物を塗布する最終塗布工程に付される。この最終塗布工程では、単に被覆薄膜硬化工程後に、溝部に残っている孔を充填することが目的であり、用いるポリシラザン組成物や塗布条件は前記したものと同様のものから選択することができる。なお、この工程で用いる別のポリシラザン組成物は、前記被覆薄膜を形成させるのに用いたものと同じ組成を有するものであってもよい。
（Ｆ）最終硬化工程
最終塗布工程終了後、必要に応じてプリベーク工程（詳細後述）に付した後、ポリシラザン塗膜全体を完全にシリカ質膜に転化させて硬化させるために、基板全体を加熱する。通常は、基板全体を硬化炉などに投入して加熱するのが一般的であり、硬化条件は、被覆薄膜硬化工程において挙げたものと同様のものから選択することができる。
本発明によるシリカ質膜の形成方法は、前記の工程（Ａ）〜（Ｃ）を必須とし、さらに必要に応じて、工程（Ｄ）、または工程（Ｅ）および（Ｆ）を組み合わせて行われるものであるが、必要に応じて、さらなる工程を組み合わせることもできる。これらの組み合わせることのできる工程について説明すると以下の通りである。
（ａ）プリベーク工程
最終塗布工程後、最終硬化工程に先立って、ポリシラザン組成物が塗布された基板をプリベーク処理をすることができる。この工程では、塗膜中に含まれる溶媒の完全除去と、最終塗布工程による塗膜の予備硬化を目的とするものである。特に本発明のシリカ質膜の形成方法においては、プリベーク処理をすることにより、シリカ質膜の緻密性が向上するので、プリベーク工程を組み合わせることが好ましい。
通常、プリベーク工程では、実質的に一定温度で加熱する方法がとられる。また、硬化の際に塗膜が収縮し、基板凹部がへこみになったり、溝内部にボイドが生じたりすることを防ぐために、プリベーク工程における温度を制御し、経時で上昇させながらプリベークを行うことが好ましい。プリベーク工程における温度は通常５０℃〜４００℃、好ましくは１００〜３００℃、の範囲内である。プリベーク工程の所要時間は一般に１０秒〜３０分、好ましくは３０秒〜１０分、である。
プリベーク工程における温度を経時で上昇させるには、基板が置かれている雰囲気の温度を段階的に上昇させる方法、あるいは温度を単調増加的に上昇させる方法が挙げられる。ここで、プリベーク工程における最高プリベーク温度は、被膜からの溶媒を除去するという観点から、ポリシラザン組成物に用いる溶媒の沸点よりも高い温度に設定するのが一般的である。
なお、本発明による方法においてプリベーク工程を組み合わせる場合には、プリベークにより高温となった基板を、温度が下がる前に、好ましくは５０℃以上、プリベーク時の最高温度以下の温度の基板を硬化工程に付すことが好ましい。温度が下がる前の基板を硬化工程に付すことで、再度温度を上昇させるエネルギーと時間とを節約することができる。
（ｂ）研磨工程
硬化させた後、硬化したシリカ質膜の不要な部分は除去することが好ましい。そのために、まず研磨工程により、基板上の凹部内側に形成されたシリカ質膜を残し、基板表面の平坦部上に形成されたシリカ質膜を研磨により除去する。この工程が研磨工程である。この研磨工程は、硬化処理の後に行うほか、プリベーク工程を組み合わせる場合には、プリベーク直後に行うこともできる。
研磨は化学的機械的研磨（ＣＭＰ）により行う。このＣＭＰによる研磨は、一般的な研磨剤および研磨装置により行うことができる。具体的には、研磨剤としてはシリカ、アルミナ、またはセリアなどの研磨材と、必要に応じてその他の添加剤とを分散させた水溶液などを用いることができる、研磨装置としては、市販の一般的なＣＭＰ装置を用いることができる。
（ｃ）エッチング工程
前記の研磨工程において、基板表面の平坦部上に形成されたポリシラザン組成物に由来するシリカ質膜はほとんど除去されるが、基板表面の平坦部に残存しているシリカ質膜を除去するために、さらにエッチング処理を行うことが好ましい。エッチング処理はエッチング液を用いるのが一般的であり、エッチング液としては、シリカ質膜を除去できるものであれば特に限定されないが、通常はフッ化アンモニウムを含有するフッ酸水溶液を用いる。この水溶液のフッ化アンモニウム濃度は５％以上であることが好ましく、３０％以上であることがより好ましい。
従来の方法により凹凸を有する基板上に形成されたシリカ質膜では、溝などの凹部の内部と外部とでシリカ質膜の膜質が異なることがあり、さらには膜中に窒素が残留してフラットバンドシフトが大きくなる傾向があった。このため、最終的な製品の品質が悪化することがあった。ところが本発明の方法により形成されたシリカ質膜では、膜質が均一であり、さらにフラットバンドシフトも改良されているために所望の性能を有する製品を製造することが可能である。
例１
幅１００ｎｍ、深さ５００ｎｍの溝からなる微細構造を有するシリコン基板を準備した。また、ポリシラザンをジブチルエーテルに溶解させたポリシラザン組成物を準備した。ここで用いたポリシラザンは、式（ＩＩ）においてＲ１およびＲ３がＨであり、Ｒ２がＣＨ３である、スチレン換算重量平均分子量が３２００のものであった。平坦な基板上に塗布した場合に膜厚が５００ｎｍとなる塗布条件で、４枚のシリコン基板にポリシラザン組成物を塗布し、それぞれを３０℃（例１Ａ）、５０℃（例１Ｂ）、７０℃（例１Ｃ）、または１３０℃（例１Ｄ）で１分間、被覆薄膜形成のために加熱を行った。引き続き、乾燥後の基板をそれぞれジブチルエーテルに１分間浸漬し、未硬化部を除去した。その後サンプル基板の断面を走査型電子顕微鏡（日立製作所株式会社製高分解能電界放出型走査電子顕微鏡Ｓ−４８００（商品名））で観察し、溝部以外の表面部分の膜厚ａと、溝内部の底部における膜厚ｂを計測し、そのコンフォーマル性を評価した。
Figure 2009206440
 ＊１：未硬化部除去後に被覆薄膜が残存しなかった。
＊２：未硬化部がほとんどなく、基板表面の平坦部には５１２ｎｍの厚さの被膜が形成され、溝内は完全に充填された状態で硬化されており、溝内部の底から被膜表面までの厚さは１０２３ｎｍであった。結果的に基板の形状に沿った被覆薄膜が形成されておらず、コンフォーマル性の評価ができなかった。
例２
例１と同様に、微細構造を有するシリコン基板上にポリシラザン組成物を塗布した基板を２枚準備した。なお、この例においては、ポリシラザン化合物として、スチレン換算重量平均分子量が１３００のペルヒドロポリシラザンを用いた。この基板をそれぞれ１７２ｎｍ（例２Ａ）または２５４ｎｍ（例２Ｂ）の波長の光で照射した。照射には、１７２ｎｍの光源としてウシオ電機株式会社製エキシマＵＶ照射装置を、２５４ｎｍの光源としてヘレウス株式会社製アマルガムランプを用い、照射時間は３０秒間、光照射量は３００ｍＪ／ｃｍ２とした。ここで、１７２ｎｍの波長の光はポリシラザン塗膜に吸収される光であり、一方で２５４ｎｍの波長の光はポリシラザン塗膜には吸収されず、シリコン基板には吸収される。光照射後、キシレンに１分間浸漬し、未硬化部を除去した。その後サンプル基板の断面を走査型電子顕微鏡で観察し、溝部以外の表面部分の膜厚ａと、溝内部の底部における膜厚ｂを計測し、そのコンフォーマル性を評価した。
Figure 2009206440
例３
幅２８ｎｍ、深さ５００ｎｍの溝からなる微細構造を有するシリコン基板を準備し、ウシオ電機株式会社製エキシマＵＶ照射装置を用いて１７２ｎｍの波長の光を空気中で１分間照射して、基板表面をヒドロキシ化する処理を行った。その後、例２と同様の方法でポリシラザン組成物を塗布し、さらに未硬化部を除去した（例３Ｂ）。対照としてＵＶ照射を行っていない基板を準備し、この基板に例１と同様の方法でポリシラザン組成物を塗布し、さらに未硬化部を除去した（例３Ａ）。得られた基板の断面をそれぞれ透過型電子顕微鏡（日立製作所株式会社製Ｈ−９０００ＵＨＲ（商品名））で観察し、溝部以外の表面部分の膜厚ａと、溝内部の底部における膜厚ｂを計測し、そのコンフォーマル性を評価した。例３Ａではポリシラザン組成物が全く硬化しなかったために被覆薄膜が形成されなかった。
Figure 2009206440
例４
例２と同様のポリシラザン溶液を表面が平坦なシリコン基板にスピン塗布し、膜厚５００ｎｍの膜厚を得た。この基板をホットプレートで９０℃１分間のプリベークを行った後、ジブチルエーテルに３分間浸漬した。引き上げて乾燥させたところ、膜厚４９ｎｍのポリシラザン膜が得られた。これを水蒸気酸化炉ＶＦ−１０００（商品名、光洋サーモシステム株式会社製）を用いて４００℃で水蒸気の雰囲気に対する体積比が８０％の条件下で水蒸気酸化を１時間行った。得られた膜（第一層）を赤外分光法で分析した所、二酸化ケイ素膜になっていることが確認できた。
この上から、再度例２と同様のポリシラザン溶液をスピン塗布し、膜厚５００ｎｍのポリシラザン膜を堆積させた。１５０℃３分間のプリベークの後、８０ｍｏｌ％の水蒸気を含む酸素＋水蒸気ガス（Ｈ２Ｏ／（Ｏ２＋Ｈ２Ｏ）＝８０％）を８Ｌ／ｍｉｎ流した雰囲気のもとで、４００℃で水蒸気の雰囲気に対する体積比が８０％の条件下で加熱を１時間行った。さらにＮ２雰囲気中で８００℃１時間の加熱を行って第二層を形成させた（例４Ａ）。得られたサンプルのポリシラザン由来二酸化ケイ素膜（第一層）の基板界面付近での膜中窒素濃度を二次イオン質量分析計（以下ＳＩＭＳということがある）により測定したところ、５×１０１８個／ｃｍ３であった。
比較として、第一層を設けないサンプルを準備した。すなわち、シリコン基板上に前記の第二層と同様の方法により二酸化ケイ素膜を形成させた（例４Ｂ）。このサンプルのポリシラザン由来二酸化ケイ素膜（第二層）の基板界面付近での膜中窒素濃度は、２×１０２０個／ｃｍ３であった。
この結果より、第一層を設けた方が、基板界面の不純物濃度が低くなることが確認できた。なお本例で平坦な基板を用いたのは、残留窒素を測定するのにはＳＩＭＳで測定するのを簡便にするためであり、凹凸を有する基板を用いた場合であっても同様の結果が得られる。
例５
例４に対して第一層の酸化方法のみを変更して二酸化ケイ素膜を形成させた。すなわち、ポリシラザン溶液をシリコン基板にスピン塗布し、膜厚５００ｎｍの膜厚を得た。この基板をホットプレートで９０℃１分間のプリベークを行った後、ジブチルエーテルに３分間浸漬した。引き上げて乾燥させたところ、膜厚４９ｎｍのポリシラザン膜を得た。これをウシオ電機株式会社製エキシマＵＶ照射装置を用いて、波長１７２ｎｍの紫外光を３分間照射した。この膜を赤外分光法で分析した所、二酸化ケイ素膜になっていることが確認できた。この上に例４Ａと同様に第二層を形成させた（例５Ａ）。このサンプルのポリシラザン由来二酸化ケイ素膜の基板界面付近での膜中窒素濃度は、５×１０１７個／ｃｍ３であった。この膜中窒素濃度は例４Ｂに比較して有意に低い値である。
例６
例４に対して第一層の酸化方法のみを変更して二酸化ケイ素膜を形成させた。すなわち、ポリシラザン溶液をシリコン基板にスピン塗布し、膜厚５００ｎｍの膜厚を得た。この基板をホットプレートで９０℃１分間のプリベークを行った後、ジブチルエーテルに３分間浸漬した。引き上げて乾燥させたところ、膜厚４９ｎｍのポリシラザン膜を得た。これを雰囲気が制御できる容器に封入し、容器内にオゾン密度１０ｍｇ／Ｌの空気を３０分間供給した。この膜を赤外分光法で分析した所、二酸化ケイ素膜になっていることが確認できた。この上に例４Ａと同様に第二層を形成させた（例６Ａ）。このサンプルのポリシラザン由来二酸化ケイ素膜の基板界面付近での膜中窒素濃度は、２×１０１８個／ｃｍ３であった。この膜中窒素濃度は例４Ｂに比較して有意に低い値である。
例７
例４に対して第一層の酸化方法のみを変更して二酸化ケイ素膜を形成させた。すなわち、ポリシラザン溶液をシリコン基板にスピン塗布し、膜厚５００ｎｍの膜厚を得た。この基板をホットプレートで９０℃１分間のプリベークを行った後、ジブチルエーテルに３分間浸漬した。引き上げて乾燥させたところ、膜厚４９ｎｍのポリシラザン膜を得た。これを濃度５０重量％の過酸化水素水に３０分間浸漬した。この膜を赤外分光法で分析した所、二酸化ケイ素膜になっていることが確認できた。この上に例４Ａと同様に第二層を形成させた（例６Ａ）。このサンプルのポリシラザン由来二酸化ケイ素膜の基板界面付近での膜中窒素濃度は、４×１０１８個／ｃｍ３であった。この膜中窒素濃度は例４Ｂに比較して有意に低い値である。
例８
例３Ｂに対して、ＵＶ光照射、ポリシラザン組成物の塗布、被覆薄膜のための加熱、および未硬化層除去を６回繰り返し、被覆薄膜を６層重ねて形成させた。この方法によれば、はじめのＵＶ光照射により、シリコン基板表面がヒドロキシ化されるが、２回目以降のＵＶ光照射では、その直前に形成された被覆薄膜表面がヒドロキシ化される。その後サンプル基板の断面を透過型電子顕微鏡（日立製作所株式会社製Ｈ−９０００ＵＨＲ（商品名））で観察し、溝部以外の表面部分の膜厚ａと、溝内部の底部における膜厚ｂを計測し、そのコンフォーマル性を評価した。
Figure 2009206440
さらにこの基板に、再度例２と同様のポリシラザン溶液を、基板表面の平坦部が膜厚５００ｎｍとなる条件でスピン塗布し（最終塗布工程）、ポリシラザン膜を堆積させた。１５０℃３分間のプリベークの後、８０ｍｏｌ％の水蒸気を含む酸素＋水蒸気ガス（Ｈ２Ｏ／（Ｏ２＋Ｈ２Ｏ）＝８０％）を８Ｌ／ｍｉｎ流した雰囲気のもとで、４００℃の水蒸気酸化を１時間行った。さらにＮ２雰囲気中で８００℃１時間の加熱を行った（最終硬化工程）。得られたシリカ質膜付き基板の断面を走査型電子顕微鏡で観察したところ、基板１の表面に、均一な被覆薄膜２が形成され、さらにその上に十分に平坦な、最終塗布工程および最終硬化工程に由来するシリカ質膜３が形成されていた（図２）。シリカ質膜３は溝内にボイドなどがなく、十分均一なものであった。
例９
例８を、塗布する基板を平坦な基板に代えて実施した。すなわち、平坦な基板上にＵＶ光照射、ポリシラザン組成物の塗布、被覆薄膜のための加熱、および未硬化層除去を６回繰り返し、被覆薄膜を６層重ねて形成させた。さらに、この上から、例２と同様のポリシラザン溶液をスピン塗布し、膜厚５００ｎｍのポリシラザン膜を堆積させた。１５０℃３分間のプリベークの後、８０ｍｏｌ％の水蒸気を含む酸素＋水蒸気ガス（Ｈ２Ｏ／（Ｏ２＋Ｈ２Ｏ）＝８０％）を８Ｌ／ｍｉｎ流した雰囲気のもとで、４００℃の水蒸気酸化を１時間行った。さらにＮ２雰囲気中で８００℃１時間の加熱を行って第二層を形成させた（例９）。得られたサンプルのポリシラザン由来二酸化ケイ素膜の基板界面付近での膜中窒素濃度は、９×１０１７個／ｃｍ３であった。
本発明における被覆薄膜を説明するための断面図。 例８におけるサンプルの断面図。
符号の説明
１ 基板
２ 被覆薄膜
３ 最終塗布工程および最終硬化工程に由来するシリカ質膜

Claims (14)

  1. （Ａ）凹凸を有する基板表面にポリシラザン組成物を塗布して塗膜を形成させる第一塗布工程、
    （Ｂ）前記塗膜のうち、前記基板表面に隣接した部分のみを硬化させて、前記凹凸を有する基板の形状に沿った被覆薄膜を形成させる被覆薄膜形成工程、および
    （Ｃ）前記塗膜のうち、前記被覆薄膜形成工程において未硬化のまま残ったポリシラザン組成物を除去する未硬化層除去工程、
    を含んでなることを特徴とするシリカ質膜の形成方法。
  2. 前記未硬化層除去工程の直後に、（Ｄ）前記被覆薄膜をさらに硬化させる被覆薄膜硬化工程を含んでなる、請求項１に記載のシリカ質膜の形成方法。
  3. （Ｅ）前記被覆薄膜の表面に別のポリシラザン組成物を塗布して凹部を充填する最終塗布工程、および
    （Ｆ）最終塗布工程において塗布された前記別のポリシラザン組成物を二酸化ケイ素に転化させて硬化させる最終硬化工程
    を含んでなる、請求項１または２に記載のシリカ質膜の形成方法。
  4. 前記被覆薄膜の厚さが１〜５０ｎｍである、請求項１〜３のいずれか１項に記載のシリカ質膜の形成方法。
  5. 前記凹凸を有する基板が、平坦な基板に幅１〜１００ｎｍ、深さ１０ｎｍ〜１０μｍの溝が形成されたものである、請求項１〜４のいずれか１項に記載のシリカ質膜の形成方法。
  6. 前記被覆薄膜形成工程が、
    （Ｂ１）前記基板を３５〜１２０℃に加熱して、前記ポリシラザン塗膜の前記基板に隣接した部分のみを硬化させること、
    （Ｂ２）前記ポリシラザン組成物塗布後に、前記基板が吸収するが、ポリシラザン塗膜が吸収しない波長の光を照射し、前記基板に隣接した部分のみを硬化させること、および
    （Ｂ３）前記第一塗布工程（Ａ）の前にあらかじめ前記基板に高エネルギー線を照射して前記基板表面をヒドロキシ化させておき、その後にポリシラザン組成物を塗布することによって、前記基板に隣接した部分のみを硬化させること、
    からなる群から選択される、請求項１〜５のいずれか１項に記載のシリカ質膜の形成方法。
  7. 被覆薄膜形成工程が、（Ｂ１）〜（Ｂ３）のうちの２種類以上の組み合わせにより行われる、請求項請求項６に記載のシリカ質膜の形成方法。
  8. 前記（Ａ）〜（Ｄ）の工程を繰り返して、前記被覆薄膜を２層以上形成させる、請求項１〜７のいずれか１項に記載のシリカ質膜の形成方法。
  9. 前記ポリシラザン組成物が、ペルヒドロポリシラザンを含んでなるものである、請求項１〜８のいずれか１項に記載のシリカ質膜の形成方法。
  10. 前記被覆薄膜硬化工程（Ｄ）が、水蒸気を含んだ、不活性ガスまたは酸素雰囲気下で加熱することにより行う、請求項２〜９のいずれか１項に記載のシリカ質膜の形成方法。
  11. 前記最終硬化工程（Ｆ）が、水蒸気を含んだ、不活性ガスまたは酸素雰囲気下で加熱することにより行う、請求項３〜１０のいずれか１項に記載のシリカ質膜の形成方法。
  12. 請求項１〜１１のいずれかに記載の方法で形成されたことを特徴とするシリカ質膜。
  13. 膜中窒素濃度が１×１０１９個／ｃｍ３以下である、請求項１２に記載のシリカ質膜。
  14. 凹凸を有する基板表面の凹部が二酸化ケイ素により埋設されたシリカ質膜付き基板であって、前記凹部の内側表面が、請求項１〜１１のいずれか１項に記載された方法により形成されたシリカ質膜で被覆されていることを特徴とする、シリカ質膜付き基板。
JP2008049906A 2008-02-29 2008-02-29 シリカ質膜の形成方法およびそれにより形成されたシリカ質膜 Expired - Fee Related JP5306669B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2008049906A JP5306669B2 (ja) 2008-02-29 2008-02-29 シリカ質膜の形成方法およびそれにより形成されたシリカ質膜
TW098106283A TWI505403B (zh) 2008-02-29 2009-02-27 氧化矽質膜的形成方法及藉由它所形成的氧化矽質膜
KR1020107019058A KR101547878B1 (ko) 2008-02-29 2009-02-27 실리카질막의 형성 방법 및 그것에 의해 형성된 실리카질막
US12/918,069 US8889229B2 (en) 2008-02-29 2009-02-27 Method for formation of siliceous film and siliceous film formed by the method
CN2009801061194A CN101952953B (zh) 2008-02-29 2009-02-27 硅质膜的形成方法以及通过该方法形成的硅质膜
EP09715661.6A EP2264754B8 (en) 2008-02-29 2009-02-27 Method for formation of siliceous film
PCT/JP2009/053651 WO2009107768A1 (ja) 2008-02-29 2009-02-27 シリカ質膜の形成方法およびそれにより形成されたシリカ質膜

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008049906A JP5306669B2 (ja) 2008-02-29 2008-02-29 シリカ質膜の形成方法およびそれにより形成されたシリカ質膜

Publications (2)

Publication Number Publication Date
JP2009206440A true JP2009206440A (ja) 2009-09-10
JP5306669B2 JP5306669B2 (ja) 2013-10-02

Family

ID=41016153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008049906A Expired - Fee Related JP5306669B2 (ja) 2008-02-29 2008-02-29 シリカ質膜の形成方法およびそれにより形成されたシリカ質膜

Country Status (7)

Country Link
US (1) US8889229B2 (ja)
EP (1) EP2264754B8 (ja)
JP (1) JP5306669B2 (ja)
KR (1) KR101547878B1 (ja)
CN (1) CN101952953B (ja)
TW (1) TWI505403B (ja)
WO (1) WO2009107768A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014080841A1 (ja) * 2012-11-22 2014-05-30 Ａｚエレクトロニックマテリアルズマニュファクチャリング株式会社 シリカ質膜の形成方法及び同方法で形成されたシリカ質膜
KR101841907B1 (ko) * 2010-11-05 2018-03-26 메르크 파텐트 게엠베하 아이솔레이션 구조의 형성 방법
WO2019064434A1 (ja) * 2017-09-28 2019-04-04 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及びプログラム

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5172867B2 (ja) * 2010-01-07 2013-03-27 ＡｚエレクトロニックマテリアルズＩｐ株式会社 ポリシラザンを含むコーティング組成物
KR101432606B1 (ko) * 2011-07-15 2014-08-21 제일모직주식회사 갭필용 충전제, 이의 제조 방법 및 이를 사용한 반도체 캐패시터의 제조 방법
JP2013031794A (ja) 2011-08-01 2013-02-14 Fujifilm Corp 機能性フィルムの製造方法および機能性フィルム
US20130071992A1 (en) * 2011-09-21 2013-03-21 Nanya Technology Corporation Semiconductor process
US8748317B2 (en) 2012-08-03 2014-06-10 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device including a dielectric structure
JP6097269B2 (ja) * 2014-12-10 2017-03-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11450526B2 (en) 2018-05-30 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Cyclic spin-on coating process for forming dielectric material
CN110707036B (zh) * 2018-07-12 2022-03-08 联华电子股份有限公司 半导体元件的制作方法
CN109328393B (zh) * 2018-09-26 2020-03-27 长江存储科技有限责任公司 3d nand存储器中存储沟道层的阶梯覆盖改进
CN109326553B (zh) * 2018-12-05 2021-01-22 德淮半导体有限公司 沟槽隔离结构的形成方法、化学气相沉积工艺
US11724963B2 (en) 2019-05-01 2023-08-15 Corning Incorporated Pharmaceutical packages with coatings comprising polysilazane
KR20220115313A (ko) 2021-02-10 2022-08-17 엠제이 주식회사 곰솔추출물을 유효성분으로 함유하는 소취 및 항균성 화장료 조성물

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307626A (ja) * 1998-04-27 1999-11-05 Nec Corp トレンチ・アイソレーション構造の形成方法
JP2001308090A (ja) * 2000-04-25 2001-11-02 Tonengeneral Sekiyu Kk 微細溝をシリカ質材料で埋封する方法及びシリカ質膜付き基材
JP2002035683A (ja) * 2000-07-26 2002-02-05 Sekisui Jushi Co Ltd 被覆物の形成方法
JP2005166700A (ja) * 2003-11-28 2005-06-23 Toshiba Corp 半導体装置及びその製造方法
JP2007165422A (ja) * 2005-12-12 2007-06-28 Renesas Technology Corp 半導体装置の製造方法
JP2008010884A (ja) * 2002-10-02 2008-01-17 Toshiba Corp 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6424852A (en) 1987-07-21 1989-01-26 Mitsubishi Chem Ind Polyamide resin composition
JP3391575B2 (ja) 1994-10-28 2003-03-31 旭化成マイクロシステム株式会社 多層ｓｏｇ膜の硬化方法
US6767642B2 (en) * 2002-03-11 2004-07-27 E. I. Du Pont Nemours And Company Preparation and use of crosslinkable acrylosilane polymers containing vinyl silane monomers
JP4018596B2 (ja) 2002-10-02 2007-12-05 株式会社東芝 半導体装置の製造方法
JP2004273519A (ja) * 2003-03-05 2004-09-30 Clariant (Japan) Kk トレンチ・アイソレーション構造の形成方法
JP4342895B2 (ja) * 2003-10-06 2009-10-14 東京エレクトロン株式会社 熱処理方法及び熱処理装置
US7273796B2 (en) * 2005-03-23 2007-09-25 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry
JP2007036267A (ja) 2006-09-04 2007-02-08 Elpida Memory Inc Ｓｏｇ膜の形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307626A (ja) * 1998-04-27 1999-11-05 Nec Corp トレンチ・アイソレーション構造の形成方法
JP2001308090A (ja) * 2000-04-25 2001-11-02 Tonengeneral Sekiyu Kk 微細溝をシリカ質材料で埋封する方法及びシリカ質膜付き基材
JP2002035683A (ja) * 2000-07-26 2002-02-05 Sekisui Jushi Co Ltd 被覆物の形成方法
JP2008010884A (ja) * 2002-10-02 2008-01-17 Toshiba Corp 半導体装置の製造方法
JP2005166700A (ja) * 2003-11-28 2005-06-23 Toshiba Corp 半導体装置及びその製造方法
JP2007165422A (ja) * 2005-12-12 2007-06-28 Renesas Technology Corp 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101841907B1 (ko) * 2010-11-05 2018-03-26 메르크 파텐트 게엠베하 아이솔레이션 구조의 형성 방법
WO2014080841A1 (ja) * 2012-11-22 2014-05-30 Ａｚエレクトロニックマテリアルズマニュファクチャリング株式会社 シリカ質膜の形成方法及び同方法で形成されたシリカ質膜
JP2014103351A (ja) * 2012-11-22 2014-06-05 Az Electronic Materials Mfg Co Ltd シリカ質膜の形成方法及び同方法で形成されたシリカ質膜
US10000386B2 (en) 2012-11-22 2018-06-19 AZ Electronic Materials (Luxembourg) S.à.r.l. Method for forming of siliceous film and siliceous film formed using same
WO2019064434A1 (ja) * 2017-09-28 2019-04-04 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及びプログラム
JPWO2019064434A1 (ja) * 2017-09-28 2020-05-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及びプログラム

Also Published As

Publication number Publication date
EP2264754B1 (en) 2017-03-29
KR20100122488A (ko) 2010-11-22
EP2264754B8 (en) 2017-05-24
CN101952953A (zh) 2011-01-19
WO2009107768A1 (ja) 2009-09-03
JP5306669B2 (ja) 2013-10-02
TWI505403B (zh) 2015-10-21
EP2264754A4 (en) 2014-01-15
KR101547878B1 (ko) 2015-08-27
CN101952953B (zh) 2013-02-27
US8889229B2 (en) 2014-11-18
EP2264754A1 (en) 2010-12-22
US20100323168A1 (en) 2010-12-23
TW200947613A (en) 2009-11-16

Similar Documents

Publication Publication Date Title
JP5306669B2 (ja) シリカ質膜の形成方法およびそれにより形成されたシリカ質膜
JP5405031B2 (ja) シリカ質膜の製造に用いる浸漬用溶液およびそれを用いたシリカ質膜の製造法
JP5172867B2 (ja) ポリシラザンを含むコーティング組成物
JP4982659B2 (ja) シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板
JP5710308B2 (ja) 二酸化ケイ素膜の製造方法
KR20080002856A (ko) 유전체 물질의 기상 처리
KR20060065493A (ko) 반도체 장치의 제조 방법
JP2015115369A (ja) ペルヒドロポリシラザン、およびそれを含む組成物、ならびにそれを用いたシリカ質膜の形成方法
WO2009157333A1 (ja) シャロー・トレンチ・アイソレーション構造とその形成方法
JPWO2008029834A1 (ja) シリカ質膜形成用組成物およびそれを用いたシリカ質膜の製造法
EP2584593B1 (en) Formation method for silicon oxynitride film
WO2012176291A1 (ja) シリコンオキシナイトライド膜の形成方法およびそれにより製造されたシリコンオキシナイトライド膜付き基板
JP5405437B2 (ja) アイソレーション構造の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100928

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130626

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5306669

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees