KR101841907B1 - 아이솔레이션 구조의 형성 방법 - Google Patents

아이솔레이션 구조의 형성 방법 Download PDF

Info

Publication number
KR101841907B1
KR101841907B1 KR1020137014424A KR20137014424A KR101841907B1 KR 101841907 B1 KR101841907 B1 KR 101841907B1 KR 1020137014424 A KR1020137014424 A KR 1020137014424A KR 20137014424 A KR20137014424 A KR 20137014424A KR 101841907 B1 KR101841907 B1 KR 101841907B1
Authority
KR
South Korea
Prior art keywords
film
polysilazane
isolation structure
silica
firing
Prior art date
Application number
KR1020137014424A
Other languages
English (en)
Other versions
KR20130132838A (ko
Inventor
나오코 나카모토
가쓰치카 스즈키
신지 스가하라
다쓰로 나가하라
Original Assignee
메르크 파텐트 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 메르크 파텐트 게엠베하 filed Critical 메르크 파텐트 게엠베하
Publication of KR20130132838A publication Critical patent/KR20130132838A/ko
Application granted granted Critical
Publication of KR101841907B1 publication Critical patent/KR101841907B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Compounds Of Alkaline-Earth Elements, Aluminum Or Rare-Earth Metals (AREA)
  • Silicon Compounds (AREA)

Abstract

수축률 및 인장 응력이 낮은 아이솔레이션 구조의 형성 방법을 제공한다.
기판 표면에 다공질화제를 함유하는 제1 폴리실라잔 조성물을 도포 및 소성하여, 굴절율이 1.3 이하인 다공질 실리카질막을 형성시키고, 이어서 그 막의 표면에 제2 폴리실라잔 조성물을 함침시키고, 소성함으로써, 굴절율 1.4 이상의 실리카질막으로 이루어지는 아이솔레이션 구조를 형성시킨다.

Description

아이솔레이션 구조의 형성 방법{METHOD FOR FORMING ISOLATION STRUCTURE}
본 발명은 전자 디바이스에 있어서의 절연막의 형성 방법에 관한 것이다.
일반적으로, 반도체 장치와 같은 전자 디바이스에 있어서는, 반도체 소자, 예를 들면 트랜지스터, 저항, 및 기타가 기판 위에 배치되어 있지만, 이들은 전기적으로 절연되어 있을 필요가 있다. 따라서, 이들 소자간에는, 소자를 분리하기 위한 아이솔레이션 구조가 필요하다.
한편, 전자 디바이스의 분야에 있어서는, 최근, 고밀도화 및 고집적화가 진행되고 있다. 이러한 고밀도 및 고집적도화가 진행되면, 필요한 집적도에 걸맞는, 미세한 아이솔레이션 구조를 형성시키는 것이 요구된다. 그러한 요구에 합치한 새로운 아이솔레이션 구조의 하나로서, 트렌치·아이솔레이션 구조를 들 수 있다. 이 구조는 반도체 기판의 표면에 미세한 홈을 형성시키고, 그 홈의 내부에 절연물을 충전하고, 홈의 양측에 형성되는 소자 사이를 전기적으로 분리하는 구조이다. 이러한 소자 분리를 위한 구조는, 종래의 방법에 비해 아이솔레이션 영역을 좁게 할 수 있기 때문에, 작금 요구되는 고집적도를 달성하기 위해 유효한 소자 분리 구조이다. 또한, 소자를 삼차원으로 적층하여 고밀도화를 도모하는 경우에는, 도전성 재료의 층 사이에 절연층을 형성하는 것도 필요하다. 이러한 절연막으로서는 금속막하 절연막이나 금속 배선 층간 절연막 등이 있다.
이러한 아이솔레이션 구조를 형성시키기 위한 방법으로서, 홈 구조를 갖는 기판의 표면에, 산화물의 전구체를 함유하는 조성물을 도포하여, 홈을 매설한 후에 소성하여 산화막을 형성시키는 방법(특허문헌 1), 기판 표면의 홈을 산화물의 전구체를 함유하는 조성물에 의해 매설한 후에, 추가로 고밀도 플라즈마 CVD에 의해 절연막을 메워 넣는 방법(특허문헌 2)이 검토되고 있다. 또한, 기판 표면에 다공질 실리카 전구체를 도포하여 다공질 실리카막을 형성하고, 그 위에 CVD에 의해 산화막을 추가로 형성하여, 층간 절연막을 형성하는 방법(특허문헌 3)도 개시되어 있다.
일본 공개특허공보 제2005-150702호 일본 공개특허공보 제2008-103645호 일본 공개특허공보 제2008-235479호 일본 특허공보 제4408994호 일본 공개특허공보 제2002-075982호 일본 공개특허공보 제2004-331733호 일본 공개특허공보 제2006-188547호 일본 공개특허공보 제2006-316077호 일본 공개특허공보 제(평)11-116815호
그러나, 작금의 매우 미세한 구조를 갖는 디바이스에 대해, 종래의 아이솔레이션 구조의 형성 방법에 의해 절연막을 형성한 경우에는, 미세한 트렌치벽이 산화막의 응력에 충분히 견딜 수 없어 크랙이 발생하거나 기판의 변형이 일어나기 쉽다는 문제가 있었다.
본 발명에 의한 아이솔레이션 구조의 형성 방법은,
기판 표면에 다공질화제를 함유하는 제1 폴리실라잔 조성물을 도포하여 도막을 형성시키는 도포 공정,
상기 도막을 소성하여, 굴절율이 1.3 이하인 다공질 실리카질막을 형성시키는 제1 소성 공정,
상기 다공질 실리카질막에 제2 폴리실라잔 조성물을 함침시키는 함침 공정, 및
상기 다공질 실리카질막을 소성함으로써, 굴절율 1.4 이상의 실리카질막으로 이루어지는 아이솔레이션 구조를 형성시키는 제2 소성 공정
을 포함하여 이루어지는 것을 특징으로 하는 것이다.
본 발명에 의하면, 수축률 및 응력이 낮은 아이솔레이션 구조를 형성할 수 있다. 이러한 아이솔레이션 구조에 의하면, 트렌치·아이솔레이션 구조에 있어서의 크랙이나 패턴 붕괴, 또는 절연막에 있어서의 막 박리를 억제할 수 있다.
도 1은 본 발명에 의한 아이솔레이션 구조의 형성 방법을 도시하는 개념도.
본 발명에 의한 아이솔레이션 구조의 형성 방법은, 각종 아이솔레이션 구조의 형성에 사용할 수 있다. 즉, 기판 표면에 게재된 트렌치 등을 실리카질막으로 매설할 수도, 평탄한 기판 표면, 또는 소자가 배치된 기판 표면을 실리카질막으로 피복할 수도 있다.
우선, 쉘로우·트렌치·아이솔레이션(Shallow·Trench·Isolation)에 있어서의 트렌치를 실리카질막으로 매설하는 경우를 예로 아이솔레이션 구조를 형성하는 방법을 도면을 참조하면서 설명하면 이하와 같다.
(A) 도포 공정
우선, 쉘로우·트렌치·아이솔레이션 구조를 형성시키기 위한 홈 구조, 즉 요철을 갖는 기판(1)을 준비한다(도 1 (A)). 기판의 재질은 특별히 한정되지 않으며, 종래 알려져 있는 임의의 기판, 예를 들면 실리콘 기판을 사용할 수 있다. 또한 기판 표면에 홈을 형성하기 위해서는, 임의의 방법을 사용할 수 있다. 구체적인 예는, 이하에 나타내는 방법이다.
우선, 실리콘 기판 표면에, 예를 들면 열산화법에 의해, 실리카질막을 형성시킨다. 여기에서 형성시키는 실리카질막의 두께는 일반적으로 5 내지 30nm이다.
필요에 따라, 형성된 실리카질막 위에, 예를 들면 감압 CVD법에 의해, 질화실리콘막을 형성시킨다. 이 질화실리콘막은 나중의 에칭 공정에 있어서의 마스크, 또는 후술하는 연마 공정에 있어서의 스톱층으로서 기능시킬 수 있는 것이다. 질화실리콘막은, 형성시키는 경우에는, 일반적으로 100 내지 400nm의 두께로 형성시킨다.
이와 같이 형성시킨 실리카질막 또는 질화실리콘막 위에, 포토레지스트를 도포한다. 필요에 따라 포토레지스트막을 건조 또는 경화시킨 후, 원하는 패턴으로 노광 및 현상하여 패턴을 형성시킨다. 노광의 방법은 마스크 노광, 주사 노광 등, 임의의 방법으로 실시할 수 있다. 또한, 포토레지스트도 해상도 등의 관점에서 임의인 것을 선택하여 사용할 수 있다.
형성된 포토레지스트막을 마스크로 하여, 질화실리콘막 및 그 아래에 있는 실리카질막을 순차적으로 에칭한다. 이 조작에 의해, 질화실리콘막 및 실리카질막에 원하는 패턴이 형성된다.
패턴이 형성된 질화실리콘막 및 실리카질막을 마스크로 하여, 실리콘 기판을 드라이 에칭하여, 트렌치·아이솔레이션 홈을 갖는 기판(1)을 형성시킨다(도 1 (A)).
형성되는 트렌치·아이솔레이션 홈의 폭은, 포토레지스트막을 노광하는 패턴에 의해 결정된다. 반도체 소자에 있어서의 트렌치·아이솔레이션 홈의 폭은, 목적으로 하는 반도체 소자에 의해 적절히 설정된다. 본 발명에 있어서는 트렌치·아이솔레이션 홈의 홈 폭이 보다 좁고, 또한 종횡비가 보다 높은 경우에 우수한 특성을 나타낸다. 즉, 홈의 폭(a)이 5 내지 50nm인 것이 바람직하며, 5 내지 40nm인 것이 보다 바람직하다. 또한, 홈의 폭(a)에 대한 홈의 깊이(b)의 비, 즉 종횡비(b/a)가 10 내지 100인 것이 바람직하며, 10 내지 50인 것이 보다 바람직하다.
이어서, 이와 같이 준비된 실리콘 기판(1) 위에, 실리카질막의 기본적인 구조를 구성하는 재료, 즉 전구체가 되는 제1 폴리실라잔 조성물을 도포하여, 도막을 형성시킨다. 이 조성물은 종래 알려져 있는 임의의 폴리실라잔 화합물과, 다공질화제를 용매에 용해시킨 것을 사용할 수 있다.
본 발명에 사용되는 폴리실라잔 화합물은 특별히 한정되지 않으며, 본 발명의 효과를 손상시키지 않는 한 임의로 선택할 수 있다. 이들은 무기 화합물 또는 유기 화합물 중 어느 것이라도 좋다. 이들 폴리실라잔 중, 바람직한 것으로서 하기 화학식 Ia 내지 Ic로 표시되는 단위의 조합으로 이루어지는 것을 들 수 있다.
[화학식 Ia]
Figure 112013049847112-pct00001
[화학식 Ib]
Figure 112013049847112-pct00002
[화학식 Ic]
Figure 112013049847112-pct00003
상기 화학식 Ia 내지 Ic에 있어서,
m1 내지 m3은 중합도를 나타내는 수이다.
이러한 폴리실라잔은 퍼하이드로폴리실라잔이라고 불리는 무기 폴리실라잔 화합물이다. 이 중, 특히 바람직한 것으로서 스티렌 환산 중량 평균 분자량이 700 내지 30,000인 것이 바람직하다.
또한, 기타 폴리실라잔의 예로서, 예를 들면, 주로 화학식 II로 표시되는 골격을 갖는 수 평균 분자량이 약 100 내지 50,000인 폴리실라잔 또는 그 변성물을 들 수 있다.
[화학식 II]
Figure 112013049847112-pct00004
상기 화학식 II에 있어서,
R1, R2 및 R3은, 각각 독립적으로 수소 원자, 알킬기, 알케닐기, 사이클로알킬기, 사이클로알케닐기, 아릴기, 아릴알킬기, 또는 이들의 기 이외에 플루오로알킬기 등의 규소에 직결하는 기가 탄소인 기, 알킬실릴기, 알킬아미노기 또는 알콕시기이고, 단, R1, R2 및 R3의 적어도 1개는 수소 원자이며,
n은 중합도를 나타내는 수이다.
이러한 유기 폴리실라잔은, 실리카질막의 전구체로서 기능하는 것 이외에, 후술하는 다공질화제로서 기능하는 경우도 있다. 이들 폴리실라잔 화합물은 2종류 이상을 조합하여 사용할 수도 있다.
또한, 본 발명에 사용되는 제1 폴리실라잔 조성물은, 다공질화제를 함유하여 이루어진다. 이 다공질화제는, 도막이 건조되고, 소성되었을 때에, 성분의 일부가 분해되어 휘산되는 등 하여, 실리카질막의 내부에 공공(空孔)을 형성시키는 것이다. 이러한 다공질화제는 특별히 한정되지 않지만, 예를 들면, 하기와 같은 것을 들 수 있다.
(a) 상기 화학식 II로 표시되는, 유기기 치환된 폴리실라잔. 소성 조건에 따라, 치환된 유기기가 소성시에 휘발되어 막 내에 공공을 형성하기 때문에 실리카질막의 원료로서 작용하는 동시에, 다공질화제로서도 기능한다. 특히 바람직하게는, 알킬실릴기, 알킬아미노기 또는 알콕시기를 갖는 폴리실라잔을 들 수 있다.
(b) 폴리아크릴산 또는 폴리메타크릴산(특허문헌 4 및 5).
(c) 아크릴산에스테르 및 메타크릴산에스테르의 단독 중합체 및 공중합체로 이루어지는 그룹으로부터 선택되고, 또한 측기의 적어도 일부에 카르복실기 또는 수산기를 함유하는 유기 수지(특허문헌 6).
(d) 실록시기 함유 중합체. 예를 들면 실록시기 함유 폴리에틸렌옥사이드 화합물, 또는 그것을 단량체 단위로서 함유하는 공중합체(특허문헌 7 및 8).
이들 중, 퍼하이드로폴리실라잔의 수소의 일부가 아미노기로 치환된, 폴리아미노실라잔이 특히 바람직한 다공질화제이다. 이 중에서 특히 바람직한 것은, 이하의 화학식 III의 구조를 갖는, 수 평균 분자량이 약 800 이하인 폴리아미노실라잔이다.
[화학식 III]
Figure 112013049847112-pct00005
상기 화학식 III에 있어서,
Ra, 및 Rb는, 수소 원자 또는 탄화수소기로 치환된 아미노기이며, Ra 및 Rb는 동시에 수소가 아니며,
Rc는 수소 원자 또는 탄화수소기이며,
상기 Ra, Rb, 또는 Rc가 탄화수소기를 함유하는 경우에는, 그 탄화수소기는 각각 독립적으로 지방족 탄화수소기 또는 방향족 탄화수소기이며, 바람직하게는 알킬기, 알케닐기, 사이클로알킬기, 사이클로알케닐기, 아릴기, 및 아릴알킬기로 이루어지는 그룹으로부터 선택되는 것이며, 탄화수소기에 함유되는 탄소수는 일반적으로 20 이하, 바람직하게는 10 이하이며,
이들 중, 특히 바람직한 탄화수소기는, 탄소수 1 내지 8, 특히 탄소수 1 내지 4의 알킬기이며,
p는 반복 단위수이다.
본 발명에 사용되는 제1 폴리실라잔 조성물은, 상기의 폴리실라잔 화합물 및 다공질화제를 용해할 수 있는 용매를 함유하여 이루어진다. 여기에서 사용되는 용매는, 상기의 침지용 용액에 사용되는 용매와는 별도의 것이다. 이러한 용매로서는, 상기의 각 성분을 용해할 수 있는 것이면 특별히 한정되는 것은 아니지만, 바람직한 용매의 구체예로서는, 다음의 것을 들 수 있다:
(a) 방향족 화합물, 예를 들면, 벤젠, 톨루엔, 크실렌, 에틸벤젠, 디에틸벤젠, 트리메틸벤젠, 트리에틸벤젠 등, (b) 포화 탄화수소 화합물, 예를 들면 n-펜탄, i-펜탄, n-헥산, i-헥산, n-헵탄, i-헵탄, n-옥탄, i-옥탄, n-노난, i-노난, n-데칸, i-데칸 등, (c) 지환식 탄화수소 화합물, 예를 들면 에틸사이클로헥산, 메틸사이클로헥산, 사이클로헥산, 사이클로헥센, p-멘탄, 데카하이드로나프탈렌, 디펜텐, 리모넨 등, (d) 에테르류, 예를 들면 디프로필에테르, 디부틸에테르, 디에틸에테르, 메틸3급부틸에테르(이하, MTBE라고 한다), 아니솔 등, 및 (e) 케톤류, 예를 들면 메틸이소부틸케톤(이하, MIBK라고 한다) 등. 이들 중, (b) 포화 탄화수소 화합물, (c) 지환식 탄화수소 화합물, (d) 에테르류, 및 (e) 케톤류가 보다 바람직하다.
이러한 용매는, 용제의 증발 속도의 조정을 위해, 인체에 대한 유해성을 낮게 하기 위해서, 또는 각 성분의 용해성의 조제를 위해, 적절히 2종 이상 혼합한 것도 사용할 수 있다.
본 발명에 사용되는 제1 폴리실라잔 조성물은, 필요에 따라 기타 첨가제 성분을 함유할 수도 있다. 그러한 성분으로서, 예를 들면 폴리실라잔의 가교 반응을 촉진시키는 가교 촉진제 등, 이산화규소로 전화시키는 반응의 촉매, 조성물의 점도를 조제하기 위한 점도 조정제 등을 들 수 있다. 또한, 반도체 장치에 사용되었을 때에 나트륨의 게터링 효과 등을 목적으로, 인 화합물, 예를 들면 트리스(트리메틸실릴)포스페이트 등을 함유할 수도 있다.
또한, 상기의 각 성분의 함유량은, 도포 조건이나 소성 조건 등에 따라 변화된다. 다만, 폴리실라잔 화합물의 함유율이 폴리실라잔 조성물의 총 중량을 기준으로 하여 1 내지 30%인 것이 바람직하며, 2 내지 20%로 하는 것이 보다 바람직하다. 다만, 폴리실라잔 조성물에 함유되는 폴리실라잔의 농도는 이것으로 한정되는 것이 아니며, 본 발명에 있어서 특정된 아이솔레이션 구조를 형성할 수 있는 것이라면, 임의 농도의 폴리실라잔 조성물을 사용할 수 있다. 또한, 다공질화제의 함유량은, 그 종류 등에 따라 변화되지만, 폴리실라잔 조성물의 총 중량을 기준으로 하여 40 내지 90중량%인 것이 바람직하며, 50 내지 90중량%인 것이 보다 바람직하다. 또한, 이 다공질화제와 폴리실라잔 화합물의 배합비를 조정함으로써, 후술하는 실리카질막의 굴절율을 조정할 수도 있다.
제1 폴리실라잔 조성물은, 임의의 방법으로 기판 위에 도포할 수 있다. 구체적으로는, 스핀 코트, 커튼 코트, 딥 코트, 및 기타를 들 수 있다. 이들 중, 도막면의 균일성 등의 관점에서 스핀 코트가 특히 바람직하다. 도포되는 도막의 두께, 즉 기판 표면의 홈이 없는 부분에 있어서의 도막의 두께는, 20 내지 150nm인 것이 바람직하며, 30 내지 100nm인 것이 보다 바람직하다. 이 도막의 두께가 과도하게 높으면, 막 두께의 균일성이 손상되는 경우가 있고, 한편 막 두께가 지나치게 얇으면, 홈 내에 충전되는 폴리실라잔 조성물이 부족하고, 트렌치의 측벽이 쓰러지거나, 충분한 막 두께의 실리카질막을 형성할 수 없는 경우가 있기 때문에 주의가 필요하다. 이 도포 공정에 의해, 트렌치 내에 제1 폴리실라잔 조성물(2)이 충전된다(도 1 (B)).
(B) 제1 소성 공정
도포 공정에 이어서, 도막을 소성하여, 도막 전체를 실리카질막으로 전화시킨다. 이 소성에 의해, 도막이 다공질 실리카질막으로 전화된다. 소성은 경화로나 핫플레이트를 사용하여, 수증기를 함유한, 불활성 가스 또는 산소 분위기 하에서 실시하는 것이 바람직하다. 수증기는 규소 함유 화합물 또는 규소 함유 중합체, 및 존재하는 경우에는 폴리실라잔 화합물을 이산화규소로 충분히 전화시키는데 중요하며, 바람직하게는 1% 이상, 보다 바람직하게는 10% 이상, 가장 바람직하게는 20% 이상으로 한다. 특히 수증기 농도가 20% 이상이면, 실라잔 화합물의 실리카질막으로의 전화가 진행되기 쉬워져, 보이드 등의 결함의 발생이 적어져, 실리카질막의 특성이 개량되기 때문에 바람직하다. 분위기 가스로서 불활성 가스를 사용하는 경우에는, 질소, 아르곤, 또는 헬륨 등을 사용한다.
경화시키기 위한 온도 조건은, 사용하는 폴리실라잔 조성물의 종류나, 공정의 조합 방법에 의해 변화된다. 그러나, 온도가 높은 편이 규소 함유 화합물, 규소 함유 중합체, 및 폴리실라잔 화합물이 실리카질막으로 전화되는 속도가 빨라지는 경향이 있고, 또한, 온도가 낮은 편이 실리콘 기판의 산화 또는 결정 구조의 변화에 의한 디바이스 특성에 대한 악영향이 작아지는 경향이 있다. 이러한 관점에서, 본 발명에 의한 방법에서는, 일반적으로 200 내지 1000℃, 바람직하게는 400 내지 900℃에서 소성을 실시한다. 여기에서, 목표 온도까지의 승온 시간은 일반적으로 1 내지 100℃/분이며, 목표 온도에 도달한 후의 경화 시간은 일반적으로 1분 내지 10시간, 바람직하게는 15분 내지 3시간이다. 필요에 따라 소성 온도 또는 소성 분위기의 조성을 단계적으로 변화시킬 수도 있다.
또한, 필요에 따라, 더 추가 가열을 할 수도 있다. 이 추가 가열은 소성을 더욱 진행시키기 위해서 실시하는 것이다. 제1 소성에 의해 반응이 진행되고 있기 때문에, 추가 가열은 수증기를 함유하지 않는 분위기, 예를 들면 질소, 아르곤 등의 불활성 가스 분위기에서 실시할 수도 있다. 또한 일반적으로 제1 소성보다도 높은 온도에서 실시할 수 있지만, 통상적으로는 1000℃ 이하에서 실시된다.
이 소성 공정에 있어서, 다공질화제에 함유되는 휘발 성분이 도막 내로부터 휘발 또는 승화된다. 이 결과, 실리카질막의 내부에 공공(3)이 형성되고, 다공질의 실리카질막(4)이 형성된다(도 1 (C)). 이러한 실리카질막은 굴절율이 비교적 낮은 특징을 가지고 있고, 본 발명에 있어서는 제1 소성 공정 후의 실리카질막의 굴절율은 1.35 이하이며, 바람직하게는 1.3 이하이다. 여기에서, 굴절율은 M-44형 분광 에립소미터(상품명, J.A.울람사 제조)에 의해 측정할 수 있다.
(C) 함침 공정
다음에, 수득된 다공질막에 제2 폴리실라잔 조성물을 함침시킨다. 여기에서, 사용되는 제2 폴리실라잔 조성물은, 폴리실라잔 화합물을 함유하고, 다공질화제를 함유하지 않는 조성물이다. 이 조성물에 사용되는 폴리실라잔 화합물, 용매, 및 그 밖의 첨가제 등은, 다공질화제를 함유하지 않는 점을 제외하고, 제1 폴리실라잔과 동일한 성분을 사용하는 것이 바람직하다. 그러한 재료를 사용함으로써 제2 폴리실라잔 조성물에 유래하는 실리카질 재료와, 다공질 실리카질막과의 친화성이 높아져 크랙 또는 기판의 변형이 개량되는 경향이 있다.
또한, 제2 폴리실라잔 조성물에 함유되는 각 성분의 함유량은, 제1 폴리실라잔 조성물에 있어서 기재한 범위에서 선택되는 것이 바람직하다. 다만, 미세한 공공에 조성물을 함침시킬 필요가 있기 때문에, 일반적으로 점도는 낮은 것이 바람직하다.
제2 폴리실라잔 조성물을 다공질 실리카질막에 함침시키는 방법은 특별히 한정되지 않으며, 임의의 방법을 사용할 수 있다. 예를 들면, 다공질 실리카질막을 제2 폴리실라잔 조성물 중에 침지하거나, 다공질 실리카질막의 표면에, 스핀 도포, 브러시 도포 등의 방법으로 제2 폴리실라잔 조성물을 도포할 수도 있다. 또한, 제2 폴리실라잔 조성물의 폴리실라잔 화합물의 함유량은, 도포 방법 등에 따라 적당히 조정된다. 예를 들면, 함침을 침지에 의해 실시하는 경우, 또는 함침을 스핀 도포에 의해 실시하는 경우에는, 폴리실라잔 화합물의 함유율이 폴리실라잔 조성물의 총 중량을 기준으로 하여 3 내지 18%인 것이 바람직하며, 5 내지 16%로 하는 것이 보다 바람직하다. 또한, 스핀 도포를 채용하는 경우에는, 도포 조건은 500 내지 3,000rpm인 것이 바람직하며, 700 내지 2,000rpm으로 하는 것이 보다 바람직하다. 또한, 제2 폴리실라잔 조성물의 농도는, 형성되어 있는 다공질 실리카질막에 함침시킬 필요가 있기 때문에 저점도인 것이 바람직한 한편, 함침 후에는 실리카질막 중에 존재하는 공공 또는 공극 등에 보유되기 때문에 고점도인 것이 바람직하다. 이로 인해, 제1 폴리실라잔 조성물과 비교하여 적당한 농도 범위가 좁아져 있다.
이러한 방법에 의해, 제2 폴리실라잔 조성물을 기판 표면에 접촉시킴으로써, 다공질 실리카질막에 함침시킬 수 있다. 즉, 실리카질막 내로부터 특정한 성분이 휘발됨으로써 공공이 생성되기 때문에, 대부분의 공공과 기판 표면 사이에는 연속된 경로가 있다. 이로 인해, 기판 표면에 도포된 조성물은, 그 경로를 통해 공공 내로 유입된다(도 1 (D)). 이 때, 필요에 따라 함침이 완료될 때까지 방치할 수도 있지만, 통상적으로 즉시 함침이 완료되기 때문에, 특별히 방치할 필요는 없다.
(D) 제2 소성 공정
제2 폴리실라잔 조성물을 공공 내로 유입시킨 후, 추가로 소성을 실시함으로써, 공공 내에 실리카질 재료(5)를 형성시킨다. 이 소성에 의해, 다공질 실리카질막의 공공을 실리카질 재료로 충전하여, 최종적인 실리카질막(절연막)(6)을 형성시킨다. 소성은 기본적으로 제1 소성 공정과 같은 조건으로 실시할 수 있다.
또한, 제1 소성 공정 및 제2 소성 공정 중, 적어도 한쪽이 수증기를 함유한, 불활성 가스 또는 산소 분위기 하에서 실시되는 것이 필요하지만, 제1 소성 공정 및 제2 소성 공정의 양쪽이, 수증기를 함유한, 불활성 가스 또는 산소 분위기 하에서 실시되는 것이 바람직하다.
제2 소성 후의 실리카질막(6)은, 공공 내가 실리카질 재료(5)로 충전되어 있기 때문에, 제1 소성 공정 후의 다공질 실리카질막보다도 굴절율이 높아진다. 구체적으로는, 최종적인 실리카질막의 굴절율은 1.4 이상이며, 바람직하게는 1.42 이상이다.
또한, 제1 소성 후의 다공질 실리카질막과, 제2 소성 후의 실리카질막과의 굴절율의 차이는 0.05 이상인 것이 바람직하며, 0.12 이상인 것이 바람직하다.
이와 같이 하여 수득된, 본 발명에 의한 쉘로우·트렌치·아이솔레이션 구조는, 수축률이 낮고, 홈부 근방의 인장 응력이 저감되고 있고, 물리적 강도가 높다고 하는 특징을 갖는 것이다. 이러한 특징은, 트렌치 등을 우선 상대적으로 수축률이 낮은 실리카질막인 비율까지 매설하고, 그 후, 수축률이 상대적으로 높은 실리카질막으로 완전하게 매설하기 때문에, 트렌치 등에 충전되는 수축률이 높은 실리카질막의 비율을 저감시킴으로써 달성되고 있는 것으로 생각된다.
본 발명에 의한 아이솔레이션 구조의 형성 방법은, 상기한 (A) 내지 (D)의 공정을 필수로 하지만, 필요에 따라, 하기의 보조 공정을 조합할 수도 있다.
(a) 용매 제거 공정
도포 공정 후, 또는 함침 공정 후, 소성에 앞서, 폴리실라잔 조성물이 도포된 기판을 프리베이크 처리할 수 있다. 이 공정에서는 도막 중에 함유되는 용매의 적어도 일부를 제거하는 것을 목적으로 한다.
통상적으로 용매 제거 공정에서는, 실질적으로 일정 온도로 가열하는 방법이 채택된다. 이 때, 실질적으로 폴리실라잔의 산화 또는 중합 반응이 일어나지 않는 조건으로 용매를 제거해야 한다. 따라서, 용매 제거 공정에 있어서의 온도는 통상 50 내지 250℃, 바람직하게는 80 내지 200℃의 범위내이다. 용매 제거 공정의 소요 시간은 일반적으로 0.5 내지 10분, 바람직하게는 1 내지 5분이다.
(b) 연마 공정
소성 후, 형성된 실리카질막의 불필요한 부분은 제거하는 것이 바람직하다. 이로 인해, 우선 연마 공정에 의해, 기판 위의 홈부 내측에 형성된 실리카질막을 남기고, 기판 표면의 평탄부 위에 형성된 실리카질막을 연마에 의해 제거한다. 이 공정이 연마 공정이다. 이 연마 공정은, 경화 처리후에 실시하는 것 이외에, 프리베이크 공정을 조합하는 경우에는, 프리베이크 직후에 실시할 수도 있다.
연마는 일반적으로 CMP에 의해 실시한다. 이 CMP에 의한 연마는, 일반적인 연마제 및 연마 장치에 의해 실시할 수 있다. 구체적으로는, 연마제로서는 실리카, 알루미나, 또는 세리아 등의 연마재와, 필요에 따라 기타 첨가제를 분산시킨 수용액 등을 사용할 수 있다. 연마 장치로서는, 시판 중인 일반적인 CMP 장치를 사용할 수 있다.
(c) 에칭 공정
상기의 연마 공정에 있어서, 기판 표면의 평탄부 위에 형성된 폴리실라잔 조성물에 유래하는 실리카질막은 대부분 제거되지만, 기판 표면의 평탄부에 잔존하고 있는 실리카질막을 제거하기 위해서, 추가로 에칭 처리를 실시하는 것이 바람직하다. 에칭 처리는 에칭액을 사용하는 것이 일반적이며, 에칭액으로서는, 실리카질막을 제거할 수 있는 것이면 특별히 한정되지 않지만, 통상적으로는 불화암모늄을 함유하는 불산 수용액을 사용한다. 이 수용액의 불화암모늄 농도는 5% 이상인 것이 바람직하며, 30% 이상인 것이 보다 바람직하다.
이상, 본 발명에 의한 아이솔레이션 구조의 형성 방법을, 쉘로우·트렌치·아이솔레이션을 형성시키는 경우에 관해서 설명하였다. 그러나, 이 방법은 금속막하 절연막이나 금속 배선 층간 절연막에 관해서도 마찬가지로 적용할 수 있다. 그 경우에는, 기판으로서, 평탄한 반도체 기판이나, 표면에 소자가 형성된 기판을 사용한다. 또한, 소자의 내열성 등의 관점에서, 온도 조건 등을 조정하는 것이 필요한 경우도 있다.
본 발명을 여러가지 예를 사용하여 설명하면 이하와 같다.
조제예 1 다공질화제의 조제
소형 압력 용기에 반응 용매인 크실렌을 취하여 밀폐하였다. 그 반응 용매중에 테트라클로로실란을 200.0g(1.18mol) 첨가한 후, 메틸아민을 291.6g(9.38mol) 100분에 걸쳐 교반하면서 주입하고, 다공질화제인 폴리아미노실라잔을 수득하였다. 수득된 중합체의 중량 평균 분자량은 555이었다.
조제예 2 퍼하이드로폴리실라잔의 조제
우선, 특허문헌 9에 기재된 방법에 준하여, 이하와 같이 퍼하이드로폴리실라잔을 합성하였다.
내용적 2리터의 4구 플라스크에 가스 취입관, 기계적 교반기, 듀와 콘덴서를 장착하였다. 반응기 내부를 건조 질소로 치환한 후, 4구 플라스크에 건조 피리딘 1500mL을 넣고, 이것을 빙랭하였다. 다음에 디클로로실란 100g을 가하면 백색 고체상의 어덕트(SiH2Cl2·2C5H5N)가 생성되었다. 반응 혼합물을 빙랭하고, 교반하면서 암모니아 70g을 취입하였다. 계속해서 건조 질소를 액층에 30분간 취입하고, 잉여의 암모니아를 제거하였다.
수득된 생성물을 부흐너 깔때기를 사용하여 건조 질소 분위기 하에서 감압 여과하여, 여과액 1200mL을 수득하였다. 증발기를 사용하여 피리딘을 증류 제거한 결과, 40g의 퍼하이드로폴리실라잔을 수득하였다. 수득된 퍼하이드로폴리실라잔의 수 평균 분자량을 GPC(전개액: CDCl3)에 의해 측정한 결과, 폴리스티렌 환산으로 800이었다. 그 IR 스펙트럼을 측정한 결과, 파수() 3350cm-1 및 1200cm-1 부근의 N-H에 기초하는 흡수, 2170cm-1의 Si-H에 기초하는 흡수, 및 1020 내지 820cm-1의 Si-N-Si에 기초하는 흡수를 나타내는 것이 확인되었다.
실시예 1
조제예 1에서 수득된 다공질화제와, 20중량%의 퍼하이드로폴리실라잔을 함유하는 디부틸에테르 용액을, 고형분의 중량비가 85:15가 되도록 혼합하고, 제1 폴리실라잔 조성물을 조제하였다. 이 조성물을 기판 위에 스핀 도포하고, 150℃에서 3분간 건조시켰다. 또한 산소와 수증기의 혼합 가스(H2O/(O2+H20)=80몰%)를 8L/분의 유속으로 흘려보내는 분위기 하, 400℃에서 30분간 제1 소성으로 처리하였다. 또한 질소 분위기하, 850℃에서 30분간 추가 가열을 실시하여, 다공질 실리카질막을 수득하였다. 이 다공질 실리카질막의 굴절율은 1.27이었다.
다음에, 이 다공질 실리카질막의 표면에, 조제예 2에서 조제된 퍼하이드로폴리실라잔을 10중량%의 농도로 디부틸에테르 용액에 용해시킨 제2 폴리실라잔 조성물을 스핀 도포하고, 또한 제1 소성 공정과 동일한 가열 조건으로 제2 소성으로 처리하고, 실리카질막(절연막)을 수득하였다. 이 실리카질막의 굴절율은 1.43이었다.
비교예 1
기판 표면에 10중량%의 퍼하이드로폴리실라잔을 함유하는 디부틸에테르 용액(Spinfil450(상품명), AZ일렉트로닉머티리얼즈 가부시키가이샤 제조)을 스핀 도포하고, 건조시킨 후, 실시예 1의 제1 소성과 동일한 조건으로 소성을 실시하여, 비교의 실리카질막을 수득하였다.
단면 관찰
실시예 1 및 실시예 1의 함침 공정 전에 있어서의 다공질 실리카질막의 단면을 전자 주사 현미경으로 관찰하였다. 함침 공정 전의 막의 단면에는 다수의 공공이 확인되어, 다공질인 것이 확인되었다. 한편, 실시예 1의 실리카질막의 단면에는 공공이 거의 확인되지 않아, 공공이 실리카질 재료로 충전된 치밀한 막인 것이 확인되었다.
물성 및 전기 특성의 평가
실시예 1 및 비교예 1, 및 실시예 1의 함침 공정 전에 있어서의 다공질 실리카질막의 인장 응력 및 수축률을 측정하였다. 각각의 평가는, 이하와 같이 실시하였다.
(a) 수축률
소성 전후의 막 두께를 M-44형 분광 에립소미터(상품명, J.A.울람사 제조)에 의해 측정하고, 수축률을 구하였다.
(b) 인장 응력
직경 10.16cm, 두께 0.5mm의 실리콘 웨이퍼의 휨을 FLX-2320형 레이저 내부 응력 측정 장치(상품명, KLA-Tencor사 제조)에 입력하였다. 또한, 이 실리콘 웨이퍼에 각 예와 같은 방법으로 실리카질막을 형성시키고, 상기 레이저 내부 응력 장치를 사용하여 23℃에 있어서 인장 응력을 측정하였다. 또한, 인장 응력의 측정에 필요한 막 두께는 M-44형 분광 에립소미터(상품명, J.A.울람사 제조)를 사용하여 측정하였다.
수득된 결과는 표 1에 기재하는 바와 같았다.
Figure 112013049847112-pct00006
본 발명의 방법에 의해 제조된 실시예 1의 실리카질막은, 비교예 1의 실리카질막에 비해, 수축률이 낮고, 인장 응력이 작았다. 실리카질막 중의 크랙이나 기판의 변형은, 제조시, 특히 소성 과정에 일어나는 막의 수축이나 막 중에 발생하는 인장 응력이 주된 원인으로 생각되고 있으며, 실리카질막의 수축률 및 응력의 저감 효과에 의해, 크랙이나 기판의 변형의 개량이 가능해진다. 또한, 폭이 좁은 트렌치가 형성된 기판에 대해, 실시예 1 및 비교예 1과 같은 방법으로 실리카질막을 형성시킨 경우, 비교예 1에 의한 실리카질막에서는 크랙이 발생한 것에 대해서, 실시예 1에 의한 실리카질막에서는 크랙의 발생을 회피할 수 있었다.
비교예 2
조제예 1에서 수득된 다공질화제와, 20중량%의 퍼하이드로폴리실라잔을 함유하는 디부틸에테르 용액을, 고형분의 중량비가 30:70이 되도록 혼합하고, 제1 폴리실라잔 조성물을 조제하였다. 이 조성물을 사용하여, 실시예 1과 같은 조건에 의해, 다공질 실리카질막을 수득하였다. 이 실리카질막의 굴절율은 1.42이며, 또한 수축률은 22%이며, 비교예 1보다도 높은 값이 되었다. 또한, 이 실리카질막에는 크랙의 발생이 확인되었다. 이것은 다공질화제의 배합량이 적은 것에 기인하는 것으로 생각된다.
비교예 3
제1 소성의 분위기를 건조 산소 분위기로 변경한 것 이외에는 실시예 1과 같이 하여, 실리카질막을 형성시켰다. 수득된 실리카질막에는, 크랙이 관찰되었다. 이것은 제1 소성 및 제2 소성 모두 수증기 분위기 하에서 실시하지 않았기 때문이라고 생각된다.
실시예 2
조제예 1에서 수득된 다공질화제와, 20중량%의 퍼하이드로폴리실라잔을 함유하는 디부틸에테르 용액을, 고형분의 중량비가 50:50이 되도록 혼합하고, 제1 폴리실라잔 조성물을 조제하였다. 이 조성물을 사용하여, 실시예 1과 같은 조건에 의해 소성한 결과, 굴절율 1.30의 다공질 실리카질막이 수득되었다. 또한 실시예 1과 같이 제2 폴리실라잔 조성물을 도포하고, 소성함으로써 실리카질막(절연막)을 수득하였다. 수득된 실리카질막의 굴절율은 1.44이며, 인장 응력은 7.3MPa, 수축률은 22%이었다. 이 실리카질막에는 크랙이 발생하고 있지 않은 것이 확인되었다.
실시예 3
조제예 1에서 수득된 다공질화제와, 20중량%의 퍼하이드로폴리실라잔을 함유하는 디부틸에테르 용액을, 고형분의 중량비가 90:10이 되도록 혼합하고, 제1 폴리실라잔 조성물을 조제하였다. 이 조성물을 사용하여, 실시예 1과 같은 조건에 의해 소성한 결과, 굴절율 1.22의 다공질 실리카질막이 수득되었다. 또한 실시예 1과 같이 제2 폴리실라잔 조성물을 도포하고, 소성함으로써 실리카질막(절연막)을 수득하였다. 수득된 실리카질막의 굴절율은 1.44이며, 인장 응력은 -15.1MPa, 수축률은 14.1%이었다. 이 실리카질막에는 크랙이 발생하고 있지 않은 것이 확인되었다.
제2 폴리실라잔 조성물의 퍼하이드로폴리실라잔 농도를 15중량%로 변경한 것 이외에는 실시예 1과 같이 하여, 실리카질막(절연막)을 수득하였다. 수득된 실리카질막의 굴절율은 1.43이며, 인장 응력은 -12.9MPa, 수축률은 15.6%이었다. 이 실리카질막에는 크랙이 발생하고 있지 않은 것이 확인되었다.
1 기판
2 제1 폴리실라잔 조성물
3 공공(空孔)
4 다공질 실리카질막
5 실리카질 재료
6 실리카질막(절연막)

Claims (8)

  1. 기판 표면에 다공질화제를 함유하는 제1 폴리실라잔 조성물을 도포하여 도막을 형성시키는 도포 공정,
    상기 도막을 소성하여, 굴절율 1.35 이하의 다공질 실리카질막을 형성시키는 제1 소성 공정,
    상기 다공질 실리카질막에 제2 폴리실라잔 조성물을 함침시키는 함침 공정, 및
    상기 다공질 실리카질막을 소성함으로써, 굴절율 1.4 이상의 실리카질막으로 이루어지는 아이솔레이션(isolation structure) 구조를 형성시키는 제2 소성 공정
    을 포함하여 이루어지고,
    상기 제1 소성 공정 또는 제2 소성 공정의 적어도 한쪽이, 수증기를 함유한, 불활성 가스 또는 산소 분위기 하에서 실시되고,
    상기 제1 소성 공정 또는 제2 소성 공정의 적어도 한쪽이, 200 내지 1000℃에서 실시되는 것을 특징으로 하는, 아이솔레이션 구조의 형성 방법.
  2. 제1항에 있어서, 상기 제1 폴리실라잔 조성물 및 상기 제2 폴리실라잔 조성물이, 퍼하이드로폴리실라잔을 함유하는 것인, 아이솔레이션 구조의 형성 방법.
  3. 제1항 또는 제2항에 있어서, 상기 다공질화제가 폴리아미노실라잔인, 아이솔레이션 구조의 형성 방법.
  4. 제1항 또는 제2항에 있어서, 상기 제1 소성 공정 또는 제2 소성 공정의 양쪽이, 수증기를 함유한, 불활성 가스 또는 산소 분위기 하에서 실시되는, 아이솔레이션 구조의 형성 방법.
  5. 제1항 또는 제2항에 있어서, 상기 기판이, 기판 표면 요철을 갖는 것이며, 그 오목부에 실리카질막으로 이루어지는 아이솔레이션 구조를 형성시켜 쉘로우·트렌치·아이솔레이션 구조(Shallow·Trench·Isolation structure)를 형성시키는, 아이솔레이션 구조의 형성 방법.
  6. 제1항 또는 제2항에 기재된 방법으로 형성된 것을 특징으로 하는 절연막.
  7. 제1항 또는 제2항에 기재된 방법으로 형성된 아이솔레이션 구조를 구비하는 것을 특징으로 하는 기판.
  8. 삭제
KR1020137014424A 2010-11-05 2011-11-02 아이솔레이션 구조의 형성 방법 KR101841907B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010248290A JP5405437B2 (ja) 2010-11-05 2010-11-05 アイソレーション構造の形成方法
JPJP-P-2010-248290 2010-11-05
PCT/JP2011/075265 WO2012060399A1 (ja) 2010-11-05 2011-11-02 アイソレーション構造の形成方法

Publications (2)

Publication Number Publication Date
KR20130132838A KR20130132838A (ko) 2013-12-05
KR101841907B1 true KR101841907B1 (ko) 2018-03-26

Family

ID=46024512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137014424A KR101841907B1 (ko) 2010-11-05 2011-11-02 아이솔레이션 구조의 형성 방법

Country Status (9)

Country Link
US (1) US8969172B2 (ko)
EP (1) EP2637203B1 (ko)
JP (1) JP5405437B2 (ko)
KR (1) KR101841907B1 (ko)
CN (1) CN103189972B (ko)
IL (1) IL226131A (ko)
SG (1) SG189886A1 (ko)
TW (1) TWI539522B (ko)
WO (1) WO2012060399A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102053350B1 (ko) * 2013-06-13 2019-12-06 삼성전자주식회사 저유전율 절연층을 가진 반도체 소자를 형성하는 방법
US20160172188A1 (en) * 2014-12-16 2016-06-16 Samsung Sdi Co., Ltd. Rinse solution for silica thin film, method of producing silica thin film, and silica thin film
US9847245B1 (en) * 2016-06-16 2017-12-19 Samsung Electronics Co., Ltd. Filling processes
US10647578B2 (en) 2016-12-11 2020-05-12 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude N—H free and SI-rich per-hydridopolysilzane compositions, their synthesis, and applications
EP3755658A4 (en) 2018-02-21 2022-03-02 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude PERHYDROPOLYSILAZANE COMPOSITIONS AND METHODS OF FORMING OXIDE FILMS USING THEM
US11450526B2 (en) * 2018-05-30 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Cyclic spin-on coating process for forming dielectric material
JP2020083728A (ja) * 2018-11-29 2020-06-04 メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ ＧｍｂＨ ブロックコポリマーを含んでなるアモルファスシリコン形成組成物、およびそれを用いたアモルファスシリコン膜の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039902A (ja) 2002-07-04 2004-02-05 Renesas Technology Corp 半導体装置およびその製造方法
JP2005340327A (ja) 2004-05-25 2005-12-08 Renesas Technology Corp 半導体装置及びその製造方法
JP2006332442A (ja) 2005-05-27 2006-12-07 Toshiba Corp 半導体装置及びその製造方法
JP2009206440A (ja) * 2008-02-29 2009-09-10 Az Electronic Materials Kk シリカ質膜の形成方法およびそれにより形成されたシリカ質膜

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3904691B2 (ja) 1997-10-17 2007-04-11 Ａｚエレクトロニックマテリアルズ株式会社 ポリシラザン含有組成物及びシリカ質膜の形成方法
JP4408994B2 (ja) 1999-07-13 2010-02-03 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物
US6318124B1 (en) * 1999-08-23 2001-11-20 Alliedsignal Inc. Nanoporous silica treated with siloxane polymers for ULSI applications
KR100362834B1 (ko) * 2000-05-02 2002-11-29 삼성전자 주식회사 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
JP4722269B2 (ja) 2000-08-29 2011-07-13 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物、ならびに低誘電率多孔質シリカ質膜の製造方法
US7270886B2 (en) 2000-10-12 2007-09-18 Samsung Electronics Co., Ltd. Spin-on glass composition and method of forming silicon oxide layer in semiconductor manufacturing process using the same
US6703324B2 (en) * 2000-12-21 2004-03-09 Intel Corporation Mechanically reinforced highly porous low dielectric constant films
JP4574124B2 (ja) 2003-05-01 2010-11-04 Ａｚエレクトロニックマテリアルズ株式会社 コーティング組成物、多孔質シリカ質膜、多孔質シリカ質膜の製造方法及び半導体装置
JP4588304B2 (ja) 2003-08-12 2010-12-01 Ａｚエレクトロニックマテリアルズ株式会社 コーティング組成物、およびそれを用いて製造した低誘電シリカ質材料
JP2006188547A (ja) 2003-08-12 2006-07-20 Az Electronic Materials Kk コーティング組成物、およびそれを用いて製造した低誘電多孔質シリカ質材料
CN100444331C (zh) * 2003-11-11 2008-12-17 三星电子株式会社 旋涂玻璃组合物和在半导体制造工序中使用该旋涂玻璃形成氧化硅层的方法
US7332409B2 (en) * 2004-06-11 2008-02-19 Samsung Electronics Co., Ltd. Methods of forming trench isolation layers using high density plasma chemical vapor deposition
JP4438685B2 (ja) * 2005-05-23 2010-03-24 セイコーエプソン株式会社 透明導電膜とその形成方法、電気光学装置、及び電子機器
JP2008103645A (ja) 2006-10-20 2008-05-01 Toshiba Corp 半導体装置の製造方法
JP4812667B2 (ja) 2007-03-19 2011-11-09 富士通株式会社 半導体装置の製造方法
US8541053B2 (en) * 2010-07-08 2013-09-24 Molecular Imprints, Inc. Enhanced densification of silicon oxide layers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039902A (ja) 2002-07-04 2004-02-05 Renesas Technology Corp 半導体装置およびその製造方法
JP2005340327A (ja) 2004-05-25 2005-12-08 Renesas Technology Corp 半導体装置及びその製造方法
JP2006332442A (ja) 2005-05-27 2006-12-07 Toshiba Corp 半導体装置及びその製造方法
JP2009206440A (ja) * 2008-02-29 2009-09-10 Az Electronic Materials Kk シリカ質膜の形成方法およびそれにより形成されたシリカ質膜

Also Published As

Publication number Publication date
IL226131A (en) 2017-05-29
US8969172B2 (en) 2015-03-03
IL226131A0 (en) 2013-06-27
EP2637203A1 (en) 2013-09-11
CN103189972A (zh) 2013-07-03
KR20130132838A (ko) 2013-12-05
CN103189972B (zh) 2015-12-16
TWI539522B (zh) 2016-06-21
SG189886A1 (en) 2013-06-28
EP2637203A4 (en) 2014-07-23
WO2012060399A1 (ja) 2012-05-10
US20130214383A1 (en) 2013-08-22
EP2637203B1 (en) 2020-03-25
JP2012099753A (ja) 2012-05-24
JP5405437B2 (ja) 2014-02-05
TW201232661A (en) 2012-08-01

Similar Documents

Publication Publication Date Title
KR101841907B1 (ko) 아이솔레이션 구조의 형성 방법
KR101711662B1 (ko) 폴리실라잔을 함유하는 코팅 조성물
KR101927683B1 (ko) 이산화규소막의 제조 방법
KR101623764B1 (ko) 실리카질 막의 제조에 사용하는 침지용 용액 및 이를 사용한 실리카질 막의 제조법
JP4982659B2 (ja) シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板
US8828877B2 (en) Etching solution and trench isolation structure-formation process employing the same
KR101412453B1 (ko) 실리카질 막 형성용 조성물 및 이를 사용한 실리카질 막의 제조법
EP2677535B1 (en) Method for forming insulating film
JP2015173283A (ja) 絶縁膜形成に用いられる組成物

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant