KR101711662B1 - 폴리실라잔을 함유하는 코팅 조성물 - Google Patents

폴리실라잔을 함유하는 코팅 조성물 Download PDF

Info

Publication number
KR101711662B1
KR101711662B1 KR1020100136639A KR20100136639A KR101711662B1 KR 101711662 B1 KR101711662 B1 KR 101711662B1 KR 1020100136639 A KR1020100136639 A KR 1020100136639A KR 20100136639 A KR20100136639 A KR 20100136639A KR 101711662 B1 KR101711662 B1 KR 101711662B1
Authority
KR
South Korea
Prior art keywords
molecular weight
polysilazane
film
perhydro
coating composition
Prior art date
Application number
KR1020100136639A
Other languages
English (en)
Other versions
KR20110081043A (ko
Inventor
마사노부 하야시
Original Assignee
메르크 파텐트 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 메르크 파텐트 게엠베하 filed Critical 메르크 파텐트 게엠베하
Publication of KR20110081043A publication Critical patent/KR20110081043A/ko
Application granted granted Critical
Publication of KR101711662B1 publication Critical patent/KR101711662B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09DCOATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/007After-treatment
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01BNON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00Silicon; Compounds thereof
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09DCOATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D7/00Features of coating compositions, not provided for in group C09D5/00; Processes for incorporating ingredients in coating compositions
    • C09D7/20Diluents or solvents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wood Science & Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Paints Or Removers (AREA)
  • Silicon Polymers (AREA)
  • Element Separation (AREA)

Abstract

과제
매설성과 도포성이 우수하고, 우수한 막 물성을 갖는 실리카질막을 형성할 수 있는 코팅 조성물과 그것을 사용한 실리카질막의 형성 방법의 제공.
해결 수단
퍼하이드로폴리실라잔과 용매를 함유하여 이루어지는 코팅 조성물로서, 상기 퍼하이드로폴리실라잔의 분자량 분포 곡선이, 분자량 800 ∼ 2,500 의 범위와, 분자량 3,000 ∼ 8,000 의 범위에서 각각 극대를 갖고, 중량 평균 분자량 (Mw) 과 수 평균 분자량 (Mn) 의 비 (Mw/Mn) 가 6 ∼ 12 인 코팅 조성물. 이 코팅 조성물 갭을 갖는 기판 상에 도포하고, 1000 ℃ 이하에서 가열함으로써 갭 심부까지 매설된 실리카질막을 형성시킬 수 있다.

Description

폴리실라잔을 함유하는 코팅 조성물{COATING COMPOSITION CONTAINING POLYSILAZANE}
본 발명은 반도체의 제조 공정에 있어서 실리카질막을 형성시키기 위한 코팅 조성물에 관한 것이다. 보다 구체적으로는, 반도체의 제조 공정에서 절연막으로서 사용되는 실리카질막을 형성시키기 위한 폴리실라잔을 함유하는 코팅 조성물에 관한 것이다.
요즈음 반도체 장치에는 보다 높은 집적 밀도가 요구되게 되었고, 그것에 부응하기 위해 제조 기술이 개량되고 있다. 그리고, 그러한 반도체 장치의 제조 과정의 하나인 절연막을 형성시키는 공정에서는, 좁은 갭을 매설하는 것이 필요해지고 있다.
이와 같은 좁은 갭을 매설하는 데에 퍼하이드로폴리실라잔을 함유하는 코팅 조성물을 사용하는 것이 알려져 있다. 퍼하이드로폴리실라잔은 기본 골격이 Si-N, Si-H, N-H 결합에 의해 구성되는 중합체로서, 산소 및/또는 수증기를 함유하는 분위기에서 소성함으로써 Si-N 결합이 Si-O 결합으로 치환되어 순도가 높은 실리카질막이 얻어진다고 하는 특징을 갖고 있다.
그러나, 반도체에 요구되는 집적 밀도가 보다 높아짐에 따라서 갭은 보다 좁아지고 있다. 종래 알려져 있는, 퍼하이드로폴리실라잔을 함유하는 코팅 조성물은 일반적으로 매설성이 우수한 것으로 여겨지고 있지만, 요즈음 요구되는 높은 집적 밀도를 달성하기 위해서는 개량이 필요해지고 있다. 구체적으로는, 종래의 코팅 조성물에서는 매설성과 도포성을 양립시키는 것이 곤란해지고 있다.
이와 같은 문제의 원인의 하나로서, 퍼하이드로폴리실라잔의 분자량 분포가 있는 것이 알려져 있다. 예를 들어, 특허문헌 1 에는 중량 평균 분자량이 4000 ∼ 8000 이고, 중량 평균 분자량 및 수 평균 분자량의 비가 3.0 ∼ 4.0 인 퍼하이드로폴리실라잔을 사용한 스핀-온 유리 조성물이 개시되어 있다. 또, 특허문헌 2 에는 중량 평균 분자량이 3000 ∼ 6000 인 폴리실라잔을 함유하는 스핀-온 글라스가 개시되어 있다. 또한, 특허문헌 3 에는 폴리스티렌 환산 분자량이 700 이하인 폴리실라잔의 양이, 전체 폴리실라잔의 양의 10 % 이하인 실리카계 피막 형성용 도포액이 개시되어 있다. 이들은 모두 폴리실라잔의 분자량 분포를 제어하여 도포성 등을 개량하고자 하는 것이다.
본 발명자들의 검토에 의하면, 중량 평균 분자량이 작은 퍼하이드로폴리실라잔을 사용하면 매설성은 향상되는 경향이 있지만, 도포시에 스트라이에이션이 발생하기 쉬워지고, 반대로 중량 평균 분자량이 큰 퍼하이드로폴리실라잔을 사용하면 스트라이에이션의 발생이 억제되어 도포성이 개량되지만, 매설성은 열화되는 경향이 있다. 이 결과, 좁은 갭의 심부까지 충분히 매설되지 않아, 도포 후에 소성하여 실리카질막을 형성시켰을 경우, 갭 심부의 플루오르화 수소산에 의한 에칭 레이트가 커진다는 문제가 발생하기 쉽다고 하는 문제점이 있었다. 이와 같은 문제점은, 특허문헌 1 ∼ 3 에 기재되어 있는 바와 같은 분자량 분포의 제어만으로는 충분하지 않아, 추가적인 개량이 요망되고 있었다.
일본 공개특허공보 2001-319927호 명세서 일본 공개특허공보 2005-150702호 명세서 일본 공개특허공보 평8-269399호 명세서 일본 특허 제1474685호 명세서 일본 특허 제2613787호 명세서
이상와 같이, 종래의 코팅 조성물에서는, 요즈음 요구되는 좁은 갭을 갖는 기판에 대해 실리카질막을 형성시키고자 하는 경우에 매설성과 도포성을 충분히 양립시킬 수 없었다. 본 발명의 목적은, 이와 같은 문제점을 감안하여 좁은 갭, 바꾸어 말하면 애스펙트비가 큰 갭을 충분히 매설할 수 있고, 또한 도포시에 스트라이에이션이 발생하지 않는, 반도체 장치의 실리카질막을 형성시키기 위해 코팅 조성물을 제공하는 것에 있다.
본 발명에 의한 코팅 조성물은, 퍼하이드로폴리실라잔과 용매를 함유하여 이루어지는 코팅 조성물로서, 상기 퍼하이드로폴리실라잔의 분자량 분포 곡선이, 분자량 800 ∼ 2,500 의 범위와, 분자량 3,000 ∼ 8,000 의 범위에서 각각 극대를 갖고, 중량 평균 분자량 (Mw) 과 수 평균 분자량 (Mn) 의 비 (Mw/Mn) 가 6 ∼ 12 인 것을 특징으로 하는 것이다.
또, 본 발명에 의한 실리카질막의 형성 방법은,
요철을 갖는 기판의 표면 상에, 퍼하이드로폴리실라잔과 용매를 함유하여 이루어지는 코팅 조성물로서, 상기 퍼하이드로폴리실라잔의 분자량 분포 곡선이, 분자량 800 ∼ 2,500 의 범위와, 분자량 3,000 ∼ 8,000 의 범위에서 각각 극대를 갖고, 중량 평균 분자량 (Mw) 과 수 평균 분자량 (Mn) 의 비 (Mw/Mn) 가 6 ∼ 12 인 코팅 조성물을 도포하는 도포 공정, 및
도포가 끝난 기판을 1000 ℃ 미만의 산소 분위기 또는 수증기를 함유하는 산화 분위기에서 가열 처리하여 상기 조성물을 이산화규소막으로 전화 (轉化) 시키는 경화 공정을 포함하여 이루어지는 것을 특징으로 하는 것이다.
본 발명의 코팅 조성물에 의하면, 폴리실라잔 화합물을 함유하는 코팅 조성물의 도포성과 매설성을 양립시킨 데다가, 또한 얻어지는 실리카질막의 막 물성도 개선할 수 있다.
이하, 본 발명의 실시형태에 대하여 상세하게 설명한다.
코팅 조성물
본 발명에 의한 코팅 조성물은, 퍼하이드로폴리실라잔과 그 퍼하이드로폴리실라잔을 용해시킬 수 있는 용매를 함유하여 이루어진다.
본 발명에 사용되는 퍼하이드로폴리실라잔은, 후술하는 바와 같이 특정 분자량 및 분자량 분포를 가질 필요가 있지만, 그 구조는 특별히 한정되지 않아, 본 발명의 효과를 저해하지 않는 한 임의의 구조의 것을 선택할 수 있다. 무기 화합물인 퍼하이드로폴리실라잔은 규소, 질소 및 수소만으로 이루어지고, 소성에 의해 실리카질막을 형성시켰을 때에 불순물이 잘 혼입되지 않는다고 하는 특징을 갖고 있다. 이와 같은 퍼하이드로폴리실라잔의 구체적인 구조는, 하기 일반식 (Ⅰ) 로 나타낼 수 있다.
-(SiH2-NH)n- (Ⅰ)
식 중, n 은 중합도를 나타내는 수이다.
또한, 본 발명의 효과를 저해하지 않는 범위에서, (Ⅰ) 식의 수소의 일부 또는 전부가 알킬기, 알케닐기, 시클로알킬기, 아릴기, 알킬실릴기, 알킬아미노기 또는 알콕시기 등으로 치환된 폴리실라잔 화합물을 소량 함유할 수도 있다.
본 발명에 의한 폴리실라잔 조성물은, 상기한 퍼하이드로폴리실라잔을 함유하여 이루어지는 것인데, 그 퍼하이드로폴리실라잔의 분자량 분포 곡선이 분자량 800 ∼ 2,500 의 영역과, 분자량 3,000 ∼ 8,000 의 영역에서 극대를 갖는 것이다. 이 경우, 그 2 개의 극대 사이에는 1 개 이상의, 바람직하게는 1 개의 극소가 존재한다.
이와 같은 분자량 분포 곡선을 갖는 퍼하이드로폴리실라잔은 임의의 방법으로 조제할 수 있는데, 가장 간단하게는 상대적으로 분자량이 큰 퍼하이드로폴리실라잔과, 상대적으로 분자량이 작은 퍼하이드로폴리실라잔을 혼합함으로써 얻을 수 있다. 보다 구체적으로는 중량 평균 분자량이 800 ∼ 2,500, 특히 1,000 ∼ 2,200 인 퍼하이드로폴리실라잔 (이하, 간단히 저분자량 폴리실라잔이라고 한다) 과, 중량 평균 분자량이 3,000 ∼ 8,000, 특히 3,500 ∼ 7,000 인 퍼하이드로폴리실라잔 (이하, 간단히 고분자량 폴리실라잔이라고 한다) 을 혼합함으로써 얻는 것이 바람직하다. 이것은 혼합 전의 퍼하이드로폴리실라잔의 합성 방법은 특별히 한정되지 않지만, 예를 들어 특허문헌 4 또는 5 에 기재된 방법에 의해 합성할 수 있다.
퍼하이드로폴리실라잔뿐만 아니라, 고분자 화합물은 분자량 분포에 폭이 있기 때문에, 분자량이 상이한 2 종류의 고분자 화합물을 혼합했을 때, 혼합 전후에서 분자량 분포의 극대의 위치가 변화되는 경우가 있다. 이것은 특히 2 종류의 고분자 화합물의 분자량 분포에 있어서 극대가 되는 분자량이 가까운 경우에 일어나기 쉬워, 혼합에 의해 극대값을 갖는 분자량이 가까워지는 경향이 있다. 경우에 따라서는 극대값이 1 개가 되는 경우도 있다. 그러나, 상기한 바와 같은 중량 평균 분자량을 갖는 2 종류의 퍼하이드로폴리실라잔을 혼합했을 경우, 분자량의 차가 크기 때문에, 일반적으로는 극대값이 1 개가 되는 경우는 없다. 또, 본원발명에서는 2 개의 극대값 사이의 분자량을 갖는 성분을 적게 함으로써 본 발명의 효과가 발현되는 것으로 생각되기 때문에, 적어도 2 개의 극대 사이에 극소를 갖도록 2 종류의 퍼하이드로폴리실라잔을 혼합할 필요가 있다.
본 발명에 있어서 목적으로 하는 분자량 분포를 달성하기 위해 2 종류의 퍼하이드로폴리실라잔을 혼합하는 경우, 각각 퍼하이드로폴리실라잔의 분자량 분포는 좁은 편이 바람직하다. 이것은 혼합되는 어느 것 또는 양방의 퍼하이드로폴리실라잔의 분자량 분포가 넓으면, 분포 곡선의 2 개의 극대 사이에 극소가 잘 나타나지 않고, 또한 본 발명의 효과도 작아지는 경향이 있기 때문이다. 구체적으로는, 혼합하기 전의 2 종류의 퍼하이드로폴리실라잔 각각에 대하여 중량 평균 분자량 (Mw) 과 수 평균 분자량 (Mn) 의 비 (Mw/Mn) 가 1.1 ∼ 1.8 인 것이 바람직하다.
퍼하이드로폴리실라잔의 분자량 분포를 좁게 하려면, 퍼하이드로폴리실라잔에 함유되는 고분자량 성분 및/또는 저분자량 성분을 제거함으로써 실시하는 것이 간편하다. 이와 같이 고분자량 성분 및/또는 저분자량 성분을 제거하는 간단한 방법으로는, 용해도의 분자량 의존성을 이용하는 방법을 들 수 있다. 즉, 퍼하이드로폴리실라잔은 일반적으로 분자량이 클수록 용해도가 낮고, 분자량이 작을수록 용해도가 높은 경향이 있다. 이와 같은 용해도의 차를 이용하여, 그 퍼하이드로폴리실라잔의 일부를 용해시킬 수 있을 정도의 용해성을 갖는 용매에 그 퍼하이드로폴리실라잔을 용해시켜 불용성 성분을 여과 분리함으로써, 불용성 성분으로서 여과 분리된 고분자량 성분과, 용매 중에 용해된 저분자량 성분으로 분별할 수 있다. 즉, 여과 분리된 불용성 성분을 제거하면 고분자량 성분을 제거하게 되고, 용해된 성분을 제거하면 저분자량 성분을 제거하게 된다.
여기에서, 퍼하이드로폴리실라잔의 용해성은 사용하는 용매에 따라 상이하기 때문에, 임의의 용매로 고분자량 성분을 제거한 후, 용해성이 상이한 다른 용매를 사용하여 저분자량을 제거하여 더욱 분자량 분포의 폭을 좁힐 수도 있다. 이와 같은 방법에서는, 고분자량 성분 또는 저분자량 성분을 완전히 제거하지 못하는 경우가 많지만, 상이한 분자량, 즉 중합도가 상이한 화합물의 혼합물인 고분자 화합물의 분자량 분포를 좁히기 위해서는 간편하고 또한 유효한 방법이다. 이와 같은 용도에 사용되는 용매로는, 예를 들어 탄화수소가 적당하다. 예를 들어, 알칸류이면, 탄소수가 많아짐에 따라 분자량이 보다 큰 퍼하이드로폴리실라잔을 용해시킬 수 있는 경향이 있다. 일반적으로는, 탄소수가 5 ∼ 10 정도인 탄화수소를 사용할 수 있다.
또, 고분자 화합물의 분자량 분포를 좁히기 위해, 일반적으로 사용되는 크로마토그래피 등에 의해 퍼하이드로폴리실라잔의 분자량마다 분별할 수도 있다. 그러나, 크로마토그래피를 사용하면 처리 시간이 길어지는 경우가 있어, 생산 효율의 관점에서 상기한 용매에 대한 용해성의 차를 이용하는 방법이 바람직하다.
그 밖에, 퍼하이드로폴리실라잔의 분자량 분포를 좁히기 위한 처리를 하는 것이 아니라, 분자량 분포가 좁은 퍼하이드로폴리실라잔을 합성 방법이나 합성 원료를 조정함으로써 합성하는 것도 유효하다.
또한, 2 종류의 퍼하이드로폴리실라잔을 혼합하기 전에, 각각의 퍼하이드로폴리실라잔에 함유되는 고분자량 성분 또는 저분자량 성분을 제거하는 경우에는, 저분자량 퍼하이드로폴리실라잔의 고분자량 성분을, 그리고 고분자량 퍼하이드로폴리실라잔의 저분자량 성분을 제거하는 것이 바람직하다. 이와 같이 분자량 분포 곡선의 2 개의 극대의 중간 영역에 대응하는 성분을 적게 함으로써 본 발명의 효과가 보다 강하게 발현된다.
이상과 같은 방법으로 상이한 분자량을 갖는 퍼하이드로폴리실라잔을 준비하고, 그것들을 혼합할 때, 그 혼합비는, 저분자량 폴리실라잔과 고분자량 폴리실라잔의 중량비가 3 : 7 ∼ 6 : 4 인 것이 바람직하고, 4 : 6 ∼ 6 : 4 인 것이 보다 바람직하다. 혼합비가 이 범위 밖이면, 도포성과 매설성의 밸런스가 나빠지는 경우가 있기 때문이다.
본 발명에서 특정되는 분자량 분포를 갖는 퍼하이드로폴리실라잔은, 상기한 바와 같이 분자량이 상이한 2 종류의 퍼하이드로폴리실라잔을 혼합함으로써 얻는 것이 간편하지만, 그 밖의 방법에 의해 얻어지는 것이어도 된다. 예를 들어, 비교적 넓은 분자량 분포를 갖는 퍼하이드로폴리실라잔을 준비하고, 그것으로부터 크로마토그래피로 분자량이 2,500 ∼ 3,000 부근인 중간 영역 성분을 제거함으로써 원하는 분자량 분포를 달성할 수 있다.
또, 본 발명에 사용되는 퍼하이드로폴리실라잔은, 그 중량 평균 분자량 (Mw) 과 수 평균 분자량 (Mn) 의 비 (Mw/Mn) 가 6 ∼ 12 인 것이 필요하고, 7 ∼ 10 인 것이 바람직하다. 이와 같은 비 (Mw/Mn) 는, 상기한 바와 같이 2 종류의 퍼하이드로폴리실라잔을 혼합하는 경우에는, 저분자량 퍼하이드로폴리실라잔과, 고분자량 퍼하이드로폴리실라잔을 3 : 7 ∼ 6 : 4 의 중량비로 혼합한 경우에 달성할 수 있다.
본 발명에 의한 코팅 조성물은, 상기 퍼하이드로폴리실라잔을 용해시킬 수 있는 용매를 함유하여 이루어진다. 이와 같은 용매로는, 상기 각 성분을 용해시킬 수 있는 것이라면 특별히 한정되는 것은 아니지만, 바람직한 용매의 구체예로는 다음의 것을 들 수 있다 :
(a) 방향족 화합물, 예를 들어 벤젠, 톨루엔, 자일렌, 에틸벤젠, 디에틸벤젠, 트리메틸벤젠, 트리에틸벤젠 등, (b) 포화 탄화수소 화합물, 예를 들어 n-펜탄, i-펜탄, n-헥산, i-헥산, n-헵탄, i-헵탄, n-옥탄, i-옥탄, n-노난, i-노난, n-데칸, i-데칸 등, (c) 지환식 탄화수소 화합물, 예를 들어 에틸시클로헥산, 메틸시클로헥산, 시클로헥산, 시클로헥센, p-멘탄, 데카하이드로나프탈렌, 디펜텐, 리모넨 등, (d) 에테르류, 예를 들어 디프로필에테르, 디부틸에테르, 디에틸에테르, 메틸터셔리부틸에테르, 아니솔 등, 및 (e) 케톤류, 예를 들어 메틸이소부틸케톤 등. 이들 중에서, (b) 포화 탄화수소 화합물, (c) 지환식 탄화수소 화합물, (d) 에테르류 및 (e) 케톤류가 보다 바람직하다.
이들 용매는 용제의 증발 속도를 조정하기 위해, 인체에 대한 유해성을 낮추기 위해, 또는 각 성분의 용해성을 조정하기 위해 적절히 2 종 이상 혼합한 것도 사용할 수 있다.
본 발명에 사용되는 코팅 조성물은, 필요에 따라 그 밖의 첨가제 성분을 함유할 수도 있다. 그러한 성분으로서, 예를 들어 점도 조정제, 가교 촉진제 등을 들 수 있다. 또, 반도체 장치에 사용되었을 때에 나트륨의 게터링 효과 등을 목적으로 인 화합물, 예를 들어 트리스(트리메틸실릴)포스페이트 등을 함유할 수도 있다.
또, 상기 각 성분의 함유량은 목적으로 하는 조성물의 용도에 따라 변화되지만, 퍼하이드로폴리실라잔의 함유율이 10 ∼ 25 중량% 인 것이 바람직하고, 12 ∼ 22 중량% 로 하는 것이 보다 바람직하다. 일반적으로 퍼하이드로폴리실라잔의 함유량이 과도하게 높으면 코팅 조성물의 점도가 높아져 매설성이나 도포성이 열화되는 경향이 있고, 또 과도하게 낮으면 형성되는 실리카질막의 두께가 부족한 경향이 있다.
실리카질막의 제조법
본 발명에 의한 실리카질막의 제조법에 의하면, 홈이나 구멍 등의 갭이 있는 기판 상에, 갭의 심부까지 충분히 매설되어 막면이 평탄하고, 막질도 균질한 피막을 형성할 수 있다. 따라서, 전자 디바이스의 트랜지스터부나 캐퍼시터부의 평탄화 절연막 (프리메탈 절연막) 으로서 형성할 수도 있고, 또한 홈이 형성된 기판 상에 실리카질막을 형성시켜 홈을 매설 밀봉함으로써 트랜치ㆍ아이솔레이션 구조를 형성할 수도 있다. 이하, 트랜치ㆍ아이솔레이션 구조를 형성시키는 방법에 기초하여 본 발명을 설명한다.
(A) 도포 공정
본 발명에 의한 코팅 조성물은, 기판 상의 트랜치ㆍ아이솔레이션 구조의 형성에 적합한 것이다. 트랜치ㆍ아이솔레이션 구조를 형성시키는 경우에는, 원하는 홈 패턴을 갖는 실리콘 등의 기판을 준비한다. 이 홈 형성에는 임의의 방법을 사용할 수 있는데, 예를 들어 이하에 나타내는 방법에 의해 형성시킬 수 있다.
먼저, 실리콘 기판 표면에, 예를 들어 열 산화법에 의해 이산화실리콘막을 형성시킨다. 여기에서 형성시키는 이산화실리콘막의 두께는 일반적으로 5 ∼ 30 ㎚ 이다.
필요에 따라, 형성된 이산화실리콘막 상에, 예를 들어 감압 CVD 법에 의해 질화실리콘막을 형성시킨다. 이 질화실리콘막은, 이후의 에칭 공정에 있어서의 마스크 혹은 후술하는 연마 공정에 있어서의 스톱층으로서 기능시킬 수 있는 것이다. 질화실리콘막은 형성시키는 경우에는 일반적으로 100 ∼ 400 ㎚ 의 두께로 형성시킨다.
이와 같이 형성시킨 이산화실리콘막 또는 질화실리콘막 상에 포토레지스트를 도포한다. 필요에 따라 포토레지스트막을 건조 또는 경화시킨 후, 원하는 패턴으로 노광 및 현상하여 패턴을 형성시킨다. 노광 방법은 마스크 노광, 주사 노광 등 임의의 방법으로 실시할 수 있다. 또, 포토레지스트도 해상도 등의 관점에서 임의의 것을 선택하여 사용할 수 있다.
형성된 포토레지스트막을 마스크로 하여, 질화실리콘막 및 그 아래에 있는 이산화실리콘막을 순차적으로 에칭한다. 이 조작에 의해 질화실리콘막 및 이산화실리콘막에 원하는 패턴이 형성된다.
패턴이 형성된 질화실리콘막 및 이산화실리콘막을 마스크로 하여 실리콘 기판을 드라이 에칭하여 트랜치ㆍ아이솔레이션 홈을 형성시킨다.
형성되는 트랜치ㆍ아이솔레이션 홈의 폭은, 포토레지스트막을 노광시키는 패턴에 의해 결정된다. 반도체 소자에 있어서의 트랜치ㆍ아이솔레이션 홈은 목적으로 하는 반도체 소자에 따라 상이하지만, 폭은 일반적으로 0.02 ∼ 10 ㎛, 바람직하게는 0.05 ∼ 5 ㎛ 이고, 깊이는 200 ∼ 1000 ㎚, 바람직하게는 300 ∼ 700 ㎚ 이다. 본 발명에 의한 방법은, 종래의 트랜치ㆍ아이솔레이션 구조의 형성 방법에 비해 보다 좁고, 보다 깊은 부분까지 균일하게 매설할 수 있기 때문에, 보다 좁고, 보다 깊은 트랜치ㆍ아이솔레이션 구조를 형성시키는 경우에 적합한 것이다. 특히, 종래의 실리카질막 형성용 조성물이나 실리카질막의 형성 방법에서는, 홈의 깊은 부분까지 균일한 실리카질막의 형성이 곤란하였던, 홈의 폭이 일반적으로 0.5 ㎛ 이하, 특히 0.1 ㎛ 이하, 애스펙트비가 5 이상인 트랜치ㆍ아이솔레이션 구조를 형성하는 경우, 본 발명에 의한 실리카질막 형성용 조성물을 사용함으로써 홈 내의 실리카질막을 균일하게 형성시킬 수 있다.
이어서, 이와 같이 준비된 실리콘 기판 상에, 실리카질막의 재료가 되는 상기 코팅 조성물의 도포막을 형성시킨다.
코팅 조성물은 임의의 방법으로 기판 상에 도포할 수 있다. 구체적으로는, 스핀 코트, 커튼 코트, 딥 코트 및 그 밖의 것을 들 수 있다. 이들 중에서, 도포막면의 균일성 등의 관점에서 스핀 코트가 특히 바람직하다.
실리카질막 형성용 조성물 도포 후의 트랜치 홈 매설성 및 도포성을 양립시키기 위해, 도포되는 도포막의 두께는 일반적으로 10 ∼ 1,000 ㎚, 바람직하게는 50 ∼ 800 ㎚ 이다.
도포의 조건은 조성물의 농도, 용매 또는 도포 방법 등에 따라 변화되지만, 스핀 코트를 예로 들면 이하와 같다.
최근에는 제조의 수율을 개선하기 위해 대형 기판에 소자를 형성시키는 경우가 많은데, 8 인치 이상의 실리콘 기판에 균일하게 실리카질막 형성용 조성물의 도포막을 형성시키기 위해서는, 복수의 단계를 조합한 스핀 코트가 유효하다.
먼저, 실리콘 기판의 중심부에 또는 기판 전체면에 평균적으로 도포막이 형성되는, 중심부를 포함하는 수 지점에 일반적으로 실리콘 기판 1 장당 0.5 ∼ 20 cc 의 조성물을 적하한다.
이어서, 적하된 조성물을 실리콘 기판 전체면에 퍼지게 하기 위해 비교적 저속 그리고 단시간, 예를 들어 회전 속도 50 ∼ 500 rpm 으로 0.5 ∼ 10 초 회전시킨다 (프레스핀).
이어서, 도포막을 원하는 두께로 하기 위해, 비교적 고속, 예를 들어 회전 속도 500 ∼ 4500 rpm 으로 0.5 ∼ 800 초 회전시킨다 (메인 스핀).
또한, 실리콘 기판의 주변부에서의 도포막의 부풀어오름을 저감시키고, 또한 도포막 중의 용제를 가능한 한 건조시키기 위해, 상기 메인 스핀 회전 속도에 대해 500 rpm 이상 빠른 회전 속도로, 예를 들어 회전 속도 1000 ∼ 5000 rpm 으로 5 ∼ 300 초 회전시킨다 (파이널 스핀).
이들 도포 조건은 사용하는 기판의 크기나 목적으로 하는 반도체 소자의 성능 등에 따라 적절히 조정된다.
(B) 경화 공정
코팅 조성물을 도포한 후, 필요에 따라 프리베이크 공정에 제공할 수 있다. 프리베이크 공정에서는 도포막 중에 함유되는 용매의 완전 제거와, 도포막의 예비 경화를 목적으로 하는 것이다. 특히 폴리실라잔을 함유하는 조성물을 사용하는 본 발명의 실리카질막의 형성 방법에 있어서는, 프리베이크 처리를 함으로써, 형성되는 실리카질막의 치밀성이 향상되기 때문에, 프리베이크 공정를 조합하는 것이 바람직하다.
통상적으로 프리베이크 공정에서는 실질적으로 일정 온도에서 가열하는 방법이 취해진다. 또, 경화시에 도포막이 수축되어 갭부가 패이거나 갭 내부에 보이드가 발생하거나 하는 것을 방지하기 위해 프리베이크 공정에 있어서의 온도를 제어하여, 시간이 경과함에 따라 상승시키면서 프리베이크를 실시하는 것이 바람직하다. 프리베이크 공정에 있어서의 온도는 통상적으로 50 ℃ ∼ 400 ℃, 바람직하게는 100 ∼ 300 ℃ 의 범위 내이다. 프리베이크 공정의 소요 시간은 일반적으로 10 초 ∼ 30 분, 바람직하게는 30 초 ∼ 10 분이다.
프리베이크 공정에 있어서의 온도를 시간이 경과함에 따라 상승시키려면, 기판이 놓여져 있는 분위기의 온도를 단계적으로 상승시키는 방법, 혹은 온도를 단조 증가적으로 상승시키는 방법을 들 수 있다. 여기에서, 프리베이크 공정에 있어서의 최고 프리베이크 온도는, 피막으로부터의 용매를 제거한다는 관점에서 실리카질막 형성용 조성물에 사용하는 용매의 비점보다 높은 온도로 설정하는 것이 일반적이다.
또한, 본 발명에 의한 방법에 있어서 프리베이크 공정를 조합하는 경우에는, 프리베이크에 의해 고온이 된 기판을 온도가 내려가기 전에 바람직하게는 50 ℃ 이상, 프리베이크시의 최고 온도 이하의 온도의 기판을 경화 공정에 제공하는 것이 바람직하다. 온도가 내려가기 전의 기판을 경화 공정에 제공함으로써 다시 온도를 상승시키는 에너지와 시간을 절약할 수 있다.
다음으로, 폴리실라잔을 함유하는 도포막을 실리카질막으로 전화시켜 경화시키기 위해 기판 전체를 가열하는 경화 공정에 제공한다. 통상적으로는, 기판 전체를 경화로 등에 투입하여 가열하는 것이 일반적이다.
경화는 경화로나 핫플레이트를 사용하여 수증기를 함유한 불활성 가스 또는 산소 분위기하에서 실시하는 것이 바람직하다. 수증기는 폴리실라잔을 실리카질막 (즉, 이산화규소) 으로 충분히 전화시키는 데에 있어서 중요하여, 바람직하게는 30 % 이상, 보다 바람직하게는 50 % 이상, 가장 바람직하게는 70 % 이상으로 한다. 특히 수증기 농도가 80 % 이상이면, 유기 화합물의 실리카질막으로의 전화가 진행되기 쉬워지고, 보이드 등의 결함이 적게 발생하여 실리카질막의 특성이 개량되기 때문에 바람직하다. 분위기 가스로서 불활성 가스를 사용하는 경우에는, 질소, 아르곤 또는 헬륨 등을 사용한다.
경화시키기 위한 온도 조건은, 사용하는 실리카질막 형성용 조성물의 종류나 공정의 조합법에 따라 변화된다. 그러나, 온도가 높은 쪽이 폴리실라잔이 실리카질막으로 전화되는 속도가 빨라지는 경향이 있고, 또 온도가 낮은 쪽이 실리콘 기판의 산화 또는 결정 구조의 변화에 의한 디바이스 특성에 대한 악영향이 작아지는 경향이 있다. 이와 같은 관점에서, 본 발명에 있어서의 경화 공정에서는 통상적으로 1000 ℃ 이하, 바람직하게는 400 ∼ 700 ℃ 에서 가열한다. 여기에서, 목표 온도까지의 승온 시간은 일반적으로 1 ∼ 100 ℃/분이고, 목표 온도에 도달하고 나서부터의 경화 시간은 일반적으로 1 분 ∼ 10 시간, 바람직하게는 15 분 ∼ 3 시간이다. 필요에 따라 경화 온도 또는 경화 분위기의 조성을 단계적으로 변화시킬 수도 있다. 이 가열에 의해 폴리실라잔이 이산화규소로 전화되어 실리카질막이 된다.
본 발명에 의한 실리카질막의 형성 방법은 상기 각 공정을 필수로 하는 것이지만, 필요에 따라 연마 공정이나 에칭 공정 등의 추가 공정을 조합할 수도 있다.
본 발명을 여러 가지 예를 사용하여 설명하면 이하와 같다.
합성예 1 저분자량 폴리실라잔의 합성
순도 99 % 이상의 디클로로실란 400 g 을 0 ℃ 의 탈수 피리딘 5 ㎏ 에 교반하면서 주입하였다. 이 혼합물의 온도를 0 ℃ 로 유지한 채 순도 99.9 % 의 암모니아 가스 1.22 ㎏ 을 교반하면서 혼합물에 주입하였다.
혼합물의 온도를 0 ℃ 로 유지하면서 교반을 계속하여 12 시간 반응시켰다. 반응 후의 혼합물에 건조 질소를 30 분간 불어넣어 과잉 암모니아를 제거하고, 그 후에 슬러리 형상의 반응 혼합물로부터 염화암모늄을 여과 분리하여 여과액 A 를 얻었다. 얻어진 여과액 A 에 자일렌을 혼합하여 50 ℃ 로 가열하고, 20 ㎜Hg 의 감압하에서 증류시켜 피리딘을 제거하여, 중량 평균 분자량 1450 인 폴리머를 함유하는 20 중량% 농도의 용액으로 하였다.
얻어진 20 중량% 의 자일렌 용액을 50 ℃ 로 가열하고, 10 ㎜Hg 의 감압하에서 증류시켜 자일렌을 제거하였다. 얻어지는 무색 투명한 액체에 n-펜탄을 첨가하여 10 중량% 농도의 백색 용액으로 하였다. 이 용액을 여과 정밀도 0.2 ㎛ 의 필터로 여과하여 폴리머 용액을 얻었다. 이 폴리머 용액에 디부틸에테르를 혼합하여 50 ℃ 로 가열하고, 20 ㎜Hg 의 감압하에서 증류시켜 n-펜탄을 제거하여, 중량 평균 분자량이 1100, 중량 평균 분자량 (Mw) 과 수 평균 분자량 (Mn) 의 비 (Mw/Mn) 가 1.45 인 폴리머를 함유하는 20 중량% 농도의 폴리머 용액 1 로 하였다.
합성예 2 고분자량 폴리실라잔의 합성
합성예 1 과 동일하게 하여 여과액 A 를 조제하고, 추가로 밀폐계에서 150 ℃ 에서 3 시간 가열하였다. 실온으로 냉각시킨 후에 상압으로 되돌리고, 얻어진 용액에 자일렌을 혼합하여 50 ℃ 로 가열하고, 20 ㎜Hg 의 감압하에서 증류시켜 피리딘을 제거하여, 중량 평균 분자량 6000 인 폴리머를 함유하는 20 중량% 농도의 용액으로 하였다.
얻어지는 20 중량% 의 자일렌 용액을 50 ℃ 로 가열하고, 10 ㎜Hg 의 감압하에서 증류시켜 자일렌을 제거하였다. 얻어지는 백색 분말에 n-헵탄을 첨가하여 10 중량% 농도의 분산액으로 하였다. 이 분산액을 유리 필터 (어드반테크 토요 주식회사 제조 : GF-75 (상품명)) 를 사용하여 감압 여과하여 용매를 제거하였다. 얻어진 백색 분말을 디부틸에테르에 용해시켜, 중량 평균 분자량이 6400, 중량 평균 분자량 (Mw) 과 수 평균 분자량 (Mn) 의 비 (Mw/Mn) 가 1.22 인 폴리머를 함유하는 20 중량% 농도의 폴리머 용액 2 로 하였다.
합성예 3 초고분자량 폴리실라잔의 합성
합성예 1 과 동일하게 하여 여과액 A 를 조제하고, 밀폐계에서 150 ℃ 에서 6 시간 가열하였다. 실온으로 냉각시킨 후에 상압으로 되돌리고, 얻어진 용액에 디부틸에테르를 혼합하여 50 ℃ 로 가열하고, 20 ㎜Hg 의 감압하에서 증류시켜 피리딘을 제거하여, 중량 평균 분자량 9200 인 폴리머를 함유하는 20 중량% 농도의 폴리머 용액 3 으로 하였다.
실시예 1
60 g 의 폴리머 용액 1 과 40 g 의 폴리머 용액 2 를 혼합하였다. 혼합 후의 폴리머 용액은, 분자량 분포 곡선의 분자량이 6300 인 위치와 650 인 위치에서 극대를 갖고, 또한 Mw/Mn 은 10 이었다.
실리콘 묘판으로서 깊이 0.5 ㎛ 이고, 0.05, 0.1, 0.2 및 0.5 ㎛ 의 폭을 갖는 홈이 형성되고, 표면이 질화규소 라이너층으로 피복된 기판을 준비하였다. 이 기판에 조제된 폴리머 용액을 코팅 조성물로 하여 스핀 코팅에 의해 도포하였다. 도포 조건은 프레스핀 : 300 rpm/5 초간, 메인 스핀 : 1000 rpm/20 초간, 파이널 스핀 : 1500 rpm/10 초간으로 하였다. 도포 후의 막면을 관찰한 결과, 스트라이에이션의 발생은 없어, 우수한 도포성이 달성되었음을 확인할 수 있었다.
또한, 이 도포 후의 기판을 핫플레이트 상에서 150 ℃, 3 분간 프리베이크하고, 이어서 냉각시키지 않고 순(純)산소 분위기하의 소성로에 도입하였다. 소성로 내에서 승온 속도 10 ℃/분으로 800 ℃ 까지 가열하고, 추가로 수증기 농도 80 % 의 산소 분위기하에서 30 분간 소성하였다. 얻어진 소성막의 FT-IR 을 측정한 결과, Si-O 결합에 귀속되는 파수 1080 ㎝- 1 의 흡수가 관측되어, 실리카질막이 얻어졌음이 확인되었다. 한편, N-H 결합 및 Si-H 결합에 귀속되는 파수 3380 ㎝-1 및 2200 ㎝- 1 의 흡수는 관측되지 않아, 퍼하이드로폴리실라잔이 실리카로 전환되었음이 확인되었다.
또, 0.5 중량% 의 불화수소산과 30 중량% 의 불화암모늄을 함유하는 수용액을 에칭 용액으로서 사용하여, 23 ℃ 에서 에칭을 실시하여 열 산화 실리카막에 대한 상대 에칭 레이트를 측정한 결과 1.48 이었다.
소성 후의 기판을 홈의 길이 방향에 대해 직각 방향으로 절단한 후, 0.5 중량% 의 불화수소산과 30 중량% 의 불화암모늄을 함유하는 수용액에 30 초간 침지시키고, 추가로 순수로 충분히 세정하고 나서 건조시켰다.
기판의 단면을 주사형 전자 현미경에 의해 50,000 배로 단면에 수직인 방향의 앙각 30°상방에서 각 홈의 최심부를 관찰하여 에칭량을 평가하였다. 홈 폭이 변화되어도 에칭량의 변화는 미미하여, 폭 0.05 ㎛ 의 홈의 최심부에서도 충분히 치밀한 실리카질막이 형성되어 있음을 확인할 수 있었다.
실시예 2
40 g 의 폴리머 용액 1 과 60 g 의 폴리머 용액 2 를 혼합하였다. 혼합 후의 폴리머 용액은 분자량 분포 곡선의 분자량이 6250 인 위치와 680 인 위치에서 극대를 갖고, 또한 Mw/Mn 은 10 이었다.
조제한 폴리머 용액을 코팅 조성물로 하고, 실시예 1 과 동일하게 하여 실리콘 기판 상에 도포하였다. 도포 후의 막면을 관찰한 결과, 스트라이에이션의 발생은 없어, 우수한 도포성이 달성되어 있음을 확인할 수 있었다.
또한, 이 도포 후의 기판을 실시예 1 과 동일하게 소성하였다. 얻어진 소성막의 FT-IR 을 측정한 결과, Si-O 결합에 귀속되는 파수 1080 ㎝- 1 의 흡수가 관측되어, 실리카질막이 얻어졌음이 확인되었다. 한편, N-H 결합 및 Si-H 결합에 귀속되는 파수 3380 ㎝-1 및 2200 cm- 1 의 흡수는 관측되지 않아, 퍼하이드로폴리실라잔이 실리카로 전환되었음이 확인되었다. 또, 실시예 1 과 마찬가지로 열 산화 실리카막에 대한 상대 에칭 레이트를 측정한 결과 1.50 이었다.
소성 후의 기판의 단면을 실시예 1 과 동일한 방법에 의해 관찰하여 에칭량을 평가하였다. 홈 폭이 변화되어도 에칭량의 변화는 미미하여, 폭 0.05 ㎛ 의 홈의 최심부에서도 충분히 치밀한 실리카질막이 형성되어 있음을 확인할 수 있었다.
비교예 1
폴리머 용액 1 을 코팅 조성물로 하고, 실시예 1 과 동일하게 하여 실리콘 기판 상에 도포하였다. 도포 후의 막면을 관찰한 결과, 중심부에서 주변부로 향하는 스트라이에이션이 다수 발생되어 있어, 도포성이 불충분하다는 것이 확인되었다.
또한, 이 도포 후의 기판을 실시예 1 과 동일한 방법으로 소성하고, 단면을 전자 현미경으로 관찰하였다. 폭 0.1 ㎛ 이상인 홈에서는 에칭량의 변화는 미미하여, 최심부에서도 충분히 치밀한 실리카질막이 형성되어 있음을 확인할 수 있었다. 그러나, 폭 0.05 ㎛ 의 홈의 최심부에서는 에칭량이 커서, 그 부분에는 치밀한 실리카질막이 형성되지 않았음이 확인되었다.
비교예 2
폴리머 용액 2 를 코팅 조성물로 하고, 실시예 1 과 동일하게 하여 실리콘 기판 상에 도포하였다. 도포 후의 막면을 관찰한 결과, 스트라이에이션의 발생은 없어, 우수한 도포성이 달성되어 있음이 확인되었다.
또한, 이 도포 후의 기판을 실시예 1 과 동일한 방법으로 소성하고, 단면을 전자 현미경으로 관찰하였다. 폭 0.2 ㎛ 이상의 홈에서는 에칭량의 변화는 미미하여, 최심부에서도 충분히 치밀한 실리카질막이 형성되어 있음을 확인할 수 있었다. 그러나, 폭 0.05 ㎛ 와 0.1 ㎛ 의 홈의 최심부에서는 에칭량이 커서, 그 부분에는 치밀한 실리카질막이 형성되지 않았음을 확인할 수 있었다.
비교예 3
폴리머 용액 3 을 코팅 조성물로 하고, 실시예 1 과 동일하게 하여 실리콘 기판 상에 도포하였다. 도포 후의 막면을 관찰한 결과, 스트라이에이션의 발생은 없어, 우수한 도포성이 달성되어 있음을 확인할 수 있었다.
또한, 이 도포 후의 기판을 실시예 1 과 동일한 방법으로 소성하고, 단면을 전자 현미경으로 관찰하였다. 폭 0.2 ㎛ 이하의 홈의 최심부에는 공극이 관찰되어, 매설성에 개량의 여지가 있음을 확인할 수 있었다.

Claims (6)

  1. 퍼하이드로폴리실라잔과 용매를 함유하여 이루어지는 코팅 조성물로서, 상기 퍼하이드로폴리실라잔의 분자량 분포 곡선이, 분자량 800 ∼ 2,500 의 범위와, 분자량 3,000 ∼ 8,000 의 범위에서 각각 극대를 갖고, 중량 평균 분자량 (Mw) 과 수 평균 분자량 (Mn) 의 비 (Mw/Mn) 가 6 ∼ 12 인 것을 특징으로 하는 코팅 조성물.
  2. 제 1 항에 있어서,
    퍼하이드로폴리실라잔의 함유율이 코팅 조성물의 전체 중량을 기준으로 하여 10 ∼ 25 중량% 인 코팅 조성물.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 퍼하이드로폴리실라잔이 중량 평균 분자량이 800 ∼ 2,500 인 저분자량 폴리실라잔과, 중량 평균 분자량이 3,000 ∼ 8,000 인 고분자량 폴리실라잔의 혼합물인 코팅 조성물.
  4. 제 3 항에 있어서,
    상기 저분자량 폴리실라잔과 상기 고분자량 폴리실라잔의 중량비가 3 : 7 ∼ 6 : 4 인 코팅 조성물.
  5. 요철을 갖는 기판의 표면 상에, 퍼하이드로폴리실라잔과 용매를 함유하여 이루어지는 코팅 조성물로서, 상기 퍼하이드로폴리실라잔의 분자량 분포 곡선이, 분자량 800 ∼ 2,500 의 범위와, 분자량 3,000 ∼ 8,000 의 범위에서 각각 극대를 갖고, 중량 평균 분자량 (Mw) 과 수 평균 분자량 (Mn) 의 비 (Mw/Mn) 가 6 ∼ 12 인 코팅 조성물을 도포하는 도포 공정, 및
    도포가 끝난 기판을 1000 ℃ 미만의 산소 분위기 또는 수증기를 함유하는 산화 분위기에서 가열 처리하여 상기 조성물을 이산화규소막으로 전화시키는 경화 공정을 포함하여 이루어지는 것을 특징으로 하는 실리카질막의 형성 방법.
  6. 제 5 항에 있어서,
    도포 공정과 경화 공정 사이에, 도포가 끝난 기판을 50 ℃ ∼ 400 ℃ 에서 10 초 ∼ 30 분 가열하는 프리베이크 공정을 추가로 포함하여 이루어지는 실리카질막의 형성 방법.
KR1020100136639A 2010-01-07 2010-12-28 폴리실라잔을 함유하는 코팅 조성물 KR101711662B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-001883 2010-01-07
JP2010001883A JP5172867B2 (ja) 2010-01-07 2010-01-07 ポリシラザンを含むコーティング組成物

Publications (2)

Publication Number Publication Date
KR20110081043A KR20110081043A (ko) 2011-07-13
KR101711662B1 true KR101711662B1 (ko) 2017-03-02

Family

ID=44435640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100136639A KR101711662B1 (ko) 2010-01-07 2010-12-28 폴리실라잔을 함유하는 코팅 조성물

Country Status (4)

Country Link
JP (1) JP5172867B2 (ko)
KR (1) KR101711662B1 (ko)
CN (1) CN102153951B (ko)
TW (1) TWI568806B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5970197B2 (ja) * 2012-02-08 2016-08-17 メルクパフォーマンスマテリアルズマニュファクチャリング合同会社 無機ポリシラザン樹脂
JP6107188B2 (ja) * 2012-03-13 2017-04-05 セントラル硝子株式会社 防曇膜形成材料、防曇膜形成用塗布液、防曇性物品、及びそれらの製法
KR101556672B1 (ko) 2012-12-27 2015-10-01 제일모직 주식회사 실리카계 절연층 형성용 조성물, 실리카계 절연층 형성용 조성물의 제조방법, 실리카계 절연층 및 실리카계 절연층의 제조방법
US20140322486A1 (en) * 2013-04-30 2014-10-30 Shigeto Kobori Method for preparing modified silica film, coating liquid for the same and modified silica film prepared from the same
JP2014213318A (ja) * 2013-04-30 2014-11-17 チェイル インダストリーズインコーポレイテッド 改質シリカ膜の製造方法、塗工液、及び改質シリカ膜
JP6104785B2 (ja) 2013-12-09 2017-03-29 アーゼッド・エレクトロニック・マテリアルズ(ルクセンブルグ)ソシエテ・ア・レスポンサビリテ・リミテ ペルヒドロポリシラザン、およびそれを含む組成物、ならびにそれを用いたシリカ質膜の形成方法
JP6198685B2 (ja) * 2014-07-01 2017-09-20 国立大学法人東京工業大学 ポリベンゾオキサジン−シリカ複合体およびその製造方法
KR101806328B1 (ko) * 2014-10-07 2017-12-07 삼성에스디아이 주식회사 실리카계 막 형성용 조성물, 실리카계 막, 및 전자 디바이스
US10020185B2 (en) 2014-10-07 2018-07-10 Samsung Sdi Co., Ltd. Composition for forming silica layer, silica layer, and electronic device
KR101833800B1 (ko) * 2014-12-19 2018-03-02 삼성에스디아이 주식회사 실리카계 막 형성용 조성물, 실리카계 막의 제조방법 및 상기 실리카계 막을 포함하는 전자 소자
KR101837971B1 (ko) * 2014-12-19 2018-03-13 삼성에스디아이 주식회사 실리카계 막 형성용 조성물, 실리카계 막, 및 전자 디바이스
KR20170014946A (ko) 2015-07-31 2017-02-08 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
KR102066271B1 (ko) * 2017-04-18 2020-01-14 단국대학교 천안캠퍼스 산학협력단 정전척 실링방법
JP6891968B2 (ja) * 2017-09-27 2021-06-18 信越化学工業株式会社 含フッ素コーティング剤組成物、表面処理剤及び物品
CN108329506A (zh) * 2018-03-01 2018-07-27 苏州维洛克电子科技有限公司 含全氢聚硅氮烷-尿素涂层的聚酯薄膜的制备方法
KR102432933B1 (ko) 2019-05-17 2022-08-12 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 그로부터 형성된 실리카 막, 및 상기 실리카 막을 포함하는 전자 소자
KR102094647B1 (ko) * 2019-10-31 2020-03-31 화성이엔씨(주) 상온포장 가능한 이액형 미끄럼방지 차열포장재 및 이의 제조방법
CN110925779A (zh) * 2019-12-11 2020-03-27 大连东泰产业废弃物处理有限公司 一种含有全氢聚硅氮烷废有机溶剂用于焚烧炉的利用方法
JP7222948B2 (ja) 2020-04-23 2023-02-15 信越化学工業株式会社 高硬度皮膜形成用コーティング剤組成物
KR102265267B1 (ko) * 2021-01-13 2021-06-17 (주)에스케이솔라에너지 건축물에 적용 가능한 컬러태양광모듈
KR102253483B1 (ko) * 2021-01-13 2021-05-20 (주)에스케이솔라에너지 건축물에 적용 가능하고 효율이 개선된 컬러태양광모듈

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100397174B1 (ko) 2000-05-02 2003-09-06 삼성전자주식회사 스핀온글래스 조성물
JP2005150702A (ja) 2003-11-11 2005-06-09 Samsung Electronics Co Ltd スピンオンガラス組成物及びこれを用いたシリコン酸化膜形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2613787B2 (ja) 1987-08-13 1997-05-28 財団法人石油産業活性化センター 無機シラザン高重合体、その製造方法及びその用途
JPH03232709A (ja) * 1990-02-09 1991-10-16 Tonen Corp 窒化珪素繊維用ポリシラザン及びその製法
WO1993002472A1 (en) * 1991-07-16 1993-02-04 Catalysts & Chemicals Industries Co., Ltd. Semiconductor device and production thereof
JPH05148720A (ja) * 1991-11-22 1993-06-15 Honda Motor Co Ltd ポリシラザン繊維、その製造方法及びセラミツク繊維
EP0623571A4 (en) * 1992-11-26 1997-07-02 Tonen Corp PROCESS FOR MANUFACTURING CERAMIC PRODUCTS.
JP3208040B2 (ja) 1995-04-04 2001-09-10 触媒化成工業株式会社 シリカ系被膜形成用塗布液および被膜付基材
JP5020425B2 (ja) * 2000-04-25 2012-09-05 Azエレクトロニックマテリアルズ株式会社 微細溝をシリカ質材料で埋封する方法
JP3479648B2 (ja) * 2001-12-27 2003-12-15 クラリアント インターナショナル リミテッド ポリシラザン処理溶剤およびこの溶剤を用いるポリシラザンの処理方法
DE102004011212A1 (de) * 2004-03-04 2005-09-29 Clariant International Limited Perhydropolysilazane enthaltende Beschichtungen für Metall- und Polymeroberflächen
JP2006054353A (ja) * 2004-08-13 2006-02-23 Az Electronic Materials Kk フラットバンドシフトの少ないシリカ質膜およびその製造法
JP4578993B2 (ja) * 2005-02-02 2010-11-10 Azエレクトロニックマテリアルズ株式会社 ポリシラザン処理溶剤およびこの溶剤を用いるポリシラザンの処理方法
JP2009158887A (ja) * 2007-12-28 2009-07-16 Jgc Catalysts & Chemicals Ltd 半導体装置およびその製造方法
JP5306669B2 (ja) * 2008-02-29 2013-10-02 AzエレクトロニックマテリアルズIp株式会社 シリカ質膜の形成方法およびそれにより形成されたシリカ質膜
JP5692736B2 (ja) * 2009-10-05 2015-04-01 株式会社Adeka 絶縁膜形成用塗布液、それを用いた絶縁膜

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100397174B1 (ko) 2000-05-02 2003-09-06 삼성전자주식회사 스핀온글래스 조성물
JP2005150702A (ja) 2003-11-11 2005-06-09 Samsung Electronics Co Ltd スピンオンガラス組成物及びこれを用いたシリコン酸化膜形成方法

Also Published As

Publication number Publication date
KR20110081043A (ko) 2011-07-13
CN102153951A (zh) 2011-08-17
TW201132716A (en) 2011-10-01
CN102153951B (zh) 2015-03-25
TWI568806B (zh) 2017-02-01
JP2011142207A (ja) 2011-07-21
JP5172867B2 (ja) 2013-03-27

Similar Documents

Publication Publication Date Title
KR101711662B1 (ko) 폴리실라잔을 함유하는 코팅 조성물
KR101623764B1 (ko) 실리카질 막의 제조에 사용하는 침지용 용액 및 이를 사용한 실리카질 막의 제조법
JP6104785B2 (ja) ペルヒドロポリシラザン、およびそれを含む組成物、ならびにそれを用いたシリカ質膜の形成方法
KR100724301B1 (ko) 미세한 홈을 실리카질 재료로 매립 밀봉하는 방법 및실리카질 막 부착 기재
JP4982659B2 (ja) シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板
KR101412453B1 (ko) 실리카질 막 형성용 조성물 및 이를 사용한 실리카질 막의 제조법
KR101927683B1 (ko) 이산화규소막의 제조 방법
JP5306669B2 (ja) シリカ質膜の形成方法およびそれにより形成されたシリカ質膜
US8828877B2 (en) Etching solution and trench isolation structure-formation process employing the same
KR20070028518A (ko) 트렌치ㆍ아이솔레이션 구조의 형성방법
US9165818B2 (en) Method for forming insulating film
KR101841907B1 (ko) 아이솔레이션 구조의 형성 방법
CN101512737A (zh) 硅质薄膜形成用组合物及应用所述组合物的硅质薄膜的形成方法
TW201833192A (zh) 矽氧氮烷化合物、及含其之組成物、以及使用其之二氧化矽質膜之形成方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 4