CN103189972A - 隔离结构的形成方法 - Google Patents

隔离结构的形成方法 Download PDF

Info

Publication number
CN103189972A
CN103189972A CN2011800531151A CN201180053115A CN103189972A CN 103189972 A CN103189972 A CN 103189972A CN 2011800531151 A CN2011800531151 A CN 2011800531151A CN 201180053115 A CN201180053115 A CN 201180053115A CN 103189972 A CN103189972 A CN 103189972A
Authority
CN
China
Prior art keywords
plasma membrane
polysilazane
silicon dioxide
isolation structure
firing process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800531151A
Other languages
English (en)
Other versions
CN103189972B (zh
Inventor
中本奈绪子
铃木胜力
菅原进司
长原达郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Merck Patent GmbH
Original Assignee
Az电子材料Ip(日本)株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Az电子材料Ip(日本)株式会社 filed Critical Az电子材料Ip(日本)株式会社
Publication of CN103189972A publication Critical patent/CN103189972A/zh
Application granted granted Critical
Publication of CN103189972B publication Critical patent/CN103189972B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Compounds Of Alkaline-Earth Elements, Aluminum Or Rare-Earth Metals (AREA)
  • Silicon Compounds (AREA)

Abstract

本发明提供一种收缩率以及拉伸应力低的隔离结构的形成方法。通过在基板表面上将包含多孔质化剂的第1聚硅氮烷组合物进行涂布以及烧成，以形成折射率为1.3以下的多孔质二氧化硅质膜，接着用第2聚硅氮烷组合物浸没该膜的表面，通过烧成以形成由折射率1.4以上的二氧化硅质膜形成的隔离结构。

Description

隔离结构的形成方法
技术领域
本发明涉及一种电子器件中的绝缘膜的形成方法。
背景技术
一般在半导体装置那样的电子器件中，半导体元件例如晶体管、电阻、以及其它元件被配置于基板上，但需要将它们进行电绝缘。因此，需要在这些元件之间设置用于将元件分离的隔离结构(isolation structure)。
另一方面，近年在电子器件领域正在进行高密度化以及高集成化。推进这样的高密度以及高集成度化时，则要求形成与必需的集成度相称的微细的隔离结构。作为符合这样的需求的新的隔离结构之一，列举出沟槽隔离结构。该结构如下，在半导体基板的表面形成微细的槽，在该槽的内部填充绝缘物，以将形成在槽的两侧的元件之间进行电分离。与以往的方法相比，用于这样的元件分离的结构可使隔离区域变狭窄，因而是可有效用于实现近来所要求的高集成度的元件分离结构。另外，在将元件三维地层叠以谋求高密度化的情况下，也需要在导电性材料的层之间设置绝缘层。作为这样的绝缘膜，存在有金属膜下绝缘膜、金属布线层间绝缘膜等。
作为用于形成这样的隔离结构的方法，正在研究如下方法：在具有槽结构的基板的表面涂布包含氧化物的前体的组合物，将槽埋设之后进行烧成以形成氧化膜的方法(专利文献1)；由包含氧化物的前体的组合物将基板表面的槽埋设，然后进一步通过高密度等离子体CVD将绝缘膜埋入的方法(专利文献2)。另外也公开了如下方法：在基板表面涂布多孔质二氧化硅前体以形成多孔质二氧化硅膜，在其上通过CVD进一步形成氧化膜，以形成层间绝缘膜的方法(专利文献3)。
现有技术文献
专利文献
专利文献1：日本特开2005-150702号公报
专利文献2：日本特开2008-103645号公报
专利文献3：日本特开2008-235479号公报
专利文献4：日本第4408994号发明专利公报
专利文献5：日本特开2002-075982号公报
专利文献6：日本特开2004-331733号公报
专利文献7：日本特开2006-188547号公报
专利文献8：日本特开2006-316077号公报
专利文献9：日本特开平11-116815号公报
发明内容
发明要解决的问题
但是，在近来的具有非常微细的结构的器件中，通过以往的隔离结构的形成方法以形成有绝缘膜的情况下，存在有如下问题，微细的沟槽壁无法充分耐受氧化膜的应力，容易引起裂纹的产生和基板的变形。
用于解决问题的方案
本发明的隔离结构的形成方法的特征在于，其包含如下工序：
在基板表面涂布包含多孔质化剂的第1聚硅氮烷组合物以形成涂膜的涂布工序，
将前述涂膜烧成以形成折射率为1.3以下的多孔质二氧化硅质膜的第1烧成工序，
用第2聚硅氮烷组合物浸没前述多孔质二氧化硅质膜的浸没工序，以及
通过将前述多孔质二氧化硅质膜烧成，以形成由折射率1.4以上的二氧化硅质膜形成的隔离结构的第2烧成工序。
发明的效果
根据本发明，可形成收缩率以及应力低的隔离结构。根据这样的隔离结构，可抑制沟槽隔离结构中的裂纹、图案倾塌、或者绝缘膜上的膜剥落。
附图说明
图1所示为本发明的隔离结构的形成方法的概念图。
具体实施方式
本发明的隔离结构的形成方法可用于形成各种隔离结构。即，可由二氧化硅质膜将基板表面中存在的沟槽等埋设，也可由二氧化硅质膜将平整的基板表面、或者配置有元件的基板表面覆盖。
首先，一边参照图一边说明以由二氧化硅质膜将浅沟隔离槽中的沟槽进行埋设的情况为例子以形成隔离结构的方法，具体如下。
(A)涂布工序
首先，准备用于形成浅沟槽隔离结构的槽结构，即具有凹凸的基板1(图1(A))。基板的材质没有特别限定，可使用以往所知的任意的基板例如硅基板。另外为了在基板表面形成槽，可使用任意的方法。具体的例子是以下所示那样的方法。
首先，通过例如热氧化法在硅基板表面形成二氧化硅质膜。此处形成的二氧化硅质膜的厚度一般为5～30nm。
根据需要，通过例如减压CVD法在所形成的二氧化硅质膜上形成氮化硅膜。该氮化硅膜可以作为之后的蚀刻工序中的掩模、或者后述的研磨工序中的阻挡层以发挥功能。在形成氮化硅膜的情况下，一般以100～400nm的厚度形成。
在这样形成的二氧化硅质膜或者氮化硅膜之上涂布光致抗蚀剂。根据需要将光致抗蚀膜进行了干燥或者固化，然后按照所希望的图案进行曝光以及显影以形成图案。曝光的方法可通过掩模曝光、扫描曝光等任意的方法来进行。另外，关于光致抗蚀剂，也可从分辨率等观点选择任意的光致抗蚀剂以进行使用。
以所形成的光致抗蚀膜作为掩模，将氮化硅膜以及处于其下的二氧化硅质膜依次蚀刻。通过此操作，在氮化硅膜以及二氧化硅质膜上形成所希望的图案。
以形成有图案的氮化硅膜以及二氧化硅质膜作为掩模，对硅基板进行干法蚀刻，以形成具有沟隔离槽的基板1(图1(A))。
关于所形成的沟隔离槽的宽度，通过将光致抗蚀膜曝光的图案来确定。半导体元件中的沟隔离槽的宽度根据作为目标的半导体元件来恰当地设定。在本发明中沟隔离槽的槽宽度更狭小，另外在深宽比更高的情况下显现优异的特性。即，槽的宽度a优选为5～50nm，更优选为5～40nm。另外，槽的深度b相对于槽的宽度a的比、即、深宽比b/a优选为10～100，更优选为10～50。
接着，在这样地准备出的硅基板1上，涂布构成二氧化硅质膜的基本结构的材料，即作为前体的第1聚硅氮烷组合物，以形成涂膜。该组合物可使用通过将以往所知的任意的聚硅氮烷化合物和多孔质化剂溶解于溶剂以得到的物质。
本发明中使用的聚硅氮烷化合物没有特别限定，只要不损害本发明的效果，就可任意选择。它们可以是无机化合物或者有机化合物中的任一种。这些聚硅氮烷之中，作为优选的聚硅氮烷，列举出：由下述通式(Ia)～(Ic)所示的单元的组合以形成的聚硅氮烷。
[化学式1]
式中，ml～m3是表示聚合度的数
这样的聚硅氮烷是称作全氢化聚硅氮烷的无机聚硅氮烷化合物。其中，作为特别优选的全氢化聚硅氮烷，优选为苯乙烯换算重均分子量为700～30,000的全氢化聚硅氮烷。
另外，作为其它的聚硅氮烷的例子，例如列举出主要具有由如下通式表示的骨架的数均分子量为约100～50,000的聚硅氮烷或者其改性物，
[化学式2]
Figure BDA00003139009200052
式中，R1、R2以及R3各自独立地表示氢原子、烷基、烯基、环烷基、环烯基、芳基、芳基烷基，或者在这些基团以外，氟烷基等的与硅原子直接连接的基团为碳原子的基团、烷基甲硅烷基、烷基氨基或者烷氧基。其中，R1、R2以及R3中的至少一个为氢原子，n是表示聚合度的数。这样的有机聚硅氮烷作为二氧化硅质膜的前体来起作用，此外还作为后述的多孔质化剂来起作用。这些聚硅氮烷化合物也可组合2种以上使用。
另外，本发明中使用的第1聚硅氮烷组合物包含多孔质化剂。该多孔质化剂在涂膜干燥、烧成时，通过使成分的一部分发生分解、挥散等等，以在二氧化硅质膜的内部形成空孔。这样的多孔质化剂没有特别限定，但是例如可列举出下述那样的多孔质化剂。
(a)前述通式(II)所示的进行有机基团取代得到的聚硅氮烷。根据烧成条件，所取代的有机基团在烧成时挥发、以在膜内形成空孔，以作为二氧化硅质膜的原料起作用，并且也作为多孔质化剂发挥功能。特别优选可列举出具有烷基甲硅烷基、烷基氨基或者烷氧基的聚硅氮烷。
(b)聚丙烯酸或者聚甲基丙烯酸(专利文献4和5)。
(c)由丙烯酸酯以及甲基丙烯酸酯的均聚物及共聚物组成的群组选出、且在侧基的至少一部分包含羧基或者羟基的有机树脂(专利文献6)。
(d)含甲硅烷氧基的聚合物。例如含甲硅烷氧基的聚氧乙烯化合物，或者将其作为单体单元而含有的共聚物(专利文献7及8)。
它们之中，全氢化聚硅氮烷的氢中的一部分被取代为氨基而得到的聚氨基硅氮烷是特别优选的多孔质化剂。其中特别优选的是具有以下式(III)的结构的数均分子量为约800以下的聚氨基硅氮烷。
[化学式3]
Figure BDA00003139009200061
式中，Ra、以及Rb是氢原子或者进行烃基取代以得到的氨基，Ra以及Rb不同时为氢，
Rc为氢原子或者烃基，
在前述Ra、Rb、或者Rc包含烃基的情况下，该烃基分别独立地为脂肪族烃基或者芳香族烃基，优选为由烷基、烯基、环烷基、环烯基、芳基、以及芳基烷基组成的群组中选出的基团，烃基中所含的碳原子数一般为20以下，优选为10以下，
它们之中，特别优选的烃基为碳原子数1～8、特别是碳原子数1～4的烷基，
p为重复单元数。
本发明中使用的第1聚硅氮烷组合物包含可溶解前述的聚硅氮烷化合物以及多孔质化剂的溶剂。此处使用的溶剂是与前述的浸没用溶液中使用的溶剂不同的溶剂。作为这样的溶剂，如果是可溶解前述的各成分的溶剂则没有特别限定，但是作为优选的溶剂的具体例子，可列举出下面的溶剂：
(a)芳香族化合物例如苯、甲苯、二甲苯、乙苯、二乙苯、三甲基苯、三乙苯等，(b)饱和烃化合物例如正戊烷、异戊烷、正己烷、异己烷、正庚烷、异庚烷、正辛烷、异辛烷、正壬烷、异壬烷、正癸烷、异癸烷等，(c)脂环式烃化合物例如乙基环己烷、甲基环己烷、环己烷、环己烯、对薄荷烷、十氢化萘、戊烯、柠檬烯等，(d)醚类，例如二丙基醚、二丁基醚、乙醚、甲基叔丁基醚(以下称为MTBE)、苯甲醚等、以及(e)酮类，例如甲基异丁基酮(以下称为MIBK)等。它们之中，更优选为(b)饱和烃化合物、(c)脂环式烃化合物、(d)醚类、以及(e)酮类。
关于这些溶剂，为了调整溶剂的蒸发速度，为了降低对人体的有害性，或者为了调制各成分的溶解性，也可使用适当混合2种以上而得到的溶剂。
本发明中使用的第1聚硅氮烷组合物，也可根据需要含有其它的添加剂成分。作为这样的成分，例如列举出：促进聚硅氮烷的交联反应的交联促进剂等、转化为二氧化硅的反应的催化剂、用于调整组合物粘度的粘度调整剂等。另外，在用于半导体装置时以钠的吸杂效果等为目的，也可含有磷化合物例如三(三甲基甲硅烷基)磷酸酯等。
另外，前述的各成分的含量因涂布条件、烧成条件等而变化。其中，以聚硅氮烷组合物的总重量为基准，聚硅氮烷化合物的含有率优选设为1～30%，更优选设为2～20%。其中，聚硅氮烷组合物中所含的聚硅氮烷的浓度不受其限定，在本发明中如果是可形成特定的隔离结构，那么可使用任意浓度的聚硅氮烷组合物。另外，多孔质化剂的含量虽然因其种类等而变化，但是以聚硅氮烷组合物的总重量为基准，优选为40～90重量%，更优选为50～90重量%。又，也可通过调整该多孔质化剂与聚硅氮烷化合物的配混比，以调整后述的二氧化硅质膜的折射率。
第1聚硅氮烷组合物可通过任意的方法涂布于基板上。具体列举出旋涂、帘式涂布、浸没涂布、以及其它方法。它们之中，从涂膜面的均匀性等观点考虑特别优选旋涂。涂布的涂膜的厚度、即、基板表面的没有槽的部分处的涂膜的厚度优选为20～150nm，更优选为30～100nm。该涂膜的厚度过高时，则膜厚的均匀性有时会受损害，另一方面膜厚过薄时，则填充于槽内的聚硅氮烷组合物有时会不足，沟槽的侧壁有时会发生倾塌，或有时会无法形成充分的膜厚的二氧化硅质膜，因而需要注意。通过该涂布工序，在沟槽内填充第1聚硅氮烷组合物2(图1(B))。
(B)第1烧成工序
在涂布工序之后接着将涂膜烧成，以将涂膜整体转化为二氧化硅质膜。通过该烧成，使涂膜转化为多孔质二氧化硅质膜，烧成优选使用固化炉、热板，在包含水蒸气的不活泼气体或者包含水蒸气的氧气气氛下进行。关于水蒸气，在含硅的化合物或者含硅的聚合物存在的情况下，对于将聚硅氮烷化合物充分转化为二氧化硅而言是重要的，优选为1%以上，更优选为10%以上，最优选为20%以上。特别是在水蒸气浓度为20%以上时，则使硅氮烷化合物向二氧化硅质膜的转化容易进行，减少孔隙等缺陷的产生，改良二氧化硅质膜的特性，因而优选。在使用不活泼气体作为气氛气体的情况下，使用氮气、氩气、或者氦气等。
用于固化的温度条件因所使用的聚硅氮烷组合物的种类和工序的组合方式而变化。但是，温度越高，则含硅的化合物、含硅的聚合物、以及聚硅氮烷化合物转化为二氧化硅质膜的速度越倾向于变快，另外，温度越低，则由硅基板的氧化或者晶体结构的变化导致的对器件特性造成的不良影响越倾向于变小。从这样的观点考虑，在本发明的方法中，一般在200～1000℃进行烧成，优选在400～900℃进行烧成。此处，到目标温度为止的升温时间一般为1～100℃/分钟，到达目标温度后的固化时间一般为1分钟～10小时，优选为15分钟～3小时。也可根据需要将烧成温度或者烧成气氛的组成进行阶段性的变化。
另外，也可根据需要进一步进行追加加热。该追加加热是为了进一步进行烧成以进行的追加加热。由于通过第1烧成以进行反应，因而追加加热也可在不包含水蒸气的气氛，例如、氮气、氩气等不活泼气体气氛下进行。另外一般可在高于第1烧成的温度进行，但是通常在1000℃以下进行。
在该烧成工序中，多孔质化剂中所含的挥发成分从涂膜内挥发或者升华。其结果，在二氧化硅质膜的内部形成空孔3，以形成多孔质的二氧化硅质膜4(图1(C))。这样的二氧化硅质膜具有折射率比较低的特征，在本发明中第1烧成工序后的二氧化硅质膜的折射率为1.35以下，优选为1.3以下。此处，折射率可通过M-44型分光椭圆偏振光谱仪(商品名，J.A.Woollam公司制)测定。
(C)浸没工序
接着，用第2聚硅氮烷组合物浸没所获得的多孔质膜。此处，所使用的第2聚硅氮烷组合物是包含聚硅氮烷化合物并且不包含多孔质化剂的组合物。关于此组合物中使用的聚硅氮烷化合物、溶剂、以及其它的添加剂等，除了不包含多孔质化剂这一点，优选使用与第1聚硅氮烷相同的成分。通过使用这样的材料，倾向于使源自第2聚硅氮烷组合物的二氧化硅质材料与多孔质二氧化硅质膜的亲和性变高，倾向于使裂纹或者基板的变形改良。
另外，第2聚硅氮烷组合物中所含的各成分的含量优选从第1聚硅氮烷组合物处记载的范围选出。但是，由于需要使组合物浸没到微细的空孔中，因而一般优选使粘度较低。
用第2聚硅氮烷组合物浸没多孔质二氧化硅质膜的方法没有特别限定，可使用任意的方法。例如，可使多孔质二氧化硅质膜浸渍于第2聚硅氮烷组合物中，或者也可在多孔质二氧化硅质膜的表面，通过旋转涂布、刷涂等方法涂布第2聚硅氮烷组合物。又，第2聚硅氮烷组合物的聚硅氮烷化合物的含量根据涂布方法等来适当地调整。例如，在通过浸渍来进行浸没的情况下，或者在通过旋转涂布进行浸没的情况下，以聚硅氮烷组合物的总重量为基准，聚硅氮烷化合物的含有率优选设为3～18%，更优选设为5～16%。另外，在采用旋转涂布的情况下，涂布条件优选设为500～3,000rpm，更优选设为700～2,000rpm。又，关于第2聚硅氮烷组合物的浓度，需要浸没所形成的多孔质二氧化硅质膜，因而优选为低粘度，另一方面，为了在浸没之后保持于二氧化硅质膜所具有的空孔或者空隙等中，优选为高粘度。由此，相比较于第1聚硅氮烷组合物，适当的浓度范围变窄。
根据这样的方法，通过使第2聚硅氮烷组合物接触于基板表面，可浸没多孔质二氧化硅质膜。即，特定的成分从二氧化硅质膜内挥发以生成空孔，因而在大部分的空孔与基板表面之间存在有连续的路径。由此，涂布于基板表面的组合物通过该路径流入于空孔内(图1(D))。此时，也可根据需要放置到浸没结束为止，但是通常而言由于浸没立即结束，因而不需要特别地放置。
(D)第2烧成工序
使第2聚硅氮烷组合物流入于空孔内后，进一步进行烧成，以在空孔内形成二氧化硅质材料5。通过该烧成，使多孔质二氧化硅质膜的空孔由二氧化硅质材料填充，以形成最终的二氧化硅质膜(绝缘膜)6。烧成可在基本上与第1烧成工序同样的条件下进行。
又，第1烧成工序以及第2烧成工序之中的至少一个烧成工序需要在包含水蒸气的不活泼气体或者包含水蒸气的氧气气氛下进行，但是优选使第1烧成工序以及第2烧成工序这两个工序在包含水蒸气的不活泼气体或者包含水蒸气的氧气气氛下进行。
第2烧成后的二氧化硅质膜6中，空孔内由二氧化硅质材料5填充，因而相比于第1烧成工序后的多孔质二氧化硅质膜而言折射率变高。具体而言，最终的二氧化硅质膜的折射率为1.4以上，优选为1.42以上。
另外，第1烧成后的多孔质二氧化硅质膜与第2烧成后的二氧化硅质膜的折射率的差优选为0.05以上，更优选为0.12以上。
通过这样操作以获得的本发明的浅沟槽隔离结构具有如下的特征：收缩率低，槽部附近的拉伸应力减低，物理性的强度高。可认为这样的特征通过如下来实现：首先由收缩率相对低的二氧化硅质膜以某一比例埋设沟槽等，其后，由收缩率相对高的二氧化硅质膜完全地进行埋设，以减低填充于沟槽等的收缩率高的二氧化硅质膜的比例，以达成目的。
本发明的隔离结构的形成方法中，以前述的(A)～(D)的工序为必需，但是也可根据需要组合下述的辅助工序。
(a)溶剂去除工序
在涂布工序后或者浸没工序后，在烧成之前，可对涂布了聚硅氮烷组合物的基板进行预烘烤处理。该工序的目的在于：将涂膜中所含的溶剂的至少一部分去除。
通常，在溶剂去除工序中，采用实质上在固定温度加热的方法。此时，应当在实质上不引起聚硅氮烷的氧化或者聚合反应的条件下进行溶剂去除。因此，溶剂去除工序中的温度通常为50～250℃的范围内，优选为80～200℃的范围内。溶剂去除工序的所需时间一般为0.5～10分钟，优选为1～5分钟。
(b)研磨工序
烧成后，优选去除所形成的二氧化硅质膜的不需要的部分。因此，首先通过研磨工序，以使形成于基板上的槽部内侧的二氧化硅质膜残留，并且使形成于基板表面的平整部上的二氧化硅质膜通过研磨以去除。该工序为研磨工序。关于该研磨工序，在固化处理之后进行，此外，在与预烘烤工序组合的情况下，也可紧接在预烘烤之后进行。
研磨一般通过CMP来进行。基于该CMP的研磨可通过一般的研磨剂以及研磨装置来进行。具体而言，作为研磨剂，可使用通过将二氧化硅、氧化铝、或者二氧化铈等研磨材料与根据需要的其它的添加剂进行分散以得到的水溶液等，作为研磨装置，可使用市售的一般CMP装置。
(c)蚀刻工序
在前述的研磨工序中，形成于基板表面的平整部上的源自聚硅氮烷组合物的二氧化硅质膜基本上被去除，但是为了去除残存于基板表面的平整部的二氧化硅质膜，优选进一步进行蚀刻处理。关于蚀刻处理，通常使用蚀刻液，作为蚀刻液，如果是可去除二氧化硅质膜的蚀刻液则没有特别限定，但通常使用含有氟化铵的氟化氢水溶液。该水溶液的氟化铵浓度优选为5%以上，更优选为30%以上。
以上，对于本发明的隔离结构的形成方法，对形成浅沟槽隔离的情况进行了说明。然而，该方法也可同样适用于金属膜下绝缘膜、金属布线层间绝缘膜。在该情况下，作为基板，使用平整的半导体基板或在表面形成有元件的基板。又，从元件的耐热性等观点考虑，也存在有需要调整温度条件等的情况。
若使用诸例说明本发明，则具体如下。
制备例1多孔质化剂的制备
在小型压力容器中采用作为反应溶剂的二甲苯并且密闭。向该反应溶剂中添加200.0g(1.18mol)的四氯硅烷，然后花费100分钟一边搅拌一边注入291.6g(9.38mol)甲基胺，获得了作为多孔质化剂的聚氨基硅氮烷。所获得的聚合物的重均分子量为555。
制备例2全氢化聚硅氮烷的制备
首先，按照专利文献9中记载的方法，如以下那样合成了全氢化聚硅氮烷。
在内容积2升的四口烧瓶中安装了气体吹入管、机械搅拌器、杜瓦冷凝器(Dewar condenser)。用干燥氮气将反应器内部置换，然后向四口烧瓶中加入干燥吡啶1500mL，将其进行冰冷却。接着加入二氯硅烷100g时则生成了白色固体状的加合物(SiH2Cl2·2C5H5N)。将反应混合物进行冰冷却，一边搅拌一边吹入了氨70g。接着将干燥氮气吹入液层中30分钟，去除了剩余的氨。
使用布氏漏斗在干燥氮气气氛下将所获得的产物进行减压过滤，获得了滤液1200mL。使用蒸发器将吡啶蒸馏去除，结果获得了40g的全氢化聚硅氮烷。所获得的全氢化聚硅氮烷的数均分子量通过GPC(展开液：CDCl3)来测定，结果按照换算成聚苯乙烯为800。测定了其IR谱图，结果确认显示出波数3350cm-1以及1200cm-1附近的基于N-H的吸收、2170cm-1的基于Si-H的吸收、以及1020～820cm-1的基于Si-N-Si的吸收。
实施例1
将由制备例1获得的多孔质化剂和包含20重量%的全氢化聚硅氮烷的二丁基醚溶液按照固形物的重量比为85：15的方式混合，以制备第1聚硅氮烷组合物。将该组合物旋涂于基板上，在150℃干燥3分钟。进一步在以8L/分钟的流速使氧气与水蒸气的混合气体(H2O/(O2＋H2O)=80摩尔%)流动的气氛下，在400℃进行第1烧成30分钟。进一步在氮气气氛下，在850℃进行30分钟追加加热，获得了多孔质二氧化硅质膜。该多孔质二氧化硅质膜的折射率为1.27。
接着，在该多孔质二氧化硅质膜的表面，旋涂第2聚硅氮烷组合物，该第2聚硅氮烷组合物通过以10重量%的浓度将由制备例2制备出的全氢化聚硅氮烷溶解于二丁基醚溶液以得到。进一步在与第1烧成工序相同的加热条件下进行第2烧成，获得了二氧化硅质膜(绝缘膜)。该二氧化硅质膜的折射率为1.43。
比较例1
在基板表面旋转涂布包含10重量%的全氢化聚硅氮烷的二丁基醚溶液(Spinfil450(商品名)、AZ ELECTRONIC MATERIALS株式会社制)，干燥后，在与实施例1的第1烧成相同的条件下进行烧成，获得了比较的二氧化硅质膜。
剖面观察
对实施例1以及实施例1的浸没工序前的多孔质二氧化硅质膜的剖面通过电子扫描显微镜进行了观察。在浸没工序前的膜的剖面确认出大量的空孔，确认为多孔质。另一方面，在实施例1的二氧化硅质膜的剖面基本上未发现空孔，确认为：得到了空孔已由二氧化硅质材料填充的致密的膜。
物性以及电特性的评价
测定出实施例1以及比较例1、以及实施例1的浸没工序前的多孔质二氧化硅质膜的拉伸应力以及收缩率。各自的评价如以下那样进行。
(a)收缩率
烧成前后的膜厚通过M-44型分光椭圆偏振光谱仪(商品名，J.A.Woollam公司制)来测定，求出了收缩率。
(b)拉伸应力
将直径10.16cm、厚度0.5mm的硅晶圆的翘曲输入于FLX-2320型激光内部应力测定装置(商品名，KLA-Tencor公司制)。进一步，通过与各例同样的方法在该硅晶圆形成二氧化硅质膜，使用前述激光内部应力装置在23℃测定出拉伸应力。又，拉伸应力的测定所必需的膜厚通过使用M-44型分光椭圆偏振光谱仪(商品名，J.A.Woollam公司制)来测定。
所获得的结果如表1所示。
表1
表1二氧化硅质膜的特性值
Figure BDA00003139009200151
与比较例1的二氧化硅质膜相比，通过本发明的方法制造的实施例1的二氧化硅质膜的收缩率低，拉伸应力小。关于二氧化硅质膜中的裂纹和基板的变形，可认为是在制造时、特别是在烧成过程中引发的膜的收缩和在膜中发生的拉伸应力是主要的原因，通过利用二氧化硅质膜的收缩率以及应力的减低效果可改良裂纹和基板的变形。另外，通过与实施例1以及比较例1同样的方法在形成有宽度狭小的沟槽的基板上形成了二氧化硅质膜的情况下，在基于比较例1得到的二氧化硅质膜中产生了裂纹，与此相对，在基于实施例1得到的二氧化硅质膜中可避免裂纹的产生。
比较例2
将由制备例1获得的多孔质化剂和包含20重量%的全氢化聚硅氮烷的二丁基醚溶液按照固形物的重量比为30：70的方式混合，制备了第1聚硅氮烷组合物。使用该组合物，按照与实施例1同样的条件获得了多孔质二氧化硅质膜。该二氧化硅质膜的折射率为1.42，另外收缩率为22%，高于比较例1的值。另外，在该二氧化硅质膜中确认出裂纹的产生。可认为原因在于多孔质化剂的配混量少。
比较例3
将第1烧成的气氛变更为干燥氧气气氛，此外与实施例1同样地操作，以形成二氧化硅质膜。在所获得的二氧化硅质膜中观察出裂纹。可认为这是因为，第1烧成以及第2烧成中的任一个烧成都没有在水蒸气气氛下进行。
实施例2
将由制备例1获得的多孔质化剂和包含20重量%的全氢化聚硅氮烷的二丁基醚溶液按照固形物的重量比为50：50的方式混合，以制备了第1聚硅氮烷组合物。使用该组合物，按照与实施例1同样的条件烧成，结果获得了折射率1.30的多孔质二氧化硅质膜。进一步与实施例1同样地涂布第2聚硅氮烷组合物，通过烧成以获得了二氧化硅质膜(绝缘膜)。所获得的二氧化硅质膜的折射率为1.44，拉伸应力为7.3MPa，收缩率为22%。确认有：在该二氧化硅质膜中没有产生裂纹。
实施例3
将由制备例1获得的多孔质化剂和包含20重量%的全氢化聚硅氮烷的二丁基醚溶液按照固形物的重量比为90：10的方式混合，制备了第1聚硅氮烷组合物。使用该组合物，按照与实施例1同样的条件烧成，结果获得了折射率1.22的多孔质二氧化硅质膜。进一步与实施例1同样地涂布第2聚硅氮烷组合物，通过烧成获得了二氧化硅质膜(绝缘膜)。所获得的二氧化硅质膜的折射率为1.44，拉伸应力为-15.1MPa，收缩率为14.1%。确认有：在该二氧化硅质膜中没有产生裂纹。
将第2聚硅氮烷组合物的全氢化聚硅氮烷浓度变更为15重量%，此外与实施例1同样地操作，以获得了二氧化硅质膜(绝缘膜)。所获得的二氧化硅质膜的折射率为1.43，拉伸应力为-12.9MPa，收缩率为15.6%。确认有：在该二氧化硅质膜中没有产生裂纹。
标记说明
1  基板
2  第1聚硅氮烷组合物
3  空孔
4  多孔质二氧化硅质膜
5  二氧化硅质材料
6  二氧化硅质膜(绝缘膜)

Claims (8)

1.一种隔离结构的形成方法，其特征在于，其包含如下工序：
涂布工序，在基板表面涂布包含多孔质化剂的第1聚硅氮烷组合物以形成涂膜，
第1烧成工序，将所述涂膜烧成以形成折射率为1.35以下的多孔质二氧化硅质膜，
浸没工序，用第2聚硅氮烷组合物浸没所述多孔质二氧化硅质膜，以及
第2烧成工序，通过将所述多孔质二氧化硅质膜烧成，以形成由折射率1.4以上的二氧化硅质膜形成的隔离结构，
其中，所述第1烧成工序或者第2烧成工序中的至少一个工序在包含水蒸气的不活泼气体或者包含水蒸气的氧气气氛下进行。
2.根据权利要求1所述的方法，其中，所述第1聚硅氮烷组合物以及所述第2聚硅氮烷组合物包含全氢化聚硅氮烷。
3.根据权利要求1或2所述的方法，其中，所述多孔质化剂是聚氨基硅氮烷。
4.根据权利要求1～3中任一项所述的方法，其中，所述第1烧成工序以及第2烧成工序这两个工序在包含水蒸气的不活泼气体或者包含水蒸气的氧气气氛下进行。
5.根据权利要求1～4中任一项所述的方法，其中，所述第1烧成工序或者第2烧成工序中的至少一个工序在200～1000℃进行。
6.根据权利要求1～5中任一项所述的方法，其中，所述基板具有基板表面凹凸，在其凹部形成由二氧化硅质膜形成的隔离结构，以形成浅沟槽隔离结构。
7.一种绝缘膜，其特征在于，其通过权利要求1～5中任一项所述的方法形成。
8.一种基板，其特征在于，其具备通过权利要求1～5中任一项所述的方法形成的隔离结构。
CN201180053115.1A 2010-11-05 2011-11-02 隔离结构的形成方法 Active CN103189972B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010248290A JP5405437B2 (ja) 2010-11-05 2010-11-05 アイソレーション構造の形成方法
JP2010-248290 2010-11-05
PCT/JP2011/075265 WO2012060399A1 (ja) 2010-11-05 2011-11-02 アイソレーション構造の形成方法

Publications (2)

Publication Number Publication Date
CN103189972A true CN103189972A (zh) 2013-07-03
CN103189972B CN103189972B (zh) 2015-12-16

Family

ID=46024512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180053115.1A Active CN103189972B (zh) 2010-11-05 2011-11-02 隔离结构的形成方法

Country Status (9)

Country Link
US (1) US8969172B2 (zh)
EP (1) EP2637203B1 (zh)
JP (1) JP5405437B2 (zh)
KR (1) KR101841907B1 (zh)
CN (1) CN103189972B (zh)
IL (1) IL226131A (zh)
SG (1) SG189886A1 (zh)
TW (1) TWI539522B (zh)
WO (1) WO2012060399A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102053350B1 (ko) * 2013-06-13 2019-12-06 삼성전자주식회사 저유전율 절연층을 가진 반도체 소자를 형성하는 방법
US20160172188A1 (en) * 2014-12-16 2016-06-16 Samsung Sdi Co., Ltd. Rinse solution for silica thin film, method of producing silica thin film, and silica thin film
US9847245B1 (en) * 2016-06-16 2017-12-19 Samsung Electronics Co., Ltd. Filling processes
US10647578B2 (en) 2016-12-11 2020-05-12 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude N—H free and SI-rich per-hydridopolysilzane compositions, their synthesis, and applications
EP3755658A4 (en) 2018-02-21 2022-03-02 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude PERHYDROPOLYSILAZANE COMPOSITIONS AND METHODS OF FORMING OXIDE FILMS USING THEM
US11450526B2 (en) * 2018-05-30 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Cyclic spin-on coating process for forming dielectric material
JP2020083728A (ja) * 2018-11-29 2020-06-04 メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ ＧｍｂＨ ブロックコポリマーを含んでなるアモルファスシリコン形成組成物、およびそれを用いたアモルファスシリコン膜の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030040194A1 (en) * 2000-05-02 2003-02-27 Samsung Electronics Co., Ltd. Spin-on glass composition and method of forming silicon oxide layer in semiconductor manufacturing process using the same
JP2004039902A (ja) * 2002-07-04 2004-02-05 Renesas Technology Corp 半導体装置およびその製造方法
US20050269662A1 (en) * 2004-05-25 2005-12-08 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
CN1870226A (zh) * 2005-05-23 2006-11-29 精工爱普生株式会社 透明导电膜和其形成方法、电光学装置及电子仪器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3904691B2 (ja) 1997-10-17 2007-04-11 Ａｚエレクトロニックマテリアルズ株式会社 ポリシラザン含有組成物及びシリカ質膜の形成方法
JP4408994B2 (ja) 1999-07-13 2010-02-03 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物
US6318124B1 (en) * 1999-08-23 2001-11-20 Alliedsignal Inc. Nanoporous silica treated with siloxane polymers for ULSI applications
JP4722269B2 (ja) 2000-08-29 2011-07-13 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物、ならびに低誘電率多孔質シリカ質膜の製造方法
US7270886B2 (en) 2000-10-12 2007-09-18 Samsung Electronics Co., Ltd. Spin-on glass composition and method of forming silicon oxide layer in semiconductor manufacturing process using the same
US6703324B2 (en) * 2000-12-21 2004-03-09 Intel Corporation Mechanically reinforced highly porous low dielectric constant films
JP4574124B2 (ja) 2003-05-01 2010-11-04 Ａｚエレクトロニックマテリアルズ株式会社 コーティング組成物、多孔質シリカ質膜、多孔質シリカ質膜の製造方法及び半導体装置
JP4588304B2 (ja) 2003-08-12 2010-12-01 Ａｚエレクトロニックマテリアルズ株式会社 コーティング組成物、およびそれを用いて製造した低誘電シリカ質材料
JP2006188547A (ja) 2003-08-12 2006-07-20 Az Electronic Materials Kk コーティング組成物、およびそれを用いて製造した低誘電多孔質シリカ質材料
CN100444331C (zh) * 2003-11-11 2008-12-17 三星电子株式会社 旋涂玻璃组合物和在半导体制造工序中使用该旋涂玻璃形成氧化硅层的方法
US7332409B2 (en) * 2004-06-11 2008-02-19 Samsung Electronics Co., Ltd. Methods of forming trench isolation layers using high density plasma chemical vapor deposition
JP4417882B2 (ja) * 2005-05-27 2010-02-17 株式会社東芝 半導体装置の製造方法
JP2008103645A (ja) 2006-10-20 2008-05-01 Toshiba Corp 半導体装置の製造方法
JP4812667B2 (ja) 2007-03-19 2011-11-09 富士通株式会社 半導体装置の製造方法
JP5306669B2 (ja) * 2008-02-29 2013-10-02 ＡｚエレクトロニックマテリアルズＩｐ株式会社 シリカ質膜の形成方法およびそれにより形成されたシリカ質膜
US8541053B2 (en) * 2010-07-08 2013-09-24 Molecular Imprints, Inc. Enhanced densification of silicon oxide layers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030040194A1 (en) * 2000-05-02 2003-02-27 Samsung Electronics Co., Ltd. Spin-on glass composition and method of forming silicon oxide layer in semiconductor manufacturing process using the same
JP2004039902A (ja) * 2002-07-04 2004-02-05 Renesas Technology Corp 半導体装置およびその製造方法
US20050269662A1 (en) * 2004-05-25 2005-12-08 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
CN1870226A (zh) * 2005-05-23 2006-11-29 精工爱普生株式会社 透明导电膜和其形成方法、电光学装置及电子仪器

Also Published As

Publication number Publication date
IL226131A (en) 2017-05-29
US8969172B2 (en) 2015-03-03
IL226131A0 (en) 2013-06-27
EP2637203A1 (en) 2013-09-11
KR20130132838A (ko) 2013-12-05
CN103189972B (zh) 2015-12-16
TWI539522B (zh) 2016-06-21
SG189886A1 (en) 2013-06-28
EP2637203A4 (en) 2014-07-23
WO2012060399A1 (ja) 2012-05-10
US20130214383A1 (en) 2013-08-22
EP2637203B1 (en) 2020-03-25
JP2012099753A (ja) 2012-05-24
JP5405437B2 (ja) 2014-02-05
KR101841907B1 (ko) 2018-03-26
TW201232661A (en) 2012-08-01

Similar Documents

Publication Publication Date Title
KR102265826B1 (ko) 표면 특징부를 충전하기 위한 저-k 필름의 제조를 위한 전구체 및 유동성 cvd 방법
KR101711662B1 (ko) 폴리실라잔을 함유하는 코팅 조성물
CN103189972B (zh) 隔离结构的形成方法
KR101927683B1 (ko) 이산화규소막의 제조 방법
CN103380487B (zh) 绝缘膜的形成方法
JP4982659B2 (ja) シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板
CN101965629A (zh) 用于制备硅质膜的浸渍溶液和使用所述浸渍溶液制备硅质膜的方法
KR20090060433A (ko) 실리카질 막 형성용 조성물 및 이를 사용한 실리카질 막의 제조법
KR20120036878A (ko) 에칭액 및 그것을 사용한 트렌치?아이솔레이션 구조의 형성 방법
US6930393B2 (en) Composition for forming porous film, porous film and method for forming the same, interlayer insulator film, and semiconductor device
JP2018012806A (ja) 反転パターン形成用組成物及び反転パターン形成方法
CN101512737A (zh) 硅质薄膜形成用组合物及应用所述组合物的硅质薄膜的形成方法
JP2015173283A (ja) 絶縁膜形成に用いられる組成物

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MERCK PATENT GMBH

Free format text: FORMER OWNER: AZ ELECTRONIC MATERIALS IP (JAPAN) K.K.

Effective date: 20150401

TA01 Transfer of patent application right

Effective date of registration: 20150401

Address after: Darmstadt

Applicant after: Merck Patent GmbH

Address before: Tokyo, Japan

Applicant before: AZ Electronic Materials (Japan) K. K.

C14 Grant of patent or utility model
GR01 Patent grant