KR20060065493A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20060065493A
KR20060065493A KR1020050115729A KR20050115729A KR20060065493A KR 20060065493 A KR20060065493 A KR 20060065493A KR 1020050115729 A KR1020050115729 A KR 1020050115729A KR 20050115729 A KR20050115729 A KR 20050115729A KR 20060065493 A KR20060065493 A KR 20060065493A
Authority
KR
South Korea
Prior art keywords
insulating film
interlayer insulating
film
porous
porous interlayer
Prior art date
Application number
KR1020050115729A
Other languages
English (en)
Other versions
KR100749622B1 (ko
Inventor
요시히로 나까따
시로우 오자끼
에이 야노
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20060065493A publication Critical patent/KR20060065493A/ko
Application granted granted Critical
Publication of KR100749622B1 publication Critical patent/KR100749622B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

기계적 강도가 충분히 강하고, 또한 비유전율이 매우 낮은 절연막을 갖는 반도체 장치의 제조 방법을 제공한다. 반도체 기판 상에 다공질의 제1 절연막(38)을 형성하는 공정과, 제1 절연막 상에, 제1 절연막보다 밀도가 높은 제2 절연막(40)을 형성하는 공정과, 제1 절연막 상에 제2 절연막이 존재하고 있는 상태에서, 전자선, 자외선 또는 플라즈마를 조사하여, 제1 절연막을 경화시키는 공정을 포함하고 있다. 치밀성이 높은 제2 절연막을 개재하여 제1 절연막에 전자선 등을 조사하기 때문에, 제1 절연막에 큰 데미지가 가해지는 것을 방지하면서, 제1 절연막을 경화시킬 수 있다. 제1 절연막에 데미지가 가해지는 것을 방지할 수 있기 때문에, 흡습성의 증대나 밀도의 증대를 방지할 수 있고, 나아가서는, 비유전율의 증대를 방지할 수 있다. 따라서, 비유전율이 낮고, 또한 기계적 강도가 높은 절연막을 갖는 반도체 장치를 제공할 수 있다.
기계적 강도, 비유전율, 절연막, 다공질, 경화, 치밀성, 흡습성, 밀도

Description

반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE FABRICATION METHOD}
도 1은 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법을 나타내는 공정 단면도(그 1).
도 2는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법을 나타내는 공정 단면도(그 2).
도 3은 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법을 나타내는 공정 단면도(그 3).
도 4는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법을 나타내는 공정 단면도(그 4).
도 5는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법을 나타내는 공정 단면도(그 5).
도 6은 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법을 나타내는 공정 단면도(그 6).
도 7은 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법을 나타내는 공정 단면도(그 7).
도 8은 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법을 나타내는 공정 단면도(그 8).
도 9는 비교예에 따른 반도체 장치의 제조 방법을 나타내는 공정 단면도(그 1).
도 10은 비교예에 따른 반도체 장치의 제조 방법을 나타내는 공정 단면도(그 2).
도 11은 비교예에 따른 반도체 장치의 제조 방법을 나타내는 공정 단면도(그 3).
도 12는 비교예에 따른 반도체 장치의 제조 방법을 나타내는 공정 단면도(그 4).
도 13은 비교예에 따른 반도체 장치의 제조 방법을 나타내는 공정 단면도(그 5).
도 14는 비교예에 따른 반도체 장치의 제조 방법을 나타내는 공정 단면도(그 6).
도 15는 비교예에 따른 반도체 장치의 제조 방법을 나타내는 공정 단면도(그 7).
도 16은 층간 절연막에서의 가교 반응을 나타내는 개념도.
도 17은 다공질의 층간 절연막에서의 보이드의 사이즈를 나타내는 개념도.
도 18은 플라즈마의 조사 에너지와 다공질의 층간 절연막의 기초에 대한 인장 강도와의 관계를 나타내는 그래프.
도 19는 플라즈마의 조사 에너지와 다공질의 층간 절연막의 비유전률과의 관계를 나타내는 그래프.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 12 : 소자 분리막
14 : 소자 영역 16 : 게이트 절연막
18 : 게이트 전극 20 : 사이드월 절연막
22 : 소스/드레인 확산층 24 : 트랜지스터
26 : 층간 절연막 28 : 절연막
30 : 컨택트홀 32 : 밀착층
34 : 도체 플러그 36 : 절연막
38 : 다공질의 층간 절연막 40: 치밀성이 높은 절연막
42 : 포토레지스트막 44 : 개구부
46: 홈 48 : 적층막
50 : 배선 52 : 절연막
54 : 다공질의 층간 절연막 56: 치밀성이 높은 절연막
58 : 다공질의 층간 절연막 60: 치밀성이 높은 절연막
62 : 포토레지스트막 64 : 개구부
66 : 컨택트홀 68 : 포토레지스트막
70 : 개구부 72: 홈
74 : 적층막 76: Cu막
76a : 배선 76b : 도체 플러그
78 : 절연막
[특허 문헌 1] 일본특허공개 2002-26121호 공보
[특허 문헌 2] 일본특허공개 2003-68850호 공보
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히, 비유전율이 낮은 절연막을 갖는 반도체 장치의 제조 방법에 관한 것이다.
최근에는, 반도체 장치의 고집적화에 따라, 배선 폭이나 배선 간격이 매우 좁게 설정되도록 되어 오고 있다. 그리고, 배선 간격을 O.1㎛ 이하로까지 좁히는 것이 검토되고 있다. 배선 간의 기생 용량은 배선 간격에 반비례한다. 이 때문에, 배선 간격을 좁힘에 따라, 배선 간의 기생 용량이 증대하게 된다. 배선 간의 기생 용량의 증대는 신호의 전파 속도의 지연을 초래하기 때문에, 반도체 장치의 동작 속도의 향상에서의 저해 요인으로 된다. 배선 간의 기생 용량을 저감하기 위해서는, 층간 절연막의 재료로서 비유전율이 낮은 재료를 이용하는 것이 유효하다.
종래부터, 층간 절연막의 재료로서는, 이산화 규소(SiO2), 질화 규소(SiN), 인 규산 글래스(PSG) 등의 무기막이 이용되어 왔다. 또, 폴리이미드 등의 유기막 등도 층간 절연막의 재료로서 이용되어 왔다. 예를 들면, CVD법에 의해 형성한 SiO2막의 비유전율은 4 정도이다.
SiO2막보다 비유전율이 낮은 절연막으로서, SiOF막이 제안되어 있다. SiOF막의 비유전율은 3.3∼3.5 정도로, SiO2막보다는 비유전율이 낮다. 그러나, 배선 간의 기생 용량을 충분히 저감하기 위해서는, 비유전율이 더 낮은 절연막을 이용하는 것이 필요하다.
최근, 비유전율이 매우 낮은 절연막으로서, 다공질의 절연막이 주목받고 있다. 다공질의 절연막은, 절연막 내에 다수의 보이드가 형성되어 있는 막이다. 층간 절연막의 재료로서 다공질의 절연막을 이용하면, 배선 간의 기생 용량을 저감하는 것이 가능하게 된다.
그러나, 다공질의 절연막에는 다수의 보이드가 형성되어 있기 때문에, 기계적 강도가 충분히 높다고는 말할 수 없었다. 이 때문에, 절연막 내에 크랙이 생기거나, 본딩 시에 절연막이 파괴되는 경우가 있었다.
본 발명의 목적은, 기계적 강도가 충분히 강하고, 또한 비유전율이 매우 낮은 절연막을 갖는 반도체 장치의 제조 방법을 제공하는 것에 있다.
본 발명의 일 관점에 따르면, 반도체 기판 상에 다공질의 제1 절연막을 형성하는 공정과, 상기 제1 절연막 상에, 상기 제1 절연막보다 밀도가 높은 제2 절연막을 형성하는 공정과, 상기 제1 절연막 상에 상기 제2 절연막이 존재하고 있는 상태에서, 전자선, 자외선 또는 플라즈마를 조사하여, 상기 제1 절연막을 경화시키는 공정을 포함하는 반도체 장치의 제조 방법이 제공된다.
전술한 바와 같이, 다공질의 절연막은, 기계적 강도가 충분히 높다고는 말할 수 없었다.
전자선 등을 다공질의 절연막에 조사하면, 다공질의 절연막의 막질이 개질되어, 다공질의 절연막의 기계적 강도의 상승을 도모하는 것이 가능하게 된다.
그러나, 다공질의 절연막에 단순히 전자선 등을 조사한 경우에는, 다공질의 절연막에 데미지가 가해진다. 다공질의 절연막에 데미지가 가해지면, 다공질의 절연막의 흡습성이 높게 된다. 그리고, 다공질의 절연막이 수분을 흡수하면, 비유전율이 증대하게 된다. 또, 다공질의 절연막에 데미지가 가해지면, 다공질의 절연막이 과도하게 수축하고, 이것도 비유전율이 증대하는 요인으로 된다.
본원 발명자들은, 예의 검토한 결과, 다공질의 절연막에 데미지가 가해지는 것을 방지하면서, 다공질의 절연막에 전자선 등이 조사되도록, 다공질의 절연막 상에 치밀성이 높은 절연막을 형성한 상태에서, 치밀성의 절연막을 개재하여 다공질의 절연막에 전자선 등을 조사하는 것에 상도하였다. 본 발명에 따르면, 다공질의 절연막에 데미지가 가해지는 것을 방지하면서, 다공질의 절연막에 전자선 등이 조사되기 때문에, 다공질의 절연막의 흡습성의 증대나 다공질의 절연막의 수축을 방지하면서, 다공질의 절연막을 충분히 경화(큐어)시킬 수 있다. 이 때문에, 본 발명에 따르면, 다공질의 기계적 강도가 충분히 높고, 또한 비유전율이 낮은 절연막을 형성하는 것이 가능하게 된다.
(일 실시 형태)
본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법을 도 1 내지 도 8을 이용하여 설명한다. 도 1 내지 도 8은 본 실시 형태에 따른 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
우선, 도 1의 (a)에 도시한 바와 같이, 반도체 기판(10)에, 예를 들면 LOCOS(L0Cal Oxidation of Silicon)법에 의해 소자 분리막(12)을 형성한다. 소자 분리막(12)에 의해 소자 영역(14)이 획정된다. 반도체 기판(10)으로서는, 예를 들면 실리콘 기판을 이용한다.
다음으로, 소자 영역(14) 상에, 게이트 절연막(16)을 개재하여 게이트 전극(18)을 형성한다. 다음으로, 게이트 전극(18)의 측면에, 사이드월 절연막(20)을 형성한다. 다음으로, 사이드월 절연막(20) 및 게이트 전극(18)을 마스크로 하여 반도체 기판(10) 내에 도펀트 불순물을 도입함으로써, 게이트 전극(18)의 양측의 반도체 기판(10) 내에 소스/드레인 확산층(22)을 형성한다. 이렇게 하여, 게이트 전극(18)과 소스/드레인 확산층(22)을 갖는 트랜지스터(24)가 형성된다.
다음으로, 전면에, 예를 들면 CVD법에 의해, 실리콘 산화막으로 이루어지는 층간 절연막(26)을 형성한다.
다음으로, 층간 절연막(26) 상에, 예를 들면 막 두께 50㎚의 스토퍼막(28)을 형성한다. 스토퍼막(28)의 재료로서는, 예를 들면 플라즈마 CVD법에 의해 형성한 SiN막, 수소화 SiC막(SiC : H막), 수소화 산화 SiC막(SiC : O : H막), 질화 SiC막(SiC : N막) 등을 이용한다. 또한, SiC : H막이라 함은, SiC막 내에 H(수소)를 존재시켜 이루어지는 막이다. SiC : O : H막이라 함은, SiC막 내에 O(산소)와 H(수 소)를 존재시켜 이루어지는 막이다. SiC : N막이라 함은, SiC막 내에 N(질소)를 존재시켜 이루어지는 막이다. 스토퍼막(28)은, 후술하는 공정에서 CMP법에 의해 텅스텐막(34) 등을 연마할 때에 스토퍼로서 기능한다. 또, 스토퍼막(28)은, 후술하는 공정에서 층간 절연막(38) 등에 홈(46)을 형성할 때에, 에칭 스토퍼로서도 기능한다.
다음으로, 포토리소그래피 기술을 이용하여, 소스/드레인 확산층(22)에 도달하는 컨택트홀(30)을 형성한다(도 1의 (b) 참조).
다음으로, 전면에, 예를 들면 스퍼터법에 의해, 막 두께 50㎚의 TiN막으로 이루어지는 밀착층(32)을 형성한다. 밀착층(32)은, 후술하는 도체 플러그의 기초에 대한 밀착성을 확보하기 위한 것이다.
다음으로, 전면에, 예를 들면 CVD법에 의해, 예를 들면 막 두께 1㎛의 텅스텐막(34)을 형성한다.
다음으로, 예를 들면 CMP법에 의해, 스토퍼막(28)의 표면이 노출될 때까지, 밀착층(32) 및 텅스텐막(34)을 연마한다. 이렇게 하여, 컨택트홀 내에, 텅스텐으로 이루어지는 도체 플러그(34)가 매립된다(도 1의 (c) 참조).
다음으로, 전면에, 기상 성장법, 보다 구체적으로는 플라즈마 CVD법에 의해, 수소화 산화 SiC막(SiC : O : H막)으로 이루어지는 절연막(36)을 형성한다. SiC : O : H막이라 함은, 전술한 바와 같이, SiC막 내에 O(산소)와 H(수소)를 존재시켜 이루어지는 막이다. SiC막은 전기적으로는 반도체이지만, SiC : O : H막은 전기적으로는 절연체이다. 절연막(36)은 치밀성이 높은 절연막이다. 절연막(36)의 밀도 는, 후술하는 다공질의 절연막(38)의 밀도보다 높다. 절연막(36)은, 수분 등의 확산을 방지하는 배리어막으로서 기능하는 것이다. 절연막(36)에 의해, 다공질의 절연막(38)에 수분 등이 도달하는 것을 방지할 수 있어, 다공질의 절연막(38)의 비유전율이 상승하는 것을 방지하는 것이 가능하게 된다.
SiC : O : H막으로 이루어지는 절연막(36)은, 예를 들면 이하와 같이 하여 형성할 수 있다.
우선, 플라즈마 CVD 장치의 챔버 내에 반도체 기판(10)을 도입한다. 플라즈마 CVD 장치로서는, 예를 들면 평행 평판형의 플라즈마 CVD 장치를 이용한다.
다음으로, 기판 온도를 300∼400℃로 가열한다.
다음으로, 알킬기를 갖는 실록산 모노머를 기화 장치에 의해 기화하여, 반응성 가스를 생성한다. 그리고, 불활성 가스를 캐리어로 하여, 반응성 가스를 챔버 내에 도입한다. 반응성 가스의 공급량은, 예를 들면 1mg/min으로 한다. 이 때, 평판 전극 사이에 고주파 전력을 인가하면, 반응성 가스의 플라즈마가 발생하여, SiC : O : H막으로 이루어지는 절연막(36)이 형성된다.
이렇게 하여, SiC : O : H로 이루어지는 절연막(36)이 형성된다.
다음으로, 도 2의 (a)에 도시한 바와 같이, 전면에, 다공질의 층간 절연막(제1 절연막)(38)을 형성한다. 다공질의 층간 절연막(38)의 막 두께는, 예를 들면 막 두께 160㎚로 한다. 다공질의 층간 절연막(38)은, 예를 들면 이하와 같이 하여 형성할 수 있다.
우선, 클러스터 형상의 규소 화합물(실리카)을 포함하는 절연막 재료(실리카 클러스터 전구체)를 준비한다.
클러스터 형상의 실리카를 포함하는 절연막 재료는, 예를 들면 이하와 같이 하여 형성할 수 있다. 우선, 테트라에톡시실란 20.8g(0.1mol), 메틸트리에톡시실란 17.8g(0.1mol), 글리시독시프로필트리메톡시실란 23.6g(0.1mol) 및 메틸이소부틸케톤 39.6g을, 200㎖의 반응 용기 내에 넣고, 1%의 테트라부틸암모늄하이드록사이드 수용액 16.2g을 10분간에서 적하한다. 적하 종료 후, 숙성 반응을 2시간 행한다. 다음으로, 황산 마그네슘 5g을 첨가하고, 과잉의 수분을 제거한다. 다음으로, 로터리 이베퍼레이터를 이용하여, 숙성 반응 시에 생성된 에탄올을, 반응 용액이 50㎖로 될 때까지 제거한다. 이렇게 해서 얻어진 반응 용액에, 메틸이소부틸케톤을 20㎖ 첨가하면, 클러스터 형상의 실리카를 포함하는 절연막 재료(실리카 클러스터 전구체)가 형성된다.
이러한 절연막 재료로서는, 예를 들면 쇼쿠바이화학공업 주식회사제의 나노 클러스터링 실리카(NCS)(코드 번호: 셀라메이트 NCS)를 이용할 수 있다. 이러한 절연막 재료는, 4급 알킬아민을 촉매로서 이용하여, 클러스터 형상의 실리카가 형성되고 있다.
다음으로, 전면에, 예를 들면 스핀 코팅법에 의해, 절연막 재료를 도포한다. 도포 조건은, 예를 들면 3000회전/분, 30초로 한다. 이에 의해, 반도체 기판(10) 위에 층간 절연막(38)이 형성된다.
다음으로, 열 처리(소프트 베이크)를 행한다. 열 처리를 행할 때에는, 예를 들면 핫 플레이트를 이용한다. 열 처리 온도는, 예를 들면 200℃로 한다. 열 처 리 시간은, 예를 들면 150초로 한다. 이에 의해, 절연막 재료 중의 용매가 증발하고, 다공질의 층간 절연막(38)이 형성된다. 클러스터 형상의 실리카를 포함하는 절연막 재료를 이용하여 층간 절연막(38)을 형성하기 때문에, 보이드가 매우 작은 다공질의 층간 절연막(38)이 형성된다. 구체적으로는, 보이드의 직경은, 예를 들면 2㎚ 이하로 된다. 또한, 클러스터 형상의 실리카를 포함하는 절연막 재료를 이용하여 층간 절연막(38)을 형성하기 위해서, 보이드의 분포가 매우 균일하게 된다. 클러스터 형상의 실리카를 포함하는 절연막 재료를 이용하여 층간 절연막(38)을 형성하면, 매우 양질의 다공질의 층간 절연막(38)을 형성하는 것이 가능하게 된다. 또한, 보이드의 사이즈는, 예를 들면 X선 소각 산란법에 의해 측정할 수 있다.
층간 절연막(38)에 대하여 열 처리(소프트 베이크)를 행할 때에는, 층간 절연막(38)에서의 가교율 X가 10% 이상으로 되도록, 열 처리를 행하는 것이 바람직하다. 즉, 층간 절연막(38)에 대하여 열 처리를 행하면, 층간 절연막(38)에서 가교 반응이 진행되어 간다. 도 16은 층간 절연막에서의 가교 반응을 나타내는 개념도이다. 도 16에 도시한 바와 같이 층간 절연막(38) 중 실라놀기(80)가 탈수 축합되어, 주골격인 실로키산 결합(82)이 형성되어 간다. 도 16의 (a)는, 실라놀기가 탈수 축합되기 전의 상태를 나타내고 있다. 도 16의 (a)에서 점선으로 둘러싼 부분은 탈수 축합 시에 이탈하는 수소 및 산소를 나타내고 있다. 도 16의 (b)는, 실라놀기가 탈수 축합했을 때의 상태를 나타내고 있다. 층간 절연막(38)에서의 가교 결합에는, 2차원적인 가교 결합과 3차원적인 가교 결합이 있고, 모두 실라놀기의 탈수 축합에 의해 형성된다. 층간 절연막(38)에 대하여 열 처리를 행하면, 우선 2 차원적인 가교가 진행되어 가고, 2차원적인 가교가 어느 정도 진행된 단계에서, 2차원적인 가교 결합끼리 가교하여, 3차원적인 가교 결합이 형성되어 간다. 층간 절연막(38)에서의 가교율 X는, 푸리에 변환 적외 분광 광도계에 의해 얻어지는 적외 흡수 스펙트럼에 의해, 이하와 같이 하여 구할 수 있다. 푸리에 변환 적외 분광 광도계로서는, 예를 들면 일본 전자 주식회사제의 푸리에 변환 적외 분광 광도계(코드 번호: JIR-100) 등을 이용할 수 있다. 적외 흡수 스펙트럼에서는, 3차원적인 실로키산 결합에 대응하는 스펙트럼 성분은 1050㎝-1 부근에 나타나고, 2차원적인 실로키산 결합에 대응하는 스펙트럼 성분은 1140㎝-1 부근에 나타난다. 3차원적인 실로키산 결합에 대응하는 스펙트럼 성분의 피크 강도를 A, 2차원적인 실로키산 결합에 대응하는 스펙트럼 성분의 피크 강도를 B라고 하면, 층간 절연막(38)에서의 가교율 X는,
X=A/(A+B)
에 의해 구해진다.
층간 절연막(38)에서의 가교율 X가 10%∼90%로 되도록 열 처리(소프트 베이크)를 행하는 것은, 이하와 같은 이유에 의한 것이다. 즉, 층간 절연막(38)에서의 가교율 X가 10% 미만으로 되도록 열 처리를 행한 경우에는, 층간 절연막(38) 중에 대량의 용매가 잔존한 상태로 되게 된다. 층간 절연막(38) 중에 용제가 대량으로 잔존해 있으면, 층간 절연막(38)의 아래에 존재하고 있는 절연막(36) 등이 용매에 의해 용해되게 될 우려가 있다. 이 때문에, 층간 절연막(38)에서의 가교율 X가 10% 미만인 경우에는, 충분한 신뢰성을 확보하는 것이 곤란하다. 한편, 열 처리(소프트 베이크)에 의해서만 가교율 X를 90%보다 크게 하는 것은, 사실 상 곤란하다. 가교율 X가 90% 보다 크게 되도록 열 처리한 경우에는, 층간 절연막(38)에 과도한 데미지가 가해질 우려가 있다. 이러한 이유에 의해, 층간 절연막(38)에서의 가교율 X가 10%∼90%로 되도록, 열 처리(소프트 베이크)를 행하는 것이 바람직하다.
이렇게 해서, 다공질의 층간 절연막(38)이 형성된다.
또한, 여기서는, 클러스터 형상의 화합물로서 규소 화합물을 포함하는 절연막 재료를 도포하는 경우를 예로 설명했지만, 클러스터 형상의 화합물은 규소 화합물에 한정되는 것은 아니다. 다른 모든 재료로 이루어지는 클러스터 형상의 화합물을 포함하는 절연막 재료를 도포하여도 된다.
또한, 다공질의 층간 절연막(38)의 재료나 형성 방법 등은, 상기에 한정되는 것은 아니다.
예를 들면, 이하에 기재한 바와 같이, 다공질 실리카로 이루어지는 층간 절연막(다공질 실리카막)(38)을 형성하여도 된다.
우선, 다공질의 층간 절연막(38)을 형성하기 위한 절연막 재료를 준비한다. 구체적으로는, 예를 들면, 테트라알콕시실란, 트리알콕시실란, 메틸트리알콕시실란, 에틸트리알콕시실란, 프로필트리알콕시실란, 페닐트리알콕시실란, 비닐트리알콕시실란, 알릴트리알콕시실란, 글리시딜트리알콕시실란, 디알콕시실란, 디메틸디알콕시실란, 디에틸디알콕시실란, 디프로필디알콕시실란, 디페닐디알콕시실란, 디 비닐디알콕시실란, 디알릴디알콕시실란, 디글리시딜디알콕시실란, 페닐메틸디알콕시실란, 페닐에틸디알콕시실란, 페닐프로필트리알콕시실란, 페닐비닐디알콕시실란, 페닐알릴디알콕시실란, 페닐글리시딜디알콕시실란, 메틸비닐디알콕시실란, 에틸비닐디알콕시실란, 프로필비닐디알콕시실란 등을 원료로서 이용하여 가수 분해 반응이나 축중합 반응을 일으켜 이루어지는 폴리머에, 열 분해성 화합물을 첨가하여 이루어지는, 액상의 절연막 재료를 준비한다. 열 분해성 화합물로서는, 예를 들면 아크릴 수지 등을 이용한다.
다음으로, 전면에, 예를 들면 스핀 코트법에 의해, 절연막 재료를 도포한다. 도포 조건은, 예를 들면 3000회전/분, 30초로 한다. 이에 의해, 절연막 재료로 이루어지는 층간 절연막(38)이 형성된다.
다음으로, 열 처리(소프트 베이크)를 행한다. 열 처리를 행할 때에는, 예를 들면 핫 플레이트를 이용한다. 이에 의해, 열 분해성 화합물이 열 분해되어, 층간 절연막(38) 내에 보이드(세공)가 형성된다. 보이드의 직경은, 예를 들면 10∼20㎚ 정도로 된다. 열 처리 온도는 200∼350℃로 설정한다. 열 처리 온도를 200∼350℃로 설정하는 것은 이하와 같은 이유에 의한 것이다. 열 처리 온도를 200℃보다 낮게 설정한 경우에는, 열 분해성 화합물이 충분히 열 분해되지 않아, 보이드가 충분히 형성되지 않게 된다. 또, 열 처리 온도를 200℃보다 낮게 설정한 경우에는, 열 분해성 화합물이 열 분해되는 속도가 매우 느려, 보이드를 형성하는 데 장시간을 요하게 된다. 한편, 열 처리 온도를 350℃보다 높게 설정한 경우에는, 절연막 재료의 경화가 급속히 진행되어, 보이드의 형성이 저해된다. 이러한 이유에 의해, 열 처리 온도는 200∼350℃로 설정하는 것이 바람직하다. 여기서는, 열 처리 온도를 예를 들면 200℃로 한다.
이렇게 하여, 다공질 실리카로 이루어지는 층간 절연막(다공질 실리카막)(38)이 형성된다.
이와 같이, 열 분해성 화합물을 포함하는 절연막 재료를 도포한 후, 열 처리를 행함으로써, 다공질의 층간 절연막(다공질 실리카막)(38)을 형성하여도 된다.
또한, 이하에 나타내는 바와 같이, 기상 성장법에 의해 다공질의 층간 절연막(Carbon Doped Si02막)(38)을 형성하여도 된다.
우선, 플라즈마 CVD 장치의 챔버 내에 반도체 기판(10)을 도입한다. 플라즈마 CVD 장치로서는, 예를 들면 평행 평판형의 플라즈마 CVD 장치를 이용한다.
다음으로, 기판 온도를 예를 들면 300∼400℃로 설정한다.
다음으로, 알킬기를 갖는 실록산 모노머를 기화 장치에 의해 기화하여, 반응성 가스를 생성한다. 그리고, 캐리어 가스를 이용하여, 반응성 가스를 챔버 내에 도입한다. 이 때, 평판 전극 사이에 고주파 전력을 인가하면, 반응성 가스의 플라즈마가 발생한다. 이 때, 퇴적 레이트를 비교적 빠르게 설정하면, 다공질의 층간 절연막(38)을 형성할 수 있다. 구체적으로는, 예를 들면, 이하와 같이 성막 조건을 설정하면, 다공질의 층간 절연막(38)을 형성하는 것이 가능하다. 반응성 가스로서는, 예를 들면, 헥사메틸디실록산을 이용한다. 반응성 가스의 공급량은, 예를 들면 3mg/min으로 한다. 캐리어 가스로서는 CO2를 이용한다. 캐리어 가스의 유량 은, 예를 들면 6000sccm으로 한다. 평판 전극 사이에 인가하는 고주파 전력은, 예를 들면 13.56㎒(500W) 및 100㎑(500W)로 한다. 이렇게 하여, 카본을 포함하는 실리콘 산화막으로 이루어지는 다공질의 층간 절연막(38)이 형성된다.
이와 같이, 기상 성장법에 의해 다공질의 층간 절연막(Carbon Doped Si02막)(38)을 형성하여도 된다.
또, 이하에 나타내는 바와 같이, 열 분해성의 원자단(열 분해성 화합물) 또는 산화 분해성의 원자단(산화 분해성 화합물)을 포함하는 원료를 이용하여, 열 분해성 또는 산화 분해성의 원자단을 플라즈마에 의해 분해시키면서, 기상 성장법에 의해 다공질의 층간 절연막(Porous Carbon Doped Si02막)(38)을 형성하여도 된다.
우선, 플라즈마 CVD 장치의 챔버 내에 반도체 기판(10)을 도입한다. 플라즈마 CVD 장치로서는, 예를 들면 평행 평판형의 플라즈마 CVD 장치를 이용한다.
다음으로, 기판 온도를 예를 들면 250∼350℃로 설정한다.
다음으로, 알킬기를 갖는 실록산 모노머를 기화 장치에 의해 기화하여, 제1 반응성 가스를 생성한다. 또, 페닐기를 갖는 실란 화합물을 기화 장치에 의해 기화하여, 제2 반응성 가스를 생성한다. 또한, 페닐기는, 가열한 상태에서 산화 반응을 일으키면 분해되는 원자단(열 분해성 및 산화 분해성 원자단)이다. 그리고, CO2 가스를 캐리어 가스로서 이용하여, 이들 반응성 가스를 챔버 내에 도입한다. 이 때, 평판 전극 사이에 고주파 전력을 인가하면, CO2 가스가 플라즈마(산소 플라즈마)로 되어, 페닐기가 분해된다. 페닐기를 분해하면서, 층간 절연막(38)을 퇴적 시키기 때문에, 다공질의 층간 절연막(38)이 형성되게 된다. 성막 조건은, 예를 들면 이하와 같이 설정한다. 제1 반응성 가스로서는, 보다 구체적으로는, 예를 들면 헥사메틸디실록산을 이용한다. 제1 반응성 가스의 공급량은, 예를 들면 1mg/min으로 한다. 제2 반응성 가스로서는, 보다 구체적으로는, 예를 들면 디페닐메틸실란을 이용한다. 제2 반응성 가스의 공급량은, 예를 들면 1mg/min으로 한다. 캐리어 가스의 유량은, 예를 들면 3000sccm으로 한다. 평판 전극 사이에 인가하는 고주파 전력은, 예를 들면 13.56㎒(300W) 및 100㎑(300W)로 한다. 이렇게 하여, 카본을 포함하는 실리콘 산화막으로 이루어지는 다공질의 층간 절연막(38)이 형성된다.
또한, 여기서는, 열을 가하면서 산화를 행하면 분해되는 열 분해성 및 산화 분해성의 원자단을 포함하는 재료를 이용하는 경우를 예로 설명하였지만, 산화를 행하지 않고 열 분해할 수 있는 열 분해성의 원자단을 포함하는 원료, 또는 열을 가하지 않고 산화 분해할 수 있는 산화 분해성의 원자단을 포함하는 원료를 이용하여, 기상 성장법에 의해 다공질의 층간 절연막(38)을 형성하여도 된다.
이와 같이, 열 분해성 또는 산화 분해성의 원자단(열 분해성 화합물, 산화 분해성 화합물)을 포함하는 원료를 이용하여, 열 분해성 또는 산화 분해성의 원자단을, 플라즈마를 이용하여 분해시키면서, 기상 성장법에 의해, 다공질의 층간 절연막(Porous Carbon Doped Si02막)(38)을 형성하여도 된다.
또, 이하에 나타내는 바와 같이, 열 분해성의 유기 화합물을 포함하는 절연 막 재료를 도포한 후, 열 분해성의 원자단을 열 분해함으로써, 다공질의 층간 절연막(유기 다공질막)(38)을 형성하여도 된다.
우선, 열 분해성 유기 화합물을 포함하는 폴리아릴에테르폴리머를 용매에 의해 희석함으로써, 절연막 재료를 형성한다. 열 분해성 유기 화합물로서는, 예를 들면 200∼300℃에서 열 분해되는 유기 화합물을 이용한다. 이러한 유기 화합물로서는, 예를 들면 아크릴 수지, 폴리에틸렌 수지, 폴리프로필렌 수지, 아크릴 올리고머, 에틸렌 올리고머, 프로필렌 올리고머 등을 이용한다. 용매로서는, 예를 들면 시클로헥사논을 이용한다.
다음으로, 반도체 기판(10) 상의 전면에, 스핀 코트법에 의해, 절연막 재료를 도포한다. 이에 의해, 반도체 기판(10) 상에 절연막 재료로 이루어지는 층간 절연막(38)이 형성된다.
다음으로, 핫 플레이트를 이용하여 열 처리를 행한다. 열 처리 온도는, 예를 들면 100∼400℃로 한다. 이에 의해, 층간 절연막(38) 내의 용매가 증발하여, 건조된 층간 절연막(38)이 형성된다.
다음으로, 큐어 장치 내에 반도체 기판(10)을 도입하여, 열 처리를 행한다. 열 처리 온도는, 예를 들면 300∼400℃로 한다. 이에 의해, 열 분해성의 유기 화합물이 열 분해되어, 층간 절연막(38) 내에 보이드가 형성된다. 이렇게 하여, 다공질의 층간 절연막(38)이 형성된다.
이와 같이, 열 분해성의 유기 화합물을 포함하는 절연막 재료를 도포한 후, 열 분해성의 유기 화합물을 열 분해함으로써, 다공질의 층간 절연막(유기 다공질 막)(38)을 형성하여도 된다.
다음으로, 도 2의 (b)에 도시한 바와 같이, 다공질의 층간 절연막(38)이 형성된 반도체 기판(10) 상의 전면에, 치밀성이 높은 절연막(제2 절연막)(40)을 형성한다. 예를 들면, 기상 성장법, 보다 구체적으로는 플라즈마 CVD법에 의해, 실리콘 산화막으로 이루어지는 절연막(40)을 형성한다. 절연막(40)은, 다공질의 층간 절연막(38)보다 밀도가 높은 막이다. 절연막(40)은, 후술하는 공정에서 전자선 등을 조사하면서 다공질의 층간 절연막(38)을 경화(큐어)시킬 때에, 다공질의 층간 절연막(38)이 전자선 등에 의해 큰 데미지를 받는 것을 방지하면서, 다공질의 층간 절연막(38)에 적절한 양의 전자선 등이 도달하도록 하기 위한 것이다.
또한, 다공질의 층간 절연막(38) 상에 치밀성이 높은 절연막(40)을 형성하지 않고, 전자선을 조사할 때의 가속 전압을 낮게 설정함으로써, 전자선에 의한 데미지를 억제하는 것도 고려된다. 그러나, 다공질의 층간 절연막(38)에 직접 전자선을 조사하면, 다공질 절연막(38)의 표면에 요철이 생기는 경우가 있다. 또, 가속 전압을 낮게 설정하면, 전자선을 안정적으로 균일하게 조사할 수 없기 때문에, 층간 절연막(38)을 균일하게 경화시킬 수 없다. 따라서, 다공질의 층간 절연막(38) 상에 치밀성이 높은 절연막(40)을 형성하지 않고, 전자선을 조사할 때의 가속 전압을 낮게 설정함으로써, 양질인 층간 절연막(38)을 형성하는 것은 매우 곤란하다.
절연막(38)의 밀도는 1∼3g/㎤로 하는 것이 바람직하다. 절연막(40)의 밀도를 1∼3g/㎤로 하는 것은 이하와 같은 이유에 의한 것이다. 절연막(40)의 밀도를 1g/㎤보다 작게 설정한 경우에는, 후술하는 전자선 등을 조사하는 공정에서 전자선 등이 절연막(40)을 용이하게 투과하여, 다공질의 층간 절연막(38)에 큰 데미지가 가해진다. 그러면, 다공질의 층간 절연막(38)의 흡습성이 증대하고, 또 다공질의 층간 절연막(38)이 수축하여, 비유전율의 증대를 초래한다. 한편, 절연막(40)의 밀도를 3g/㎤보다 크게 설정한 경우에는, 후술하는 전자선 등을 조사하는 공정에서 전자선 등이 절연막(40)에 의해 차단되어, 다공질의 층간 절연막(38)을 충분히 경화시키는 것이 곤란하게 된다. 이러한 이유에 의해, 절연막(40)의 밀도는 1∼3g/㎤로 설정하는 것이 바람직하다. 단, 절연막(40)의 밀도를 2.5g/㎤보다 크게 설정한 경우에는, 후술하는 전자선 등을 조사하는 공정에서 전자선 등이 절연막(40)에 의해 상당히 차단되어, 전자선 등이 다공질의 절연막(38)에 충분히 도달하지 못하는 경우가 있다. 따라서, 절연막(40)의 밀도를 1∼2.5g/㎤로 설정하는 것이 더욱 바람직하다.
또, 절연막(40)의 막 두께는, 예를 들면 5∼70㎚로 하는 것이 바람직하다. 절연막(40)의 막 두께를 5∼70㎚로 설정하는 것은 이하와 같은 이유에 의한 것이다. 절연막(40)의 막 두께를 5㎚보다 작게 설정한 경우에는, 후술하는 전자선 등을 조사하는 공정에서 전자선 등이 절연막(40)을 용이하게 투과하여, 다공질의 층간 절연막(38)에 큰 데미지가 가해진다. 그러면, 다공질의 층간 절연막(38)의 흡습성이 증대하고, 또 다공질의 층간 절연막(38)이 수축하여, 이들에 의해 비유전율의 증대를 초래한다. 한편, 절연막(40)의 막 두께를 70㎚보다 크게 설정한 경우에는, 후술하는 전자선 등을 조사하는 공정에서 전자선 등이 절연막(40)에 의해 차단되어, 다공질의 층간 절연막(38)을 충분히 경화시키는 것이 곤란하게 된다. 이 때 문에, 절연막(40)의 막 두께는 5∼70㎚로 설정하는 것이 바람직하다. 단, 절연막(40)의 막 두께를 50㎚보다 크게 설정한 경우에는, 후술하는 전자선 등을 조사하는 공정에서 전자선 등이 절연막(40)에 의해 상당히 차단되어, 전자선 등이 다공질의 절연막(38)에 충분히 도달하지 못하는 경우가 있다. 또, 절연막(40)의 막 두께를 1O㎚보다 작게 설정한 경우에는, 후술하는 전자선 등을 조사하는 공정에서 전자선 등이 절연막(40)을 비교적 용이하게 투과하여, 다공질의 층간 절연막(38)에 어느 정도의 데미지가 가해지는 경우가 있다. 그러면, 다공질의 층간 절연막(38)의 흡습성이 증대하고, 또 다공질의 층간 절연막(38)이 수축하여, 이들에 의해 비유전율이 증대하게 된다. 따라서, 절연막(40)의 막 두께는 10∼50㎚ 정도로 하는 것이 더욱 바람직하다.
치밀성이 높은 실리콘 산화막으로 이루어지는 절연막(40)은 이하와 같이 하여 형성할 수 있다.
우선, 플라즈마 CVD 장치의 챔버 내에 반도체 기판(10)을 재치(載置)한다. 플라즈마 CVD 장치로서는, 예를 들면 평행 평판형의 플라즈마 CVD 장치를 이용한다.
다음으로, 기판 온도를 예를 들면 400℃로 설정한다.
다음으로, 트리메틸실란을 기화 장치에 의해 기화하여, 반응성 가스를 생성한다. 그리고, 불활성 가스를 캐리어로 하여, 반응성 가스를 챔버 내에 도입한다. 이 때, 평판 전극 사이에 고주파 전력을 인가하면, 반응성 가스의 플라즈마가 발생한다. 이 때, 퇴적 레이트를 비교적 느리게 설정하면, 치밀성이 높은 절연막(40) 을 형성하는 것이 가능하게 된다. 구체적으로는, 예를 들면, 이하와 같이 성막 조건을 설정하면, 치밀성이 높은 절연막(40)을 형성하는 것이 가능하다. 반응성 가스의 공급량은, 예를 들면 1mg/min으로 한다. 캐리어 가스로서는, 예를 들면 CO2를 이용한다. 캐리어 가스의 유량은, 예를 들면 100sccm으로 한다. 평판 전극 사이에 인가하는 고주파 전력은, 예를 들면 13.56㎒(200W) 및 100㎑(200W)로 한다. 평판 전극 사이에 고주파 전력을 인가하여 플라즈마를 발생시키는 시간은, 예를 들면 5초 동안으로 한다.
이러한 조건으로 실리콘 산화막으로 이루어지는 절연막(40)을 형성하면, 절연막(40)의 밀도는 예를 들면 2g/㎤ 정도로 된다. 또한, 여기서는, 절연막(40)의 막 두께를, 예를 들면 30㎚로 한다. 이렇게 하여, 치밀성이 높은 절연막(40)이 다공질의 층간 절연막(38) 상에 형성된다.
또한, 치밀성이 높은 절연막(40)의 재료나 성막 방법은 상기한 것에 한정되는 것은 아니다.
예를 들면, 이하에 나타내는 바와 같이, 카본이 도핑된 실리콘 산화막으로 이루어지는 치밀성이 높은 절연막(Carbon Doped Si02막)(40)을, 기상 성장법에 의해 형성하여도 된다.
우선, 플라즈마 CVD 장치의 챔버 내에 반도체 기판(10)을 재치한다. 플라즈마 CVD 장치로서는, 예를 들면 평행 평판형의 플라즈마 CVD 장치를 이용한다.
다음으로, 기판 온도를 예를 들면 400℃로 설정한다.
다음으로, 헥사메틸디실록산을 기화 장치에 의해 기화하여, 반응성 가스를 생성한다. 그리고, 불활성 가스를 캐리어로 하여, 반응성 가스를 챔버 내에 도입한다. 이 때, 평판 전극 사이에 고주파 전력을 인가하면, 반응성 가스의 플라즈마가 발생한다. 이 때, 퇴적 레이트를 비교적 느리게 설정하면, 치밀성이 높은 절연막(40)을 형성할 수 있다. 구체적으로는, 예를 들면, 이하와 같이 성막 조건을 설정하면, 치밀성이 높은 절연막(40)을 형성하는 것이 가능하다. 반응성 가스의 공급량은, 예를 들면 1mg/min으로 한다. 캐리어 가스의 유량은, 예를 들면 500sccm으로 한다. 평판 전극 사이에 인가하는 고주파 전력은, 예를 들면 13.56㎒(200W) 및 100㎑(200W)로 한다. 평판 전극 사이에 고주파 전력을 인가하여 플라즈마를 발생시키는 시간은, 예를 들면 5초 동안으로 한다.
이와 같이, 카본이 도핑된 실리콘 산화막으로 이루어지는 치밀성이 높은 절연막(Carbon Doped Si02막)(40)을, 기상 성장법에 의해 형성하여도 된다.
또, 이하에 나타내는 바와 같이, 수소화 SiC막(SiC : H막)으로 이루어지는 치밀성이 높은 절연막(40)을, 기상 성장법에 의해 형성하여도 된다. SiC : H막이라 함은, 전술한 바와 같이, SiC막 내에 H(수소)를 존재시켜 이루어지는 막이다.
우선, 플라즈마 CVD 장치의 챔버 내에 반도체 기판(10)을 재치한다. 플라즈마 CVD 장치로서는, 예를 들면 평행 평판형의 플라즈마 CVD 장치를 이용한다.
다음으로, 기판 온도를 예를 들면 400℃로 설정한다.
다음으로, 트리메틸실란을 기화 장치에 의해 기화하여, 반응성 가스를 생성 한다. 그리고, 캐리어 가스를 이용하여, 반응성 가스를 챔버 내에 도입한다. 이 때, 평판 전극 사이에 고주파 전력을 인가하면, 반응성 가스의 플라즈마가 발생한다. 이 때, 퇴적 레이트를 비교적 느리게 설정하면, 치밀성이 높은 절연막(40)을 형성할 수 있다. 구체적으로는, 예를 들면, 이하와 같이 성막 조건을 설정하면, 치밀성이 높은 절연막(40)을 형성하는 것이 가능하다. 반응성 가스의 공급량은, 예를 들면 1mg/min으로 한다. 캐리어 가스로서는, 예를 들면 질소를 이용한다. 캐리어 가스의 유량은, 예를 들면 1OOOsccm으로 한다. 평판 전극 사이에 인가하는 고주파 전력은, 예를 들면 13.56㎒(200W) 및 100㎑(200W)로 한다. 평판 전극 사이에 고주파 전력을 인가하여 플라즈마를 발생시키는 시간은, 예를 들면 5초 동안으로 한다.
이와 같이, SiC : H막으로 이루어지는 치밀성이 높은 절연막(40)을, 기상 성장법에 의해 형성하여도 된다.
또, 이하에 나타내는 바와 같이, 질화 SiC막(SiC : N막)으로 이루어지는 치밀성이 높은 절연막(40)을, 기상 성장법에 의해 형성하여도 된다. SiC : N막이라 함은, 전술한 바와 같이, SiC막 내에 N(질소)을 존재시켜 이루어지는 막이다.
우선, 플라즈마 CVD 장치의 챔버 내에 반도체 기판(10)을 재치한다. 플라즈마 CVD 장치로서는, 예를 들면 평행 평판형의 플라즈마 CVD 장치를 이용한다.
다음으로, 기판 온도를 예를 들면 400℃로 설정한다.
다음으로, 트리메틸실란을 기화 장치에 의해 기화하여, 반응성 가스를 생성한다. 그리고, 캐리어 가스를 이용하여, 반응성 가스를 챔버 내에 도입한다. 이 때, 평판 전극 사이에 고주파 전력을 인가하면, 반응성 가스의 플라즈마가 발생한다. 이 때, 퇴적 레이트를 비교적 느리게 설정하면, 치밀성이 높은 절연막(40)을 형성할 수 있다. 구체적으로는, 예를 들면, 이하와 같이 성막 조건을 설정하면, 치밀성이 높은 절연막(40)을 형성하는 것이 가능하다. 반응성 가스의 공급량은, 예를 들면 1mg/min으로 한다. 캐리어 가스로서는, 예를 들면 암모니아를 이용한다. 평판 전극 사이에 인가하는 고주파 전력은, 예를 들면 13.56㎒(200W) 및 100㎑(200W)로 한다. 평판 전극 사이에 고주파 전력을 인가하여 플라즈마를 발생시키는 시간은, 예를 들면 5초 동안으로 한다.
이와 같이, SiC : N막으로 이루어지는 치밀성이 높은 절연막(40)을, 기상 성장법에 의해 형성하여도 된다.
또, 이하에 나타내는 바와 같이, 수소화 산화 SiC막(SiC : O : H막)으로 이루어지는 치밀성이 높은 절연막(40)을, 기상 성장법에 의해 형성하여도 된다. SiC : O : H막이라 함은, 전술한 바와 같이, SiC막 내에 O(산소)와 H(수소)를 존재시켜 이루어지는 막이다.
우선, 플라즈마 CVD 장치의 챔버 내에 반도체 기판(10)을 도입한다. 플라즈마 CVD 장치로서는, 예를 들면 평행 평판형의 플라즈마 CVD 장치를 이용한다.
다음으로, 기판 온도를 예를 들면 400℃로 설정한다.
다음으로, 트리메틸실란을 기화 장치에 의해 기화하여, 반응성 가스를 생성한다. 그리고, 캐리어 가스를 이용하여, 반응성 가스를 챔버 내에 도입한다. 이 때, 평판 전극 사이에 고주파 전력을 인가하면, 반응성 가스의 플라즈마가 발생한 다. 이 때, 퇴적 레이트를 비교적 느리게 설정하면, 치밀성이 높은 절연막(40)을 형성할 수 있다. 구체적으로는, 예를 들면, 이하와 같이 성막 조건을 설정하면, 치밀성이 높은 절연막(40)을 형성하는 것이 가능하다. 반응성 가스의 공급량은, 예를 들면 1mg/min으로 한다. 캐리어 가스로서는, 예를 들면 CO2를 이용한다. 캐리어 가스의 유량은, 예를 들면 100sccm으로 한다. 평판 전극 사이에 인가하는 고주파 전력은, 예를 들면 13.56㎒(200W) 및 100㎑(200W)로 한다. 평판 전극 사이에 고주파 전력을 인가하여 플라즈마를 발생시키는 시간은, 예를 들면 5초 동안으로 한다.
이와 같이, SiC : O : H막으로 이루어지는 치밀성이 높은 절연막(40)을, 기상 성장법에 의해 형성하여도 된다.
또, 이하에 나타내는 바와 같이, 유기 SOG막을 도포함으로써, 치밀성이 높은 절연막(40)을 형성하여도 된다.
우선, 유기 SOG막을 형성하기 위한 절연막 재료를 준비한다. 이러한 절연막 재료로서는, 예를 들면 테트라에톡시실란과 메틸트리에톡시실란을 원료로서 이용하여, 가수 분해 반응 및 축합 반응을 일으켜 이루어지는 폴리머를 이용한다.
다음으로, 전면에, 스핀 코트법에 의해, 절연막 재료를 도포한다. 도포 조건은, 예를 들면 3000회전/분, 30초로 한다. 이에 의해, 다공질의 층간 절연막(38) 상에 절연막(40)이 형성된다.
다음으로, 열 처리(소프트 베이크)를 행한다. 열 처리를 행할 때에는, 예를 들면 핫 플레이트를 이용한다. 열 처리 온도는, 예를 들면 200℃로 한다. 열 처리 시간은, 예를 들면 150초로 한다.
이와 같이, 유기 SOG막을 도포함으로써, 절연막(40)을 형성하여도 된다.
또, 이하에 나타내는 바와 같이, 무기 SOG막을 도포함으로써, 치밀성이 높은 절연막(40)을 형성하여도 된다.
우선, 무기 SOG막을 형성하기 위한 절연막 재료를 준비한다. 이러한 절연막 재료로서는, 예를 들면 테트라에톡시실란을 원료로서 이용하여, 가수 분해 반응 및 축합 반응을 일으켜 이루어지는 폴리머를 이용한다.
다음으로, 전면에, 스핀 코트법에 의해, 절연막 재료를 도포한다. 도포 조건은, 예를 들면 3000회전/분, 30초로 한다. 이에 의해, 다공질의 층간 절연막(38) 상에 절연막(40)이 형성된다.
다음으로, 열 처리(소프트 베이크)를 행한다. 열 처리를 행할 때에는, 예를 들면 핫 플레이트를 이용한다. 열 처리 온도는, 예를 들면 200℃로 한다. 열 처리 시간은, 예를 들면 150초로 한다.
이와 같이, 무기 SOG막을 도포함으로써, 치밀성이 높은 절연막(40)을 형성하여도 된다.
다음으로, 도 2의 (c)에 도시한 바와 같이, 다공질의 절연막(38) 상에 치밀성이 높은 절연막(40)이 존재하고 있는 상태에서, 치밀성이 높은 절연막(40)을 개재하여 다공질의 절연막(38)에 전자선을 조사한다. 전자선의 조사는 이하와 같이 하여 행한다.
우선, 플라즈마 CVD 장치의 챔버 내에 반도체 장치(10)를 재치한다.
다음으로, 챔버 내의 기체를 배기하여, 챔버 내를 진공 상태로 한다. 이 때, 챔버 내의 압력을 조정하기 위해, 또는 절연막(40) 등의 개질을 위해, 챔버 내에 가스를 도입하여도 된다. 챔버 내에 도입하는 가스로서는, 예를 들면, 질소 가스, 아르곤 가스, 헬륨 가스, 메탄 가스, 또는 에탄 가스 등을 이용한다.
다음으로, 다공질의 층간 절연막(38) 상에 치밀성이 높은 절연막(40)이 존재하고 있는 상태에서, 절연막(40)을 개재하여 층간 절연막(38)에 전자선을 조사한다(전자선 큐어). 다공질의 층간 절연막(38)에 전자선을 조사하는 것은 다공질의 층간 절연막(38)에 큰 에너지를 가함으로써 가교 반응을 더 진행시켜, 다공질의 층간 절연막(38)을 경화(큐어)시키기 위해서이다. 전술한 바와 같이, 다공질의 층간 절연막(38)에 데미지가 가해지면, 다공질의 층간 절연막(38)의 흡습성이 증대하고, 또 다공질의 층간 절연막(38)이 과도하게 수축하여, 이들에 의해 비유전율의 상승을 초래한다. 이 때문에, 본 실시 형태에서는, 다공질의 층간 절연막(38) 상에 치밀성이 높은 절연막(40)이 존재하고 있는 상태에서, 절연막(40)을 개재하여 층간 절연막(38)에 전자선을 조사한다.
도 17은, 다공질의 층간 절연막에서의 보이드의 사이즈를 나타내는 개념도이다. 다공질의 층간 절연막(38)에 전자선을 조사하기 전의 단계, 즉 다공질의 층간 절연막(38)에서의 가교 반응이 불충분한 단계에서는, 도 17의 (a)에 도시한 바와 같이 보이드(84)의 사이즈에는 어느 정도의 변동이 있다. 다공질의 층간 절연막(38)에 전자선을 조사하기 전의 단계에서 보이드(84)의 사이즈에 어느 정도의 변동 이 있는 것은, 다공질의 층간 절연막(38) 중 가교 반응이 충분히 진행되지 않은 부분에서, 보이드(84)의 사이즈가 다 커지게 되어 있지 않기 때문이다. 다공질의 층간 절연막(38)에 전자선을 조사하면, 전술한 바와 같이 다공질의 층간 절연막(38)에서 가교 반응이 더 진행되기 때문에, 이러한 가교 반응에 수반하여 다공질의 층간 절연막(38) 중에서 수분이 이탈한다. 다공질의 층간 절연막(38)으로부터의 수분의 이탈에 수반하여, 다공질의 층간 절연막(38)에서의 보이드(84)의 사이즈는 커진다. 다공질의 층간 절연막(38)에 적절히 전자선을 조사하면, 다공질의 층간 절연막(38)에서의 가교 반응이 충분히 진행되기 때문에, 보이드(84)의 사이즈가 모두 충분히 커지고, 도 17의 (b)에 도시한 바와 같이, 다공질의 층간 절연막(38)에서의 보이드의 사이즈의 변동이 매우 작아진다. 다공질의 층간 절연막(38)에서의 보이드의 사이즈의 변동이 매우 작아지면, 다공질의 층간 절연막(38)에 매립되는 배선 간의 기생 용량의 변동이 작아지고, 또한 다공질의 층간 절연막(38) 등에 의도하지 않은 스트레스가 가해지는 것을 방지할 수 있다.
다공질의 층간 절연막(38)에 절연막(40)을 개재하여 전자선을 조사할 때에는, 열 처리를 행하면서, 전자선을 조사하는 것이 바람직하다. 열 처리 온도는, 예를 들면 200∼500℃로 한다. 열 처리를 행하면서 전자선을 조사하면, 다공질의 층간 절연막(38)의 경화(큐어)가 촉진되어, 다공질의 층간 절연막(38)의 기계적 강도를 향상시킬 수 있기 때문이다.
전자선을 조사할 때의 열 처리 온도를 500℃ 이하로 설정하는 것은, 500℃를 초과하는 온도로 열 처리를 행하면서 전자선을 조사한 경우에는, 다공질의 층간 절 연막(38) 등에 큰 데미지가 가해지게 될 우려가 있기 때문이다. 전자선을 조사할 때의 열 처리 온도를 500℃ 이하로 설정함으로써, 다공질의 층간 절연막(38)에 큰 데미지가 가해지는 것을 방지하면서, 다공질의 층간 절연막(38)을 경화시키는 것이 가능하게 된다. 전자선을 조사할 때의 열 처리 온도를 200℃ 이상으로 하는 것은, 열 처리 온도를 낮게 설정하면, 다공질의 층간 절연막(38)의 경화에 장시간을 요하기 때문이다. 전자선을 조사할 때의 열 처리 온도를 200℃ 이상으로 설정함으로써, 다공질의 층간 절연막(38)을 단시간에 경화시키는 것이 가능하게 된다.
또한, 전자선을 조사할 때의 열 처리 온도는, 200∼500℃에 한정되는 것은 아니다. 200℃ 미만으로 열 처리를 행하면서 전자선을 조사한 경우라도, 다공질의 층간 절연막(38)을 경화시키는 것은 가능하다. 단지, 단시간에 다공질의 층간 절연막(38)을 경화시키는 관점으로부터는, 전자선을 조사할 때의 열 처리 온도를 200℃ 이상으로 설정하는 것이 바람직하다.
또한, 다공질의 층간 절연막(38)에 데미지가 가해지는 것을 방지하는 관점으로부터는, 전자선을 조사할 때에 굳이 열 처리를 행하지 않는 쪽이 바람직하다. 한편, 열 처리를 행하지 않고, 즉 기판을 가열하지 않고서, 전자선을 조사한 경우에도, 다공질의 층간 절연막(38)을 경화시키는 것은 가능하여, 어느 정도의 기계적 강도를 얻는 것도 가능하다. 따라서, 기판을 가열하지 않고서, 다공질의 층간 절연막(38)에 전자선을 조사함으로써, 다공질의 층간 절연막(38)을 경화시키도록 하여도 된다.
전자선을 조사할 때의 가속 전압은, 예를 들면 10keV∼20keV로 한다. 가속 전압을 10keV보다 작게 한 경우에는, 다공질의 층간 절연막(38)을 경화(큐어)하는 데 장시간을 요하게 된다. 한편, 가속 전압을 20keV보다 크게 설정한 경우에는, 다공질의 층간 절연막(38)에 큰 데미지가 가해진다. 그러면, 다공질의 층간 절연막(38)의 흡습성이 증대하고, 또 다공질의 층간 절연막(38)이 수축하여, 이들에 의해 비유전율이 증대할 가능성이 있다. 따라서, 전자선을 조사할 때에서의 가속 전압은 1OkeV∼20keV 정도로 하는 것이 바람직하다.
또한, 전자선을 조사할 때에서의 가속 전압은 10keV∼20keV에 한정되는 것은 아니다. 다공질의 층간 절연막(38)을 경화할 때에 어느 정도의 시간을 요해도 되는 경우에는, 가속 전압을 10keV보다 작게 설정하여도 된다. 또, 다공질의 층간 절연막(38) 상에 형성하는 치밀성이 높은 절연막(40)의 막 두께를 얇게 설정하면, 가속 전압이 비교적 낮은 경우에도, 전자선을 충분히 다공질의 층간 절연막(38) 내에 도입하는 것이 가능하다. 또, 가속 전압을 20keV보다 크게 설정한 경우에도, 전자선의 조사 시간을 짧게 설정하면, 다공질의 층간 절연막(38)에 과잉의 데미지가 가해지는 것을 방지하는 것이 가능하다. 따라서, 가속 전압을 20keV보다 크게 설정한 경우에도, 전자선의 조사 시간을 짧게 설정하면, 다공질의 층간 절연막(38)의 흡습성의 증대를 방지하고, 또 다공질의 층간 절연막(38)의 수축을 방지하는 것이 가능하다. 또, 다공질의 층간 절연막(38) 상에 형성하는 치밀성이 높은 절연막(40)의 막 두께를 두껍게 설정하면, 가속 전압이 비교적 높은 경우에도, 다공질의 층간 절연막(38)에 과잉의 데미지가 가해지는 것을 방지하는 것이 가능하다. 따라서, 다공질의 층간 절연막(38) 상에 형성하는 치밀성이 높은 절연막(40)의 막 두께 를 두껍게 설정하면, 가속 전압이 비교적 높은 경우에도, 다공질의 층간 절연막(38)의 흡습성의 증대를 방지하고, 또 다공질의 층간 절연막(38)의 수축을 방지하는 것이 가능하다.
이렇게 하여, 비유전율이 낮고, 또한 기계적 강도가 높은, 다공질의 층간 절연막(38)이 형성된다.
또한, 여기서는, 치밀성이 높은 절연막(40)을 개재하여 다공질의 층간 절연막(38)에 전자선을 조사하는 경우를 예로 설명하였지만, 이하에 나타내는 바와 같이, 치밀성이 높은 절연막(40)을 개재하여 다공질의 층간 절연막(38)에 자외선을 조사하도록 하여도 된다.
우선, 자외선 램프가 설치된 챔버 내에 반도체 기판(10)을 재치한다. 자외선 램프로서는, 예를 들면 고압 수은 램프를 이용한다. 또, 자외선 램프는, 고압 수은 램프에 한정되는 것은 아니고, 크세논 엑시머 램프, 저압 수은 램프 등, 다른 모든 자외선 램프를 적절하게 이용해도 된다.
다음으로, 챔버 내의 기체를 배기하여, 챔버 내를 진공 상태로 한다. 이 때, 챔버 내의 압력을 조정하기 위해, 또는 절연막(40) 등의 개질을 위해, 챔버 내에 가스를 도입하여도 된다. 챔버 내에 도입하는 가스로서는, 예를 들면, 질소 가스나 불활성 가스 등을 이용한다. 불활성 가스로서는, 예를 들면 아르곤 가스를 이용한다.
다음으로, 다공질의 층간 절연막(38) 상에 치밀성이 높은 절연막(40)이 존재하고 있는 상태에서, 절연막(40)을 개재하여 층간 절연막(38)에 자외선을 조사한다 (자외선 큐어). 다공질의 층간 절연막(38)에 자외선을 조사한 경우에도, 다공질의 층간 절연막(38)에 큰 에너지가 가해지기 때문에, 다공질의 층간 절연막(38)에서 가교 반응이 진행하여, 다공질의 층간 절연막(38)을 경화(큐어)시킬 수 있다. 다공질의 층간 절연막(38)에 단순히 자외선을 조사하면, 다공질의 층간 절연막(38)에 큰 데미지가 가해진다. 그러면, 다공질의 층간 절연막(38)의 흡습성이 증대하고, 또 다공질의 층간 절연막(38)이 수축하기 때문에, 비유전율의 상승을 초래하는 경우가 있다. 다공질의 층간 절연막(38)에 큰 데미지가 가해지는 것을 방지하기 위해서, 다공질의 층간 절연막(38) 상에 치밀성이 높은 절연막(40)이 존재하고 있는 상태에서, 절연막(40)을 개재하여 층간 절연막(38)에 자외선을 조사한다.
다공질의 층간 절연막(38)에 자외선을 조사하기 전의 단계, 즉 다공질의 층간 절연막(38)에서의 가교 반응이 불충분한 단계에서는, 도 17의 (a)를 이용하여 전술한 바와 같이, 보이드(84)의 사이즈에는 어느 정도의 변동이 있다. 다공질의 층간 절연막(38)에 자외선을 조사하기 전의 단계에서 보이드(84)의 사이즈에 어느 정도의 변동이 있는 것은, 다공질의 층간 절연막(38) 중 가교 반응이 충분히 진행되지 않은 부분에서, 보이드(84)의 사이즈가 다 커지게 되어 있지 않기 때문이다. 다공질의 층간 절연막(38)에 자외선을 조사하면, 전술한 바와 같이 다공질의 층간 절연막(38)에서 가교 반응이 더 진행되기 때문에, 이러한 가교 반응에 수반하여 다공질의 층간 절연막(38) 중에서 수분이 이탈한다. 다공질의 층간 절연막(38)으로부터의 수분의 이탈에 수반하여, 다공질의 층간 절연막(38)에서의 보이드(84)의 사이즈는 커진다. 다공질의 층간 절연막(38)에 적절히 자외선을 조사하면, 다공질의 층간 절연막(38)에서의 가교 반응이 충분히 진행되기 때문에, 보이드(84)의 사이즈가 모두 충분히 커지고, 도 17의 (b)에 도시한 바와 같이, 다공질의 층간 절연막(38)에서의 보이드의 사이즈의 변동이 매우 작아진다. 다공질의 층간 절연막(38)에서의 보이드의 사이즈의 변동이 매우 작아지면, 다공질의 층간 절연막(38)에 매립되는 배선 간의 기생 용량의 변동이 작아지고, 또한 다공질의 층간 절연막(38) 등에 의도하지 않은 스트레스가 가해지는 것을 방지할 수 있다.
또한, 다공질의 층간 절연막(38) 상에 치밀성이 높은 절연막(40)을 형성하지 않고, 자외선의 조사 시간 등을 짧게 설정함으로써, 자외선에 의한 데미지를 억제하는 것도 고려된다. 그러나, 다공질의 층간 절연막(38)의 표면이 노출되어 있는 상태에서 자외선을 조사하면, 챔버 내에 존재하는 미량의 산소가 오존으로 변화한다. 그러면, 다공질의 층간 절연막(38)의 표면의 소수성의 유기기가 오존에 의해 산화 분해되어, 다공질의 층간 절연막(38)이 수분을 흡수하기 쉽게 된다. 다공질의 층간 절연막(38)이 수분을 흡수하면, 다공질의 층간 절연막(38)의 비유전율이 상승하게 된다. 따라서, 다공질의 층간 절연막(38) 상에 치밀성이 높은 절연막(40)을 형성하지 않고, 자외선의 조사 시간 등을 짧게 설정함으로써, 양질인 층간 절연막(38)을 형성하는 것은 매우 곤란하다.
절연막(40)을 개재하여 다공질의 층간 절연막(38)에 자외선을 조사할 때에는, 열 처리를 행하면서, 자외선을 조사하는 것이 바람직하다. 열 처리 온도는, 예를 들면 200∼500℃로 한다. 열 처리를 행하면서 자외선을 조사하면, 다공질의 층간 절연막(38)의 경화(큐어)가 촉진되어, 층간 절연막(38)의 기계적 강도를 향상 시킬 수 있기 때문이다.
자외선을 조사할 때의 열 처리 온도를 500℃ 이하로 설정하는 것은, 500℃를 초과하는 온도로 열 처리를 행하면서 자외선을 조사한 경우에는, 다공질의 층간 절연막(38) 등에 큰 데미지가 가해지게 될 우려가 있기 때문이다. 자외선을 조사할 때의 열 처리 온도를 500℃ 이하로 설정함으로써, 다공질의 층간 절연막(38)에 큰 데미지가 가해지는 것을 방지하면서, 다공질의 층간 절연막(38)을 경화시키는 것이 가능하게 된다. 자외선을 조사할 때의 열 처리 온도를 200℃ 이상으로 하는 것은, 열 처리 온도를 낮게 설정하면, 다공질의 층간 절연막(38)의 경화에 장시간을 요하기 때문이다. 자외선을 조사할 때의 열 처리 온도를 200℃ 이상으로 설정함으로써, 다공질의 층간 절연막(38)을 단시간에 경화시키는 것이 가능하게 된다.
또한, 자외선을 조사할 때의 열 처리 온도는, 200∼500℃로 한정되는 것은 아니다. 200℃ 미만으로 열 처리를 행한 경우라도, 다공질의 층간 절연막(38)을 경화시키는 것은 가능하다. 단, 단시간에 다공질의 층간 절연막(38)을 경화시키는 관점으로부터는, 열 처리 온도를 200℃ 이상으로 설정하는 것이 바람직하다.
또한, 열 처리를 행하지 않고, 즉 반도체 기판을 가열하지 않고, 자외선을 조사한 경우에도, 다공질의 층간 절연막(38)을 경화시키는 것은 가능하고, 어느 정도의 기계적 강도를 얻는 것도 가능하다. 한편, 다공질의 층간 절연막(38)에 데미지가 가해지는 것을 방지하는 관점으로부터는, 자외선을 조사할 때에 굳이 열 처리를 행하지 않는 쪽이 바람직하다. 따라서, 열 처리를 행하지 않고, 즉 기판을 가열하지 않고, 다공질의 층간 절연막(38)에 자외선을 조사함으로써, 다공질의 층간 절연막(38)을 경화시키도록 하여도 된다.
이와 같이, 치밀성이 높은 절연막(40)을 개재하여 다공질의 층간 절연막(38)에 자외선을 조사하도록 하여도 된다.
또한, 여기서는, 진공 상태에서 자외선을 조사하는 경우를 예로 설명하였지만, 자외선을 조사할 때에서의 압력은 진공에 한정되는 것은 아니다. 예를 들면, 상압에서 자외선을 조사하도록 하여도 된다.
또한, 상기에서는, 치밀성이 높은 절연막(40)을 개재하여 다공질의 층간 절연막(38)에 전자선이나 자외선을 조사하는 경우를 예로 설명하였지만, 이하에 나타내는 바와 같이, 치밀성이 높은 절연막(40)을 개재하여 다공질의 층간 절연막(38)에 플라즈마를 조사하도록 하여도 된다.
우선, 플라즈마 CVD 장치의 챔버 내에 반도체 기판(10)을 재치한다. 플라즈마 CVD 장치로서는, 예를 들면, 평행 평판형의 플라즈마 CVD 장치나, 고밀도 플라즈마 CVD 장치 등을 이용한다. 플라즈마를 생성하기 위한 반응성 가스로서는, 산소 가스, 수소 가스, 질소 가스, 아르곤 가스, 암모니아, 헬륨 가스, 이산화탄소 등을 이용한다. 산소 가스 또는 수소 가스를 반응성 가스로서 이용하는 것이 바람직하다.
다음으로, 다공질의 층간 절연막(38) 상에 치밀성이 높은 절연막(40)이 존재하고 있는 상태에서, 절연막(40)을 개재하여 층간 절연막(38)에 플라즈마를 조사한다(플라즈마 큐어). 다공질의 층간 절연막(38)에 플라즈마를 조사한 경우에도, 다공질의 층간 절연막(38)에 큰 에너지가 가해지기 때문에, 다공질의 층간 절연막 (38)에서 가교 반응이 진행하여, 다공질의 층간 절연막(38)을 경화(큐어)시킬 수 있다. 다공질의 층간 절연막(38)에 단순히 플라즈마를 조사하면, 다공질의 층간 절연막(38)에 큰 데미지가 가해진다. 그러면, 다공질의 층간 절연막(38)의 흡습성이 증대하고, 또 다공질의 층간 절연막(38)이 수축하여, 이들에 의해 비유전율의 상승을 초래하게 된다. 다공질의 층간 절연막(38)에 큰 데미지가 가해지는 것을 방지하기 위해서, 다공질의 층간 절연막(38) 상에 치밀성이 높은 절연막(40)이 존재하고 있는 상태에서, 절연막(40)을 개재하여 층간 절연막(38)에 플라즈마를 조사한다.
다공질의 층간 절연막(38)에 플라즈마를 조사하기 전의 단계, 즉 다공질의 층간 절연막(38)에서의 가교 반응이 불충분한 단계에서는, 도 17의 (a)를 이용하여 전술한 바와 같이, 보이드(84)의 사이즈에는 어느 정도의 변동이 있다. 다공질의 층간 절연막(38)에 플라즈마를 조사하기 전의 단계에서 보이드(84)의 사이즈에 어느 정도의 변동이 있는 것은, 다공질의 층간 절연막(38) 중 가교 반응이 충분히 진행되지 않은 부분에서, 보이드(84)의 사이즈가 다 커지게 되어 있지 않기 때문이다. 다공질의 층간 절연막(38)에 플라즈마를 조사하면, 전술한 바와 같이 다공질의 층간 절연막(38)에서 가교 반응이 더 진행되기 때문에, 이러한 가교 반응에 수반하여 다공질의 층간 절연막(38) 중에서 수분이 이탈한다. 다공질의 층간 절연막(38)으로부터의 수분의 이탈에 수반하여, 다공질의 층간 절연막(38)에서의 보이드(84)의 사이즈는 커진다. 다공질의 층간 절연막(38)에 적절히 플라즈마를 조사하면, 다공질의 층간 절연막(38)에서의 가교 반응이 충분히 진행되기 때문에, 보이드 (84)의 사이즈가 모두 충분히 커지고, 도 17의 (b)에 도시한 바와 같이, 다공질의 층간 절연막(38)에서의 보이드의 사이즈의 변동이 매우 작아진다. 다공질의 층간 절연막(38)에서의 보이드의 사이즈의 변동이 매우 작아지면, 다공질의 층간 절연막(38)에 매립되는 배선 간의 기생 용량의 변동이 작아지고, 또한 다공질의 층간 절연막(38) 등에 의도하지 않은 스트레스가 가해지는 것을 방지할 수 있다.
또한, 다공질의 층간 절연막(38) 상에 치밀성이 높은 절연막(40)을 형성하지 않고, 플라즈마의 파워를 작게 설정함으로써, 데미지를 억제하는 것도 고려된다. 그러나, 파워를 작게 설정한 경우에는, 플라즈마를 안정적으로 균일하게 조사하는 것은 곤란하다. 또, 다공질의 층간 절연막(38)의 표면이 플라즈마에 의해 활성화되기 때문에, 반도체 기판(10)을 챔버 내로부터 내보냈을 때에, 다공질의 층간 절연막(38)의 표면이 공기 중의 수분과 반응하게 된다. 그러면, 다공질의 층간 절연막(38)의 비유전율이 상승하게 된다. 따라서, 다공질의 층간 절연막(38) 상에 치밀성이 높은 절연막(40)을 형성하지 않고, 플라즈마의 파워를 작게 설정함으로써, 양질인 층간 절연막(38)을 형성하는 것은 매우 곤란하다.
플라즈마를 조사할 때에서의 플라즈마의 조사 에너지, 즉 절연막(40)에 입사되는 이온의 입사 에너지는, 1∼100eV로 하는 것이 바람직하다. 플라즈마의 조사 에너지를 1∼100eV의 범위로 설정하는 것은, 이하와 같은 이유에 의한 것이다.
플라즈마의 조사 에너지를 1eV보다 작게 설정한 경우에는, 층간 절연막(38)에서의 가교 반응이 그다지 진행되지 않는다. 그렇게 하면, 다공질의 층간 절연막(38)에서의 보이드의 사이즈는, 도 17의 (a)에 도시한 바와 같이, 불균일한 그대로 로 되게 된다.
도 18은, 플라즈마의 조사 에너지와 다공질의 층간 절연막의 기초에 대한 인장 강도와의 관계를 나타내는 그래프이다. 횡축은 플라즈마의 조사 에너지를 나타내고 있고, 종축은 기초에 대한 다공질의 층간 절연막의 인장 강도와의 관계를 나타내는 그래프이다. 도 18에서 알 수 있는 바와 같이, 플라즈마의 조사 에너지가 1eV보다 작은 경우에는, 다공질의 층간 절연막(38)의 기초에 대한 인장 강도가 충분히 얻어지지 않는다. 플라즈마의 조사 에너지를 1eV보다 작게 설정하면, 다공질의 층간 절연막(38)의 기초에 대한 인장 강도를 충분히 얻을 수 없는 것은, 다공질의 층간 절연막(38)이 충분히 경화할 수 없기 때문이라고 생각된다.
도 19는, 플라즈마의 조사 에너지와 다공질의 층간 절연막의 비유전률과의 관계를 나타내는 그래프이다. 횡축은 플라즈마의 조사 에너지를 나타내고 있고, 종축은 다공질의 층간 절연막의 비유전률을 나타내고 있다. 도 18에서부터 알 수 있는 바와 같이, 플라즈마의 조사 에너지가 100eV보다 커지면, 다공질의 층간 절연막(38)의 비유전률은 커지게 된다. 플라즈마의 조사 에너지가 100eV보다 커지면 다공질의 층간 절연막(38)의 비유전률이 커지게 되는 것은, 플라즈마의 조사 에너지가 지나치게 크면, 다공질의 층간 절연막(38)이 과도하게 수축하기 때문이라고 생각된다.
이러한 이유에 의해, 플라즈마를 조사할 때에서의 플라즈마의 조사 에너지는, 1∼100eV로 설정하는 것이 바람직하다.
다공질의 층간 절연막(38)에 절연막(40)을 개재하여 플라즈마를 조사할 때에 는, 열 처리를 행하면서, 플라즈마를 조사하는 것이 바람직하다. 열 처리 온도는, 예를 들면 200∼500℃로 한다. 열 처리를 행하면서 플라즈마를 조사하면, 다공질의 층간 절연막(38)의 경화(큐어)가 촉진되어, 다공질의 층간 절연막(38)의 기계적 강도를 향상시킬 수 있기 때문이다.
플라즈마를 조사할 때의 열 처리 온도를 500℃ 이하로 설정하는 것은, 500℃을 초과하는 온도로 열 처리를 행하면서 자외선을 조사한 경우에는, 다공질의 층간 절연막(38) 등에 큰 데미지가 가해지게 될 우려가 있기 때문이다. 플라즈마를 조사할 때의 열 처리 온도를 500℃ 이하로 설정함으로써, 다공질의 층간 절연막(38)에 큰 데미지가 가해지는 것을 방지하면서, 다공질의 층간 절연막(38)을 경화시키는 것이 가능하게 된다. 플라즈마를 조사할 때의 열 처리 온도를 200℃ 이상으로 하는 것은, 열 처리 온도를 낮게 설정하면, 다공질의 층간 절연막(38)의 경화에 장시간이 필요하기 때문이다. 플라즈마를 조사할 때의 열 처리 온도를 200℃ 이상으로 설정함으로써, 다공질의 층간 절연막(38)을 단시간에 경화시키는 것이 가능하게 된다.
또한, 플라즈마를 조사할 때의 열 처리 온도는, 200∼500℃로 한정되는 것은 아니다. 200℃ 미만으로 열 처리를 행한 경우라도, 다공질의 층간 절연막(38)을 경화시키는 것은 가능하다. 단, 단시간에 다공질의 층간 절연막(38)을 경화시키는 관점으로부터는, 열 처리 온도를 200℃ 이상으로 설정하는 것이 바람직하다.
또한, 열 처리를 행하지 않고, 즉 기판을 가열하지 않고, 플라즈마를 조사한 경우에도, 다공질의 층간 절연막(38)을 경화시키는 것은 가능하고, 어느 정도의 기 계적 강도를 얻는 것도 가능하다. 한편, 다공질의 층간 절연막(38)에 데미지가 가해지는 것을 방지하는 관점으로부터는, 플라즈마를 조사할 때에 굳이 열 처리를 행하지 않는 쪽이 바람직하다. 따라서, 열 처리를 행하지 않고, 즉 기판을 가열하지 않고, 다공질의 층간 절연막(38)에 플라즈마를 조사함으로써, 다공질의 층간 절연막(38)을 경화시키도록 하여도 된다.
이와 같이, 치밀성이 높은 절연막(40)을 개재하여 다공질의 층간 절연막(38)에 플라즈마를 조사하도록 하여도 된다.
다음으로, 전면에, 예를 들면 스핀 코트법에 의해, 포토레지스트막(42)을 형성한다.
다음으로, 포토리소그래피 기술을 이용하여, 포토레지스트막(42)에 개구부(44)를 형성한다(도 3의 (a) 참조). 개구부(44)는 제1층째의 배선(제1 금속 배선층)(50)을 형성하기 위한 것이다. 예를 들면, 배선 폭이 1OO㎚, 배선 간격이 1OO㎚로 되도록, 개구부(44)를 포토레지스트막(42)에 형성한다.
다음으로, 포토레지스트막(42)을 마스크로 하여, 절연막(40), 층간 절연막(38) 및 절연막(36)을 에칭한다. 에칭을 행할 때에는, CF4 가스 및 CHF3 가스를 원료로 한 불소 플라즈마를 이용하여 에칭을 행한다. 이 때, 스토퍼막(38)이 에칭 스토퍼로서 기능한다. 이렇게 하여, 절연막(40), 층간 절연막(38) 및 절연막(36)에, 배선을 매립하기 위한 홈(트렌치)(46)이 형성된다. 도체 플러그(34)의 상면은 홈(46) 내에 노출된 상태로 된다. 이 후, 포토레지스트막(42)을 박리한다.
다음으로, 전면에, 예를 들면 스퍼터법에 의해, 막 두께 10㎚의 TaN으로 이루어지는 배리어막(도시 생략)을 형성한다. 배리어막은, 후술하는 배선 내의 Cu가 절연막 내로 확산하는 것을 방지하기 위한 것이다. 다음으로, 전면에, 예를 들면 스퍼터법에 의해, 막 두께 1O㎚의 Cu로 이루어지는 시드막(도시 생략)을 형성한다. 시드막은, 전기 도금법에 의해 Cu로 이루어지는 배선을 형성할 때에, 전극으로서 기능하는 것이다. 이렇게 하여, 배리어막과 시드막으로 이루어지는 적층막(48)이 형성된다.
다음으로, 예를 들면 전기 도금법에 의해, 막 두께 600㎚의 Cu막(50)을 형성한다.
다음으로, CMP법에 의해, 절연막의 표면이 노출될 때까지, Cu막(50) 및 적층막(48)을 연마한다. 이렇게 하여, 홈 내에 Cu로 이루어지는 배선(50)이 매립된다. 이러한 배선(50)의 제조 프로세스는 싱글 다마신법이라고 불린다.
다음으로, 전면에, 예를 들면 플라즈마 CVD법에 의해, 막 두께 30㎚의 SiC : O : H막으로 이루어지는 절연막(52)을 형성한다. 절연막(52)은, 수분의 확산을 방지하는 배리어막으로서 기능하는 것이다. 절연막(52)에 의해, 다공질의 층간 절연막(38)에 수분이 도달하는 것이 방지된다. SiC : O : H막으로 이루어지는 절연막(52)은, 예를 들면 이하와 같이 하여 형성할 수 있다.
우선, 플라즈마 CVD 장치의 챔버 내에 반도체 기판(10)을 도입한다. 플라즈마 CVD 장치로서는, 예를 들면 평행 평판형의 플라즈마 CVD 장치를 이용한다.
다음으로, 기판 온도를 예를 들면 400℃로 설정한다.
다음으로, 트리메틸실란을 기화 장치에 의해 기화하여, 반응성 가스를 생성한다. 그리고, 캐리어 가스를 이용하여, 반응성 가스를 챔버 내에 도입한다. 이 때, 평판 전극 사이에 고주파 전력을 인가하면, 반응성 가스의 플라즈마가 발생한다. 이 때, 퇴적 레이트를 비교적 느리게 설정하면, 치밀성이 높은 절연막(40)을 형성할 수 있다. 구체적으로는, 예를 들면, 이하와 같이 성막 조건을 설정하면, 치밀성이 높은 절연막(40)을 형성하는 것이 가능하다. 반응성 가스의 공급량은, 예를 들면 1mg/min으로 한다. 캐리어 가스로서는, 예를 들면 CO2를 이용한다. 캐리어 가스의 유량은, 예를 들면 100sccm으로 한다. 평판 전극 사이에 인가하는 고주파 전력은, 예를 들면 13.56㎒(200W) 및 100㎑(200W)로 한다. 평판 전극 사이에 고주파 전력을 인가하여 플라즈마를 발생시키는 시간은, 예를 들면 5초 동안으로 한다.
이렇게 하여, 배리어막으로서 기능하는 절연막(52)이 형성된다(도 3의 (b) 참조).
다음으로, 도 4의 (a)에 도시한 바와 같이, 다공질의 층간 절연막(54)을 형성한다. 다공질의 층간 절연막(54)의 형성 방법은, 예를 들면, 전술한 다공질의 층간 절연막(38)의 형성 방법과 마찬가지로 한다. 다공질의 층간 절연막(54)의 막 두께는, 예를 들면 180㎚로 한다.
다음으로, 다공질의 층간 절연막(54) 상의 전면에, 치밀성이 높은 절연막(56)을 형성한다. 치밀성이 높은 절연막(56)의 형성 방법은, 예를 들면 전술한 치 밀성이 높은 절연막(40)의 형성 방법과 마찬가지로 한다. 치밀성이 높은 절연막(56)의 재료로서는, 예를 들면 SiC : O : H막을 이용한다. 절연막(56)의 막 두께는, 예를 들면 30㎚로 한다.
다음으로, 도 4의 (b)에 도시한 바와 같이, 다공질의 층간 절연막(54) 상에 치밀성이 높은 절연막(56)이 존재하고 있는 상태에서, 절연막(56)을 개재하여 층간 절연막(54)에 전자선을 조사한다. 절연막(56)을 개재하여 층간 절연막(54)에 전자선을 조사할 때의 조건은, 예를 들면, 절연막(40)을 개재하여 층간 절연막(38)에 전자선을 조사할 때의 전술한 조건과 마찬가지로 한다.
또한, 절연막(56)을 개재하여 층간 절연막(54)에 자외선을 조사하여도 된다. 절연막(56)을 개재하여 층간 절연막(54)에 자외선을 조사할 때의 조건은, 예를 들면, 절연막(40)을 개재하여 층간 절연막(38)에 자외선을 조사할 때의 전술한 조건과 마찬가지로 한다.
또, 절연막(56)을 개재하여 층간 절연막(54)에 플라즈마를 조사하여도 된다. 절연막(56)을 개재하여 층간 절연막(54)에 플라즈마를 조사할 때의 조건은, 예를 들면, 절연막(40)을 개재하여 층간 절연막(38)에 플라즈마를 조사할 때의 전술한 조건과 마찬가지로 한다.
이렇게 하여, 비유전율이 낮고, 또한 기계적 강도가 높은, 다공질의 층간 절연막(54)이 형성된다.
다음으로, 도 5의 (a)에 도시한 바와 같이, 다공질의 층간 절연막(58)을 형성한다. 다공질의 층간 절연막(58)의 형성 방법은, 예를 들면, 전술한 다공질의 층간 절연막(38)의 형성 방법과 마찬가지로 한다. 층간 절연막(58)의 막 두께는, 예를 들면 160㎚로 한다.
다음으로, 다공질의 층간 절연막(58) 상의 전면에, 치밀성이 높은 절연막(60)을 형성한다. 치밀성이 높은 절연막(60)의 형성 방법은, 예를 들면 전술한 절연막(40)의 형성 방법과 마찬가지로 한다. 치밀성이 높은 절연막(60)의 재료로서는, 예를 들면 SiC : O : H막을 이용한다. 절연막(60)의 막 두께는, 예를 들면 30㎚로 한다.
다음으로, 도 5의 (b)에 도시한 바와 같이, 다공질의 층간 절연막(58) 상에 치밀성이 높은 절연막(60)이 존재하고 있는 상태에서, 절연막(60)을 개재하여 층간 절연막(58)에 전자선을 조사한다. 절연막(60)을 개재하여 층간 절연막(58)에 전자선을 조사할 때의 조건은, 예를 들면, 절연막(40)을 개재하여 층간 절연막(38)에 전자선을 조사할 때의 조건과 마찬가지로 한다.
또한, 절연막(60)을 개재하여 층간 절연막(58)에 자외선을 조사하여도 된다. 절연막(60)을 개재하여 층간 절연막(58)에 자외선을 조사할 때의 조건은, 예를 들면, 절연막(40)을 개재하여 층간 절연막(38)에 자외선을 조사할 때의 전술한 조건과 마찬가지로 한다.
또한, 절연막(60)을 개재하여 층간 절연막(58)에 플라즈마를 조사하여도 된다. 절연막(60)을 개재하여 층간 절연막(58)에 플라즈마를 조사할 때의 조건은, 예를 들면, 절연막(40)을 개재하여 층간 절연막(38)에 플라즈마를 조사할 때의 전술한 조건과 마찬가지로 한다.
이렇게 하여, 유전율이 낮고, 또한 기계적 강도가 강한, 다공질의 층간 절연막(58)이 형성된다.
다음으로, 전면에, 예를 들면 스핀 코트법에 의해, 포토레지스트막(62)을 형성한다.
다음으로, 도 6에 도시한 바와 같이, 포토리소그래피 기술을 이용하여, 포토레지스트막(62)에 개구부(64)를 형성한다. 개구부(64)는, 배선(50)에 도달하는 컨택트홀(66)을 형성하기 위한 것이다.
다음으로, 포토레지스트막(62)을 마스크로 하여, 절연막(60), 층간 절연막(58), 절연막(56), 층간 절연막(54) 및 절연막(52)을 에칭한다. 에칭을 행할 때에는, CF4 가스 및 CHF3 가스를 원료로 한 불소 플라즈마를 이용하여 에칭을 행한다. 에칭 가스의 조성비나 에칭 시의 압력 등을 적절하게 변화시킴으로써, 절연막(60), 층간 절연막(58), 절연막(56), 층간 절연막(54) 및 절연막(52)을 에칭하는 것이 가능하다. 이렇게 하여, 배선(50)에 도달하는 컨택트홀(66)이 형성된다. 이 후, 포토레지스트막(62)을 박리한다.
다음으로, 전면에, 예를 들면 스핀 코트법에 의해, 포토레지스트막(68)을 형성한다.
다음으로, 도 7에 도시한 바와 같이, 포토리소그래피 기술을 이용하여, 포토레지스트막(68)에 개구부(70)를 형성한다. 이 개구부(70)는 제2층째의 배선(제2 금속 배선층)(76a)을 형성하기 위한 것이다.
다음으로, 포토레지스트막(68)을 마스크로 하여, 절연막(60), 층간 절연막(58) 및 절연막(56)을 에칭한다. 에칭을 행할 때에는, CF4 가스 및 CHF3 가스를 원료로 한 불소 플라즈마를 이용하여 에칭을 행한다. 이렇게 하여, 절연막(60), 층간 절연막(58) 및 절연막(56)에, 배선(76a)을 매립하기 위한 홈(72)이 형성된다. 홈(72)은 컨택트홀(66)과 연결된 상태로 된다.
다음으로, 전면에, 예를 들면 스퍼터법에 의해, 막 두께 10㎚의 TaN으로 이루어지는 배리어막(도시 생략)을 형성한다. 배리어막은, 후술하는 배선(76a) 및 도체 플러그(76b) 내의 Cu가 확산되는 것을 방지하기 위한 것이다. 다음으로, 전면에, 예를 들면 스퍼터법에 의해, 막 두께 1O㎚의 Cu로 이루어지는 시드막(도시 생략)을 형성한다. 시드막은, 전기 도금법에 의해 Cu로 이루어지는 배선(76a) 및 도체 플러그(76b)를 형성할 때에, 전극으로서 기능하는 것이다. 이렇게 하여, 배리어막과 시드막으로 이루어지는 적층막(74)이 형성된다.
다음으로, 예를 들면 전기 도금법에 의해, 막 두께 1400㎚의 Cu막(76)을 형성한다.
다음으로, CMP법에 의해, 절연막(60)의 표면이 노출될 때까지, Cu막(76) 및 적층막(74)을 연마한다. 이렇게 하여, 컨택트홀(66) 내에 Cu로 이루어지는 도체 플러그(76b)가 매립됨과 함께, 홈(72) 내에 Cu로 이루어지는 배선(76a)이 매립된다. 도체 플러그(76b)와 배선(76a)은 일체로 형성된다. 이와 같이 도체 플러그(76b)와 배선(76a)을 일괄하여 형성하는 제조 프로세스는 듀얼 다마신법이라고 불 린다.
다음으로, 전면에, 예를 들면 플라즈마 CVD법에 의해, 막 두께 30㎚의 SiC : O : H막으로 이루어지는 절연막(78)을 형성한다. 절연막(78)의 형성 방법은, 예를 들면, 전술한 절연막(78)의 형성 방법과 마찬가지로 한다. 절연막(78)은, 수분의 확산을 방지하는 배리어막으로서 기능하는 것이다.
이 후, 상기와 마찬가지의 공정을 적절하게 반복함으로써, 도시하지 않은 제3층째의 배선(제3 금속 배선층)이 형성된다.
이렇게 하여 본 실시 형태에 따른 반도체 장치가 제조된다.
이와 같이 본 실시 형태에서는, 다공질의 층간 절연막(38, 54, 58)을 형성한 후, 다공질의 층간 절연막(38, 54, 58) 상에 치밀성이 높은 절연막(40, 56, 60)을 형성하고, 치밀성이 높은 절연막(40, 56, 60)을 개재하여 다공질의 층간 절연막(38, 54, 58)에 전자선, 자외선 또는 플라즈마를 조사한다. 본 실시 형태에 따르면, 전자선 등을 이용하여 다공질의 층간 절연막(38, 54, 58)을 경화(큐어)시키기 때문에, 매우 기계적 강도가 높은 다공질의 층간 절연막(38, 54, 58)을 형성할 수 있다. 이 때문에, 본 실시 형태에 따르면, 층간 절연막(38, 54, 58)에 크랙이 생기거나, 본딩 시 등에 층간 절연막(38, 54, 58)이 파괴되는 것을 방지할 수 있다. 또한, 본 실시 형태에 따르면, 치밀성이 높은 절연막(40, 56, 60)을 개재하여 전자선 등을 조사하기 때문에, 다공질의 층간 절연막(38, 54, 58)에 데미지가 가해지는 것을 방지할 수 있다. 이 때문에, 본 실시 형태에 따르면, 다공질의 층간 절연막(38, 54, 58)의 흡습성의 증대를 방지할 수 있고, 또 다공질의 층간 절연막(38, 54, 58)의 밀도의 증대를 방지할 수 있다. 이 때문에, 본 실시 형태에 따르면, 다공질의 층간 절연막(38, 54, 58)의 비유전율이 상승하는 것을 방지할 수 있다. 따라서, 본 실시 형태에 따르면, 비유전율이 낮고, 또한 기계적 강도가 높은 층간 절연막(38, 54, 58)을 형성할 수 있다. 비유전율이 낮고, 기계적 강도가 높은 층간 절연막(38, 54, 58)을 형성할 수 있기 때문에, 본 실시 형태에 따르면, 동작 속도가 빠르고, 또한 신뢰성이 높은 반도체 장치를 제공할 수 있다.
[변형 실시 형태]
본 발명은 상기 실시 형태에 한정하지 않고 여러 가지의 변형이 가능하다.
예를 들면, 다공질의 층간 절연막의 형성 방법은 상기한 것에 한정되는 것은 아니다. 다른 모든 형성 방법에 의해, 다공질의 층간 절연막을 형성하여도 된다. 또한, 다공질의 절연막의 재료도 상기한 것에 한정되는 것은 아니다.
또, 치밀성이 높은 절연막의 형성 방법은 상기한 것에 한정되는 것은 아니다. 다른 모든 형성 방법에 의해, 치밀성이 높은 절연막을 형성하여도 된다. 또, 치밀성이 높은 절연막의 재료도 상기한 것에 한정되는 것은 아니다.
[실시예]
[실시예 1∼6]
우선, 이하와 같이 하여, 클러스터 형상의 실리카를 포함하는 절연막 재료(실리카 클러스터 전구체)를 제작하였다. 즉, 테트라에톡시실란 20.8g(0.1mol), 메틸트리에톡시실란 17.8g(0.1mol), 글리시독시프로필트리메톡시실란 23.6g(0.1mol), 및 메틸이소부틸케톤 39.6g을, 200ml의 반응 용기 내에 넣고, 1%의 테트라부틸암모 늄하이드록사이드 수용액 16.2g을 10분간 적하하였다. 적하 종료 후, 숙성 반응을 2 시간 행하였다. 다음으로, 황산마그네슘 5g을 첨가하고, 과잉의 수분을 제거하였다. 다음으로, 로터리 이베퍼레이터를 이용하여, 숙성 반응 시에 생성된 에탄올을, 반응 용액이 50ml로 될 때까지 제거하였다. 이렇게 하여 얻어진 반응 용액에, 메틸이소부틸케톤을 20ml 첨가하고, 절연막 재료(실리카 클러스터 전구체)를 제작하였다.
다음으로, 스핀 코트법에 의해, 실리콘 웨이퍼(반도체 기판) 상에 절연막 재료를 도포하였다. 도포 조건은 3000회전/분, 30초로 하였다.
다음으로, 핫 플레이트를 이용하여, 200℃의 열 처리(소프트 베이크)를 행함으로써, 다공질의 층간 절연막을 형성하였다. 다공질의 층간 절연막의 막 두께는, 표 1에 나타내는 바와 같은 막 두께로 하였다. 이 단계에서의 다공질의 층간 절연막의 굴절률을 측정한 결과, 표 1에 나타내는 바와 같은 값이었다.
Figure 112005070015226-PAT00001
다음으로, 다공질의 층간 절연막 상에, 치밀성이 높은 절연막을 형성하였다. 치밀성이 높은 절연막으로서는, 표 1에 나타내는 바와 같은 절연막을 형성하였다.
다음으로, 다공질의 층간 절연막 상에 치밀성이 높은 절연막이 형성되어 있는 상태에서, 치밀성이 높은 절연막을 개재하여, 다공질의 층간 절연막에 전자선을 조사하였다(전자선 큐어). 기판 온도, 가속 전압, 전자선의 조사 시간, 및 챔버 내의 분위기는, 표 1에 나타내는 바와 같이 설정하였다.
이와 같이 하여 전자선 큐어를 행한 다공질의 층간 절연막에 대하여 측정을 행한 결과, 표 1에 나타내는 바와 같은 결과가 얻어졌다. 표 1로부터 알 수 있는 바와 같이, 실시예 1∼6에서는, 전자선을 조사하기 전과 후에서, 층간 절연막의 굴절률이 거의 변화하지 않았다. 이는, 층간 절연막이 거의 수축하지 않은 것을 의미한다. 즉, 실시예 1∼6에서는, 전자선의 조사에 의한 층간 절연막의 수축이 방지되어, 밀도가 작은 층간 절연막이 얻어지고 있다는 것을 알 수 있다.
또, 표 1로부터 알 수 있는 바와 같이, 실시예 1∼6에서는 충분히 높은 탄성률 및 강도가 얻어졌다. 또, 표 1로부터 알 수 있는 바와 같이, 실시예 1∼6에서는 실효적인 유전율이 충분히 작았다. 이는, 실시예 1∼6에서는, 기계적 강도가 우수하고, 비유전율이 낮은 층간 절연막이 얻어지고 있는 것을 의미한다.
[비교예 1]
우선, 실시예 1∼6와 마찬가지로 하여, 절연막 재료(다공질 실리카 전구체)를 제작하고, 실리콘 웨이퍼 상에 절연막 재료를 도포하여, 열 처리(소프트 베이크)를 행함으로써, 다공질의 층간 절연막을 형성하였다.
이와 같이 하여 형성한 다공질의 층간 절연막에 대하여 측정을 행한 결과, 표 1과 같은 결과가 얻어졌다. 표 1로부터 알 수 있는 바와 같이, 비교예 1에서는 탄성률 및 경도가 낮았다. 이는 기계적 강도가 약하다는 것을 의미하고 있다.
[비교예 2∼4]
우선, 실시예 1∼6과 마찬가지로 하여, 절연막 재료(다공질 실리카 전구체)를 제작하고, 실리콘 웨이퍼 상에 절연막 재료를 도포하여, 열 처리(소프트 베이크)를 행함으로써, 다공질의 층간 절연막을 형성하였다.
다음으로, 다공질의 층간 절연막 상에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 층간 절연막에 전자선을 조사하였다(전자선 큐어). 기판 온도, 가속 전압, 조사 시간, 및 챔버 내의 분위기는 표 1에 나타내는 바와 같이 설정하였다.
이와 같이 하여 전자선 큐어를 행한 다공질의 층간 절연막에 대하여 측정을 행한 결과, 표 1에 나타내는 바와 같은 결과가 얻어졌다. 표 1로부터 알 수 있는 바와 같이, 비교예 2∼4에서는 굴절률이 비교적 컸다. 이는, 층간 절연막이 과도하게 수축하여, 층간 절연막의 밀도가 크게 되었다는 것을 의미한다. 또, 표 1로부터 알 수 있는 바와 같이, 비교예 2∼4에서는 실효적인 유전율이 컸다.
[실시예 7∼12]
우선, 실시예 1∼6과 마찬가지로 하여, 절연막 재료(다공질 실리카 전구체)를 제작하고, 실리콘 웨이퍼 상에 절연막 재료를 도포하여, 열 처리(소프트 베이크)를 행함으로써, 다공질의 층간 절연막을 형성하였다.
다음으로, 다공질의 층간 절연막 상에, 치밀성이 높은 절연막을 형성하였다. 치밀성이 높은 절연막으로서는, 표 2에 나타내는 바와 같은 절연막을 형성하였다.
다음으로, 다공질의 층간 절연막 상에 치밀성이 높은 절연막이 형성되어 있는 상태에서, 치밀성이 높은 절연막을 개재하여, 다공질의 층간 절연막에 자외선을 조사하였다(자외선 큐어). 자외선 램프로서는, 고압 수은 램프를 이용하였다. 기판 온도 및 조사 시간은 표 2에 나타내는 바와 같이 설정하였다.
Figure 112005070015226-PAT00002
이와 같이 하여 자외선 큐어를 행한 다공질의 층간 절연막에 대하여 측정을 행한 결과, 표 2에 나타내는 바와 같은 결과가 얻어졌다. 표 2로부터 알 수 있는 바와 같이, 실시예 7∼12에서는, 자외선을 조사하기 전과 후에서, 층간 절연막의 굴절률이 거의 변화하지 않았다. 이는, 층간 절연막이 거의 수축하지 않았다는 것을 의미한다. 즉, 실시예 7∼12에서는, 자외선의 조사에 의한 층간 절연막의 수축이 방지되어, 밀도가 작은 층간 절연막이 얻어지고 있다는 것을 알 수 있다.
또, 표 2로부터 알 수 있는 바와 같이, 실시예 7∼12에서는 충분히 높은 탄성률 및 강도가 얻어졌다. 또, 표 2로부터 알 수 있는 바와 같이, 실시예 7∼12에서는 실효적인 유전율이 충분히 작았다. 이는, 실시예 7∼12에서는, 기계적 강도가 우수하고, 비유전율이 낮은 층간 절연막이 얻어지고 있다는 것을 의미한다.
[비교예 5∼7]
우선, 실시예 1∼6과 마찬가지로 하여, 절연막 재료(다공질 실리카 전구체)를 제작하고, 실리콘 웨이퍼 상에 절연막 재료를 도포하여, 열 처리(소프트 베이크)를 행함으로써, 다공질의 층간 절연막을 형성하였다.
다음으로, 다공질의 층간 절연막 상에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 층간 절연막에 자외선을 조사하였다(자외선 큐어). 기판 온도 및 조사 시간은 표 2에 나타내는 바와 같이 설정하였다.
이와 같이 하여 자외선 큐어를 행한 다공질의 층간 절연막에 대하여 측정을 행한 결과, 표 2에 나타내는 바와 같은 결과가 얻어졌다. 표 2로부터 알 수 있는 바와 같이, 비교예 5∼7에서는 굴절률이 비교적 컸다. 이는, 층간 절연막이 과도하게 수축하여, 층간 절연막의 밀도가 크게 되었다는 것을 의미한다. 또, 표 2로부터 알 수 있는 바와 같이, 비교예 5∼7에서는 실효적인 유전율이 컸다.
[실시예 13∼18]
우선, 실시예 1∼6과 마찬가지로 하여, 절연막 재료(다공질 실리카 전구체)를 제작하고, 실리콘 웨이퍼 상에 절연막 재료를 도포하여, 열 처리(소프트 베이크)를 행함으로써, 다공질의 층간 절연막을 형성하였다.
다음으로, 다공질의 층간 절연막 상에, 치밀성이 높은 절연막을 형성하였다. 치밀성이 높은 절연막으로서는, 표 3에 나타내는 바와 같은 절연막을 형성하였다.
다음으로, 다공질의 층간 절연막 상에 치밀성이 높은 절연막이 형성되어 있는 상태에서, 치밀성이 높은 절연막을 개재하여, 다공질의 층간 절연막에 플라즈마를 조사하였다(플라즈마 큐어). 기판 온도 및 조사 시간은 표 3에 나타내는 바와 같이 설정하였다.
Figure 112005070015226-PAT00003
이와 같이 하여 플라즈마 큐어를 행한 다공질의 층간 절연막에 대하여 측정을 행한 결과, 표 3에 나타내는 바와 같은 결과가 얻어졌다. 표 3으로부터 알 수 있는 바와 같이, 실시예 13∼18에서는, 플라즈마를 조사하기 전과 후에서, 층간 절연막의 굴절률이 거의 변화하지 않았다. 이는, 층간 절연막이 거의 수축하지 않았다는 것을 의미한다. 즉, 실시예 13∼18에서는, 플라즈마의 조사에 의한 층간 절연막의 수축이 방지되어, 밀도가 작은 층간 절연막이 얻어지고 있다는 것을 알 수 있다.
또, 표 3으로부터 알 수 있는 바와 같이, 실시예 13∼18에서는 충분히 높은 탄성률 및 강도가 얻어졌다. 또, 표 3으로부터 알 수 있는 바와 같이, 실시예 13∼18에서는 실효적인 유전율이 충분히 작았다. 이는, 실시예 13∼18에서는, 기계적 강도가 우수하고, 비유전율이 낮은 층간 절연막이 얻어지고 있다는 것을 의미한다.
[비교예 8, 9]
우선, 실시예 1∼6과 마찬가지로 하여, 절연막 재료(다공질 실리카 전구체)를 제작하고, 실리콘 웨이퍼 상에 절연막 재료를 도포하여, 열 처리(소프트 베이크)를 행함으로써, 다공질의 층간 절연막을 형성하였다.
다음으로, 다공질의 층간 절연막 상에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 층간 절연막에 플라즈마를 조사하였다(플라즈마 큐어). 기판 온도 및 조사 시간은 표 3에 나타내는 바와 같이 설정하였다.
이와 같이 하여 플라즈마 큐어를 행한 다공질의 층간 절연막에 대하여 측정을 행한 결과, 표 3에 나타내는 바와 같은 결과가 얻어졌다. 표 3으로부터 알 수 있는 바와 같이, 비교예 8, 9에서는 굴절률이 비교적 컸다. 이는, 층간 절연막이 과도하게 수축하여, 층간 절연막의 밀도가 크게 되었다는 것을 의미한다. 또, 표 3으로부터 알 수 있는 바와 같이, 비교예 8, 9에서는 실효적인 유전율이 컸다.
[실시예 19]
우선, 반도체 기판(10) 상에, LOCOS 법에 의해 소자 분리막(12)을 형성하였다. 다음으로, 소자 영역(14) 상에, 게이트 절연막(16)을 개재하여 게이트 전극(18)을 형성하였다. 다음으로, 게이트 전극(18)의 측면에 사이드월 절연막(20)을 형성하였다. 다음으로, 사이드월 절연막(20) 및 게이트 전극(18)을 마스크로 하여 반도체 기판(10) 내에 도펀트 불순물을 도입함으로써, 게이트 전극(18)의 양측의 반도체 기판(10) 내에 소스/드레인 확산층(22)을 형성하였다. 이렇게 하여, 게이트 전극(18)과 소스/드레인 확산층(22)을 갖는 트랜지스터(24)를 형성하였다(도 1의 (a) 참조).
다음으로, 전면에, CVD법에 의해, 층간 절연막(26)을 형성하였다. 다음으로, 층간 절연막(26) 상에 스토퍼막(28)을 형성하였다. 다음으로, 포토리소그래피 기술을 이용하여, 소스/드레인 확산층(22)에 도달하는 컨택트홀(30)을 형성하였다(도 1의 (b) 참조).
다음으로, 전면에, 스퍼터법에 의해, 막 두께 50㎚의 TiN막으로 이루어지는 밀착층(32)을 형성하였다. 다음으로, 전면에, CVD법에 의해 텅스텐막(34)을 형성하였다. 다음으로, 예를 들면 CMP법에 의해, 스토퍼막(28)의 표면이 노출될 때까지, 밀착층(32) 및 텅스텐막(34)을 연마하였다. 이렇게 하여, 컨택트홀(30) 내에, 텅스텐으로 이루어지는 도체 플러그(34)를 매립하였다(도 1의 (c) 참조).
다음으로, 전면에, 플라즈마 CVD법에 의해, 막 두께 30㎚의 SiC : O : H막으로 이루어지는 절연막(36)을 형성하였다. 다음으로, 전면에, 실시예 1∼6과 마찬가지로 하여, 다공질의 층간 절연막(38)을 형성하였다. 다공질의 층간 절연막(38)의 막 두께는 160㎚로 하였다(도 2의 (a) 참조).
다음으로, 전면에, 플라즈마 CVD법에 의해, 막 두께 30㎚의 실리콘 산화막으로 이루어지는 치밀성이 높은 절연막(40)을 형성하였다. 치밀성이 높은 절연막(40)의 밀도는 2g/㎤로 하였다(도 2의 (b) 참조).
다음으로, 다공질의 절연막(38) 상에 치밀성이 높은 절연막(40)이 존재하고 있는 상태에서, 치밀성이 높은 절연막(40)을 개재하여 다공질의 절연막(38)에 전자선을 조사하였다(전자선 큐어)(도 2의 (c) 참조). 전자선을 조사할 때의 조건은 실시예 3과 마찬가지로 하였다.
다음으로, 전면에, 스핀 코트법에 의해, 포토레지스트막(42)을 형성하였다. 다음으로, 포토리소그래피 기술을 이용하여, 제1층째의 배선(50)을 형성하기 위한 개구부(44)를 포토레지스트막에 형성하였다. 개구부(44)는, 배선 폭이 100㎚, 배선 간격이 100㎚로 되도록 형성하였다. 다음으로, 포토레지스트막(42)을 마스크로 하여, 절연막(40), 층간 절연막(38) 및 절연막(36)을 에칭하였다. 에칭을 행할 때에는, CF4 가스 및 CHF3 가스를 원료로 한 불소 플라즈마를 이용하였다. 이렇게 하여, 절연막(40), 층간 절연막(38) 및 절연막(36)에, 배선(50)을 매립하기 위한 홈(46)을 형성하였다. 이 후, 포토레지스트막(42)을 박리하였다(도 3의 (a) 참조).
다음으로, 전면에, 스퍼터법에 의해, 막 두께 10㎚의 TaN으로 이루어지는 배리어막을 형성하였다. 다음으로, 전면에, 스퍼터법에 의해, 막 두께 1O㎚의 Cu로 이루어지는 시드막을 형성하였다. 이렇게 하여, 배리어막과 시드막으로 이루어지는 적층막(48)을 형성하였다. 다음으로, 전기 도금법에 의해, 막 두께 600㎚의 Cu막(50)을 형성하였다. 다음으로, CMP법에 의해, 절연막(40)의 표면이 노출될 때까지, Cu막(50) 및 적층막(48)을 연마하였다. 이렇게 하여, 홈(46) 내에 Cu로 이루어지는 배선(50)을 매립하였다. 다음으로, 전면에, 플라즈마 CVD법에 의해, 막 두께 30㎚의 SiC : O : H막으로 이루어지는 절연막(52)을 형성하였다(도 3의 (b) 참조).
다음으로, 실시예 1∼6과 마찬가지로 하여, 다공질의 층간 절연막(54)을 형성하였다. 층간 절연막(54)의 막 두께는 180㎚로 하였다. 다음으로, 전면에, 막 두께 30㎚의 SiC : O : H막으로 이루어지는 치밀성이 높은 절연막(56)을 형성하였다(도 4의 (a) 참조).
다음으로, 다공질의 층간 절연막(54) 상에 치밀성이 높은 절연막(56)이 존재하고 있는 상태에서, 절연막(56)을 개재하여 층간 절연막(54)에 전자선을 조사하였다(전자선 큐어). 절연막(56)을 개재하여 층간 절연막(54)에 전자선을 조사할 때의 조건은 실시예 3과 마찬가지로 하였다(도 4의 (b) 참조).
다음으로, 실시예 1∼6과 마찬가지로 하여, 다공질의 층간 절연막(58)을 형성하였다. 다공질의 층간 절연막(58)의 막 두께는 예를 들면 160㎚로 하였다. 다음으로, 전면에, 플라즈마 CVD법에 의해, 막 두께 30㎚의 실리콘 산화막으로 이루어지는 치밀성이 높은 절연막(60)을 형성하였다(도 5의 (a) 참조).
다음으로, 다공질의 층간 절연막(58) 상에 치밀성이 높은 절연막(60)이 존재하고 있는 상태에서, 절연막(60)을 개재하여 층간 절연막(58)에 전자선을 조사하였다(전자선 큐어). 절연막(60)을 개재하여 층간 절연막(58)에 전자선을 조사할 때의 조건은 실시예 3과 마찬가지로 하였다(도 5의 (b) 참조).
다음으로, 전면에, 스핀 코트법에 의해, 포토레지스트막(62)을 형성하였다. 다음으로, 포토리소그래피 기술을 이용하여, 컨택트홀(66)을 형성하기 위한 개구부(64)를 포토레지스트막(62)에 형성하였다. 다음으로, 포토레지스트막(62)을 마스크로 하여, 절연막(60), 층간 절연막(58), 절연막(56), 층간 절연막(54) 및 절연막(52)을 에칭하였다. 에칭을 행할 때에는, CF4 가스 및 CHF3 가스를 원료로 한 불소 플라즈마를 이용하였다. 에칭 가스의 조성비나 에칭 시의 압력 등을 적절하게 변화시킴으로써, 절연막(60), 층간 절연막(58), 절연막(56), 층간 절연막(54) 및 절연막(52)을 에칭하였다. 이렇게 하여, 배선(50)에 도달하는 컨택트홀(66)을 형성하였다(도 6 참조). 이 후, 포토레지스트막을 박리하였다.
다음으로, 전면에, 스핀 코트법에 의해, 포토레지스트막(68)을 형성하였다. 다음으로, 포토리소그래피 기술을 이용하여, 제2층째의 배선(76a)을 형성하기 위한 개구부(70)를 포토레지스트막(68)에 형성하였다. 다음으로, 포토레지스트막(68)을 마스크로 하여, 절연막(60), 층간 절연막(58) 및 절연막(56)을 에칭하였다. 에칭을 행할 때에는, CF4 가스 및 CHF3 가스를 원료로 한 불소 플라즈마를 이용하였다. 이렇게 하여, 절연막(60), 층간 절연막(58) 및 절연막(56)에, 배선(76a)을 매립하기 위한 홈(72)을 형성하였다(도 7 참조)
다음으로, 전면에, 스퍼터법에 의해, 막 두께 10㎚의 TaN으로 이루어지는 배리어막을 형성하였다. 다음으로, 전면에, 스퍼터법에 의해, 막 두께 1O㎚의 Cu로 이루어지는 시드막을 형성하였다. 이렇게 하여, 배리어막과 시드막으로 이루어지는 적층막(74)을 형성하였다. 다음으로, 전기 도금법에 의해, 막 두께 1400㎚의 Cu막(76)을 형성하였다. 다음으로, CMP법에 의해, 절연막(60)의 표면이 노출될 때까지, Cu막(76) 및 적층막(74)을 연마하였다. 이렇게 하여, 컨택트홀(66) 내에 Cu로 이루어지는 도체 플러그(76b)를 매립함과 함께, 홈(72) 내에 Cu로 이루어지는 배선(76a)을 매립하였다. 다음으로, 전면에, 플라즈마 CVD법에 의해, 막 두께 30㎚의 SiC : O : H막으로 이루어지는 절연막(78)을 형성하였다(도 8 참조). 이 후, 상기와 마찬가지의 공정을 적절하게 반복함으로써, 제3층째의 배선을 형성하였다.
이와 같이 하여 형성되는 반도체 장치에 대하여, 100만개의 도체 플러그가 전기적으로 직렬로 접속되도록 배선 및 도체 플러그를 형성하고, 수율을 측정한 결과, 수율은 91%이었다.
또, 배선 간의 실효적인 비유전율을 산출한 결과, 2.6이었다. 또한, 실효적인 비유전율이라 함은, 배선의 주위에, 다공질의 층간 절연막 뿐만 아니라, 다른 절연막도 존재하고 있는 상태에서 측정되는 비유전율을 말한다. 비유전율이 낮은 다공질의 층간 절연막 뿐만 아니라, 비유전율이 비교적 높은 절연막도 배선의 주위에 존재하고 있는 상태에서 측정되기 때문에, 실효적인 비유전율은, 다공질의 층간 절연막의 비유전율보다 큰 값으로 된다.
또, 200℃에서 3000 시간 방치한 후에 배선의 저항을 측정한 결과, 저항의 상승은 확인되지 않았다.
[비교예 10]
도 9 내지 도 15는 비교예에 따른 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
우선, 실시예 19와 마찬가지로 하여, 트랜지스터(24)를 형성하고(도 9의 (a) 참조), 층간 절연막(26) 및 스토퍼막(28)을 형성하고(도 9의 (b) 참조), 이 후, 컨택트홀(30) 내에 도체 플러그(34)를 매립하였다(도 9의 (c) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(36)을 형성하고, 이 후, 다공질의 층간 절연막(38)을 형성하였다(도 10의 (a) 참조). 다음으로, 다공질의 층간 절연막(38) 상에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 층간 절연막(38)에 전자선을 조사하였다(전자선 큐어). 전자선을 조사할 때의 조건은 비교예 4와 마찬가지로 하였다(도 10의 (b) 참조). 다음으로, 전면에, 플라즈마 CVD법에 의해, 막 두께 30㎚의 실리콘 산화막으로 이루어지는 절연막(40)을 형성하였다(도 10의 (c) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(40), 다공질의 층간 절연막(38) 및 절연막(36)에 홈(46)을 형성하였다(도 11의 (a) 참조). 다음으로, 실시예 19와 마찬가지로 하여, 절연막(40), 층간 절연막(38) 및 절연막(36)에, 배선(50)을 매립하였다. 다음으로, 실시예 19와 마찬가지로 하여, 절연막(52)을 형성하였다(도 11의 (b) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(54)을 형성하였다(도 12의 (a) 참조).
다음으로, 다공질의 층간 절연막(54) 상에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 절연막(54)에 전자선을 조사하였다(전자선 큐어). 전자선을 조사할 때의 조건은 비교예 4와 마찬가지로 하였다(도 12의 (b) 참조).
다음으로, 전면에, 막 두께 30㎚의 SiC : O : H막으로 이루어지는 절연막(56)을 형성하였다(도 13의 (a) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(58)을 형성하였다(도 13의 (b) 참조).
다음으로, 다공질의 층간 절연막(58) 상에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 층간 절연막(58)에 전자선을 조사하였다(전자선 큐어). 전자선을 조사할 때의 조건은 비교예 4와 마찬가지로 하였다(도 14의 (a) 참조).
다음으로, 전면에, 플라즈마 CVD법에 의해, 막 두께 30㎚의 실리콘 산화막으로 이루어지는 절연막(60)을 형성하였다(도 14의 (b) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 듀얼 다마신법에 의해, 층간 절연막(54, 58) 등에 도체 플러그(76b) 및 배선(76a)을 매립하였다. 다음으로, 실시예 19와 마찬가지로 하여, 절연막(78)을 형성하였다(도 15 참조). 이 후, 상기와 마찬가지의 공정을 적절하게 반복함으로써, 제3층째의 배선을 형성하였다.
이와 같이 하여 형성되는 반도체 장치에 대하여, 100만개의 도체 플러그가 전기적으로 직렬로 접속되도록 배선 및 도체 플러그를 형성하고, 수율을 측정한 결과, 수율은 34%이었다. 또, 배선 간의 실효적인 비유전율을 산출한 결과, 3.8이었다. 또, 200℃에서 3000 시간 방치한 후에 배선의 저항을 측정한 결과, 저항의 상승이 확인되었다.
[실시예 20]
우선, 실시예 19와 마찬가지로 하여, 트랜지스터(24)를 형성하고(도 1의 (a) 참조), 층간 절연막(26) 및 스토퍼막(28)을 형성하고(도 1의 (b) 참조), 이 후, 컨택트홀(30) 내에 도체 플러그(34)(도 1의 (c) 참조)를 매립하였다.
다음으로, 실시예 19와 마찬가지로 하여, 절연막(36)을 형성하고, 이 후, 다공질의 층간 절연막(38)을 형성하였다(도 2의 (a) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(38) 상에 치밀성이 높은 절연막(40)을 형성하였다(도 2의 (b) 참조).
다음으로, 다공질의 층간 절연막(38) 상에 치밀성이 높은 절연막(40)이 존재하고 있는 상태에서, 절연막(40)을 개재하여 층간 절연막(38)에 자외선을 조사하였다(자외선 큐어). 절연막(40)을 개재하여 층간 절연막(38)에 자외선을 조사할 때의 조건은 실시예 9와 마찬가지로 하였다.
다음으로, 실시예 19와 마찬가지로 하여, 절연막(40), 다공질의 층간 절연막(38) 및 절연막(36)에 홈(46)을 형성하였다(도 3의 (a) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(36), 층간 절연막(38) 및 절연막(40)에, 배선(50)을 매립하였다. 다음으로, 실시예 19와 마찬가지로 하여, 절연막(52)을 형성하였다(도 3의 (b) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(54)을 형성하였다. 다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(54) 상에 치밀성이 높은 절연막(56)을 형성하였다(도 4의 (a) 참조).
다음으로, 다공질의 층간 절연막(54) 상에 치밀성이 높은 절연막(56)이 존재하고 있는 상태에서, 절연막(56)을 개재하여 층간 절연막(54)에 자외선을 조사하였다(자외선 큐어). 절연막(56)을 개재하여 층간 절연막(54)에 자외선을 조사할 때의 조건은 실시예 9와 마찬가지로 하였다.
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(58)을 형성하였다. 다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(58) 상에 치밀성이 높은 절연막(60)을 형성하였다(도 5의 (a) 참조).
다음으로, 다공질의 층간 절연막(58) 상에 치밀성이 높은 절연막(60)이 존재하고 있는 상태에서, 절연막(60)을 개재하여 층간 절연막(58)에 자외선을 조사하였다(자외선 큐어). 절연막(60)을 개재하여 층간 절연막(58)에 자외선을 조사할 때의 조건은 실시예 9와 마찬가지로 하였다(도 5의 (b) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(60), 층간 절연막(58), 절연막(56), 층간 절연막(54) 및 절연막(52)에, 컨택트홀(66)을 형성하였다(도 6 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(60), 층간 절연막(58), 절연막(56)에 홈(72)을 형성하였다(도 7 참조).
다음으로, 실시예 19와 마찬가지로 하여, 홈(72) 내에 배선(76a)을 매립함과 함께, 컨택트홀(66) 내에 도체 플러그(76b)를 매립하였다. 다음으로, 실시예 19와 마찬가지로 하여, 절연막(78)을 형성하였다(도 8 참조). 이 후, 상기와 마찬가지의 공정을 적절하게 반복함으로써, 제3층째의 배선을 형성하였다.
이와 같이 하여 형성되는 반도체 장치에 대하여, 100만개의 도체 플러그가 전기적으로 직렬로 접속되도록 배선 및 도체 플러그를 형성하고, 수율을 측정한 결과, 수율은 87%이었다. 또, 배선 간의 실효적인 비유전율을 산출한 결과, 2.58이었다. 또, 200℃에서 3000 시간 방치한 후에 배선의 저항을 측정한 결과, 저항의 상승은 확인되지 않았다.
[비교예 11]
우선, 실시예 19와 마찬가지로 하여, 트랜지스터(24)를 형성하고(도 9의 (a) 참조), 층간 절연막(26) 및 스토퍼막(28)을 형성하고(도 9의 (b) 참조), 이 후, 컨택트홀(30) 내에 도체 플러그(34)를 매립하였다(도 9의 (c) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(36)을 형성하고, 이 후, 다공질의 층간 절연막(38)을 형성하였다(도 10의 (a) 참조).
다음으로, 다공질의 층간 절연막(38) 상에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 절연막(38)에 자외선을 조사하였다(자외선 큐어). 자외선을 조사할 때의 조건은 비교예 7과 마찬가지로 하였다(도 10의 (b) 참조).
다음으로, 전면에, 플라즈마 CVD법에 의해, 막 두께 30㎚의 실리콘 산화막으로 이루어지는 절연막(40)을 형성하였다(도 10의 (c) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(40), 다공질의 층간 절연막(38) 및 절연막(36)에 홈(46)을 형성하였다(도 11의 (a) 참조). 다음으로, 실시예 19와 마찬가지로 하여, 절연막(40), 층간 절연막(38) 및 절연막(36)에, 배선(50)을 매립하였다. 다음으로, 실시예 19와 마찬가지로 하여, 절연막(52)을 형성하였다(도 11의 (b) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(54)을 형성하였다(도 12의 (a) 참조). 다음으로, 다공질의 층간 절연막(54) 상에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 층간 절연막(54)에 자외선을 조사하였다(자외선 큐어). 자외선을 조사할 때의 조건은 비교예 7과 마찬가지로 하였다(도 12의 (b) 참조).
다음으로, 전면에, 막 두께 30㎚의 SiC : O : H막으로 이루어지는 절연막(56)을 형성하였다(도 13의 (a) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(58)을 형성하였다(도 13의 (b) 참조).
다음으로, 다공질의 층간 절연막(58) 상에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 층간 절연막(58)에 자외선을 조사하였다(자외선 큐어). 자외선을 조사할 때의 조건은 비교예 7과 마찬가지로 하였다(도 14의 (a) 참조).
다음으로, 전면에, 플라즈마 CVD법에 의해, 막 두께 30㎚의 실리콘 산화막으로 이루어지는 절연막(60)을 형성하였다(도 14의 (b) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 듀얼 다마신법에 의해, 층간 절연막(54, 58) 등에 도체 플러그(76b) 및 배선(76a)을 매립하였다. 다음으로, 실시예 19와 마찬가지로 하여, 절연막(78)을 형성하였다(도 15 참조). 이 후, 상기와 마찬가지의 공정을 적절하게 반복함으로써, 제3층째의 배선을 형성하였다.
이와 같이 하여 형성되는 반도체 장치에 대하여, 100만개의 도체 플러그가 전기적으로 직렬로 접속되도록 배선 및 도체 플러그를 형성하고, 수율을 측정한 결과, 수율은 64%이었다. 또, 배선 간의 실효적인 비유전율을 산출한 결과, 3.6이었다. 또, 200℃에서 3000 시간 방치한 후에 배선의 저항을 측정한 결과, 저항의 상승이 확인되었다.
[실시예 21]
우선, 실시예 19와 마찬가지로 하여, 트랜지스터(24)를 형성하고(도 1의 (a) 참조), 층간 절연막(26) 및 스토퍼막(28)을 형성하고(도 1의 (b) 참조), 이 후, 컨택트홀(30) 내에 도체 플러그(34)(도 1의 (c) 참조)를 매립하였다.
다음으로, 실시예 19와 마찬가지로 하여, 절연막(36)을 형성하고, 이 후, 다공질의 층간 절연막(38)을 형성하였다(도 2의 (a) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(38) 상에 치밀성이 높은 절연막(40)을 형성하였다(도 2의 (b) 참조).
다음으로, 다공질의 층간 절연막(38) 상에 치밀성이 높은 절연막(40)이 존재하고 있는 상태에서, 절연막(40)을 개재하여 층간 절연막(38)에 플라즈마를 조사하였다(플라즈마 큐어). 절연막(40)을 개재하여 층간 절연막(38)에 플라즈마를 조사할 때의 조건은 실시예 18과 마찬가지로 하였다.
다음으로, 실시예 19와 마찬가지로 하여, 절연막(40), 다공질의 층간 절연막(38) 및 절연막(36)에 홈(46)을 형성하였다(도 3의 (a) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(36), 층간 절연막(38) 및 절연막(40)에, 배선(50)을 매립하였다. 다음으로, 실시예 19와 마찬가지로 하여, 절연막(52)을 형성하였다(도 3의 (b) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(54)을 형성하였다. 다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(54) 상에 치밀성이 높은 절연막(56)을 형성하였다(도 4의 (a) 참조).
다음으로, 다공질의 층간 절연막(54) 상에 치밀성이 높은 절연막(56)이 존재하고 있는 상태에서, 절연막(56)을 개재하여 층간 절연막(54)에 플라즈마를 조사하였다(플라즈마 큐어). 절연막(56)을 개재하여 층간 절연막(54)에 플라즈마를 조사할 때의 조건은 실시예 18과 마찬가지로 하였다.
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(58)을 형성하였다. 다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(58) 상에 치밀성이 높은 절연막(60)을 형성하였다(도 5의 (a) 참조).
다음으로, 다공질의 층간 절연막(58) 상에 치밀성이 높은 절연막(60)이 존재하고 있는 상태에서, 절연막(60)을 개재하여 층간 절연막(58)에 플라즈마를 조사하였다(플라즈마 큐어). 절연막(60)을 개재하여 층간 절연막(58)에 플라즈마를 조사할 때의 조건은 실시예 18과 마찬가지로 하였다(도 5의 (b) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(60), 층간 절연막(58), 절연막(56), 층간 절연막(54) 및 절연막(52)에, 컨택트홀(66)을 형성하였다(도 6 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(60), 층간 절연막(58), 절연막(56)에 홈(72)을 형성하였다(도 7 참조).
다음으로, 실시예 19와 마찬가지로 하여, 홈(72) 내에 배선(76a)을 매립함과 함께, 컨택트홀(66) 내에 도체 플러그(76b)를 매립하였다. 다음으로, 실시예 19와 마찬가지로 하여, 절연막(78)을 형성하였다(도 8 참조). 이 후, 상기와 마찬가지의 공정을 적절하게 반복함으로써, 제3층째의 배선을 형성하였다.
이와 같이 하여 형성되는 반도체 장치에 대하여, 100만개의 도체 플러그가 전기적으로 직렬로 접속되도록 배선 및 도체 플러그를 형성하고, 수율을 측정한 결과, 수율은 96%이었다. 또, 배선 간의 실효적인 비유전율을 산출한 결과, 2.58이었다. 또, 200℃에서 3000 시간 방치한 후에 배선의 저항을 측정한 결과, 저항의 상승은 확인되지 않았다.
[비교예 12]
우선, 실시예 19와 마찬가지로 하여, 트랜지스터(24)를 형성하고(도 9의 (a) 참조), 층간 절연막(26) 및 스토퍼막(28)을 형성하고(도 9의 (b) 참조), 이 후, 컨택트홀(30) 내에 도체 플러그(34)를 매립하였다(도 9의 (c) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(36)을 형성하고, 이 후, 다공질의 층간 절연막(38)을 형성하였다(도 10의 (a) 참조).
다음으로, 다공질의 층간 절연막(38) 상에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 절연막(38)에 플라즈마를 조사하였다(플라즈마 큐어). 플라즈마를 조사할 때의 조건은 비교예 9와 마찬가지로 하였다(도 10의 (b) 참조).
다음으로, 전면에, 플라즈마 CVD법에 의해, 막 두께 30㎚의 실리콘 산화막으로 이루어지는 절연막(40)을 형성하였다(도 10의 (c) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(40), 다공질의 층간 절연막(38) 및 절연막(36)에 홈(46)을 형성하였다(도 11의 (a) 참조). 다음으로, 실시예 19와 마찬가지로 하여, 절연막(40), 층간 절연막(38) 및 절연막(36)에, 배선(50)을 매립하였다. 다음으로, 실시예 19와 마찬가지로 하여, 절연막(52)을 형성하였다(도 11의 (b) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(54)을 형성하였다(도 12의 (a) 참조). 다음으로, 다공질의 층간 절연막(54) 상에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 층간 절연막(54)에 플라즈마를 조사하였다(플라즈마 큐어). 플라즈마를 조사할 때의 조건은 비교예 9와 마찬가지로 하였다(도 12의 (b) 참조).
다음으로, 전면에, 막 두께 30㎚의 SiC : O : H막으로 이루어지는 절연막(56)을 형성하였다(도 13의 (a) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(58)을 형성하였다(도 13의 (b) 참조).
다음으로, 다공질의 층간 절연막(58) 상에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 층간 절연막(58)에 플라즈마를 조사하였다(플라즈마 큐어). 플라즈마를 조사할 때의 조건은 비교예 9와 마찬가지로 하였다(도 14의 (a) 참조).
다음으로, 전면에, 플라즈마 CVD법에 의해, 막 두께 30㎚의 실리콘 산화막으로 이루어지는 절연막(60)을 형성하였다(도 14의 (b) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 듀얼 다마신법에 의해, 층간 절연막(54, 58) 등에 도체 플러그(76b) 및 배선(76a)을 매립하였다. 다음으로, 실시예 19와 마찬가지로 하여, 절연막(78)을 형성하였다(도 15 참조). 이 후, 상기와 마찬가지의 공정을 적절하게 반복함으로써, 제3층째의 배선을 형성하였다.
이와 같이 하여 제조되는 반도체 장치에 대하여, 100만개의 도체 플러그가 전기적으로 직렬로 접속되도록 배선 및 도체 플러그를 형성하고, 수율을 측정한 결과, 수율은 48%이었다. 또, 배선 간의 실효적인 비유전율을 산출한 결과, 3.8이었다. 또, 200℃에서 3000 시간 방치한 후에 배선의 저항을 측정한 결과, 저항의 상승이 확인되었다.
[실시예 22∼27]
우선, 실시예 1∼6과 마찬가지로 하여, 절연막 재료(다공질 실리카 전구체)를 제작하고, 실리콘 웨이퍼 상에 절연막 재료를 도포하고, 열 처리(소프트 베이크)를 행함으로써, 다공질의 층간 절연막을 형성했다.
이와 같이 하여 형성한 다공질의 층간 절연막에 대하여 측정을 행한 바, 표 4와 같은 결과가 얻어졌다.
Figure 112005070015226-PAT00004
다음으로, 다공질의 층간 절연막 위에, 치밀성이 높은 절연막을 형성했다. 치밀성이 높은 절연막으로서는, 표 4에 나타낸 바와 같은 절연막을 형성했다.
다음으로, 다공질의 층간 절연막 위에 치밀성이 높은 절연막이 형성되어 있는 상태에서, 치밀성이 높은 절연막을 개재하여, 다공질의 층간 절연막에 자외선을 조사했다(자외선 경화). 자외선 램프의 종류, 자외선의 에너지, 및 기판 온도는, 표 4에 나타낸 바와 같이 설정했다.
이와 같이 하여 자외선 경화를 행한 다공질의 층간 절연막에 대하여 측정을 행한 바, 표 4에 나타낸 바와 같은 결과가 얻어졌다. 표 4에서 알 수 있는 바와 같이, 실시예 22∼27에서는, 자외선을 조사하기 전과 후에서, 층간 절연막의 굴절율이 거의 변화하지 않았다. 이것은, 치밀성이 높은 절연막을 개재하여 다공질의 층간 절연막에 자외선을 조사하는 경우에는, 어느 한쪽의 종류의 자외선 램프를 이용한 경우에도, 층간 절연막이 거의 수축하지 않고, 밀도가 작은 층간 절연막이 얻어지는 것을 의미한다.
또한, 표 4에서 알 수 있는 바와 같이, 실시예 22∼27에서는, 충분히 높은 탄성율 및 강도가 얻어졌다. 또한, 표 4에서 알 수 있는 바와 같이, 실시예 22∼27에서는, 실효적인 비유전률이 충분히 작았다. 이들은 치밀성이 높은 절연막을 개재하여 다공질의 층간 절연막에 자외선을 조사하는 경우에는, 어느 한쪽의 종류의 자외선 램프를 이용한 경우에도, 기계적 강도가 우수하고, 비유전률이 낮은 층간 절연막이 얻어지는 것을 의미한다.
또한, 표 4에서 알 수 있는 바와 같이, 실시예 22∼27에서는, 보이드의 사이즈의 변동이 비교적 작은 층간 절연막이 얻어졌다. 이것은, 치밀성이 높은 절연막을 개재하여 다공질의 층간 절연막에 자외선을 조사하는 경우에는, 어느 한쪽의 종류의 자외선 램프를 이용한 경우에도, 보이드의 사이즈의 변동을 작게 할 수 있는 것을 의미한다.
또한, 표 4에서 알 수 있는 바와 같이, 실시예 22∼27에서는, 비교적 높은 인장 강도가 얻어졌다. 이것은, 치밀성이 높은 절연막을 개재하여 다공질의 층간 절연막에 자외선을 조사하는 경우에는, 어느 한쪽의 종류의 자외선 램프를 이용한 경우에도, 기초에 대한 인장 강도가 높은 층간 절연막을 형성할 수 있는 것을 의미한다.
[비교예 13∼15]
우선, 실시예 1 내지 6과 마찬가지로 하여, 절연막 재료(다공질 실리카 전구체)를 제작하여, 실리콘 웨이퍼 상에 절연막 재료를 도포하고, 열 처리(소프트 베이크)를 행함으로써, 다공질의 층간 절연막을 형성하였다.
다음으로, 다공질의 층간 절연막 위에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 층간 절연막에 자외선을 조사했다(자외선 경화). 자외선 램프의 종류, 자외선의 에너지 및 기판 온도는, 표 4에 나타낸 바와 같이 설정했다.
이와 같이 하여 자외선 경화를 행한 다공질의 층간 절연막에 대하여 측정을 행한 바, 표 4에 나타낸 바와 같은 결과가 얻어졌다. 표 4에서 알 수 있는 바와 같이, 비교예 13∼15에서는, 굴절율이 비교적 컸다. 이것은, 다공질의 층간 절연막 위에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 층간 절연막에 자외선을 조사한 경우에는, 어느쪽의 자외선 램프를 이용하여도, 층간 절연막이 과도하게 수축하고, 층간 절연막의 밀도가 커진 것을 의미한다. 또한, 표 4에서 알 수 있는 바와 같이, 비교예 13∼15에서는, 실효적인 비유전률이 컸다.
[실시예 28∼34]
우선, 실시예 1∼6과 마찬가지로 하여, 절연막 재료(다공질 실리카 전구체)를 제작하고, 실리콘 웨이퍼 상에 절연막 재료를 도포하고, 열 처리(소프트 베이크)를 행함으로써, 다공질의 층간 절연막을 형성했다.
이와 같이 하여 형성한 다공질의 층간 절연막에 대하여 측정을 행한 바, 표 5와 같은 결과가 얻어졌다.
Figure 112005070015226-PAT00005
다음으로, 다공질의 층간 절연막 위에, 치밀성이 높은 절연막을 형성했다. 치밀성이 높은 절연막으로서는, 표 5에 나타낸 바와 같은 절연막을 형성했다.
다음으로, 다공질의 층간 절연막 위에 치밀성이 높은 절연막이 형성되어 있는 상태에서, 치밀성이 높은 절연막을 개재하여, 다공질의 층간 절연막에 플라즈마를 조사했다(플라즈마 경화). 플라즈마를 생성하기 위한 반응성 가스로서는, 표 5에 나타낸 바와 같이 수소 가스를 이용했다. 플라즈마의 조사 에너지는, 표 5에 나타낸 바와 같이 1∼100eV의 범위 내에서 설정한다. 기판 온도는, 표 5에 나타낸 바와 같이 설정했다.
이와 같이 하여 플라즈마 경화를 행한 다공질의 층간 절연막에 대하여 측정을 행한 바, 표 5에 나타낸 바와 같은 결과가 얻어졌다. 표 5에서 알 수 있는 바와 같이, 실시예 28∼34에서는, 플라즈마를 조사하기 전과 후에서, 층간 절연막의 굴절율이 거의 변화하지 않는다. 이것은, 치밀성이 높은 절연막을 개재하여 다공질의 층간 절연막에 플라즈마를 조사할 때에, 플라즈마의 조사 에너지를 1∼100eV의 범위 내에서 설정하면, 층간 절연막이 과도하게 수축하지 않는 것을 의미한다. 즉, 실시예 28∼34에서는, 층간 절연막의 과도한 수축을 초래하지 않고, 밀도가 작은 층간 절연막이 얻어지고 있는 것을 알 수 있다.
또한, 표 5에서 알 수 있는 바와 같이, 실시예 28∼34에서는, 충분히 높은 탄성율 및 강도가 얻어졌다. 또한, 표 5에서 알 수 있는 바와 같이, 실시예 28∼34에서는, 실효적인 비유전률이 충분히 작았다. 이것은, 치밀성이 높은 절연막을 개재하여 다공질의 층간 절연막에 플라즈마를 조사할 때에, 플라즈마의 조사 에너지를 1∼100eV의 범위 내에서 설정하면, 기계적 강도가 우수하여, 비유전률이 낮은 층간 절연막이 얻어지는 것을 의미한다.
또한, 표 5에서 알 수 있는 바와 같이, 실시예 28∼34에서는, 보이드의 사이즈의 변동이 비교적 작은 층간 절연막이 얻어졌다. 이것은, 치밀성이 높은 절연막을 개재하여 다공질의 층간 절연막에 플라즈마를 조사할 때에, 플라즈마의 조사 에너지를 1∼100eV의 범위 내에서 설정하면, 보이드의 사이즈의 변동을 작게 할 수 있는 것을 의미한다.
또한, 표 5에서 알 수 있는 바와 같이, 실시예 28∼34에서는, 비교적 높은 인장 강도가 얻어졌다. 이것은, 치밀성이 높은 절연막을 개재하여 다공질의 층간 절연막에 플라즈마를 조사할 때에, 플라즈마의 조사 에너지를 1∼100eV의 범위 내에서 설정하면, 기초에 대한 인장 강도가 높은 층간 절연막을 형성할 수 있는 것을 의미한다.
[비교예 16∼17]
우선, 실시예 1 내지 6과 마찬가지로 하여, 절연막 재료(다공질 실리카 전구체)를 제작하고, 실리콘 웨이퍼 상에 절연막 재료를 도포하고, 열 처리(소프트 베이크)를 행함으로써, 다공질의 층간 절연막을 형성했다.
다음으로, 다공질의 층간 절연막 위에, 치밀성이 높은 절연막을 형성했다. 치밀성이 높은 절연막으로서는, 표 5에 나타낸 바와 같은 절연막을 형성했다.
다음으로, 다공질의 층간 절연막 위에 치밀성이 높은 절연막이 형성되어 있는 상태에서, 치밀성이 높은 절연막을 개재하여, 다공질의 층간 절연막에 플라즈마를 조사했다(플라즈마 경화). 플라즈마를 생성하기 위한 반응성 가스로서는, 표 5에 나타낸 바와 같이 수소 가스를 이용했다. 플라즈마의 조사 에너지는, 표 5에 나타낸 바와 같이 설정했다. 즉, 비교예 16에서는, 플라즈마의 조사 에너지를 110eV로 설정하고, 비교예 17에서는, 플라즈마의 조사 에너지를 120eV로 설정했다. 기판 온도는, 표 5에 나타낸 바와 같이 설정했다.
이와 같이 하여 플라즈마 경화를 행한 다공질의 층간 절연막에 대하여 측정을 행한 바, 표 5에 나타낸 바와 같은 결과가 얻어졌다. 표 5에서 알 수 있는 바와 같이, 비교예 16∼17에서는, 굴절율이 비교적 컸다. 이것은, 플라즈마의 조사 에너지가 100eV보다 큰 경우에는, 다공질의 층간 절연막이 과도하게 수축하고, 다공질의 층간 절연막의 밀도가 커지는 것을 의미한다.
또한, 표 5에서 알 수 있는 바와 같이, 비교예 16∼17에서는, 실효적인 비유전률이 컸다. 이것은, 플라즈마의 조사 에너지가 100eV보다 큰 경우에는, 층간 절연막이 과도하게 수축하여, 실효적인 비유전률이 커지는 것을 의미한다.
[비교예 18]
우선, 실시예 1 내지 6과 마찬가지로 하여, 절연막 재료(다공질 실리카 전구체)를 제작하여, 실리콘 웨이퍼 상에 절연막 재료를 도포하고, 열 처리(소프트 베이크)를 행함으로써, 다공질의 층간 절연막을 형성했다.
다음으로, 다공질의 층간 절연막 위에, 치밀성이 높은 절연막을 형성했다. 치밀성이 높은 절연막으로서는, 표 5에 나타낸 바와 같은 절연막을 형성했다.
다음으로, 다공질의 층간 절연막 위에 치밀성이 높은 절연막이 형성되어 있는 상태에서, 치밀성이 높은 절연막을 개재하여, 다공질의 층간 절연막에 플라즈마를 조사했다(플라즈마 경화). 플라즈마를 생성하기 위한 반응성 가스로서는, 표 5에 나타낸 바와 같이 수소 가스를 이용했다. 플라즈마의 조사 에너지는, 표 5에 나타낸 바와 같이 0.5eV로 설정했다. 기판 온도는, 표 5에 나타낸 바와 같이 설정했다.
이와 같이 하여 플라즈마 경화를 행한 다공질의 층간 절연막에 대하여 측정을 행한 바, 표 5에 나타낸 바와 같은 결과가 얻어졌다. 표 5에서 알 수 있는 바와 같이, 비교예 18에서는, 보이드의 사이즈의 변동이 비교적 컸다. 이것은, 플라즈마의 조사 에너지가 1eV보다 작은 경우에는, 다공질의 층간 절연막에서의 가교 반응이 충분히 진행되지 않고, 사이즈가 충분히 다 커지게 되어 있지 않은 보이드가 존재하는 것을 의미한다.
또한, 표 5에서 알 수 있는 바와 같이, 비교예 18에서는, 인장 강도가 낮았다. 이것은, 플라즈마의 조사 에너지가 1eV보다 작은 경우에는, 다공질의 층간 절연막을 충분히 경화할 수 없는 것을 의미한다.
[비교예 19]
우선, 실시예 1 내지 6과 마찬가지로 하여, 절연막 재료(다공질 실리카 전구체)를 제작하여, 실리콘 웨이퍼 상에 절연막 재료를 도포하고, 열 처리(소프트 베이크)를 행함으로써, 다공질의 층간 절연막을 형성했다.
다음으로, 다공질의 층간 절연막 위에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 층간 절연막에 플라즈마를 조사했다(플라즈마 경화). 플라즈마를 생성하기 위한 반응성 가스로서는, 표 5에 나타낸 바와 같이 수소 가스를 이용했다. 플라즈마의 조사 에너지 및 기판 온도는, 표 5에 나타낸 바와 같이 설정했다.
이와 같이 하여 플라즈마 경화를 행한 다공질의 층간 절연막에 대하여 측정을 행한 바, 표 5에 나타낸 바와 같은 결과가 얻어진다. 표 5에서 알 수 있는 바와 같이, 비교예 19에서는, 보이드의 사이즈가 작았다. 이것은, 다공질의 층간 절연막 위에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 층간 절연막에 플라즈마를 조사한 경우에는, 다공질의 층간 절연막이 과도하게 수축하여 보이드의 사이즈가 작아져서, 다공질의 층간 절연막의 밀도가 커지는 것을 의미한다.
또한, 표 5에서 알 수 있는 바와 같이, 비교예 19에서는, 실효적인 비유전률이 컸다. 이것은, 다공질의 층간 절연막 위에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 층간 절연막에 플라즈마를 조사한 경우에는, 다공질의 층간 절연막이 과도하게 수축하고, 실효적인 비유전률이 커지는 것을 의미한다.
[실시예 35∼41]
우선, 실시예 1∼6과 마찬가지로 하여, 절연막 재료(다공질 실리카 전구체)를 제작하고, 실리콘 웨이퍼 상에 절연막 재료를 도포하고, 열 처리(소프트 베이크)를 행함으로써, 다공질의 층간 절연막을 형성했다.
이와 같이 하여 형성한 다공질의 층간 절연막에 대하여 측정을 행한 바, 표 6과 같은 결과가 얻어졌다.
Figure 112005070015226-PAT00006
다음으로, 다공질의 층간 절연막 위에, 치밀성이 높은 절연막을 형성했다. 치밀성이 높은 절연막으로서는, 표 6에 나타낸 바와 같은 절연막을 형성했다.
다음으로, 다공질의 층간 절연막 위에 치밀성이 높은 절연막이 형성되어 있는 상태에서, 치밀성이 높은 절연막을 개재하여, 다공질의 층간 절연막에 플라즈마를 조사했다(플라즈마 경화). 플라즈마를 생성하기 위한 반응성 가스로서는, 표 6에 나타낸 바와 같이 산소 가스를 이용했다. 플라즈마의 조사 에너지 및 기판 온도는, 표 6에 나타낸 바와 같이 설정했다.
이와 같이 하여 플라즈마 경화를 행한 다공질의 층간 절연막에 대하여 측정을 행한 바, 표 6에 나타낸 바와 같은 결과가 얻어졌다. 표 6에서 알 수 있는 바와 같이, 실시예 35∼41에서는, 플라즈마를 조사하기 전과 후에서, 층간 절연막의 굴절율이 거의 변화하지 않는다. 이것은, 치밀성이 높은 절연막을 개재하여 다공질의 층간 절연막에 플라즈마를 조사할 때에, 플라즈마의 조사 에너지를 1∼100eV의 범위 내에서 설정하면, 층간 절연막이 과도하게 수축하지 않는 것을 의미한다. 즉, 실시예 35∼41에서는, 층간 절연막의 과도한 수축을 초래하지 않고, 밀도가 작은 층간 절연막이 얻어지고 있는 것을 알 수 있다.
또한, 표 6에서 알 수 있는 바와 같이, 실시예 35∼41에서는, 충분히 높은 탄성율 및 강도가 얻어졌다. 또한, 표 6에서 알 수 있는 바와 같이, 실시예 35∼41에서는, 실효적인 비유전률이 충분히 작았다. 이것은, 치밀성이 높은 절연막을 개재하여 다공질의 층간 절연막에 플라즈마를 조사할 때에, 플라즈마의 조사 에너지를 1∼100eV의 범위 내에서 설정하면, 기계적 강도가 우수하여, 비유전률이 낮은 층간 절연막이 얻어지는 것을 의미한다.
또한, 표 6에서 알 수 있는 바와 같이, 실시예 35∼41에서는, 보이드의 사이즈의 변동이 비교적 작은 층간 절연막이 얻어졌다. 이것은, 치밀성이 높은 절연막을 개재하여 다공질의 층간 절연막에 플라즈마를 조사할 때에, 플라즈마의 조사 에너지를 1∼100eV의 범위 내에서 설정하면, 보이드의 사이즈의 변동을 작게 할 수 있는 것을 의미한다.
또한, 표 6에서 알 수 있는 바와 같이, 실시예 35∼41에서는, 비교적 높은 인장 강도가 얻어졌다. 이것은, 치밀성이 높은 절연막을 개재하여 다공질의 층간 절연막에 플라즈마를 조사할 때에, 플라즈마의 조사 에너지를 1∼100eV의 범위 내에서 설정하면, 기초에 대한 인장 강도가 높은 층간 절연막을 형성할 수 있는 것을 의미한다.
[비교예 20∼21]
우선, 실시예 1 내지 6과 마찬가지로 하여, 절연막 재료(다공질 실리카 전구체)를 제작하고, 실리콘 웨이퍼 상에 절연막 재료를 도포하고, 열 처리(소프트 베이크)를 행함으로써, 다공질의 층간 절연막을 형성했다.
다음으로, 다공질의 층간 절연막 위에, 치밀성이 높은 절연막을 형성했다. 치밀성이 높은 절연막으로서는, 표 6에 나타낸 바와 같은 절연막을 형성했다.
다음으로, 다공질의 층간 절연막 위에 치밀성이 높은 절연막이 형성되어 있는 상태에서, 치밀성이 높은 절연막을 개재하여, 다공질의 층간 절연막에 플라즈마를 조사했다(플라즈마 경화). 플라즈마를 생성하기 위한 반응성 가스로서는, 표 6에 나타낸 바와 같이 산소 가스를 이용했다. 플라즈마의 조사 에너지는 표 6에 나타낸 바와 같이 설정했다. 즉, 비교예 20에서는, 플라즈마의 조사 에너지를 110eV로 설정하고, 비교예 21에서는, 플라즈마의 조사 에너지를 120eV로 설정했다. 기판 온도는, 표 6에 나타낸 바와 같이 설정했다.
이와 같이 하여 플라즈마 경화를 행한 다공질의 층간 절연막에 대하여 측정을 행한 바, 표 6에 나타낸 바와 같은 결과가 얻어졌다. 표 6에서 알 수 있는 바와 같이, 비교예 20∼21에서는, 굴절율이 비교적 컸다. 이것은, 플라즈마의 조사 에너지가 100eV보다 큰 경우에는, 다공질의 층간 절연막이 과도하게 수축하고, 다공질의 층간 절연막의 밀도가 커지는 것을 의미한다.
또한, 표 6에서 알 수 있는 바와 같이, 비교예 20∼21에서는, 실효적인 비유전률이 컸다. 이것은, 플라즈마의 조사 에너지가 100eV보다 큰 경우에는, 층간 절연막이 과도하게 수축하고, 실효적인 비유전률이 커지는 것을 의미한다.
[비교예 22]
우선, 실시예 1 내지 6과 마찬가지로 하여, 절연막 재료(다공질 실리카 전구체)를 제작하고, 실리콘 웨이퍼 상에 절연막 재료를 도포하고, 열 처리(소프트 베이크)를 행함으로써, 다공질의 층간 절연막을 형성했다.
다음으로, 다공질의 층간 절연막 위에, 치밀성이 높은 절연막을 형성했다. 치밀성이 높은 절연막으로서는, 표 6에 나타낸 바와 같은 절연막을 형성했다.
다음으로, 다공질의 층간 절연막 위에 치밀성이 높은 절연막이 형성되어 있는 상태에서, 치밀성이 높은 절연막을 개재하여, 다공질의 층간 절연막에 플라즈마를 조사했다(플라즈마 경화). 플라즈마를 생성하기 위한 반응성 가스로서는, 표 6에 나타낸 바와 같이 산소 가스를 이용했다. 플라즈마의 조사 에너지 및 기판 온도는, 표 6에 나타낸 바와 같이 설정했다.
이와 같이 하여 플라즈마 경화를 행한 다공질의 층간 절연막에 대하여 측정을 행한 바, 표 6에 나타낸 바와 같은 결과가 얻어졌다. 표 6에서 알 수 있는 바와 같이, 비교예 22에서는, 보이드의 사이즈의 변동이 비교적 컸다. 이것은, 플라즈마의 조사 에너지가 1eV보다 작은 경우에는, 다공질의 층간 절연막에서의 가교 반응이 충분히 진행되지 않고, 사이즈가 충분히 다 커지게 되어 있지 않은 보이드가 존재하는 것을 의미한다.
또한, 표 6에서 알 수 있는 바와 같이, 비교예 18에서는, 인장 강도가 낮았다. 이것은, 플라즈마의 조사 에너지가 1eV보다 작은 경우에는, 다공질의 층간 절연막을 충분히 경화할 수 없는 것을 의미한다.
[비교예 23]
우선, 실시예 1 내지 6과 마찬가지로 하여, 절연막 재료(다공질 실리카 전구체)를 제작하고, 실리콘 웨이퍼 상에 절연막 재료를 도포하여, 열 처리(소프트 베이크)를 행함으로써, 다공질의 층간 절연막을 형성했다.
다음으로, 다공질의 층간 절연막 위에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 층간 절연막에 플라즈마를 조사했다(플라즈마 경화). 플라즈마를 생성하기 위한 반응성 가스로서는, 표 6에 도시한 바와 같이, 산소 가스를 이용했다. 플라즈마의 조사 에너지 및 기판 온도는, 표 6에 나타낸 바와 같이 설정했다.
이와 같이 하여 플라즈마 경화를 행한 다공질의 층간 절연막에 대하여 측정을 행한 바, 표 6에 나타낸 바와 같은 결과가 얻어졌다. 표 6에서 알 수 있는 바와 같이, 비교예 23에서는, 보이드의 사이즈가 작았다. 이것은, 다공질의 층간 절연막 위에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 층간 절연막에 플라즈마를 조사한 경우에는, 다공질의 층간 절연막이 과도하게 수축하여 보이드의 사이즈가 작아져서, 다공질의 층간 절연막의 밀도가 커지는 것을 의미한다.
또한, 표 6에서 알 수 있는 바와 같이, 비교예 23에서는, 실효적인 비유전률이 컸다. 이것은, 다공질의 층간 절연막 위에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 층간 절연막에 플라즈마를 조사한 경우에는, 다공질의 층간 절연막이 과도하게 수축하여, 실효적인 비유전률이 커지는 것을 의미한다.
[실시예 42]
우선, 실시예 19와 마찬가지로 하여, 트랜지스터(24)를 형성하고(도 1의 (a) 참조), 층간 절연막(26) 및 스토퍼막(28)을 형성하고(도 1의 (b) 참조), 이 후, 컨택트홀(30) 내에 도체 플러그(34)(도 1의 (c) 참조)를 매립하였다.
다음으로, 실시예 19와 마찬가지로 하여, 절연막(36)을 형성하고, 이 후, 다공질의 층간 절연막(38)을 형성했다(도 2의 (a) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(38) 위에 치밀성이 높은 절연막(40)을 형성했다(도 2의 (b) 참조).
다음으로, 다공질의 층간 절연막(38) 위에 치밀성이 높은 절연막(40)이 존재하고 있는 상태에서, 절연막(40)을 개재하여 층간 절연막(38)에 자외선을 조사했다(자외선 경화). 절연막(40)을 개재하여 층간 절연막(38)에 자외선을 조사할 때의 조건은, 실시예 22와 마찬가지로 했다.
다음으로, 실시예 19와 마찬가지로 하여, 절연막(40), 다공질의 층간 절연막(38) 및 절연막(36)에 홈(46)을 형성했다(도 3의 (a) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(36), 층간 절연막(38) 및 절연막(40)에, 배선(50)을 매립했다. 다음으로, 실시예 19와 마찬가지로 하여, 절연막(52)을 형성했다(도 3의 (b) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(54)을 형성했다. 다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(54) 위에 치밀성이 높은 절연막(56)을 형성했다(도 4의 (a) 참조).
다음으로, 다공질의 층간 절연막(54) 위에 치밀성이 높은 절연막(56)이 존재하고 있는 상태에서, 절연막(56)을 개재하여 층간 절연막(54)에 자외선을 조사했다(자외선 경화). 절연막(56)을 개재하여 층간 절연막(54)에 자외선을 조사할 때의 조건은, 실시예 22와 마찬가지로 했다.
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(58)을 형성했다. 다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(58) 위에 치밀성이 높은 절연막(60)을 형성했다(도 5의 (a) 참조).
다음으로, 다공질의 층간 절연막(58) 위에 치밀성이 높은 절연막(60)이 존재하고 있는 상태에서, 절연막(60)을 개재하여 층간 절연막(58)에 자외선을 조사했다(자외선 경화). 절연막(60)을 개재하여 층간 절연막(58)에 자외선을 조사할 때의 조건은, 실시예 22와 마찬가지로 했다(도 5의 (b) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(60), 층간 절연막(58), 절연막(56), 층간 절연막(54) 및 절연막(52)에, 컨택트홀(66)을 형성했다(도 6 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(60), 층간 절연막(58), 절연막(56)에 홈(72)을 형성했다(도 7 참조).
다음으로, 실시예 19와 마찬가지로 하여, 홈(72) 내에 배선(76a)을 매립함과 함께, 컨택트홀(66) 내에 도체 플러그(76b)를 매립했다. 다음으로, 실시예 19와 마찬가지로 하여, 절연막(78)을 형성했다(도 8 참조). 이 후, 상기한 바와 마찬가지의 공정을 적절하게 반복함으로써, 제3층째의 배선을 형성했다.
이와 같이 하여 형성되는 반도체 장치에 대하여, 100만개의 도체 플러그가 전기적으로 직렬로 접속되도록 배선 및 도체 플러그를 형성하고, 수율을 측정한 바, 수율은 90%이었다. 또한, 배선 간의 실효적인 비유전률을 산출한 바, 2.6이었다. 또한, 200℃에서 3000 시간 방치한 후에 배선의 저항을 측정한 바, 저항의 상승은 확인되지 않았다.
[비교예 24]
우선, 실시예 19와 마찬가지로 하여, 트랜지스터(24)를 형성하고(도 9의 (a) 참조), 층간 절연막(26) 및 스토퍼막(28)을 형성하고(도 9의 (b) 참조), 이 후, 컨택트홀(30) 내에 도체 플러그(34)를 매립했다(도 9의 (c) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(36)을 형성하고, 이 후, 다공질의 층간 절연막(38)을 형성했다(도 10의 (a) 참조).
다음으로, 다공질의 층간 절연막(38) 위에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 절연막(38)에 자외선을 조사했다(자외선 경화). 자외선을 조사할 때의 조건은, 비교예 13과 마찬가지로 했다(도 10의 (b) 참조).
다음으로, 전면에, 플라즈마 CVD법에 의해, 막 두께 30㎚의 실리콘 산화막으로 이루어지는 절연막(40)을 형성했다(도 10의 (c) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(40), 다공질의 층간 절연막(38) 및 절연막(36)에 홈(46)을 형성했다(도 11의 (a) 참조). 다음으로, 실시예 19와 마찬가지로 하여, 절연막(40), 층간 절연막(38) 및 절연막(36)에, 배선(50)을 매립했다. 다음으로, 실시예 19와 마찬가지로 하여, 절연막(52)을 형성했다(도 11의 (b) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(54)을 형성했다(도 12의 (a) 참조). 다음으로, 다공질의 층간 절연막(54) 위에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 층간 절연막(54)에 자외선을 조사했다(자외선 경화). 자외선을 조사할 때의 조건은, 비교예 13과 마찬가지로 했다(도 12의 (b) 참조).
다음으로, 전면에, 막 두께 30㎚의 SiC:O:H막으로 이루어지는 절연막(56)을 형성했다(도 13의 (a) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(58)을 형성했다(도 13의 (b) 참조).
다음으로, 다공질의 층간 절연막(58) 위에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 층간 절연막(58)에 자외선을 조사했다(자외선 경화). 자외선을 조사할 때의 조건은, 비교예 13과 마찬가지로 했다(도 14의 (a) 참조).
다음으로, 전면에, 플라즈마 CVD법에 의해, 막 두께 30㎚의 실리콘 산화막으로 이루어지는 절연막(60)을 형성했다(도 14의 (b) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 듀얼 다마신법에 의해, 층간 절연막(54, 58) 등에 도체 플러그(76b) 및 배선(76a)을 매립했다. 다음으로, 실시예 19와 마찬가지로 하여, 절연막(78)을 형성했다(도 15 참조). 이 후, 상기한 바와 마찬가지의 공정을 적절하게 반복함으로써, 제3층째의 배선을 형성했다.
이와 같이 하여 형성되는 반도체 장치에 대하여, 100만개의 도체 플러그가 전기적으로 직렬로 접속되도록 배선 및 도체 플러그를 형성하고, 수율을 측정한 바, 수율은 34%이었다. 또한, 배선 간의 실효적인 비유전률을 산출한 바, 3.8였다. 또한, 200℃에서 3000 시간 방치한 후에 배선의 저항을 측정한 바, 저항의 상승이 확인되었다.
[실시예 43]
우선, 실시예 19와 마찬가지로 하여, 트랜지스터(24)를 형성하고(도 1의 (a) 참조), 층간 절연막(26) 및 스토퍼막(28)을 형성하고(도 1의 (b) 참조), 이 후, 컨택트홀(30) 내에 도체 플러그(34)(도 1의 (c) 참조)를 매립했다.
다음으로, 실시예 19와 마찬가지로 하여, 절연막(36)을 형성하고, 이 후, 다공질의 층간 절연막(38)을 형성했다(도 2의 (a) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(38) 위에 치밀성이 높은 절연막(40)을 형성했다(도 2의 (b) 참조).
다음으로, 다공질의 층간 절연막(38) 위에 치밀성이 높은 절연막(40)이 존재하고 있는 상태에서, 절연막(40)을 개재하여 층간 절연막(38)에 플라즈마를 조사했다(플라즈마 경화). 절연막(40)을 개재하여 층간 절연막(38)에 플라즈마를 조사할 때의 조건은, 실시예 29와 마찬가지로 했다.
다음으로, 실시예 19와 마찬가지로 하여, 절연막(40), 다공질의 층간 절연막(38) 및 절연막(36)에 홈(46)을 형성했다(도 3의 (a) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(36), 층간 절연막(38) 및 절연막(40)에, 배선(50)을 매립했다. 다음으로, 실시예 19와 마찬가지로 하여, 절연막(52)을 형성했다(도 3의 (b) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(54)을 형성했다. 다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(54) 위에 치밀성이 높은 절연막(56)을 형성했다(도 4의 (a) 참조).
다음으로, 다공질의 층간 절연막(54) 위에 치밀성이 높은 절연막(56)이 존재하고 있는 상태에서, 절연막(56)을 개재하여 층간 절연막(54)에 플라즈마를 조사했다(플라즈마 경화). 절연막(56)을 개재하여 층간 절연막(54)에 플라즈마를 조사할 때의 조건은, 실시예 29와 마찬가지로 했다.
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(58)을 형성했다. 다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(58) 위에 치밀성이 높은 절연막(60)을 형성했다(도 5의 (a) 참조).
다음으로, 다공질의 층간 절연막(58) 위에 치밀성이 높은 절연막(60)이 존재하고 있는 상태에서, 절연막(60)을 개재하여 층간 절연막(58)에 플라즈마를 조사했다(플라즈마 경화). 절연막(60)을 개재하여 층간 절연막(58)에 플라즈마를 조사할 때의 조건은, 실시예 29와 마찬가지로 했다(도 5의 (b) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(60), 층간 절연막(58), 절연막(56), 층간 절연막(54) 및 절연막(52)에, 컨택트홀(66)을 형성했다(도 6 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(60), 층간 절연막(58), 절연막(56)에 홈(72)을 형성했다(도 7 참조).
다음으로, 실시예 19와 마찬가지로 하여, 홈(72) 내에 배선(76a)을 매립함과 함께, 컨택트홀(66) 내에 도체 플러그(76b)를 매립했다. 다음으로, 실시예 19와 마찬가지로 하여, 절연막(78)을 형성했다(도 8 참조). 이 후, 상기한 바와 마찬가지의 공정을 적절하게 반복함으로써, 제3층째의 배선을 형성했다.
이와 같이 하여 형성되는 반도체 장치에 대하여, 100만개의 도체 플러그가 전기적으로 직렬로 접속되도록 배선 및 도체 플러그를 형성하고, 수율을 측정한 바, 수율은 92%이었다. 또한, 배선 간의 실효적인 비유전률을 산출한 바, 2.57이었다. 또한, 200℃에서 3000 시간 방치한 후에 배선의 저항을 측정한 바, 저항의 상승은 확인되지 않았다.
[비교예 25]
우선, 실시예 19와 마찬가지로 하여, 트랜지스터(24)를 형성하고(도 1의 (a) 참조), 층간 절연막(26) 및 스토퍼막(28)을 형성하고(도 1의 (b) 참조), 이 후, 컨택트홀(30) 내에 도체 플러그(34)(도 1의 (c) 참조)를 매립했다.
다음으로, 실시예 19와 마찬가지로 하여, 절연막(36)을 형성하고, 이 후, 다공질의 층간 절연막(38)을 형성했다(도 2의 (a) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(38) 위에 치밀성이 높은 절연막(40)을 형성했다(도 2의 (b) 참조).
다음으로, 다공질의 층간 절연막(38) 위에 치밀성이 높은 절연막(40)이 존재하고 있는 상태에서, 절연막(40)을 개재하여 층간 절연막(38)에 플라즈마를 조사했다(플라즈마 경화). 절연막(40)을 개재하여 층간 절연막(38)에 플라즈마를 조사할 때의 조건은, 비교예 16과 마찬가지로 했다.
다음으로, 실시예 19와 마찬가지로 하여, 절연막(40), 다공질의 층간 절연막(38) 및 절연막(36)에 홈(46)을 형성했다(도 3의 (a) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(36), 층간 절연막(38) 및 절연막(40)에, 배선(50)을 매립했다. 다음으로, 실시예 19와 마찬가지로 하여, 절연막(52)을 형성했다(도 3의 (b) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(54)을 형성한다. 다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(54) 위에 치밀성이 높은 절연막(56)을 형성했다(도 4의 (a) 참조).
다음으로, 다공질의 층간 절연막(54) 위에 치밀성이 높은 절연막(56)이 존재하고 있는 상태에서, 절연막(56)을 개재하여 층간 절연막(54)에 플라즈마를 조사했다(플라즈마 경화). 절연막(56)을 개재하여 층간 절연막(54)에 플라즈마를 조사할 때의 조건은, 비교예 16과 마찬가지로 했다.
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(58)을 형성했다. 다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(58) 위에 치밀성이 높은 절연막(60)을 형성했다(도 5의 (a) 참조).
다음으로, 다공질의 층간 절연막(58) 위에 치밀성이 높은 절연막(60)이 존재하고 있는 상태에서, 절연막(60)을 개재하여 층간 절연막(58)에 플라즈마를 조사했다(플라즈마 경화). 절연막(60)을 개재하여 층간 절연막(58)에 플라즈마를 조사할 때의 조건은, 비교예 16과 마찬가지로 했다(도 5의 (b) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(60), 층간 절연막(58), 절연막(56), 층간 절연막(54) 및 절연막(52)에, 컨택트홀(66)을 형성했다(도 6 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(60), 층간 절연막(58), 절연막(56)에 홈(72)을 형성했다(도 7 참조).
다음으로, 실시예 19와 마찬가지로 하여, 홈(72) 내에 배선(76a)을 매립함과 함께, 컨택트홀(66) 내에 도체 플러그(76b)를 매립했다. 다음으로, 실시예 19와 마찬가지로 하여, 절연막(78)을 형성했다(도 8 참조). 이 후, 상기한 바와 마찬가지의 공정을 적절하게 반복함으로써, 제3층째의 배선을 형성했다.
이와 같이 하여 제조되는 반도체 장치에 대하여, 100만개의 도체 플러그가 전기적으로 직렬로 접속되도록 배선 및 도체 플러그를 형성하고, 수율을 측정한 바, 수율은 76%이었다. 또 배선 간의 실효적인 비유전률을 산출한 바 2.94이었다. 또한, 200℃에서 3000시간 방치한 후에 배선의 저항을 측정한 바, 저항의 상승은 확인되지 않았다.
[비교예 26]
우선, 실시예 19와 마찬가지로 하여, 트랜지스터(24)를 형성하고(도 1의 (a) 참조), 층간 절연막(26) 및 스토퍼막(28)을 형성하고(도 1의 (b) 참조), 이 후, 컨택트홀(30) 내에 도체 플러그(34)(도 1의 (c) 참조)를 매립했다.
다음으로, 실시예 19와 마찬가지로 하여, 절연막(36)을 형성하고, 이 후 다공질의 층간 절연막(38)을 형성했다(도 2의 (a) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(38) 위에 치밀성이 높은 절연막(40)을 형성했다(도 2의 (b) 참조).
다음으로, 다공질의 층간 절연막(38) 위에 치밀성이 높은 절연막(40)이 존재하고 있는 상태에서, 절연막(40)을 개재하여 층간 절연막(38)에 플라즈마를 조사했다(플라즈마 경화). 절연막(40)을 개재하여 층간 절연막(38)에 플라즈마를 조사할 때의 조건은, 비교예 18과 마찬가지로 했다.
다음으로, 실시예 19와 마찬가지로 하여, 절연막(40), 다공질의 층간 절연막(38) 및 절연막(36)에 홈(46)을 형성했다(도 3의 (a) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(36), 층간 절연막(38) 및 절연막(40)에, 배선(50)을 매립했다. 다음으로, 실시예 19와 마찬가지로 하여, 절연막(52)을 형성했다(도 3의 (b) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(54)을 형성했다. 다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(54) 위에 치밀성이 높은 절연막(56)을 형성했다(도 4의 (a) 참조).
다음으로, 다공질의 층간 절연막(54) 위에 치밀성이 높은 절연막(56)이 존재하고 있는 상태에서, 절연막(56)을 개재하여 층간 절연막(54)에 플라즈마를 조사했다(플라즈마 경화). 절연막(56)을 개재하여 층간 절연막(54)에 플라즈마를 조사할 때의 조건은, 비교예 18과 마찬가지로 했다.
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(58)을 형성했다. 다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(58) 위에 치밀성이 높은 절연막(60)을 형성했다(도 5의 (a) 참조).
다음으로, 다공질의 층간 절연막(58) 위에 치밀성이 높은 절연막(60)이 존재하고 있는 상태에서, 절연막(60)을 개재하여 층간 절연막(58)에 플라즈마를 조사했다(플라즈마 경화). 절연막(60)을 개재하여 층간 절연막(58)에 플라즈마를 조사할 때의 조건은, 비교예 18과 마찬가지로 했다(도 5의 (b) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(60), 층간 절연막(58), 절연막(56), 층간 절연막(54) 및 절연막(52)에 컨택트홀(66)을 형성했다(도 6 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(60), 층간 절연막(58), 절연막(56)에 홈(72)을 형성했다(도 7 참조).
다음으로, 실시예 19와 마찬가지로 하여, 홈(72) 내에 배선(76a)을 매립함과 함께, 컨택트홀(66) 내에 도체 플러그(76b)를 매립했다. 다음으로, 실시예 19와 마찬가지로 하여, 절연막(78)을 형성했다(도 8 참조). 이 후, 상기한 바와 마찬가지의 공정을 적절하게 반복함으로써, 제3층째의 배선을 형성했다.
이와 같이 하여 제조되는 반도체 장치에 대하여, 100만개의 도체 플러그가 전기적으로 직렬로 접속되도록 배선 및 도체 플러그를 형성하고, 수율을 측정한 바, 수율은 82%이었다. 또한, 배선 간의 실효적인 비유전률을 산출한 바, 2.94이었다. 또한, 200℃에서 3000 시간 방치한 후에 배선의 저항을 측정한 바, 저항의 상승은 확인되지 않았다.
[비교예 27]
우선, 실시예 19와 마찬가지로 하여, 트랜지스터(24)를 형성하고(도 9의 (a) 참조), 층간 절연막(26) 및 스토퍼막(28)을 형성하고(도 9의 (b) 참조), 이 후, 컨택트홀(30) 내에 도체 플러그(34)를 매립했다(도 9의 (c) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(36)을 형성하고, 이 후, 다공질의 층간 절연막(38)을 형성했다(도 10의 (a) 참조).
다음으로, 다공질의 층간 절연막(38) 위에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 절연막(38)에 플라즈마를 조사했다(플라즈마 경화). 플라즈마를 조사할 때의 조건은, 비교예 199와 마찬가지로 했다(도 10의 (b) 참조).
다음으로, 전면에, 플라즈마 CVD법에 의해, 막 두께 30㎚의 실리콘 산화막으로 이루어지는 절연막(40)을 형성했다(도 10의 (c) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 절연막(40), 다공질의 층간 절연막(38) 및 절연막(36)에 홈(46)을 형성했다(도 11의 (a) 참조). 다음으로, 실시예 19와 마찬가지로 하여, 절연막(40), 층간 절연막(38) 및 절연막(36)에, 배선(50)을 매립했다. 다음으로, 실시예 19와 마찬가지로 하여, 절연막(52)을 형성했다(도 11의 (b) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(54)을 형성했다(도 12의 (a) 참조). 다음으로, 다공질의 층간 절연막(54) 위에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 층간 절연막(54)에 플라즈마를 조사했다(플라즈마 경화). 플라즈마를 조사할 때의 조건은, 비교예 19와 마찬가지로 했다(도 12의 (b) 참조).
다음으로, 전면에, 막 두께 30㎚의 SiC:O:H막으로 이루어지는 절연막(56)을 형성했다(도 13의 (a) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 다공질의 층간 절연막(58)을 형성했다(도 13의 (b) 참조).
다음으로, 다공질의 층간 절연막(58) 위에 치밀성이 높은 절연막을 형성하지 않고, 다공질의 층간 절연막(58)에 플라즈마를 조사했다(플라즈마 경화). 플라즈마를 조사할 때의 조건은, 비교예 19와 마찬가지로 했다(도 14의 (a) 참조).
다음으로, 전면에, 플라즈마 CVD법에 의해, 막 두께 30㎚의 실리콘 산화막으로 이루어지는 절연막(60)을 형성했다(도 14의 (b) 참조).
다음으로, 실시예 19와 마찬가지로 하여, 듀얼 다마신법에 의해, 층간 절연막(54, 58) 등에 도체 플러그(76b) 및 배선(76a)을 매립했다. 다음으로, 실시예 19와 마찬가지로 하여, 절연막(78)을 형성했다(도 15 참조). 이 후, 상기한 바와 마찬가지의 공정을 적절하게 반복함으로써, 제3층째의 배선을 형성했다.
이와 같이 하여 제조되는 반도체 장치에 대하여, 100만개의 도체 플러그가 전기적으로 직렬로 접속되도록 배선 및 도체 플러그를 형성하고, 수율을 측정한 바, 수율은 42%이었다. 또한, 배선 간의 실효적인 비유전률을 산출한 바, 3.6이었다. 또한, 200℃에서 3000 시간 방치한 후에 배선의 저항을 측정한 바, 저항의 상승이 확인되었다.
이상 전술한 바와 같이, 본 발명의 특징을 정리하면 이하와 같다.
(부기 1)
반도체 기판 상에 다공질의 제1 절연막을 형성하는 공정과,
상기 제1 절연막 상에, 상기 제1 절연막보다 밀도가 높은 제2 절연막을 형성하는 공정과,
상기 제1 절연막 상에 상기 제2 절연막이 존재하고 있는 상태에서, 전자선, 자외선 또는 플라즈마를 조사하여, 상기 제1 절연막을 경화시키는 공정
을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 2)
부기 1에 기재된 반도체 장치의 제조 방법에 있어서,
상기 제1 절연막을 경화시키는 공정에서는, 전자선, 자외선 또는 플라즈마를 조사하면서, 열 처리를 행함으로써, 상기 제1 절연막을 경화시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 3)
부기 1에 기재된 반도체 장치의 제조 방법에 있어서,
상기 제1 절연막을 경화시키는 공정에서는, 상기 반도체 기판을 가열하지 않고서, 자외선 또는 플라즈마를 조사함으로써, 상기 제1 절연막을 경화시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 4)
부기 1 내지 3 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 제1 절연막을 경화시키는 공정에서는, 1∼100eV의 조사 에너지로 플라즈마를 조사함으로써, 상기 제1 절연막을 경화시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 5)
부기 1 내지 4 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 제2 절연막의 밀도는 1∼3g/㎤인 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 6)
부기 5에 기재된 반도체 장치의 제조 방법에 있어서,
상기 제2 절연막의 밀도는 1∼2.5g/㎤인 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 7)
부기 1 내지 6 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 제2 절연막의 막 두께는 5∼70㎚인 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 8)
부기 7에 기재된 반도체 장치의 제조 방법에 있어서,
상기 제2 절연막의 막 두께는 10∼50㎚인 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 9)
부기 1 내지 8 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 제1 절연막을 형성하는 공정은, 클러스터 형상의 화합물을 포함하는 절연막 재료를 도포하는 공정과; 열 처리를 행하여, 상기 절연막 재료 내의 용매를 증발시킴으로써, 다공질의 상기 제1 절연막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 10)
부기 1 내지 8 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 제1 절연막을 형성하는 공정은, 열 분해성 화합물을 포함하는 절연막 재료를 도포하는 공정과; 열 처리를 행함으로써, 상기 열 분해성 화합물을 분해하여, 상기 절연막 재료 내에 보이드를 형성함으로써, 다공질의 상기 제1 절연막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 11)
부기 1 내지 8 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 제1 절연막을 형성하는 공정에서는, 기상 성장법에 의해 다공질의 상기 제1 절연막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 12)
부기 1 내지 8 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 제1 절연막을 형성하는 공정에서는, 열 분해성 또는 산화 분해성의 원자단을 포함하는 원료를 이용하여, 상기 원자단을 분해시키면서, 기상 성장법에 의해 다공질의 상기 제1 절연막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 13)
부기 1 내지 12 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 제2 절연막을 형성하는 공정에서는, 기상 성장법에 의해, 실리콘 산화막, 카본이 도핑된 실리콘 산화막, 수소화 SiC막, 질화 SiC막, 또는 수소화 산화 SiC막으로 이루어지는 상기 제2 절연막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 14)
부기 1 내지 12 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 제2 절연막을 형성하는 공정은, 도포법에 의해 실리콘 산화막을 형성하는 공정과; 상기 실리콘 산화막을 열 처리함으로써, 상기 실리콘 산화막으로 이루어지는 상기 제2 절연막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 15)
부기 2에 기재된 반도체 장치의 제조 방법에 있어서,
상기 제1 절연막을 경화시키는 공정에서의 열 처리 온도는 200∼500℃인 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 16)
부기 9에 기재된 반도체 장치의 제조 방법에 있어서,
상기 제1 절연막을 형성하는 공정에서의 열 처리 온도는 200∼350℃인 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 17)
부기 9에 기재된 반도체 장치의 제조 방법에 있어서,
상기 제1 절연막을 형성하는 공정에서는, 상기 제1 절연막에서의 가교율이 10∼90%로 되도록, 열 처리를 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 18)
부기 9 내지 17 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 제1 절연막을 경화시키는 공정 후에, 상기 제1 절연막 및 상기 제2 절연막에 홈을 형성하는 공정과; 상기 홈 내에 배선을 매립하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
본 발명에 따르면, 다공질의 층간 절연막을 형성한 후, 다공질의 층간 절연막 상에 치밀성이 높은 절연막을 형성하고, 치밀성이 높은 절연막을 개재하여 다공 질의 층간 절연막에 전자선, 자외선 또는 플라즈마를 조사한다. 본 발명에 따르면, 전자선 등을 이용하여 다공질의 층간 절연막을 경화시키기 때문에, 매우 기계적 강도가 높은 다공질의 층간 절연막을 형성할 수 있다. 이 때문에, 본 발명에 따르면, 층간 절연막에 크랙이 생기거나, 본딩 시 등에 층간 절연막이 파괴되는 것을 방지할 수 있다. 게다가, 본 발명에 따르면, 치밀성이 높은 절연막을 개재하여 전자선 등을 조사하기 때문에, 다공질의 층간 절연막에 데미지가 가해지는 것을 방지할 수 있다. 이 때문에, 본 발명에 따르면, 다공질의 층간 절연막의 흡습성의 증대를 방지할 수 있고, 또 다공질의 층간 절연막의 밀도의 증대를 방지할 수 있다. 이 때문에, 본 발명에 따르면, 다공질의 층간 절연막의 비유전율이 상승하는 것을 방지할 수 있다. 따라서, 본 발명에 따르면, 비유전율이 낮고, 또한 기계적 강도가 높은 층간 절연막을 형성할 수 있다. 비유전율이 낮고, 기계적 강도가 높은 층간 절연막을 형성할 수 있기 때문에, 본 발명에 따르면, 동작 속도가 빠르고, 또한 신뢰성이 높은 반도체 장치를 제공할 수 있다.

Claims (10)

  1. 반도체 기판 상에 다공질의 제1 절연막을 형성하는 공정과,
    상기 제1 절연막 상에, 상기 제1 절연막보다 밀도가 높은 제2 절연막을 형성하는 공정과,
    상기 제1 절연막 상에 상기 제2 절연막이 존재하고 있는 상태에서, 전자선, 자외선 또는 플라즈마를 조사하여, 상기 제1 절연막을 경화시키는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 절연막을 경화시키는 공정에서는, 전자선, 자외선 또는 플라즈마를 조사하면서 열 처리를 행함으로써, 상기 제1 절연막을 경화시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 제1 절연막을 경화시키는 공정에서는, 1∼100eV의 조사 에너지로 플라즈마를 조사함으로써, 상기 제1 절연막을 경화시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제2 절연막의 밀도는 1∼3g/㎤인 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제2 절연막의 막 두께는 5∼70㎚인 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 절연막을 형성하는 공정은, 클러스터 형상의 화합물을 포함하는 절연막 재료를 도포하는 공정과; 열 처리를 행하여, 상기 절연막 재료 내의 용매를 증발시킴으로써, 다공질의 상기 제1 절연막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 절연막을 형성하는 공정은, 열 분해성 화합물을 포함하는 절연막 재료를 도포하는 공정과; 열 처리를 행함으로써 상기 열 분해성 화합물을 분해하고, 상기 절연막 재료 내에 보이드를 형성함으로써, 다공질의 상기 제1 절연막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 절연막을 형성하는 공정에서는, 기상 성장법에 의해 다공질의 상기 제1 절연막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 절연막을 형성하는 공정에서는, 열 분해성 또는 산화 분해성의 원자단을 포함하는 원료를 이용하여, 상기 원자단을 분해시키면서, 기상 성장법에 의해 다공질의 상기 제1 절연막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 절연막을 경화하는 공정 후에, 상기 제1 절연막 및 상기 제2 절연막에 홈을 형성하는 공정과; 상기 홈 내에 배선을 매립하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020050115729A 2004-12-09 2005-11-30 반도체 장치의 제조 방법 KR100749622B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004356618 2004-12-09
JPJP-P-2004-00356618 2004-12-09
JP2005235850A JP4667165B2 (ja) 2004-12-09 2005-08-16 半導体装置の製造方法
JPJP-P-2005-00235850 2005-08-16

Publications (2)

Publication Number Publication Date
KR20060065493A true KR20060065493A (ko) 2006-06-14
KR100749622B1 KR100749622B1 (ko) 2007-08-14

Family

ID=36584570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050115729A KR100749622B1 (ko) 2004-12-09 2005-11-30 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US7262142B2 (ko)
JP (1) JP4667165B2 (ko)
KR (1) KR100749622B1 (ko)
CN (2) CN1787186A (ko)
TW (1) TWI275145B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101474601B1 (ko) * 2012-04-24 2014-12-24 주식회사 엘지화학 고분자막 및 이의 제조방법
KR20150035509A (ko) * 2012-07-13 2015-04-06 어플라이드 머티어리얼스, 인코포레이티드 다공성 저-ｋ 막의 유전 상수를 감소시키기 위한 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7416990B2 (en) * 2005-12-20 2008-08-26 Dongbu Electronics Co., Ltd. Method for patterning low dielectric layer of semiconductor device
WO2007080944A1 (ja) * 2006-01-13 2007-07-19 Tokyo Electron Limited 多孔質膜の成膜方法およびコンピュータ可読記録媒体
JP4666308B2 (ja) * 2006-02-24 2011-04-06 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5380797B2 (ja) * 2006-08-21 2014-01-08 富士通株式会社 半導体デバイスの製造方法
JP4814054B2 (ja) * 2006-11-02 2011-11-09 三井化学株式会社 積層構造体、その製造方法、及び積層体構造を用いてなる半導体装置
JP2008130753A (ja) * 2006-11-20 2008-06-05 Nec Electronics Corp 半導体チップおよびその製造方法
JP5326202B2 (ja) * 2006-11-24 2013-10-30 富士通株式会社 半導体装置及びその製造方法
JP5142538B2 (ja) * 2007-01-26 2013-02-13 株式会社東芝 半導体装置の製造方法
JP5071474B2 (ja) * 2007-03-13 2012-11-14 富士通株式会社 半導体装置および半導体装置の製造方法
JP5470687B2 (ja) * 2007-08-10 2014-04-16 富士通株式会社 シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置
US20090061633A1 (en) * 2007-08-31 2009-03-05 Fujitsu Limited Method of manufacturing semiconductor device
JP5565314B2 (ja) * 2008-12-08 2014-08-06 富士通株式会社 半導体装置の製造方法及びその製造装置
US8889544B2 (en) * 2011-02-16 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric protection layer as a chemical-mechanical polishing stop layer
JP5599350B2 (ja) * 2011-03-29 2014-10-01 東京エレクトロン株式会社 成膜装置及び成膜方法
CN102332399A (zh) * 2011-09-28 2012-01-25 上海华力微电子有限公司 超低介电材料的化学机械抛光方法
CN102751188B (zh) * 2011-11-10 2015-05-20 上海华力微电子有限公司 超低介电材料的化学机械抛光方法
WO2014013959A1 (en) 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9330989B2 (en) 2012-09-28 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for chemical-mechanical planarization of a metal layer
CN103839873A (zh) * 2012-11-21 2014-06-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104282656B (zh) * 2013-07-01 2017-03-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US10790139B2 (en) * 2014-01-24 2020-09-29 Applied Materials, Inc. Deposition of silicon and oxygen-containing films without an oxidizer
US11508573B2 (en) * 2019-12-31 2022-11-22 Micron Technology, Inc. Plasma doping of gap fill materials

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532801B1 (ko) 1997-01-21 2005-12-02 굿리치 코포레이션 용량성 결합을 감소시키기 위하여 에어 갭을 가진 반도체 디바이스를 제조하는 방법
JPH10256363A (ja) * 1997-03-13 1998-09-25 Sony Corp 半導体装置およびその製造方法
US6582777B1 (en) 2000-02-17 2003-06-24 Applied Materials Inc. Electron beam modification of CVD deposited low dielectric constant materials
JP2002026121A (ja) 2000-06-30 2002-01-25 Tokyo Electron Ltd 半導体装置およびその製造方法、絶縁膜の形成方法
JP3530165B2 (ja) * 2000-10-20 2004-05-24 株式会社東芝 半導体装置の製造方法
JP2002299337A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2003068850A (ja) 2001-08-29 2003-03-07 Tokyo Electron Ltd 半導体装置およびその製造方法
JP4778660B2 (ja) * 2001-11-27 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP3668222B2 (ja) * 2002-11-07 2005-07-06 株式会社東芝 半導体装置の製造方法
JP2005229075A (ja) * 2004-02-16 2005-08-25 Tokyo Electron Ltd 積層膜の改質方法及び積層膜
JP4257252B2 (ja) * 2004-04-01 2009-04-22 株式会社東芝 半導体装置の製造方法
US7125782B2 (en) * 2004-10-14 2006-10-24 Infineon Technologies Ag Air gaps between conductive lines for reduced RC delay of integrated circuits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101474601B1 (ko) * 2012-04-24 2014-12-24 주식회사 엘지화학 고분자막 및 이의 제조방법
KR20150035509A (ko) * 2012-07-13 2015-04-06 어플라이드 머티어리얼스, 인코포레이티드 다공성 저-ｋ 막의 유전 상수를 감소시키기 위한 방법

Also Published As

Publication number Publication date
CN100477106C (zh) 2009-04-08
KR100749622B1 (ko) 2007-08-14
CN1787187A (zh) 2006-06-14
US7262142B2 (en) 2007-08-28
JP2006190962A (ja) 2006-07-20
CN1787186A (zh) 2006-06-14
TWI275145B (en) 2007-03-01
US20060128167A1 (en) 2006-06-15
TW200633055A (en) 2006-09-16
JP4667165B2 (ja) 2011-04-06

Similar Documents

Publication Publication Date Title
KR100749622B1 (ko) 반도체 장치의 제조 방법
JP5326202B2 (ja) 半導体装置及びその製造方法
JP3276963B2 (ja) 誘電体フィルムを基盤上に形成する方法
US6214748B1 (en) Semiconductor device and method for the fabrication thereof
JP5065054B2 (ja) 制御された二軸応力を有する超低誘電率膜および該作製方法
JP5306669B2 (ja) シリカ質膜の形成方法およびそれにより形成されたシリカ質膜
KR100875692B1 (ko) 절연막, 다층 배선 장치의 제조 방법 및 다층 배선 장치
US8637412B2 (en) Process to form an adhesion layer and multiphase ultra-low k dielectric material using PECVD
JP2003518767A (ja) 電子ビーム放射を利用してスピンオン誘電体被膜を硬化する方法
JP2008520100A (ja) 多孔性低ｋ誘電体フィルムの紫外線に補助された細孔シーリング
JP2008527757A5 (ko)
US20060128166A1 (en) Semiconductor device fabrication method
KR100743440B1 (ko) 노광광 차폐막 형성용 재료, 다층 배선 및 이의 제조 방법,및 반도체 장치
JP4408816B2 (ja) 半導体装置の製造方法
JP5142538B2 (ja) 半導体装置の製造方法
US20100093174A1 (en) Method of manufacturing low-k dielectric film, and formation of air-gap using the low-k dielectric film
KR101053960B1 (ko) 실리콘 화합물, 자외선 흡수체, 다층 배선 장치의 제조방법 및 다층 배선 장치
TW200921788A (en) Method of manufacturing semiconductor device
JP5565314B2 (ja) 半導体装置の製造方法及びその製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee