KR101547878B1 - 실리카질막의 형성 방법 및 그것에 의해 형성된 실리카질막 - Google Patents

실리카질막의 형성 방법 및 그것에 의해 형성된 실리카질막 Download PDF

Info

Publication number
KR101547878B1
KR101547878B1 KR1020107019058A KR20107019058A KR101547878B1 KR 101547878 B1 KR101547878 B1 KR 101547878B1 KR 1020107019058 A KR1020107019058 A KR 1020107019058A KR 20107019058 A KR20107019058 A KR 20107019058A KR 101547878 B1 KR101547878 B1 KR 101547878B1
Authority
KR
South Korea
Prior art keywords
film
substrate
coating
polysilazane
thin film
Prior art date
Application number
KR1020107019058A
Other languages
English (en)
Other versions
KR20100122488A (ko
Inventor
다츠로 나가하라
마사노부 하야시
Original Assignee
메르크 파텐트 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 메르크 파텐트 게엠베하 filed Critical 메르크 파텐트 게엠베하
Publication of KR20100122488A publication Critical patent/KR20100122488A/ko
Application granted granted Critical
Publication of KR101547878B1 publication Critical patent/KR101547878B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/60—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which all the silicon atoms are connected by linkages other than oxygen atoms
    • C08G77/62—Nitrogen atoms
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612—Composite web or sheet

Abstract

본 발명은 막 중 질소 농도가 낮은 실리카질막의 형성 방법을 제공하는 것이다. 본 발명에 의한 실리카질막의 형성 방법은 요철을 갖는 기판 표면에 폴리실라잔 조성물을 도포하여 도막을 형성시키고, 상기 도막 중 기판 표면에 인접한 부분만을 경화시켜 상기 요철을 가지는 기판의 형상에 따른 피복 박막을 형성시키고, 상기 도막 중, 상기 피복 박막 형성 공정에 있어서 미경화 상태로 남은 폴리실라잔 조성물을 제거하는 것을 포함하여 이루어진다. 이 방법에 의해 형성된 실리카질막은 복수 퇴적시킬 수도 있다.

Description

실리카질막의 형성 방법 및 그것에 의해 형성된 실리카질막{Method for formation of siliceous film and siliceous film formed by the method}
본 발명은, 전자 디바이스에 있어서의 실리카질막의 제조법에 관한 것이다. 더욱 자세하게는, 본 발명은 반도체 소자 등의 전자 디바이스의 제조에 있어서, 전자 디바이스에 사용되는 절연막의 형성, 예를 들면 쉘로우 트랜치 아이솔레이션 구조의 형성에 사용하기 위한 실리카질막을 형성시키는 방법에 관한 것이다.
일반적으로, 반도체장치와 같은 전자 디바이스에 있어서는, 반도체 소자, 예를 들면 트랜지스터, 저항 등이 기판 위에 배치되어 있지만, 이들은 전기적으로 절연되어 있을 필요가 있다. 따라서, 이들 소자의 사이에는, 소자를 분리하기 위한 영역이 필요하고, 이것을 아이솔레이션 영역이라고 부른다. 종래는, 이 아이솔레이션 영역을 반도체 기판의 표면에 선택적으로 절연막을 형성시킴으로써 행하는 것이 일반적이었다.
한편, 전자 디바이스의 분야에 있어서는, 최근, 고밀도화, 및 고집적화가 진행되고 있다. 이러한 고밀도 및 고집적도화가 진행되면, 필요한 집적도에 적합한 미세한 아이솔레이션 구조를 형성시키는 것이 곤란해지고, 그러한 니즈에 일치한 새로운 아이솔레이션 구조가 요구된다. 그러한 것으로서, 트랜치 아이솔레이션 구조를 들 수 있다. 이 구조는, 반도체 기판의 표면에 미세한 홈을 형성시키고, 그 홈의 내부에 절연물을 충전하고, 홈의 양측에 형성되는 소자의 사이를 전기적으로 분리하는 구조다. 이러한 소자 분리를 위한 구조는, 종래의 방법에 비해서 아이솔레이션 영역을 좁게 할 수 있기 때문에, 작금 요구되는 고집적도를 달성하기 위해서 유효한 소자 분리 구조다.
이러한 트랜치 아이솔레이션 구조를 형성시키기 위한 방법으로서, CVD법(Chemical Vapor Deposition)이나 고밀도 플라즈마 CVD법을 들 수 있다(예를 들면, 특허문헌 1 참조). 그렇지만, 이들의 방법에 의하면, 작금 요구되는 예를 들면 30nm 이하의 미세한 홈 안을 매설하려고 하는 경우에, 홈 내에 보이드가 형성되는 경우가 있었다. 이들의 구조 결함은, 기판의 물리적 강도나 절연 특성을 손상시키는 원인이 된다.
또, 트랜치 홈의 매설성을 개량하기 위하여, 폴리실라잔 조성물을 도포하고, 그것을 이산화규소로 전화시키는 방법도 검토되고 있다(예를 들면, 특허문헌 1 및 2). 이들의 방법에서는, 이산화규소로 전화될 때의 체적 수축이 더욱 작은 폴리실라잔을 사용함으로써, 체적 수축에 기인하는 균열을 방지하려고 하는 것이다.
폴리실라잔 조성물을 도포하고, 그것을 이산화규소막으로서 이용하기 위해서는 산화 프로세스가 필요하다. 이 때, 산소원자를 포함하는 이온, 라디컬, 분자 등이 필요하지만, 일반적으로 이들은 막 표면으로부터만 공급된다. 따라서 폴리실라잔 도막이 두꺼워짐에 따라, 막 표면으로부터 기판 계면에 도달하는 산소가 부족하고, 그 결과, 기판의 계면 부근에 폴리실라잔 화합물에 유래하는 질소 등이 잔류하기 쉬워진다(특허문헌 3). 이러한 기판 계면 근방에 불완전한 산화에 기인하는 질소가 잔류한 경우, 고정 전하가 발생하기 쉽고, 그것에 의해서 강한 플랫 밴드 시프트가 야기되고, 그러한 이산화규소막을 사용한 트랜지스터 등의 반도체 소자의 동작에 악영향을 줄 가능성이 있다. 또, 시간 경과에 따른 변화에 의해 잔류한 Si-NH 부위가 산화되는 경우도 있고, 이것에 의해 반도체 소자의 특성이 시간 경과에 따라 변화하는 경우도 있어, 결과적으로 반도체 소자의 성능 안정성이 손상되게 된다.
특허문헌 1: 특허 제3178412호(단락 0005 내지 0016) 특허문헌 2: 일본 공개특허공보 2001-308090호 특허문헌 3: 일본 공개특허공보 2007-36267호 특허문헌 4: 일본 공개특허공보 제(평)08-125021호 특허문헌 5: 일본 공개특허공보 제(평)01-24852호
본 발명은 상기와 같은 문제점을 감안하여, 질소 잔류율이 낮고, 또한 미세한 트랜치 등의 기판 위에 형성된 오목부의 내부에 있어서도 균일하고 또한 치밀한 실리카질막을 얻기 위한 실리카질막의 형성 방법을 제공하는 것이다.
본 발명에 의한 실리카질막의 형성 방법은, (A) 요철을 가지는 기판 표면에 폴리실라잔 조성물을 도포하여 도막을 형성시키는 제 1 도포 공정, (B) 상기 도막 중, 상기 기판 표면에 인접한 부분만을 경화시켜, 상기 요철을 가지는 기판의 형상에 따른 피복 박막을 형성시키는 피복 박막 형성 공정, 및 (C) 상기 도막 중, 상기 피복 박막 형성 공정에 있어서 미경화 상태로 남은 폴리실라잔 조성물을 제거하는 미경화층 제거 공정을 포함하여 이루어지는 것을 특징으로 하는 것이다.
또, 본 발명에 의한 실리카질막은, 상기한 방법에 의해 형성된 것이다.
또, 본 발명에 의한 실리카질막이 있는 기판은, 요철을 가지는 기판 표면의 오목부가 이산화규소에 의해 매설된 실리카질막이 있는 기판이며, 상기 오목부의 내측 표면이, 상기한 방법에 의해 형성된 실리카질막으로 피복되어 있는 것을 특징으로 하는 것이다.
본 발명에 의한 실리카질막의 제조법에 따르면, 요철을 가지는 실리콘 기판 위에, 질소 함유율이 낮고, 플랫 밴드 시프트(flat band shift)가 적은 피막을 형성할 수 있다. 이러한 우수한 반도체 특성에 더해, 물리적인 피막의 균일성에 의해, 전자 디바이스의 트랜지스터부나 커패시터부의 평탄화 절연막(프리메탈 절연막), 또는 트랜치 아이솔레이션 구조를, 충분한 절연성을 유지하면서, 용이하게 형성할 수 있다.
도 1은 본 발명에 있어서의 피복 박막을 설명하기 위한 단면도.
도 2는 예 8에 있어서의 샘플의 단면도.
이하, 본 발명에 의한 실리카질막의 형성 방법을 순서에 따라서 설명한다.
(A) 제 1 도포 공정
본 발명에 의한 실리카질막의 형성 방법은, 기판상의 트랜치 아이솔레이션 구조의 형성에 적합한 것이다. 따라서, 실리카질막을 형성시키는 기판은, 그러한 구조를 형성시키기 위한 요철을 가지는 기판이다. 이 때문에, 본 발명의 실리카질막의 제조법에 있어서는 요철을 가지는 실리콘 기판을 사용한다. 특히 트랜치 아이솔레이션 구조를 형성시키는 경우에는 원하는 홈 패턴을 가지는 실리콘 기판을 준비한다. 이 홈 형성에는, 임의의 방법을 사용할 수 있고, 예를 들면 특허문헌 1 또는 2에도 기재되어 있다. 구체적인 방법은, 이하에 개시하는 바와 같다.
우선, 실리콘 기판 표면에, 예를 들면 열 산화법에 의해, 이산화규소막을 형성시킨다. 여기서 형성시키는 이산화규소막의 두께는 일반적으로 5 내지 30nm이다.
필요에 따라서, 형성된 이산화규소막 위에, 예를 들면 감압 CVD법에 의해, 질화실리콘막을 형성시킨다. 이 질화실리콘막은, 후의 에칭 공정에 있어서의 마스크, 또는 후술하는 연마 공정에 있어서의 스톱층으로서 기능시킬 수 있는 것이다. 질화실리콘막은, 형성시키는 경우에는, 일반적으로 100 내지 400nm의 두께로 형성시킨다.
이와 같이 형성시킨 이산화규소막 또는 질화실리콘막 위에, 포토레지스트를 도포한다. 필요에 따라서 포토레지스트막을 건조 또는 경화시킨 후, 원하는 패턴으로 노광 및 현상하여 패턴을 형성시킨다. 노광의 방법은 마스크 노광, 주사 노광 등, 임의의 방법으로 행할 수 있다. 또한, 포토레지스트도 해상도 등의 관점에서 임의의 것을 선택하여 사용할 수 있다.
형성된 포토레지스트막을 마스크로 하여, 질화실리콘막 및 그 아래로 있는 이산화규소막을 순차적으로 에칭한다. 이 조작에 의해, 질화실리콘막 및 이산화규소막에 원하는 패턴이 형성된다.
패턴이 형성된 질화실리콘막 및 이산화규소막을 마스크로 하여, 실리콘 기판을 드라이 에칭하여, 트랜치 아이솔레이션 홈을 형성시킨다.
형성되는 트랜치 아이솔레이션 홈의 폭은, 포토레지스트막을 노광하는 패턴에 의해 결정된다. 반도체 소자에 있어서의 트랜치 아이솔레이션 홈은, 목적으로 하는 반도체 소자에 따라 다르지만, 폭은 일반적으로 0.01 내지 1㎛, 바람직하게는 0.01 내지 0.1㎛이며, 깊이는 0.1 내지 10㎛, 바람직하게는 0.2 내지 1㎛이다. 본 발명에 의한 방법은, 종래의 트랜치 아이솔레이션 구조의 형성 방법에 비하여, 더욱 좁고, 더욱 깊은 부분까지, 균일하게 매설하는 것이 가능하기 때문에, 더욱 좁고, 더욱 깊은 트랜치 아이솔레이션 구조를 형성시키는 경우에 적합한 것이다. 특히, 종래의 실리카질막의 형성 방법, 예를 들면 CVD법에서는, 홈의 깊은 부분까지 균일한 실리카질막의 형성이 곤란한, 홈의 폭이 일반적으로 50nm 이하, 특히 40nm 이하, 더욱 30nm 이하, 애스펙트비가 5 이상, 특히 10 이상인 트랜치 아이솔레이션 구조를 형성할 경우, 본 발명에 의한 방법을 사용함으로써 홈 내의 실리카질막을 균일하게 형성시킬 수 있다.
계속해서, 이렇게 준비된 실리콘 기판 위에, 실리카질막의 재료가 되는 폴리실라잔 조성물을 도포하여, 도막을 형성시킨다. 이 폴리실라잔 조성물은, 종래 알려져 있는 임의의 폴리실라잔 화합물을 용매에 용해시킨 것을 사용할 수 있다.
본 발명에 사용되는 폴리실라잔 화합물은 특별히 한정되지 않고, 본 발명의 효과를 손상시키지 않는 한 임의로 선택할 수 있다. 이들은, 무기 화합물 또는 유기 화합물 중 어느 것이어도 좋다. 이들 폴리실라잔 중, 바람직한 것으로서 하기 일반식 (Ia) 내지 (Ic)로 나타내지는 단위의 조합으로 이루어지는 것을 들 수 있다.
[화학식 1]
Figure 112010055461118-pct00001
(식 중, m1 내지 m3은 중합도를 의미하는 수임)
이 중, 특히 바람직한 것으로서 스티렌 환산 중량 평균 분자량이 700 내지 30,000인 것이 바람직하다.
또, 다른 폴리실라잔의 예로서, 예를 들면, 주로 일반식:
[화학식 2]
Figure 112010055461118-pct00002
(식 중, R1, R2 및 R3은, 각각 독립으로 수소원자, 알킬기, 알케닐기, 사이클로알킬기, 아릴기, 또는 이들의 기 이외에 플루오로알킬기 등의 규소에 직결하는 기가 탄소인 기, 알킬시릴기, 알킬아미노기 또는 알콕시기를 나타낸다. 단, R1, R2 및 R3중 적어도 1개는 수소원자이며, n은 중합도를 의미하는 수임)으로 나타내지는 구조 단위로 이루어지는 골격을 가지는 수 평균 분자량이 약 100 내지 50,000의 폴리실라잔 또는 그 변성물을 들 수 있다. 이들의 폴리실라잔 화합물은 2종류 이상을 조합하여 사용할 수도 있다.
본 발명에 사용되는 폴리실라잔 조성물은, 상기한 폴리실라잔 화합물을 용해할 수 있는 용매를 포함하여 이루어진다. 여기에서 사용되는 용매는, 상기한 침지용 용액에 사용되는 용매와는 다른 것이다. 이러한 용매로서는, 상기한 각 성분을 용해할 수 있는 것이면 특별히 한정되는 것이 아니지만, 바람직한 용매의 구체적인 예로서는, 다음의 것을 들 수 있다 :
(a) 방향족 화합물, 예를 들면, 벤젠, 톨루엔, 크실렌, 에틸벤젠, 디에틸벤젠, 트리메틸벤젠, 트리에틸벤젠 등, (b) 포화 탄화수소 화합물, 예를 들면 n-펜탄, i-펜탄, n-헥산, i-헥산, n-헵탄, i-헵탄, n-옥탄, i-옥탄, n-노난, i-노난, n-데칸, i-데칸 등, (c) 지방환식 탄화수소 화합물, 예를 들면 에틸사이클로헥산, 메틸사이클로헥산, 사이클로헥산, 사이클로헥센, p-메탄, 데카하이드로나프탈렌, 디펜텐, 리모넨 등, (d) 에틸류, 예를 들면 디프로필에테르, 디부틸에테르, 디에틸에테르, 메틸터셔리부틸에테르(이하, MTBE라고 함), 아니솔 등, 및 (e) 케톤류, 예를 들면 메틸이소부틸케톤(이하, MIBK이라고 함) 등. 이들 중, (b) 포화 탄화수소 화합물, (c) 지방환식 탄화수소 화합물, (d) 에틸류, 및 (e) 케톤류가 더욱 바람직하다.
이들의 용매는, 용제의 증발 속도의 조정을 위해서, 인체에 대한 유해성을 낮게 하기 위해서, 또는 각 성분의 용해성의 조제를 위해서, 적당히 2종 이상 혼합한 것도 사용할 수 있다.
본 발명에 사용되는 폴리실라잔 조성물은, 필요에 따라서 그 외의 첨가제 성분을 함유할 수도 있다. 그러한 성분으로서, 예를 들면 폴리실라잔의 가교 반응을 촉진하는 가교 촉진제 등, 이산화규소로 전화시키는 반응의 촉매, 조성물의 점도를 조제하기 위한 점도 조정제 등을 들 수 있다. 또한, 반도체장치에 사용되었을 때에 나트륨의 게터링 효과 등을 목적으로, 인 화합물, 예를 들면 트리스(트리메틸시릴)포스페이트 등을 함유할 수도 있다.
또, 상기한 각 성분의 함유량은, 도포 조건이나 소성 조건 등에 의해 변화된다. 단, 폴리실라잔 화합물의 함유율이 폴리실라잔 조성물의 총 중량을 기준으로 하여 0.1 내지 40중량%인 것이 바람직하고, 0.2 내지 30중량%로 하는 것이 더욱 바람직하고, 0.3 내지 25중량%로 하는 것이 더욱 바람직하다. 또한, 폴리실라잔 이외의 각종 첨가제의 함유량은, 첨가제의 종류 등에 따라 변화되지만, 폴리실라잔 화합물에 대한 첨가량이 0.001 내지 40중량%인 것이 바람직하고, 0.005 내지 30중량%인 것이 더욱 바람직하고, 0.01 내지 20중량%인 것이 더욱 바람직하다.
상기한 폴리실라잔 조성물은, 임의의 방법으로 기판 위에 도포할 수 있다. 구체적으로는, 스핀 코트, 커튼 코트, 딥 코트, 및 그 외를 들 수 있다. 이들 중, 도막면의 균일성 등의 관점에서 스핀 코트가 특히 바람직하다. 도포되는 도막의 두께는, 일반적으로 10 내지 1,000nm, 바람직하게는 50 내지 800nm이다.
(B) 피복 박막 형성 공정
계속해서, 폴리실라잔 조성물 도막의, 기판에 인접한 부분만을 경화시켜, 요철을 가지는 기판의 형상에 따른 피복 박막을 형성시킨다. 이 공정에 있어서는 폴리실라잔을 완전히 이산화규소로 전화시킬 필요는 없고, 후의 미경화층 제거 공정(상세 후술)에 있어서, 피복 박막이 기판 위에 잔류하는데 충분할 정도로 경화시키면 좋다. 이 피복 박막은, 요철을 가지는 기판 표면을, 그 형상에 따라 얇게 피복하는 것이다. 다시 말해, 도 1에 도시되는 바와 같이, 기판(1)의 표면, 및 홈 또는 구멍의 내면에 균일한 두께로 피복 박막(2)이 형성된다. 다시 말하면, 홈이나 구멍인 오목부 이외의 표면 부분의 막 두께(a)와, 오목부의 저부에 있어서의 막 두께(b)와, 오목부의 측벽 내측에 있어서의 막 두께(c)가 거의 같은 두께인 피복 박막이 형성된다.
또, 본 발명에 있어서는, 형성된 피복 박막이 기판의 형상에 따른 것인지의 여부를 판단하는 기준으로서, 편의적으로 피막의 컨포멀성(conformability)에 의해 평가한다. 컨포멀성은, a와 b의 차이를, a와 b의 합으로 나눈 수의 절대치, 즉
│(a-b)/(a+b)│
로 수치화했다. 본 발명에 의한 방법을 사용하여 작성된 실리카질막을 가지는 미세 구조는, 여러가지 반도체장치 등에 사용되고, 그 용도에 따라 적당한 컨포멀성은 변화되지만, 상기 식으로 구해진 값이 일반적으로 0.2 이하이면 양호한 컨포멀성을 가지고, 반도체장치에 우수한 특성을 초래한다.
또, 피복 박막의 두께를 절대치로부터 보면, 일반적으로 1 내지 50nm, 바람직하게는 2 내지 20nm이다. 따라서, 이 피복 박막은, 기판 표면에 형성된 홈이나 구멍을 충전하는 것이 아니라, 그 홈이나 구멍의 내측벽을 피복하는 것이다. 여기서 피복 박막은, 오목부의 내측을 피복하는 것이기 때문에, 홈 폭의 1/2 또는 구멍의 반경을 넘는 두께가 되지 않고, 또 오목부의 깊이 이상이 되지도 않는다. 그러한 두께로는, 기판 표면의 형상에 따라 피복할 수 없기 때문이다. 다시 말하면, 1회의 피복 박막 형성 공정에 있어서 형성되는 피복 박막이 지나치게 두꺼워 홈 등의 오목부를 거의 충전하고 있는 경우에는, 그러한 층은 이미 피복 박막이라고 할 수는 없고, 본 발명의 범위 밖이 된다. 이것은, 피복 박막 전체에 산소를 충분히 확산시킬 수 없기 때문이다. 한편, 복수회의 피복 박막 형성 공정을 반복함으로써, 홈 등의 오목부가 거의 충전되는 경우에는, 각 피복 박막 형성 공정에서, 피복 박막 전체에 충분히 산소를 확산시킬 수 있으므로, 본 발명의 목적을 달성할 수 있다.
이러한 피복 박막은, 임의의 방법으로 형성시킬 수 있지만, 구체적으로는 하기와 같은 방법을 들 수 있다.
(B1) 기판 가열에 의한 피복 박막 형성 공정
제 1 도포 공정에서 폴리실라잔 조성물이 도포된 기판을, 상대적으로 낮은 온도로, 비교적 단시간 가열하는 것으로, 폴리실라잔 도막의 기판에 인접한 부분만을 경화시킬 수 있다. 가열 온도 및 가열 시간은, 사용하는 폴리실라잔 조성물의 종류나 기판의 두께 등에도 의존하지만, 일반적으로 35 내지 120℃, 바람직하게는 50 내지 120℃이고 일반적으로 0.1 내지 10분간, 바람직하게는 0.5 내지 5분간이다. 가열 온도가 지나치게 낮은 경우에는 중합이 일어나지 않고, 후의 미경화층 제거 공정에 있어서 폴리실라잔이 용매에 모두 재용해되어 버리고, 또 가열 온도가 지나치게 높은 경우에는 기판의 형상에 무관계하게 막 전체가 중합되어 버려, 피복 박막을 얻을 수 없기 때문에 조건의 선택에는 주의가 필요하다.
(B2) 광 조사에 의한 피복 박막 형성 공정
제 1 도포 공정에서 폴리실라잔 조성물이 도포된 기판에, 폴리실라잔 도막에는 사실상 흡수되지 않고, 기판에는 흡수되는 파장의 광을 조사하는 것으로, 폴리실라잔 도막의 기판에 인접한 부분만을 경화시킬 수 있다. 이것은, 기판에 흡수된 광이 열 에너지로 변환되고, 그것에 의해서 기판 근방만이 가열됨에 따른 것이다. 또한, 약간이지만, 광전자 작용의 기여도 있을 수 있다. 조사에 사용되는 광의 파장은, 사용되는 기판이나 폴리실라잔 조성물의 종류에도 의존하지만, 일반적으로 220 내지 1100nm, 바람직하게는 300 내지 800nm, 예를 들면 365nm이다. 또한, 조사하는 광 에너지는, 바람직하게는 1 내지 5,000mJ/㎠, 더욱 바람직하게는 10 내지 4,000mJ/㎠이다. 또, 조사 광이 폴리실라잔 도막에 사실상 흡수되지 않는다는 것은, 폴리실라잔 도막의 상기 파장에 있어서의 흡수량이 일반적으로 조사량의 1% 이하, 바람직하게는 0.1% 이하인 것을 말한다.
또, 특허문헌 4 및 5에는, 오존 존재 하에서 자외선 조사하여 폴리실라잔 조성물을 경화시키는 기술이 개시되어 있지만, 오존 존재 하에서는 폴리실라잔은 도막 표면에서 경화하므로, 본 발명과는 다른 경화의 메커니즘이다.
(B3) 기판 표면 개질에 의한 피복 박막 형성 공정
폴리실라잔은 하이드록시기와 반응하는 성질을 가지므로, 제 1 도포 공정 전에 미리 기판 표면에 하이드록시기를 형성해 둠으로써, 폴리실라잔 도막의 기판 근방만을 경화시킬 수도 있다. 미리 기판 표면에 하이드록시기를 형성해 둠으로써, 폴리실라잔의 도포와 동시에, 폴리실라잔의 일부가 기판 표면의 하이드록시기와 반응을 시작하여, 실록산을 형성시킨다. 이 실록산은 용매에 불용이기 때문에, 도포막을 용매 현상하면 기판 형상에 따른 실록산으로 이루어지는 피복 박막을 얻을 수 있다. 따라서, 피복 박막 형성은 폴리실라잔 조성물 도포의 직후로부터 개시하기 때문에, 제 1 도포 공정 (A) 후에 피복 박막 형성 공정 (B)가 실시되게 되지만, 이 경우에는 제 1 도포 공정 (A) 전에 미리 기판 표면에 하이드록시기를 형성해 두어야 한다.
이와 같이 기판 표면에 하이드록시기를 형성해 두는 것, 즉 표면 하이드록시화 처리는, 예를 들면, 기판 표면에 자외선 등의 고에너지선을 조사함으로써 행할 수 있다. 이 때, 고에너지선을 조사하면, 실리콘 기판의 표면 부분은 여기 된 상태가 되고, 한편 분위기 중의 산소가 오존으로 전환된다. 그리고 여기상태의 실리콘 기판 표면과 오존이 반응하고, Si-O 결합이 생기고, 또 분위기의 수분과 결합해 Si-OH로 전환되는 것으로 생각된다. 하이드록시화 처리에 있어서 조사에 사용되는 광의 파장은, 사용되는 기판의 종류에도 의존하지만, 일반적으로 150 내지 200nm, 바람직하게는 170 내지 190nm이다. 또한, 조사하는 광 에너지는, 바람직하게는 0.05 내지 10J/㎠, 더욱 바람직하게는 0.1 내지 5J/㎠이다.
조사는 일반적으로 공기 중에서 행할 수 있다. 그러나, 산소는 예를 들면 200nm 이하의 파장을 가지는 광을 흡수하기 때문에, 분위기의 산소 농도나 광원과 기판의 사이의 거리에 따라서는, 충분한 광이 기판에 도달하지 않을 수도 있다. 그 경우에도, 산소분자의 광 흡수에 의해 오존은 발생하지만, 기판 표면이 충분히 여기되지 않고 하이드록시화 처리의 효율이 나빠질 가능성이 있다. 따라서, 분위기의 산소 농도나 광원과 기판의 사이의 거리를 적절하게 조정하는 것이 바람직하다. 또, 광 조사시의 기판의 온도는, 일반적으로는 실온 정도로 한다. 기판 온도가 과도하게 높으면 하이드록시화 처리에 의해 형성시킨 Si-OH가 반응하여 Si-O-Si를 생성하고, 하이드록시화 처리의 효율이 나빠지는 경우가 있다. 이 때문에, 광 조사시의 기판 온도는, 바람직하게는 90℃ 이하인 것이 바람직하다. 또, 필요에 따라서 조사 후에 기판 표면을 수세하고, 50 내지 100℃에서 건조시킬 수도 있다.
또, 피복 박막을 형성시킨 후, 또 다른 피복 박막을 퇴적시키는 경우에도, 기판과 마찬가지로, 먼저 형성시킨 피복 박막 표면을 하이드록시화시킬 수 있다. 피복 박막은 이산화규소 또는 미경화의 폴리실라잔으로 이루어지기 때문에, 이들에 포함되는 Si-H, Si-NH 결합 등이 고에너지선에 의해 절단되어 하이드록시화되기 때문이다.
상기 (B1) 내지 (B3)의 피복 박막의 형성 방법은, 일층의 피복 박막을 형성시킬 때에 조합하여 사용할 수 있고, 또 후술하는 바와 같이 피복 박막을 2층 이상 퇴적시키는 경우, 각각의 피복 박막을 다른 방법으로 형성하여도 좋다. 이들의 방법을 2종류 이상 조합하는 것은, 피복 박막을 일정한 품질로 형성할 수 있으므로 바람직하다. 또한, 상기 중, (B3)의 방법이 간편하며 또한 안정적으로 피복 박막을 형성할 수 있으므로 바람직하고, 2종류 이상의 피복 박막의 형성 방법을 조합하는 경우에는 (B1)과 (B3)을 포함하는 조합인 것이 더욱 바람직하다.
(C) 미경화층 제거 공정
계속해서, 이전의 공정에 있어서 미경화 상태로 폴리실라잔 조성물을 제거한다. 미경화의 폴리실라잔 조성물을 제거하기 위해서는, 일반적으로 폴리실라잔을 용해할 수 있는 용매에 의해 세정을 함으로써 행한다. 이러한 용매는 폴리실라잔 조성물의 용매로서 든 것 중에서 임의로 선택할 수 있다.
미경화의 폴리실라잔 조성물의 제거가 불충분하면 최종적으로 얻어지는 실리카질막이 홈부와 표면에서 불균일해지는 경우가 있지만, 조건이 지나치게 엄격하면 형성된 피복 박막도 제거되어 버리는 경우가 있어 주의가 필요하다. 이러한 관점에서, 미경화층 제거 공정은, 폴리실라잔을 용해할 수 있는 용매에 침지하고, 일정시간 정치하고, 끌어 올림으로써 행하는 것이 일반적이다. 이 때, 침지하는 시간은, 일반적으로 0.5 내지 5분, 바람직하게는 1 내지 3분이다. 이 외에, 단지 침지할 뿐만 아니라 패들에 의해 교반을 조합하거나, 용매를 스프레이에 의해 분무하거나 함으로써, 미경화층을 제거할 수도 있다. 이들의 미경화층 제거 공정은, 형성된 피복 박막을 잔류시키고, 또한 미경화의 폴리실라잔 조성물을 충분히 제거할 수 있도록 조정하여, 조건을 결정하는 것이 바람직하다.
이상의 공정에 의해, 요철을 가지는 기판 위에, 그 형상에 따른 피복 박막이 형성된다.
이 피복 박막은 일반적으로 완전히 산화되지 않았지만, 피복 박막 형성 공정에 있어서의 조건에 따라서는 절연막으로서 기능할 수 있을 정도로 폴리실라잔이 이산화규소로 전화되어 있다.
(D) 피복 박막 경화 공정
미경화층을 제거한 후, 필요에 따라서 피복 박막 형성 공정으로 형성된 피복 박막을 더욱 경화시킬 수도 있다. 이 피복 박막은 대단히 얇기 때문에, 경화시에 산소가 기판 계면까지 충분히 도달하고, 우수한 특성을 가지는 실리카질막을 형성할 수 있다. 경화는, 경화로나 핫플레이트를 사용하고, 수증기를 포함한 불활성 가스 또는 산소 분위기하에서 행하는 것이 바람직하다. 수증기는, 규소 함유 화합물 또는 규소 함유 중합체, 및 존재할 경우에는 폴리실라잔 화합물을 실리카질막(즉 이산화규소)으로 충분히 전화시키는데도 중요하고, 바람직하게는 1% 이상, 더욱 바람직하게는 10% 이상, 가장 바람직하게는 20% 이상으로 한다. 특히 수증기 농도가 20% 이상이면, 실라잔 화합물의 실리카질막으로의 전화가 진행하기 쉬워져, 보이드 등의 결함이 발생이 적어지고, 실리카질막의 특성이 개량되므로 바람직하다. 분위기 가스로서 불활성 가스를 사용할 경우에는, 질소, 아르곤, 또는 헬륨 등을 사용한다.
경화시키기 위한 온도 조건은, 사용하는 폴리실라잔 조성물의 종류나, 공정의 조합법에 따라 변화된다. 그렇지만, 온도가 높은 쪽이 규소 함유 화합물, 규소 함유 중합체, 및 폴리실라잔 화합물이 실리카질막으로 전화되는 속도가 빨라지는 경향이 있고, 또한, 온도가 낮은 쪽이 실리콘 기판의 산화 또는 결정 구조의 변화에 의한 디바이스 특성에 대한 악영향이 작아지는 경향이 있다. 이러한 관점에서, 본 발명에 의한 방법에서는, 통상 1000℃ 이하, 바람직하게는 400 내지 900℃로 가열을 한다. 여기에서, 목표 온도까지의 승온시간은 일반적으로 1 내지 100℃/분이며, 목표 온도에 도달하고 나서부터의 경화 시간은 일반적으로 1분 내지 10시간, 바람직하게는 15분 내지 3시간이다. 필요에 따라서 경화 온도 또는 경화 분위기의 조성을 단계적으로 변화시킬 수도 있다.
이 가열에 의해, 도포막 중에 존재하는 폴리실라잔 화합물이 이산화규소로 전화하여 최종적인 실리카질막을 얻을 수 있다.
또, 가열에 의하지 않고 이산화규소로 전환시킬 수도 있다. 구체적으로는, 형성된 피복 박막을 오존 분위기하에 두는, 과산화수소 용액에 침지하는 등에 의해 피복 박막을 경화시킬 수 있다.
이들의 방법에 의한 피복 박막 경화의 조건은, 피복 박막의 두께, 사용된 폴리실라잔 조성물의 종류 등에 의해 변화되므로 한번에 결정되지 않는다. 그렇지만, 오존을 사용하여 경화를 행하는 경우에는, 일반적으로, 온도 15 내지 200℃, 바람직하게는 20 내지 150℃이고, 오존 농도 0.01 내지 20mg/L, 바람직하게는 0.1 내지 20mg/L의 분위기하에서 0.5 내지 60분, 바람직하게는 1 내지 30분 노출시킴으로써 행한다. 또한, 한편 과산화수소를 사용하여 경화를 행하는 경우에는, 15 내지 60℃, 바람직하게는 20 내지 60℃의 조건하에서, 일반적으로 농도가 5 내지 70중량%, 바람직하게는 30 내지 60중량%의 과산화수소 수용액에, 1 내지 60분, 바람직하게는 2 내지 30분 침지함으로써 행한다.
이상의 공정에 의해, 요철을 가지는 기판 위에, 그 형상에 따른 질소 잔류율(즉 막 중 질소 농도)이 낮은 실리카질막이 형성된다. 이 실리카질막은, 본 발명에 의하면, 종래의 방법에 의해 폴리실라잔 조성물을 사용하여 형성된 실리카질막과 비교하여, 대단히 낮은 막 중 질소 농도를 달성할 수 있다. 구체적으로는, 본 발명에 의해 형성된 실리카질막의 막 중 질소 농도는, 일반적으로 1×1019개/㎤ 이하, 바람직하게는 8×1018개/㎤ 이하이다.
본 발명에 있어서는, 필요에 따라서, 이 피복 박막 위에, 또 상기 (A) 내지 (D)의 공정을 반복하여 피복 박막을 형성시킬 수 있다. 이렇게 피복 박막을 2층 이상 퇴적시킴으로써, 각 피복 박막의 1층당 퇴적 막 두께를 얇게 할 수 있고, 그것에 의해서 각 피복 박막을 경화시킬 때에, 그 피복 박막의 두께 방향의 어떤 부분에 있어서나 표면으로부터 충분한 산소원자의 확산 및 공급을 얻을 수 있고, 더욱 특성이 우수한 실리카질막을 형성시킬 수 있다.
(E) 최종 도포 공정
필요에 따라서, 이상과 같이 기판 위에 1층 이상의 경화된 피복 박막이 형성된 후, 최종적으로 홈부를 충전하고, 표면이 평탄한 실리카질막으로 피복된 기판을 얻기 위하여, 표면에 다른 폴리실라잔 조성물을 도포하는 최종 도포 공정에 들어간다. 이 최종 도포 공정에서는, 단지 피복 박막 경화 공정 후에, 홈부에 남아있는 구멍을 충전하는 것이 목적이며, 사용하는 폴리실라잔 조성물이나 도포 조건은 상기한 것과 같은 것으로부터 선택할 수 있다. 또, 이 공정에서 사용하는 다른 폴리실라잔 조성물은, 상기 피복 박막을 형성시키는데도 사용한 것과 같은 조성을 가지는 것이어도 좋다.
(F) 최종 경화 공정
최종 도포 공정 종료 후, 필요에 따라서 프리베이크 공정(상세 후술)에 들어간 후, 폴리실라잔 도막 전체를 완전히 실리카질막으로 전화시켜서 경화시키기 위해, 기판 전체를 가열한다.
통상은, 기판 전체를 경화로 등에 투입하여 가열하는 것이 일반적이며, 경화 조건은, 피복 박막 경화 공정에서 열거한 것과 같은 것으로부터 선택할 수 있다.
본 발명에 의한 실리카질막의 형성 방법은, 상기한 공정 (A) 내지 (C)를 필수로 하고, 더욱 필요에 따라서, 공정 (D), 또는 공정 (E) 및 (F)를 조합하여 행하여지는 것이지만, 필요에 따라서, 새로운 공정을 조합시킬 수도 있다. 이들이 조합할 수 있는 공정에 대해서 설명하면 아래와 같다.
(a) 프리베이크 공정
최종 도포 공정 후, 최종 경화 공정에 앞서, 폴리실라잔 조성물이 도포된 기판을 프리베이크 처리를 할 수 있다. 이 공정에서는, 도막 중에 포함되는 용매의 완전 제거와, 최종 도포 공정에 의한 도막의 예비 경화를 목적으로 하는 것이다. 특히 본 발명의 실리카질막의 형성 방법에 있어서는, 프리베이크 처리를 함으로써, 실리카질막의 치밀성이 향상되므로, 프리베이크 공정을 조합하는 것이 바람직하다.
통상, 프리베이크 공정에서는, 실질적으로 일정 온도로 가열하는 방법을 취할 수 있다. 또한, 경화시에 도막이 수축하고, 기판 오목부가 오목하게 들어가거나, 홈 내부에 보이드가 생기거나 하는 것을 방지하기 위하여, 프리베이크 공정에 있어서의 온도를 제어하고, 시간 경과에 따라 상승시키면서 프리베이크를 행하는 것이 바람직하다. 프리베이크 공정에 있어서의 온도는 통상 50℃ 내지 400℃, 바람직하게는 100 내지 300℃의 범위 내이다. 프리베이크 공정의 소요시간은 일반적으로 10초 내지 30분, 바람직하게는 30초 내지 10분이다.
프리베이크 공정에서의 온도를 시간 경과에 따라 상승시키기 위해서는, 기판이 두어져 있는 분위기의 온도를 단계적으로 상승시키는 방법, 또는 온도를 단계적으로 상승시키는 방법을 들 수 있다. 여기에서, 프리베이크 공정에 있어서의 최고 프리베이크 온도는, 피막으로부터의 용매를 제거한다고 하는 관점에서, 폴리실라잔 조성물에 사용하는 용매의 비점보다도 높은 온도로 설정하는 것이 일반적이다.
또, 본 발명에 의한 방법에 있어서 프리베이크 공정을 조합하는 경우에는, 프리베이크에 의해 고온이 된 기판을, 온도가 저하되기 전에, 바람직하게는 50℃ 이상, 프리베이크시의 최고 온도 이하의 온도의 기판을 경화 공정에 넣는 것이 바람직하다. 온도가 저하되기 전의 기판을 경화 공정에 넣는 것으로, 다시 온도를 상승시키는 에너지와 시간을 절약할 수 있다.
(b) 연마 공정
경화시킨 후, 경화된 실리카질막의 불필요한 부분은 제거하는 것이 바람직하다. 그 때문에, 우선 연마 공정에 의해, 기판상의 오목부 내측에 형성된 실리카질막을 남기고, 기판 표면의 평탄부 위에 형성된 실리카질막을 연마에 의해 제거한다. 이 공정이 연마 공정이다. 이 연마 공정은, 경화 처리 후에 행하는 것 이외에, 프리베이크 공정을 조합하는 경우에는, 프리베이크 직후에 행할 수도 있다.
연마는 화학적 기계적 연마(CMP)에 의해 행한다. 이 CMP에 의한 연마는, 일반적인 연마제 및 연마 장치에 의해 행할 수 있다. 구체적으로는, 연마제로서는 실리카, 알루미나, 또는 세리아 등의 연마재와, 필요에 따라서 기타 첨가제를 분산시킨 수용액 등을 사용할 수 있는, 연마 장치로서는, 시판하는 일반적인 CMP장치를 사용할 수 있다.
(c) 에칭 공정
상기한 연마 공정에 있어서, 기판 표면의 평탄부 위에 형성된 폴리실라잔 조성물에 유래하는 실리카질막은 거의 제거되지만, 기판 표면의 평탄부에 잔존하고 있는 실리카질막을 제거하기 위하여, 더욱 에칭 처리를 행하는 것이 바람직하다. 에칭 처리는 에칭액을 사용하는 것이 일반적이며, 에칭액으로서는, 실리카질막을 제거할 수 있는 것이면 특별히 한정되지 않지만, 통상은 플루오르화 암모늄을 함유하는 불산수용액을 사용한다. 이 수용액의 플루오르화 암모늄 농도는 5% 이상인 것이 바람직하고, 30% 이상인 것이 더욱 바람직하다.
종래의 방법에 의해 요철을 가지는 기판 위에 형성된 실리카질막에서는, 홈 등의 오목부의 내부와 외부에서 실리카질막의 막질이 다른 경우가 있고, 또 막 중에 질소가 잔류하여 플랫 밴드 시프트가 커지는 경향이 있었다. 이 때문에, 최종적인 제품의 품질이 악화되는 경우가 있었다. 그런데 본 발명의 방법에 의해 형성된 실리카질막에서는, 막질이 균일하고, 또 플랫 밴드 시프트도 개량되어 있기 때문에 원하는 성능을 가지는 제품을 제조하는 것이 가능하다.
예 1
폭 100nm, 깊이 500nm의 홈으로 이루어지는 미세 구조를 가지는 실리콘 기판을 준비했다. 또한, 폴리실라잔을 디부틸에테르에 용해시킨 폴리실라잔 조성물을 준비했다.
여기에서 사용한 폴리실라잔은, 식 (II)에 있어서 R1 및 R3이 H이며, R2가 CH3인, 스티렌 환산 중량 평균 분자량이 3200의 것이었다. 평탄한 기판 위에 도포한 경우에 막 두께가 500nm가 되는 도포 조건으로, 4장의 실리콘 기판에 폴리실라잔 조성물을 도포하고, 각각을 30℃(예 1A), 50℃(예 1B), 70℃(예 1C), 또는 130℃ (예 1D)에서 1분간, 피복 박막 형성을 위해서 가열을 하였다. 계속해서, 건조 후의 기판을 각각 디부틸에테르에 1분간 침지하고, 미경화부를 제거했다. 그 후 샘플 기판의 단면을 주사형 전자현미경(히타치세이사쿠쇼가부시키가이샤제 고분해능 전계 방출형 주사 전자현미경 S-4800(상품명))으로 관찰하고, 홈부 이외의 표면 부분의 막 두께(a)와, 홈 내부의 저부에 있어서의 막 두께(b)를 계측하고, 그 컨포멀성을 평가했다.
[표 1]
Figure 112010055461118-pct00003
* 1 : 미경화부 제거 후에 피복 박막이 잔존하지 않았다.
* 2 : 미경화부가 거의 없고, 기판 표면의 평탄부에는 512nm의 두께의 피막이 형성되고, 홈 내에는 완전히 충전된 상태로 경화되어 있고, 홈 내부의 바닥으로부터 피막 표면까지의 두께는 1023nm이었다. 결과적으로 기판의 형상에 따른 피복 박막이 형성되지 않았고, 컨포멀성을 평가할 수 없었다.
예 2
예 1과 마찬가지로, 미세 구조를 가지는 실리콘 기판 위에 폴리실라잔 조성물을 도포한 기판을 2장 준비했다. 또, 이 예에 있어서는, 폴리실라잔 화합물로서, 스티렌 환산 중량 평균 분자량이 1300인 퍼하이드로 폴리실라잔을 사용했다. 이 기판을 각각 172nm(예 2A) 또는 254nm(예 2B)의 파장의 광으로 조사했다. 조사에는, 172nm의 광원으로서 우시오덴키가부시키가이샤제 엑시머 UV 조사 장치를, 254nm의 광원으로서 헤레우스가부시키가이샤제 아말감 램프를 사용하고, 조사 시간은 30초간, 광 조사량은 300mJ/㎠로 했다. 여기에서, 172nm의 파장의 광은 폴리실라잔 도막에 흡수되는 광이며, 한편 254nm의 파장의 광은 폴리실라잔 도막에는 흡수되지 않고, 실리콘 기판에는 흡수된다. 광 조사 후, 크실렌에 1분간 침지하고, 미경화부를 제거했다. 그 후 샘플 기판의 단면을 주사형 전자현미경으로 관찰하고, 홈부 이외의 표면 부분의 막 두께(a)와, 홈 내부의 저부에 있어서의 막 두께(b)를 계측하고, 그 컨포멀성을 평가했다.
[표 2]
Figure 112010055461118-pct00004

예 3
폭 28nm, 깊이 500nm의 홈으로 이루어지는 미세 구조를 가지는 실리콘 기판을 준비하고, 우시오덴키가부시키가이샤제 엑시머 UV 조사 장치를 사용하여 172nm의 파장의 광을 공기 중에서 1분간 조사하여, 기판 표면을 하이드록시화하는 처리를 행했다. 그 후, 예 2와 같은 방법으로 폴리실라잔 조성물을 도포하고, 더욱 미경화부를 제거하였다(예 3B). 대조로서 UV 조사를 하지 않은 기판을 준비하고, 이 기판에 예 1과 같은 방법으로 폴리실라잔 조성물을 도포하고, 또 미경화부를 제거하였다(예 3A). 얻어진 기판의 단면을 각각 투과형 전자현미경(히타치세이사쿠쇼가부시키가이샤제 H-9000UHR(상품명))으로 관찰하고, 홈부 이외의 표면 부분의 막 두께(a)와, 홈 내부의 저부에 있어서의 막 두께(b)를 계측하고, 그 컨포멀성을 평가했다. 예 3A에서는 폴리실라잔 조성물이 전혀 경화되지 않았기 때문에 피복 박막이 형성되지 않았다.
[표 3]
Figure 112010055461118-pct00005

예 4
예 2와 같은 폴리실라잔 용액을 표면이 평탄한 실리콘 기판에 스핀 도포하고, 막 두께 500nm의 막 두께를 얻었다. 이 기판을 핫플레이트에서 90℃ 1분간의 프리베이크를 한 후, 디부틸에테르에 3분간 침지했다. 끌어 올려 건조시킨 바, 막 두께 49nm의 폴리실라잔막이 얻어졌다. 이것을 수증기 산화로 VF-1000(상품명, 코요시스템가부시키가이샤제)을 사용하여 400℃에서 수증기의 분위기에 대한 체적비가 80%의 조건하에서 수증기 산화를 1시간 행하였다. 얻어진 막(제 1 층)을 적외광분법으로 분석한 바, 이산화규소막이 되어 있는 것을 확인할 수 있었다.
이 위로부터, 다시 예 2와 같은 폴리실라잔 용액을 스핀 도포하고, 막 두께 500nm의 폴리실라잔막을 퇴적시켰다. 150℃ 3분간의 프리베이크 후, 80mol%의 수증기를 포함하는 산소+수증기 가스(H2O/(O2+H2O)=80%)룰 8L/min 흘린 분위기하에서, 400℃에서 수증기의 분위기에 대한 체적비가 80%의 조건하에서 가열을 1시간 행했다. 또 N2 분위기 중에서 800℃ 1시간의 가열을 행하여 제 2 층을 형성시켰다(예 4A). 얻어진 샘플의 폴리실라잔 유래 이산화규소막(제 1 층)의 기판 계면 부근에서의 막 중 질소 농도를 ２차 이온 질량 분석계(이하 SIMS라고 하는 경우가 있음)에 의해 측정한 바, 5×1018개/㎤이었다.
비교로서, 제 1 층을 형성하지 않는 샘플을 준비했다. 다시 말해, 실리콘 기판 위에 상기한 제 2 층과 같은 방법에 의해 이산화규소막을 형성시켰다(예 4B). 이 샘플의 폴리실라잔 유래 이산화규소막(제 2 층)의 기판 계면 부근에서의 막 중 질소 농도는, 2×1020개/㎤이었다.
이 결과로부터, 제 1 층을 형성하는 것이, 기판 계면의 불순물 농도가 낮아지는 것을 확인할 수 있었다. 또 본 예에서 평탄한 기판을 사용한 것은, 잔류 질소를 측정하는 것은 SIMS로 측정하는 것을 간편하게 하기 위해서이며, 요철을 가지는 기판을 사용한 경우에도 같은 결과가 얻어진다.
예 5
예 4에 대하여 제 1 층의 산화 방법만을 변경하여 이산화규소막을 형성시켰다. 다시 말해, 폴리실라잔 용액을 실리콘 기판에 스핀 도포하고, 막 두께 500nm의 막 두께를 얻었다. 이 기판을 핫플레이트에서 90℃ 1분간의 프리베이크를 한 후, 디부틸에테르에 3분간 침지했다. 끌어 올려 건조시킨 바, 막 두께 49nm의 폴리실라잔막을 얻었다. 이것을 우시오덴키가부시키가이샤제 엑시머 UV 조사 장치를 사용하여, 파장 172nm의 자외광을 3분간 조사했다. 이 막을 적외분광법으로 분석한 바, 이산화규소막이 되어 있는 것을 확인할 수 있었다. 이 위에 예 4A와 동일하게 제 2 층을 형성시켰다(예 5A). 이 샘플의 폴리실라잔 유래 이산화규소막의 기판 계면 부근에서의 막 중 질소 농도는, 5×1017개/㎤이었다. 이 막 중 질소 농도는 예 4B와 비교하여 의미있는 낮은 값이다.
예 6
예 4에 대하여 제 1 층의 산화 방법만을 변경하여 이산화규소막을 형성시켰다. 다시 말해, 폴리실라잔 용액을 실리콘 기판에 스핀 도포하고, 막 두께 500nm의 막 두께를 얻었다. 이 기판을 핫플레이트에서 90℃ 1분간의 프리베이크를 한 후, 디부틸에테르에 3분간 침지했다. 끌어 올려 건조시킨 바, 막 두께 49nm의 폴리실라잔막을 얻었다. 이것을 분위기를 제어할 수 있는 용기에 봉입하고, 용기 내에 오존 밀도 10mg/L의 공기를 30분간 공급했다. 이 막을 적외분광법으로 분석한 바, 이산화규소막이 되어 있는 것을 확인할 수 있었다. 이 위에 예 4A와 동일하게 제 2 층을 형성시켰다(예 6A). 이 샘플의 폴리실라잔 유래 이산화규소막의 기판 계면 부근에서의 막 중 질소 농도는, 2×1018개/㎤이었다. 이 막 중 질소 농도는 예 4B와 비교하여 의미있는 낮은 값이다.
예 7
예 4에 대하여 제 1 층의 산화 방법만을 변경하여 이산화규소막을 형성시켰다. 다시 말해, 폴리실라잔 용액을 실리콘 기판에 스핀 도포하고, 막 두께 500nm의 막 두께를 얻었다. 이 기판을 핫플레이트에서 90℃ 1분간의 프리베이크를 한 후, 디부틸에테르에 3분간 침지했다. 끌어 올려 건조시킨 바, 막 두께 49nm의 폴리실라잔막을 얻었다. 이것을 농도 50중량%의 과산화수소수에 30분간 침지했다. 이 막을 적외분광법으로 분석한 바, 이산화규소막이 되어 있는 것을 확인할 수 있었다. 이 위에 예 4A와 마찬가지로 제 2 층을 형성시켰다(예 6A). 이 샘플의 폴리실라잔 유래 이산화규소막의 기판 계면 부근에서의 막 중 질소 농도는, 4×1018개/㎤이었다. 이 막 중 질소 농도는 예 4B와 비교하여 의미있는 낮은 값이다.
예 8
예 3B에 대하여, UV광 조사, 폴리실라잔 조성물의 도포, 피복 박막을 위한 가열, 및 미경화층 제거를 6회 반복하고, 피복 박막을 6층 겹쳐 형성시켰다. 이 방법에 따르면, 처음의 UV광 조사에 의해, 실리콘 기판 표면이 하이드록시화되지만, 2회째 이후의 UV광 조사에서는, 그 직전에 형성된 피복 박막 표면이 하이드록시화된다. 그 후 샘플 기판의 단면을 투과형 전자현미경(히타치세이사쿠쇼가부시키가이샤제 H-9000UHR(상품명))으로 관찰하고, 홈부 이외의 표면 부분의 막 두께(a)와, 홈 내부의 저부에 있어서의 막 두께(b)를 계측하고, 그 컨포멀성을 평가했다.
[표 4]
Figure 112010055461118-pct00006

또 이 기판에, 다시 예 2와 같은 폴리실라잔 용액을, 기판 표면의 평탄부가 막 두께 500nm가 되는 조건으로 스핀 도포하고(최종 도포 공정), 폴리실라잔막을 퇴적시켰다. 150℃ 3분간의 프리베이크 후, 80mol%의 수증기를 포함하는 산소+수증기 가스(H2O/(O2+H2O)=80%)를 8L/min 흘린 분위기하에서, 400℃의 수증기 산화를 1시간 행하였다. 또 N2 분위기 중에서 800℃ 1시간의 가열을 행하였다(최종 경화 공정). 얻어진 실리카질막이 있는 기판의 단면을 주사형 전자현미경으로 관찰한 바, 기판(1)의 표면에, 균일한 피복 박막(2)이 형성되고, 또 그 위에 충분히 평탄한, 최종 도포 공정 및 최종 경화 공정에 유래하는 실리카질막(3)이 형성되어 있었다(도 2). 실리카질막(3)은 홈 내에 보이드 등이 없고, 충분히 균일한 것이었다.
예 9
예 8을, 도포하는 기판을 평탄한 기판 대신에 실시했다. 다시 말해, 평탄한 기판 위에 UV광 조사, 폴리실라잔 조성물의 도포, 피복 박막을 위한 가열, 및 미경화층 제거를 6회 반복하고, 피복 박막을 6층 겹쳐 형성시켰다. 또, 이 위로부터, 예 2와 같은 폴리실라잔 용액을 스핀 도포하고, 막 두께 500nm의 폴리실라잔막을 퇴적시켰다. 150℃ 3분간의 프리베이크 후, 80mol%의 수증기를 포함하는 산소+수증기 가스(H2O/(O2+H2O)=80%)를 8L/min 흘린 분위기하에서, 400℃의 수증기 산화를 1시간 행하였다. 또 N2 분위기 중에서 800℃ 1시간의 가열을 행하여 제 2 층을 형성시켰다(예 9). 얻어진 샘플의 폴리실라잔 유래 이산화규소막의 기판 계면 부근에서의 막 중 질소 농도는, 9×1017개/㎤이었다.
1 : 기판
2 : 피복 박막
3 : 최종 도포 공정 및 최종 경화 공정에 유래하는 실리카질막

Claims (14)

  1. (A) 요철을 가지는 기판 표면에 폴리실라잔 조성물을 도포하여 도막을 형성시키는 제 1 도포 공정,
    (B) 상기 도막 중, 상기 기판의 표면으로부터, 상기 기판의 표면에서 1 내지 50 nm 까지의 부분만을 경화시켜, 상기 요철을 가지는 기판의 형상에 따른 피복 박막을 형성시키는 피복 박막 형성 공정, 및
    (C) 상기 도막 중, 상기 피복 박막 형성 공정에서 미경화 상태로 남은 폴리실라잔 조성물을 제거하는 미경화층 제거 공정을 포함하여 이루어지는 것을 특징으로 하는 실리카질막의 형성 방법.
  2. 제 1 항에 있어서, 상기 미경화층 제거 공정의 직후에, (D) 상기 피복 박막을 더욱 경화시키는 피복 박막 경화 공정을 포함하여 이루어지는 실리카질막의 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서, (E) 상기 피복 박막의 표면에 다른 폴리실라잔 조성물을 도포하여 오목부를 충전하는 최종 도포 공정, 및
    (F) 최종 도포 공정에서 도포된 상기 다른 폴리실라잔 조성물을 이산화규소로 전화시켜서 경화시키는 최종 경화 공정을 포함하여 이루어지는 실리카질막의 형성 방법.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 피복 박막의 두께가 1 내지 50nm인, 실리카질막의 형성 방법.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 요철을 가지는 기판이 평탄한 기판에 폭 1 내지 100nm, 깊이 10nm 내지 10㎛의 홈이 형성된 것인, 실리카질막의 형성 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 피복 박막 형성 공정이,
    (B1) 상기 기판을 35 내지 120℃로 가열하고, 상기 폴리실라잔 도막 중 상기 기판의 표면으로부터, 상기 기판의 표면에서 1 내지 50 nm 까지의 부분만을 경화시키는 것,
    (B2) 상기 폴리실라잔 조성물 도포 후에, 상기 기판이 흡수하지만, 폴리실라잔 도막이 흡수하지 않는 파장의 광을 조사하고, 상기 기판의 표면으로부터, 상기 기판의 표면에서 1 내지 50 nm 까지의 부분만을 경화시키는 것, 및
    (B3) 상기 제 1 도포 공정 (A) 전에 미리 상기 기판에 고에너지선을 조사하여 상기 기판 표면을 하이드록시화시켜 두고, 그 후에 폴리실라잔 조성물을 도포함으로써, 상기 기판의 표면으로부터, 상기 기판의 표면에서 1 내지 50 nm 까지의 부분만을 경화시키는 것으로 이루어지는 군으로부터 선택되는 실리카질막의 형성 방법.
  7. 제 6 항에 있어서,
    피복 박막 형성 공정이, (B1) 내지 (B3) 중 2종류 이상의 조합에 의해 행하여지는 실리카질막의 형성 방법.
  8. 제 2 항에 있어서,
    상기 (A) 내지 (D)의 공정을 반복하여, 상기 피복 박막을 2층 이상 형성시키는 실리카질막의 형성 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 폴리실라잔 조성물이 퍼하이드로 폴리실라잔을 포함하여 이루어지는 것인 실리카질막의 형성 방법.
  10. 제 2 항에 있어서,
    상기 피복 박막 경화 공정 (D)가 수증기를 포함한 불활성 가스 또는 산소 분위기하에서 가열함으로써 행하여지는, 실리카질막의 형성 방법.
  11. 제 3 항에 있어서,
    상기 최종 경화 공정 (F)가 수증기를 포함한 불활성 가스 또는 산소 분위기하에서 가열함으로써 행하여지는, 실리카질막의 형성 방법.
  12. 삭제
  13. 삭제
  14. 삭제
KR1020107019058A 2008-02-29 2009-02-27 실리카질막의 형성 방법 및 그것에 의해 형성된 실리카질막 KR101547878B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008049906A JP5306669B2 (ja) 2008-02-29 2008-02-29 シリカ質膜の形成方法およびそれにより形成されたシリカ質膜
JPJP-P-2008-049906 2008-02-29

Publications (2)

Publication Number Publication Date
KR20100122488A KR20100122488A (ko) 2010-11-22
KR101547878B1 true KR101547878B1 (ko) 2015-08-27

Family

ID=41016153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107019058A KR101547878B1 (ko) 2008-02-29 2009-02-27 실리카질막의 형성 방법 및 그것에 의해 형성된 실리카질막

Country Status (7)

Country Link
US (1) US8889229B2 (ko)
EP (1) EP2264754B8 (ko)
JP (1) JP5306669B2 (ko)
KR (1) KR101547878B1 (ko)
CN (1) CN101952953B (ko)
TW (1) TWI505403B (ko)
WO (1) WO2009107768A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5172867B2 (ja) * 2010-01-07 2013-03-27 ＡｚエレクトロニックマテリアルズＩｐ株式会社 ポリシラザンを含むコーティング組成物
JP5405437B2 (ja) * 2010-11-05 2014-02-05 ＡｚエレクトロニックマテリアルズＩｐ株式会社 アイソレーション構造の形成方法
KR101432606B1 (ko) * 2011-07-15 2014-08-21 제일모직주식회사 갭필용 충전제, 이의 제조 방법 및 이를 사용한 반도체 캐패시터의 제조 방법
JP2013031794A (ja) 2011-08-01 2013-02-14 Fujifilm Corp 機能性フィルムの製造方法および機能性フィルム
US20130071992A1 (en) * 2011-09-21 2013-03-21 Nanya Technology Corporation Semiconductor process
US8748317B2 (en) 2012-08-03 2014-06-10 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device including a dielectric structure
JP6060460B2 (ja) 2012-11-22 2017-01-18 アーゼット・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ シリカ質膜の形成方法及び同方法で形成されたシリカ質膜
JP6097269B2 (ja) * 2014-12-10 2017-03-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
SG11202000375RA (en) * 2017-09-28 2020-02-27 Kokusai Electric Corp Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
US11450526B2 (en) 2018-05-30 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Cyclic spin-on coating process for forming dielectric material
CN110707036B (zh) * 2018-07-12 2022-03-08 联华电子股份有限公司 半导体元件的制作方法
CN109328393B (zh) * 2018-09-26 2020-03-27 长江存储科技有限责任公司 3d nand存储器中存储沟道层的阶梯覆盖改进
CN109326553B (zh) * 2018-12-05 2021-01-22 德淮半导体有限公司 沟槽隔离结构的形成方法、化学气相沉积工艺
US11724963B2 (en) 2019-05-01 2023-08-15 Corning Incorporated Pharmaceutical packages with coatings comprising polysilazane
KR20220115313A (ko) 2021-02-10 2022-08-17 엠제이 주식회사 곰솔추출물을 유효성분으로 함유하는 소취 및 항균성 화장료 조성물

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002035683A (ja) 2000-07-26 2002-02-05 Sekisui Jushi Co Ltd 被覆物の形成方法
US20050116300A1 (en) 2003-11-28 2005-06-02 Katsuhiko Hieda Semiconductor device and method of fabricating the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6424852A (en) 1987-07-21 1989-01-26 Mitsubishi Chem Ind Polyamide resin composition
JP3391575B2 (ja) 1994-10-28 2003-03-31 旭化成マイクロシステム株式会社 多層ｓｏｇ膜の硬化方法
JP3178412B2 (ja) 1998-04-27 2001-06-18 日本電気株式会社 トレンチ・アイソレーション構造の形成方法
JP5020425B2 (ja) * 2000-04-25 2012-09-05 Ａｚエレクトロニックマテリアルズ株式会社 微細溝をシリカ質材料で埋封する方法
US6767642B2 (en) * 2002-03-11 2004-07-27 E. I. Du Pont Nemours And Company Preparation and use of crosslinkable acrylosilane polymers containing vinyl silane monomers
JP2008010884A (ja) * 2002-10-02 2008-01-17 Toshiba Corp 半導体装置の製造方法
JP4018596B2 (ja) 2002-10-02 2007-12-05 株式会社東芝 半導体装置の製造方法
JP2004273519A (ja) * 2003-03-05 2004-09-30 Clariant (Japan) Kk トレンチ・アイソレーション構造の形成方法
JP4342895B2 (ja) * 2003-10-06 2009-10-14 東京エレクトロン株式会社 熱処理方法及び熱処理装置
US7273796B2 (en) * 2005-03-23 2007-09-25 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry
JP2007165422A (ja) * 2005-12-12 2007-06-28 Renesas Technology Corp 半導体装置の製造方法
JP2007036267A (ja) 2006-09-04 2007-02-08 Elpida Memory Inc Ｓｏｇ膜の形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002035683A (ja) 2000-07-26 2002-02-05 Sekisui Jushi Co Ltd 被覆物の形成方法
US20050116300A1 (en) 2003-11-28 2005-06-02 Katsuhiko Hieda Semiconductor device and method of fabricating the same
JP2005166700A (ja) * 2003-11-28 2005-06-23 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2009206440A (ja) 2009-09-10
EP2264754B1 (en) 2017-03-29
KR20100122488A (ko) 2010-11-22
EP2264754B8 (en) 2017-05-24
CN101952953A (zh) 2011-01-19
WO2009107768A1 (ja) 2009-09-03
JP5306669B2 (ja) 2013-10-02
TWI505403B (zh) 2015-10-21
EP2264754A4 (en) 2014-01-15
CN101952953B (zh) 2013-02-27
US8889229B2 (en) 2014-11-18
EP2264754A1 (en) 2010-12-22
US20100323168A1 (en) 2010-12-23
TW200947613A (en) 2009-11-16

Similar Documents

Publication Publication Date Title
KR101547878B1 (ko) 실리카질막의 형성 방법 및 그것에 의해 형성된 실리카질막
KR101623764B1 (ko) 실리카질 막의 제조에 사용하는 침지용 용액 및 이를 사용한 실리카질 막의 제조법
KR100749622B1 (ko) 반도체 장치의 제조 방법
EP2677536B1 (en) Method for producing silicon dioxide film
JP4982659B2 (ja) シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板
JPWO2008029834A1 (ja) シリカ質膜形成用組成物およびそれを用いたシリカ質膜の製造法
WO2009157333A1 (ja) シャロー・トレンチ・アイソレーション構造とその形成方法
WO2012176291A1 (ja) シリコンオキシナイトライド膜の形成方法およびそれにより製造されたシリコンオキシナイトライド膜付き基板
WO2011158119A2 (ja) シリコンオキシナイトライド膜の形成方法およびそれにより製造されたシリコンオキシナイトライド膜付き基板
EP2637203B1 (en) Method for forming isolation structure

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 4