JPH11307626A - トレンチ・アイソレーション構造の形成方法 - Google Patents

トレンチ・アイソレーション構造の形成方法

Info

Publication number
JPH11307626A
JPH11307626A JP10116427A JP11642798A JPH11307626A JP H11307626 A JPH11307626 A JP H11307626A JP 10116427 A JP10116427 A JP 10116427A JP 11642798 A JP11642798 A JP 11642798A JP H11307626 A JPH11307626 A JP H11307626A
Authority
JP
Japan
Prior art keywords
film
forming
silicon
isolation
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10116427A
Other languages
English (en)
Other versions
JP3178412B2 (ja
Inventor
Kenichi Koyanagi
賢一 小柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14686837&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH11307626(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11642798A priority Critical patent/JP3178412B2/ja
Priority to US09/299,020 priority patent/US6191002B1/en
Priority to CN99107542A priority patent/CN1113407C/zh
Priority to KR1019990015006A priority patent/KR100334474B1/ko
Publication of JPH11307626A publication Critical patent/JPH11307626A/ja
Application granted granted Critical
Publication of JP3178412B2 publication Critical patent/JP3178412B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 アイソレーション溝の内部に埋設される絶縁
膜にボイド、クラック、窪みなどの欠陥を生じないトレ
ンチ・アイソレーション構造の形成方法を提供する。 【解決手段】 スピンコーティング法により、過水素化
シラザン重合体溶液を半導体基板1の表面に塗布し、基
板1に形成したアイソレーション溝3の内部を埋設する
過水素化シラザン重合体溶液の塗膜7を形成する。その
過水素化シラザン重合体の塗膜7を化学反応させて二酸
化シリコン膜4を形成する。その後、二酸化シリコン膜
4を選択的に除去して、その二酸化シリコン膜4のアイ
ソレーション溝3の内部に埋設された部分のみを残す。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体装置に設
けられるトレンチ・アイソレーション(Trench Isolati
on)構造の形成方法に関する。
【0002】
【従来の技術】一般に、半導体装置におけるアイソレー
ション(素子分離)構造は、半導体基板上に形成される
トランジスタや抵抗素子、容量素子などの半導体素子を
電気的に絶縁・分離するために設けられる。
【0003】近年、LSI(Large-Scale Integrated c
ircuit)の高集積化の進行と共に、アイソレーション領
域の縮小が強く求められている。このため、従来より一
般的に使用されてきたLOCOS(LOCal Oxidation of
Silicon)法、すなわち半導体基板の表面に絶縁膜を選
択的に形成する方法では、要求される集積度に見合った
アイソレーション領域を実現できなくなりつつある。そ
こで、半導体基板の表面にアイソレーション溝を形成す
ると共に、そのアイソレーション溝の内部に絶縁物(通
常は二酸化シリコン、SiO2)を充填し、その絶縁物
によって隣接する半導体素子の間を電気的に絶縁・分離
する「トレンチ・アイソレーション構造」が用いられる
ことが多くなっている。
【0004】この「トレンチ・アイソレーション構造」
では、LOCOS法で得られる絶縁膜の幅に比べてアイ
ソレーション溝の幅を狭くできるので、近年の高い集積
度に見合った大きさのアイソレーション領域を実現でき
る。
【0005】従来の「トレンチ・アイソレーション構
造」の形成方法を図8、図9に示す。非常に微細なアイ
ソレーション溝(例えば、幅が0.1μm程度)に対し
て二酸化シリコンを埋設するには、CVD(Chemical V
apor Deposition)法が有効であることが知られてい
る。CVD法により形成される二酸化シリコンの埋設性
が良好であるからである。図8、図9に示す方法では、
CVD法の中でも埋設性が良好な高密度プラズマCVD
法が使用される。
【0006】まず最初に、熱酸化法により、シリコン基
板101の表面に二酸化シリコン膜105(厚さ20n
m程度)を形成する。次いで、その二酸化シリコン膜1
05上に、減圧CVD法で窒化シリコン(Si34)膜
106(厚さ200nm程度)を形成する。この時の状
態を図8(a)に示す。
【0007】次に、フォトレジスト(図示せず)を窒化
シリコン膜106上に塗布した後、得られたフォトレジ
スト膜を露光、現像してパターン化する。このパターン
化されたフォトレジスト膜は、アイソレーション溝に対
応するパターンを持ち、アイソレーション溝が形成され
る部分に窓を持つ。
【0008】そして、そのパターン化されたフォトレジ
スト膜をマスクとして窒化シリコン膜106と二酸化シ
リコン膜105を順にドライエッチングする。それによ
って、図8(b)に示すように、フォトレジスト膜の窓
に対応する箇所に窒化シリコン膜106と二酸化シリコ
ン膜105を貫通する孔118が形成される。この貫通
孔118は、フォトレジスト膜の窓に対応するパターン
を持つ。
【0009】フォトレジスト膜を除去した後、貫通孔1
18を備えた窒化シリコン膜106をマスクとして、シ
リコン基板101をドライエッチングし、シリコン基板
101の表面に図8(c)に示すようなアイソレーショ
ン溝103を形成する。このアイソレーション溝103
は、前記フォトレジスト膜の窓に対応するパターンを持
ち、その幅は例えば0.1μm、深さは例えば0.5μ
mである。
【0010】さらに、貫通孔118を備えた窒化シリコ
ン膜106の上に、図9(a)に示すように、シリコン
基板101の全表面を覆うように二酸化シリコン膜11
3を形成する。この二酸化シリコン膜113の形成工程
は、二酸化シリコンの埋設性に優れた高密度プラズマC
VD法により行う。このため、二酸化シリコンは窒化シ
リコン膜106の上だけでなく、アイソレーション溝1
03の内部にも堆積する。
【0011】続いて、アイソレーション溝103の外部
の二酸化シリコン膜113を、化学的機械的研磨(Chem
ical Mechanical Polishing、CMP)法によって窒化
シリコン膜106の表面が露出するまで研磨する。その
結果、窒化シリコン膜106の上部の二酸化シリコン膜
113は除去され、また窒化シリコン膜106の表面は
平坦化される。
【0012】最後に、シリコン基板101の表面に残っ
た窒化シリコン膜106と二酸化シリコン膜105をウ
エットエッチングにより順に除去する。すると、図9
(b)に示すように、アイソレーション溝103の内部
に埋設された二酸化シリコン膜113のみが残される。
こうして、シリコン基板101のアイソレーション溝1
03とその溝103の内部に残った二酸化シリコン膜1
13により、トレンチ・アイソレーション構造102が
形成される。
【0013】図8および図9に示す従来の方法では、高
密度プラズマCVD法によって二酸化シリコン膜113
を形成する工程において、図9(a)に示すように、ア
イソレーション溝103の内部の二酸化シリコン膜11
3にボイド(未充填部分)114が形成されやすい。こ
れは、アイソレーション溝103の幅が非常に狭く且つ
そのアスペクト比が高いため、CVD法としては埋設性
の良好な高密度プラズマCVD法によってもアイソレー
ション溝103の全体を二酸化シリコン膜113で充填
するのは困難であるからである。
【0014】ボイド114が存在すると、トレンチ・ア
イソレーション構造102の機械的強度が低下するだけ
ではなく、そのアイソレーション性能も低下する。ま
た、ボイド114は、CMP法によって平坦化した時
に、図9(b)に示すように基板101の表面に現れる
恐れがある。基板101の表面に現れたボイド114
は、後の工程で基板101の上方に形成される配線層の
断線などの問題を引き起こす。
【0015】図8および図9に示す従来の方法の改良と
して、高密度プラズマCVD法によって二酸化シリコン
膜113を形成する工程においてCVDの条件を変え、
当該工程におけるプラズマエッチング効果を上げてボイ
ド114の発生を防止する方法がある。
【0016】この方法によれば、ボイド114の発生を
防止できるが、プラズマエッチング効果を上げることに
よりアイソレーション溝103の開口部の周縁がプラズ
マエッチングされるため、図10に示すように、二酸化
シリコン膜113を形成する際にアイソレーション溝1
03の開口部が拡大されてしまう。したがって、この改
良された方法では、図8および図9に示す方法に比べて
アイソレーション溝103の幅が実質的に広がってしま
うので、アイソレーション領域の縮小という目的からす
れば好ましくない。また、アイソレーション溝103の
幅が広がることにより、アイソレーション性能が低下し
てリーク電流が増加するという問題も生じる。
【0017】他方、埋設性に優れた二酸化シリコン膜の
形成方法としては、いわゆるスピンコーティング(Spin
Coating)法が知られている。スピンコーティング法は
SOG(Spin−On−Glass)法とも呼ばれる。このスピ
ンコーティング(またはSOG)法は、シリコン基板を
回転させながらその表面にシリコンを含む膜材料の溶液
を滴下し、その溶液を遠心力によってそのシリコン基板
の全面に均一に塗布する方法である。その後、得られた
塗膜を加熱して溶媒を揮発させると共に化学反応を起こ
させ、シリコン基板の表面に二酸化シリコン膜を形成す
る。
【0018】このスピンコーティング法では、シリコン
を含む膜材料の溶液をシリコン基板の表面に滴下して遠
心力により塗布するため、極めて優れた埋設性を持つ。
シリコンを含む膜材料の溶液としては、水酸化シリコン
(シラノール、SiOH4)をアルコールなどの有機溶
剤に分散して得た溶液が一般的に使用される。
【0019】スピンコーティング法を用いてトレンチア
イソレーション構造102を形成する方法を図11に示
す。
【0020】図8および図9に示した方法と同様にし
て、シリコン基板101にアイソレーション溝103を
形成した後、水酸化シリコンを有機溶剤に分散して得た
溶液を用いて、スピンコーティング法により、シリコン
基板101の表面に水酸化シリコン溶液の塗膜107を
形成する。この時、図11(a)に示すように、水酸化
シリコン溶液の塗膜107は、アイソレーション溝10
3の全体に埋設されることができる。
【0021】その後、水酸化シリコン溶液の塗膜107
に対して所定の熱処理を行う。この熱処理により、水酸
化シリコン溶液の塗膜107は、加水分解および脱水縮
合反応によって二酸化シリコン膜104となる。
【0022】最後に、図8および図9に示した方法と同
様にして、CMP法により窒化シリコン膜106の上方
にある二酸化シリコン膜104を除去し、さらに窒化シ
リコン膜106と酸化シリコン膜105をエッチングに
より除去すると、図11(b)に示すようにトレンチ・
アイソレーション構造102が得られる。
【0023】しかし、このスピンコーティング法を用い
た方法では、次のような問題がある。
【0024】すなわち、水酸化シリコン溶液の塗膜10
7が二酸化シリコン膜104に変化する工程では、脱水
縮合反応により大きな体積収縮を生じる。このため、膜
厚が厚いアイソレーション溝103の内部ではその収縮
に耐えられず、その結果、図11(b)に示すように、
アイソレーション溝103の内部に残った二酸化シリコ
ン膜104にクラック117が発生する。
【0025】また、その脱水縮合反応によって形成され
る二酸化シリコン膜104は、十分な緻密化が行われず
に多孔質となるだけでなく、多量のシラノール基を含む
ことが分かっている。このため、窒化シリコン膜106
の上方にある二酸化シリコン膜104を除去するCMP
工程や、窒化シリコン膜106と酸化シリコン膜105
を除去するウエットエッチング工程において、それらの
影響を受けやすい。その結果、図11(b)に示すよう
に、アイソレーション溝103の内部に残った二酸化シ
リコン膜104の頂部に窪み116が形成されてしま
う。
【0026】二酸化シリコン膜105を熱酸化法で形成
した場合には、窪み116がいっそう形成されやすい。
これは、水酸化シリコン溶液の塗膜107の化学変化に
よって形成される二酸化シリコン膜104は、熱酸化に
よる二酸化シリコン膜105に比べて、ウエットエッチ
ングに対するエッチングレートが極端に大きいためであ
る。
【0027】
【発明が解決しようとする課題】上述したように、図8
および図9に示した従来の方法では、アイソレーション
溝103内に残った二酸化シリコン膜113にボイド1
06が形成されやすいという問題がある。
【0028】図10に示した従来の方法では、ボイド1
06の形成は防止できるが、アイソレーション領域の拡
大、アイソレーション性能の低下、リーク電流の増加と
いう問題が生じる。
【0029】図11に示した従来の方法では、アイソレ
ーション溝103の内部に残った二酸化シリコン膜10
4にクラック117や窪み116が生じやすいという問
題がある。
【0030】そこで、この発明の目的は、アイソレーシ
ョン領域の拡大、アイソレーション性能の低下、リーク
電流の増加といった問題を生じることなく、アイソレー
ション溝の内部に埋設される絶縁膜のボイド、クラッ
ク、窪みなどの欠陥を防止できるトレンチ・アイソレー
ション構造の形成方法を提供することにある。
【0031】この発明の他の目的は、アイソレーション
溝の幅が0.1μm程度の微細なアイソレーション構造
であっても、絶縁膜を良好にアイソレーション溝の内部
に埋設できるトレンチ・アイソレーションチ構造の形成
方法を提供することにある。
【0032】
【課題を解決するための手段】(1) この発明のトレ
ンチ・アイソレーション構造の形成方法は、半導体基板
の表面にアイソレーション溝を形成する第1工程と、ス
ピンコーティング法により過水素化シラザン重合体溶液
を前記半導体基板の表面に直接または他の膜を介して塗
布し、前記アイソレーション溝の内部を埋設する過水素
化シラザン重合体溶液の塗膜を形成する第2工程と、前
記過水素化シラザン重合体の塗膜を化学反応させて酸化
シリコン膜を形成する第3工程と、前記酸化シリコン膜
を選択的に除去してその酸化シリコン膜の前記アイソレ
ーション溝の内部に埋設された部分を残す第4工程とを
備え、前記酸化シリコン膜の前記アイソレーション溝の
内部に埋設された部分が、トレンチ・アイソレーション
構造のアイソレーション用絶縁物として機能するように
したことを特徴とする。
【0033】(2) この発明のトレンチ・アイソレー
ション構造の形成方法では、第2工程において、埋設性
の極めて優れたスピンコーティング法により過水素化シ
ラザン重合体溶液の塗膜を形成した後、その塗膜を化学
反応させて酸化シリコン膜を形成している。このため、
アイソレーション溝の幅が0.1μm程度の微細なアイ
ソレーション構造であっても、アイソレーション領域の
拡大、アイソレーション性能の低下、リーク電流の増加
といった問題を生じることなく、酸化シリコン膜を良好
にアイソレーション溝の内部に埋設できる。
【0034】また、スピンコーティング法を用いるの
で、アイソレーション溝内に残った酸化シリコン膜にボ
イドが形成されることはない。過水素化シラザン重合体
溶液の塗膜は酸化シリコン膜への変成の際にほとんど収
縮しないため、クラックも生じない。さらに、過水素化
シラザン重合体溶液の塗膜の化学反応によって得られる
酸化シリコン膜は緻密であり、エッチング耐性が高いの
で、余分な酸化シリコン膜を除去するCMP工程や基板
上に形成されている他の膜(例えば窒化シリコン膜や酸
化シリコン膜)を除去するウエットエッチング工程にお
いて、酸化シリコン膜はほとんど影響を受けない。よっ
て、これらの工程において酸化シリコン膜に窪みなどの
欠陥が生じることもない。
【0035】このように、この発明のトレンチ・アイソ
レーション構造の形成方法では、アイソレーション溝の
幅が0.1μm程度の微細なアイソレーション構造であ
っても、アイソレーション領域の拡大、アイソレーショ
ン性能の低下、リーク電流の増加といった問題を生じず
に、アイソレーション溝の内部に埋設される絶縁膜のボ
イド、クラック、窪みなどの欠陥を防止できる。換言す
れば、アイソレーション溝の幅が0.1μm程度の微細
なアイソレーション構造であっても、絶縁膜を良好にア
イソレーション溝の内部に埋設することが可能である。
【0036】(3) この発明のトレンチ・アイソレー
ション構造の形成方法の好ましい例では、前記第3工程
が、酸素、オゾンおよび水蒸気よりなる群から選ばれる
少なくとも一つを含む雰囲気中で行う熱処理とされる。
過水素化シラザン重合体をより確実に化学反応させて酸
化シリコンに変性できるからである。
【0037】この発明のトレンチ・アイソレーション構
造の形成方法の他の好ましい例では、前記第3工程が3
50℃以上の温度で行われる。過水素化シラザン重合体
をより確実に化学反応させて酸化シリコンに変性できる
からである。
【0038】この発明のトレンチ・アイソレーション構
造の形成方法のさらに他の好ましい例では、前記第3工
程と前記第4工程の間に、前記酸化シリコン膜に対して
700℃以上、1100℃以下の温度で熱処理を行い、
その酸化シリコン膜の緻密化を行う工程を含む。雰囲気
中の温度が700℃未満であると、以後の工程におい
て、前記酸化シリコン膜がガスを発生したり収縮したり
して、それらの工程に悪影響を与えるからである。ま
た、雰囲気中の温度が1100℃を越えると、半導体基
板が熱による劣化する恐れがあるからである。
【0039】この発明のトレンチ・アイソレーション構
造の形成方法のさらに他の好ましい例では、前記第2工
程と前記第3工程の間に、前記過水素化シラザン重合体
溶液の塗膜に対して不活性雰囲気中で熱処理を行い、そ
の過水素化シラザン重合体溶液の塗膜に含まれる溶媒を
揮発させる工程を含む。前記過水素化シラザン重合体溶
液の塗膜の膜質を変えずに、その塗膜に含まれる溶媒を
揮発させることができるからである。
【0040】この発明のトレンチ・アイソレーション構
造の形成方法のさらに他の好ましい例では、前記第1工
程と前記第2工程の間に、前記半導体基板の表面を酸化
して前記アイソレーション溝の開口部の角を丸める工程
を含む。この場合、アイソレーション溝の開口部の角が
丸くなることにより、半導体基板内で発生する電界がア
イソレーション溝の開口部の角に集中するのを防止する
ことができる。その結果、リーク電流がいっそう抑制さ
れて耐圧をより高めることができる利点がある。
【0041】(4) この発明のトレンチ・アイソレー
ション構造の形成方法において、前記第1工程は任意の
方法により実行できる。
【0042】前記第2工程は、スピンコーティング法で
あれば、その具体的な方法は任意に設定できる。過水素
化シラザン重合体溶液は、過水素化シラザン重合体を適
当な溶媒(好ましくは有機溶媒)に分散させることによ
り、容易に製作することができる。
【0043】この発明において好適に使用できる有機溶
媒としては、例えばキシレン、ジブチルエーテルが挙げ
られる。無機溶媒も使用可能である。
【0044】前記第3工程は、前記過水素化シラザン重
合体の塗膜を化学反応させて酸化シリコン膜を形成でき
るものであれば、任意の方法で実行できる。通常は熱処
理であるが、必ずしもこれに限定されない。
【0045】前記第4工程は、CMP法、ドライ・ウエ
ットエッチング法など、任意の方法で実行できる。
【0046】
【発明の実施の形態】以下、この発明の好適な実施の形
態を添付図面を参照しながら具体的に説明する。
【0047】[第1の実施形態]この発明の第1の実施
形態のトレンチ・アイソレーション構造の形成方法を図
1〜図4に示す。
【0048】まず、図1(a)に示すように、シリコン
基板1の表面に、熱酸化法により二酸化シリコン膜5
(厚さ20nm程度)を形成し、その上に減圧CVD法
で窒化シリコン膜6(厚さ200nm程度)を形成す
る。この時、シリコン基板1の裏面にも同様の膜が形成
されるが、この発明とは無関係であり且つ後の工程で除
去されるため、省略している。
【0049】次に、図1(b)に示すように、フォトレ
ジスト(図示せず)を窒化シリコン膜6上に塗布した
後、得られたフォトレジスト膜をフォトリソグラフィ法
により露光、現像してパターン化する。このパターン化
されたフォトレジスト膜は、アイソレーション溝が形成
される部分に窓を持つ。
【0050】そして、このパターン化されたフォトレジ
スト膜をマスクとして、窒化シリコン膜6と二酸化シリ
コン膜5を順にドライエッチングする。それによって、
図1(b)に示すように、フォトレジスト膜の窓に対応
する箇所に窒化シリコン膜6と二酸化シリコン膜5を貫
通する孔18が形成される。この孔18は、フォトレジ
スト膜の窓に対応するパターンを持つ。
【0051】フォトレジスト膜を除去した後、貫通孔1
8を備えた窒化シリコン膜6をマスクとしてシリコン基
板1をドライエッチングし、シリコン基板1の表面に図
1(c)に示すようなアイソレーション溝3を形成す
る。このアイソレーション溝3は、前記フォトレジスト
膜の窓に対応するパターンを持ち、その幅は例えば0.
1μm、深さは例えば0.5μmである。
【0052】以上の工程は、図7および図8に示した従
来の方法と同じである。
【0053】続いて、貫通孔18を備えた窒化シリコン
膜6の上に、図2(a)に示すように、シリコン基板1
の全表面を覆うように過水素化シラザン(パーハイドロ
・シラザン)重合体[(SiH2NH)n]の溶液の塗膜
7(厚さ400nm程度)を形成する。
【0054】この過水素化シラザン重合体溶液の塗膜7
は、過水素化シラザン重合体をキシレン中に分散して過
水素化シラザン重合体溶液を生成し、その過水素化シラ
ザン重合体溶液をスピンコーティング法により窒化シリ
コン膜6の表面に塗布することにより形成される。この
ため、幅が0.1μm、深さが0.5μmといった狭く
てアスペクト比の高いアイソレーション溝3であっても
十分に埋設・充填され、図2(a)に示すように、アイ
ソレーション溝3の内部の塗膜7にボイド(未充填)は
まったく生じない。
【0055】スピンコーティング法の条件は、例えば、
シリコン基板1の回転速度を4000rpm、回転時間
を20秒間とする。
【0056】その後、窒化シリコン膜6の表面に形成さ
れた過水素化シラザン重合体溶液の塗膜7に対して所定
の熱処理を行う。この熱処理によって、過水素化シラザ
ン重合体溶液の塗膜7は二酸化シリコン膜4に変性す
る。
【0057】過水素化シラザン重合体溶液の塗膜7の熱
処理では、図4に示すように、三つのステップS1,S
2,S3を順に行う。
【0058】ステップS1では、過水素化シラザン重合
体溶液の塗膜7を備えたシリコン基板1を、ホットプレ
ート上で200℃の不活性雰囲気中に3分間放置し、有
機溶剤のキシレンを揮発させる。
【0059】ステップS2では、過水素化シラザン重合
体溶液の塗膜7を備えたシリコン基板1を400℃の水
蒸気(H2O)雰囲気の電気炉内に60分放置する。こ
のステップS2において、過水素化シラザン重合体溶液
の塗膜7は次の化学反応式(1)に従って二酸化シリコ
ン膜4に変性する。
【0060】 SiH2NH + 2O → SiO2 + NH3 (1) 化学式(1)から明らかなように、過水素化シラザンS
iH2NHは水蒸気の分解により生成される酸素Oと反
応し、二酸化シリコンSiO2とアンモニアNH3を発生
する。このアンモニアNH3はこの化学反応において触
媒として働くため、過水素化シラザン重合体溶液の塗膜
7に含まれる過水素化シラザンはすべて二酸化シリコン
に変成され、塗膜7内にまったく残留しない。その結
果、変成によって得られる二酸化シリコン膜4は密度が
高くなる。しかも、過水素化シラザン重合体溶液の塗膜
7は、二酸化シリコン膜4への変成の際にほとんど収縮
しないため、クラックも生じない。このように、二酸化
シリコン膜4は優れたエッチング耐性を持つ。
【0061】ステップS3では、二酸化シリコン膜4を
備えたシリコン基板1を900℃の不活性雰囲気の電気
炉内に60分放置し、過水素化シラザン重合体溶液の塗
膜7中に残っている余分なアンモニア、水などの不純物
を取り除く。これにより、二酸化シリコン膜4はさらに
緻密化され、密度がいっそう高くなる。
【0062】引き続いて、過水素化シラザン重合体溶液
の塗膜7の熱処理により得た二酸化シリコン膜4をCM
P法により、窒化シリコン膜6の表面が露出するまで研
磨して除去する。この時、二酸化シリコン膜4は、図3
(a)に示すように、シリコン基板1のアイソレーショ
ン溝3と、窒化シリコン膜6および二酸化シリコン膜5
を貫通する貫通孔18の内部に残される。アイソレーシ
ョン溝3の内部に残った二酸化シリコン膜4の頂部は、
ほぼ平坦となる。
【0063】続いて、窒化シリコン膜6を高温(例えば
160℃)のリン酸を用いたウエットエッチングによ
り、また、二酸化シリコン膜5を緩衝化ふっ酸を用いた
ウエットエッチングにより、順に除去する。
【0064】以上の工程で、図3(b)に示すように、
シリコン基板1にトレンチ・アイソレーション構造2a
が形成される。
【0065】アイソレーション溝3に残された二酸化シ
リコン膜4は、窒化シリコン膜6のエッチング工程では
エッチングされず、続く二酸化シリコン膜5のエッチン
グ工程で二酸化シリコン膜5と共にエッチングされるの
で、アイソレーション溝3に残された二酸化シリコン膜
4の上端部は、図3(b)に示すようにアイソレーショ
ン溝3から突出する。このトレンチ・アイソレーション
構造2aは、二酸化シリコン膜4の上端が突出したこの
状態で使用される。
【0066】以上述べたように、この発明の第1実施形
態のトレンチ・アイソレーションチ構造の形成方法で
は、埋設性の極めて優れたスピンコーティング法により
過水素化シラザン重合体溶液の塗膜7を形成した後、熱
処理によってその塗膜7を二酸化シリコン膜4に変成し
ている。このため、アイソレーション溝の幅が0.1μ
m程度の微細なアイソレーション構造であっても、アイ
ソレーション領域の拡大、アイソレーション性能の低
下、リーク電流の増加といった問題を生じることなく、
酸化シリコン膜を良好にアイソレーション溝3の内部に
埋設できる。
【0067】また、スピンコーティング法を用いるの
で、アイソレーション溝3内に残った二酸化シリコン膜
にボイドが形成されることはない。過水素化シラザン重
合体溶液の塗膜7は酸化シリコン膜への変成の際にほと
んど収縮しないため、クラックも生じない。さらに、過
水素化シラザン重合体溶液の塗膜7の化学反応によって
得られる二酸化シリコン膜4は緻密であり、エッチング
耐性が高いので、余分な二酸化シリコン膜を除去するC
MP工程や、基板1上に形成されている窒化シリコン膜
6や酸化シリコン膜5を除去するウエットエッチング工
程において、二酸化シリコン膜4はほとんど影響を受け
ない。よって、これらの工程において二酸化シリコン膜
4に窪みなどの欠陥が生じることもない。
【0068】このように、この発明の第1実施形態のト
レンチ・アイソレーション構造の形成方法では、アイソ
レーション溝の幅が0.1μm程度の微細なアイソレー
ション構造であっても、アイソレーション領域の拡大、
アイソレーション性能の低下、リーク電流の増加といっ
た問題を生じずに、アイソレーション溝の内部に埋設さ
れる絶縁膜のボイド、クラック、窪みなどの欠陥を防止
できる。
【0069】(確認試験)この発明の第1実施形態の方
法の作用効果を確認するために、以下の条件で試験を行
った。
【0070】(a)第1実施形態の方法に対応する過水
素化シラザン重合体を用いた場合、(b)過水素化シラ
ザン重合体に代えて水酸化シリコン(シラノール)を用
いた場合(図11の従来例に対応する)、(c)高密度
プラズマCVD法を用いた場合(図9の従来例に対応す
る)について、得られた二酸化シリコン膜の収縮率とウ
エットエッチング・レートを比較した。
【0071】二酸化シリコン膜の収縮率は、(a)〜
(c)の各場合において得られたトレンチ・アイソレー
ション構造に対して、900℃の窒素雰囲気で60分間
の熱処理を行い、その熱処理の前後の厚さの変化を測定
して算出した。
【0072】ウエットエッチング・レートは、(a)〜
(c)の各場合において得られた二酸化シリコン膜と、
950℃の水蒸気雰囲気中での熱酸化により形成した二
酸化シリコン膜とを、ふっ酸(HF)とふっ化アンモニ
ウム(NH4F)を1:30の比で混合して得た緩衝化
ふっ酸を用いてエッチングし、こうして得られたウエッ
トエッチング・レートについて、熱酸化により形成した
二酸化シリコン膜のウエットエッチング・レートに対す
る比を算出した。
【0073】その結果を表1に示す。
【0074】
【表1】
【0075】表1より以下のことが分かる。
【0076】二酸化シリコン膜の膜収縮率は、水酸化シ
リコン(シラノール)を使用した(b)の場合は30%
と大きいのに対し、過水素化シラザン重合体を使用した
第1実施形態(a)の場合と、高密度プラズマCVD法
を使用した(c)の場合には3%と非常に低い値となっ
ている。このことから、第1実施形態(a)の場合の二
酸化シリコン膜の収縮率は、高密度プラズマCVD法を
使用した(c)の場合と同等に低いことが確認された。
【0077】ウェットエッチング・レートは、過水素化
シラザン重合体を使用した第1実施形態(a)の場合に
は1.5倍となっており、水酸化シリコン(シラノー
ル)を使用した(b)の場合の30倍に比べて非常に低
い値になっている。このことから、第1実施形態(a)
の場合のウェットエッチング・レートは、高密度プラズ
マCVD法を使用した(c)の場合と同等に低いこと
が、換言すれば、第1実施形態(a)の場合の二酸化シ
リコン膜の密度は、高密度プラズマCVD法を使用した
(c)の場合と同等に高いことが確認された。
【0078】[第2の実施形態]この発明の第2の実施
形態のトレンチ・アイソレーション構造の形成方法を図
5〜図7に示す。
【0079】まず、第1実施形態と同様にして、シリコ
ン基板1の表面にアイソレーション溝3を形成する(図
1参照)。
【0080】その後、熱酸化法でシリコン基板1を酸化
することにより、二酸化シリコン膜8(厚さ30nm)
を形成する。図5に示すように、この二酸化シリコン膜
8は、シリコン基板1の表面(すなわち、シリコン基板
1と二酸化シリコン膜5との界面)と、アイソレーショ
ン溝3の内壁面に形成される。この熱酸化工程により、
アイソレーション溝3の開口部の角9が丸められる。
【0081】その後の工程は第1実施形態と同じであ
る。すなわち、図6(a)に示すように、過水素化シラ
ザン重合体をキシレンに分散して得た過水素化シラザン
重合体溶液7を、スピンコーティング法によりシリコン
基板1の表面に塗布し、過水素化シラザン重合体の塗膜
7を形成する。
【0082】次に、過水素化シラザン重合体の塗膜7に
ついて第1実施形態と同じ熱処理を行い、図6(b)に
示すように、窒化シリコン膜6の上に二酸化シリコン膜
4を形成する。そして、第1実施形態と同様に、CMP
法により窒化シリコン膜6の上の二酸化シリコン膜4を
除去してから(図7(a)参照)、窒化シリコン膜6と
二酸化シリコン膜5をウエットエッチングにより順に除
去する。この時の状態は図7(b)に示すようになる。
【0083】アイソレーション溝3に残された二酸化シ
リコン膜4の上端部は、図7(b)に示すようにアイソ
レーション溝3から突出する。このトレンチ・アイソレ
ーション構造2bは、二酸化シリコン膜4の上端が突出
したこの状態で使用される。
【0084】以上の工程により、シリコン基板1の表面
にトレンチ・アイソレーション構造2bが形成される。
この方法によって形成されたトレンチ・アイソレーショ
ン構造2bは、第1実施形態の方法によって形成された
トレンチ・アイソレーション構造2aと同じ工程を含ん
でいるから、第1実施形態の方法と同じ効果が得られ
る。
【0085】さらに、アイソレーション溝3の開口部の
角9が丸くなっていると共に、二酸化シリコン膜4と8
の二層構造になっているので、シリコン基板1内部に生
じる電界が角9に集中するのを防止して、第1実施形態
の方法よりもリーク電流をいっそう抑制することができ
る。よって、第1実施形態の方法によって形成されたト
レンチ・アイソレーション構造2aに比べて耐圧を上げ
ることができる利点がある。
【0086】
【発明の効果】以上説明した通り、この発明のトレンチ
・アイソレーション構造の形成方法によれば、アイソレ
ーション領域の拡大、アイソレーション能力の低下、リ
ーク電流の増加といった問題を生じることなく、アイソ
レーション溝の内部に埋設される絶縁膜のボイド、クラ
ック、窪みなどの欠陥を防止できる。
【0087】また、アイソレーション溝の幅が0.1μ
m程度の微細なアイソレーション構造であっても、絶縁
膜を良好にアイソレーション溝の内部に埋設できる。
【図面の簡単な説明】
【図1】この発明の第1実施形態のトレンチ・アイソレ
ーション構造の形成方法の各工程を示す部分断面図であ
る。
【図2】この発明の第1実施形態のトレンチ・アイソレ
ーション構造の形成方法の各工程を示す部分断面図で、
図1の続きである。
【図3】この発明の第1実施形態のトレンチ・アイソレ
ーション構造の形成方法の各工程を示す部分断面図で、
図2の続きである。
【図4】この発明の第1実施形態のトレンチ・アイソレ
ーション構造の形成方法における過水素化シラザン重合
体溶液の塗膜の熱処理工程を示すフローチャートであ
る。
【図5】この発明の第2実施形態のトレンチ・アイソレ
ーション構造の形成方法の各工程を示す部分断面図であ
る。
【図6】この発明の第2実施形態のトレンチ・アイソレ
ーション構造の形成方法の各工程を示す部分断面図で、
図5の続きである。
【図7】この発明の第2実施形態のトレンチ・アイソレ
ーション構造の形成方法の各工程を示す部分断面図で、
図6の続きである。
【図8】従来のトレンチ・アイソレーション構造の形成
方法の各工程を示す部分断面図である。
【図9】従来のトレンチ・アイソレーション構造の形成
方法の各工程を示す部分断面図で、図9の続きである。
【図10】他の従来のトレンチ・アイソレーション構造
の形成方法で形成されたトレンチ・アイソレーション構
造の部分断面図である。
【図11】さらに他の従来のトレンチ・アイソレーショ
ン構造の形成方法の各工程を示す部分断面図である。
【符号の説明】
1 シリコン基板 2a、2b トレンチ・アイソレーション構造 3 アイソレーション溝 4 二酸化シリコン膜 5 二酸化シリコン膜 6 窒化シリコン膜 7 過水素化シラザン重合体溶液の塗膜 8 二酸化シリコン膜 9 アイソレーション溝の角 18 貫通孔

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の表面にアイソレーション溝
    を形成する第1工程と、 スピンコーティング法により過水素化シラザン重合体溶
    液を前記半導体基板の表面に直接または他の膜を介して
    塗布し、前記アイソレーション溝の内部を埋設する過水
    素化シラザン重合体溶液の塗膜を形成する第2工程と、 前記過水素化シラザン重合体の塗膜を化学反応させて酸
    化シリコン膜を形成する第3工程と、 前記酸化シリコン膜を選択的に除去してその酸化シリコ
    ン膜の前記アイソレーション溝の内部に埋設された部分
    を残す第4工程とを備え、 前記酸化シリコン膜の前記アイソレーション溝の内部に
    埋設された部分が、トレンチ・アイソレーション構造の
    アイソレーション用絶縁物として機能するようにしたこ
    とを特徴とするトレンチ・アイソレーション構造の形成
    方法。
  2. 【請求項2】 前記第3工程が、酸素、オゾンおよび水
    蒸気よりなる群から選ばれる少なくとも一つを含む雰囲
    気中で行う熱処理である請求項1に記載のトレンチ・ア
    イソレーション構造の形成方法。
  3. 【請求項3】 前記第3工程が、350℃以上の温度で
    行われる請求項1または2に記載のトレンチ・アイソレ
    ーション構造の形成方法。
  4. 【請求項4】 前記第3工程と前記第4工程の間に、前
    記酸化シリコン膜に対して700℃以上、1100℃以
    下の温度で熱処理を行い、その酸化シリコン膜の緻密化
    を行う工程を含んでいる請求項1〜3のいずれかに記載
    のトレンチ・アイソレーション構造の形成方法。
  5. 【請求項5】 前記第2工程と前記第3工程の間に、前
    記過水素化シラザン重合体溶液の塗膜に対して不活性雰
    囲気中で熱処理を行い、その過水素化シラザン重合体溶
    液の塗膜に含まれる溶媒を揮発させる工程を含んでいる
    請求項1〜4のいずれかに記載のトレンチ・アイソレー
    ション構造の形成方法。
  6. 【請求項6】 前記第1工程と前記第2工程の間に、前
    記半導体基板の表面を酸化して前記アイソレーション溝
    の開口部の角を丸める工程を含んでいる請求項1〜5の
    いずれかに記載のトレンチ・アイソレーション構造の形
    成方法。
JP11642798A 1998-04-27 1998-04-27 トレンチ・アイソレーション構造の形成方法 Expired - Fee Related JP3178412B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11642798A JP3178412B2 (ja) 1998-04-27 1998-04-27 トレンチ・アイソレーション構造の形成方法
US09/299,020 US6191002B1 (en) 1998-04-27 1999-04-26 Method of forming trench isolation structure
CN99107542A CN1113407C (zh) 1998-04-27 1999-04-27 形成沟槽隔离结构的方法
KR1019990015006A KR100334474B1 (ko) 1998-04-27 1999-04-27 트렌치 분리 구조체의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11642798A JP3178412B2 (ja) 1998-04-27 1998-04-27 トレンチ・アイソレーション構造の形成方法

Publications (2)

Publication Number Publication Date
JPH11307626A true JPH11307626A (ja) 1999-11-05
JP3178412B2 JP3178412B2 (ja) 2001-06-18

Family

ID=14686837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11642798A Expired - Fee Related JP3178412B2 (ja) 1998-04-27 1998-04-27 トレンチ・アイソレーション構造の形成方法

Country Status (4)

Country Link
US (1) US6191002B1 (ja)
JP (1) JP3178412B2 (ja)
KR (1) KR100334474B1 (ja)
CN (1) CN1113407C (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001082357A1 (en) * 2000-04-25 2001-11-01 Tonen General Sekiyu K.K. Method for sealing fine groove with siliceous material and substrate having siliceous coating formed thereon
JP2005045230A (ja) * 2003-07-21 2005-02-17 Samsung Electronics Co Ltd スピンオンガラスによるシリコン酸化膜の形成方法
JP2005116706A (ja) * 2003-10-06 2005-04-28 Tokyo Electron Ltd 熱処理方法及び熱処理装置
JP2005340446A (ja) * 2004-05-26 2005-12-08 Toshiba Corp 半導体装置およびその製造方法
JP2005347636A (ja) * 2004-06-04 2005-12-15 Az Electronic Materials Kk トレンチ・アイソレーション構造の形成方法
JP2006253310A (ja) * 2005-03-09 2006-09-21 Toshiba Corp 過水素化ポリシラザン溶液およびそれを用いた半導体装置の製造方法
US7214595B2 (en) 2003-06-27 2007-05-08 Kabushiki Kaisha Toshiba Method of producing semiconductor devices
US7238587B2 (en) * 2005-02-09 2007-07-03 Kabushiki Kaisha Toshiba Semiconductor device fabrication method
JP2007214278A (ja) * 2006-02-08 2007-08-23 Fujitsu Ltd 半導体装置の製造方法および半導体装置
US7279769B2 (en) 2004-05-25 2007-10-09 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
WO2008035820A1 (fr) * 2006-09-21 2008-03-27 Jsr Corporation Composition de résine de silicone et procédé de formation d'une isolation de tranchée
JP2008101206A (ja) * 2006-09-21 2008-05-01 Jsr Corp シリコーン樹脂、シリコーン樹脂組成物およびトレンチアイソレーションの形成方法
US7402499B2 (en) 2005-06-02 2008-07-22 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US7413987B2 (en) 2002-10-02 2008-08-19 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device
JP2008266119A (ja) * 2006-11-24 2008-11-06 Jsr Corp シリコーン樹脂、シリコーン樹脂組成物およびトレンチアイソレーションの形成方法
WO2009107768A1 (ja) * 2008-02-29 2009-09-03 Azエレクトロニックマテリアルズ株式会社 シリカ質膜の形成方法およびそれにより形成されたシリカ質膜
JP2009212433A (ja) * 2008-03-06 2009-09-17 Az Electronic Materials Kk シリカ質膜の製造に用いる浸漬用溶液およびそれを用いたシリカ質膜の製造法
DE10053201B4 (de) * 2000-05-02 2010-03-04 Samsung Electronics Co., Ltd., Suwon Herstellung einer Siliziumoxidschicht bei einem Halbleiterherstellungsprozess unter Verwendung einer Aufschleuder-Glaszusammensetzung
JP2010177647A (ja) * 2009-02-02 2010-08-12 Asahi Kasei E-Materials Corp ポリシラザン系トレンチ埋め込み用組成物
JP2010232433A (ja) * 2009-03-27 2010-10-14 Toshiba Corp 半導体装置の製造方法
JPWO2009096603A1 (ja) * 2008-02-01 2011-05-26 Jsr株式会社 トレンチアイソレーションの形成方法
US8941162B2 (en) 2010-10-13 2015-01-27 Ps4 Luxco S.A.R.L. Semiconductor device, method for forming the same, and data processing system
JP6524369B1 (ja) * 2018-03-20 2019-06-05 日本碍子株式会社 圧電性材料基板と支持基板との接合体
WO2019181087A1 (ja) * 2018-03-20 2019-09-26 日本碍子株式会社 圧電性材料基板と支持基板との接合体

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157385B2 (en) * 2003-09-05 2007-01-02 Micron Technology, Inc. Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry
US6300219B1 (en) * 1999-08-30 2001-10-09 Micron Technology, Inc. Method of forming trench isolation regions
KR100671155B1 (ko) * 2001-06-26 2007-01-17 매그나칩 반도체 유한회사 반도체 장치의 소자분리막 형성 방법
TWI248159B (en) * 2002-01-25 2006-01-21 Nanya Technology Corp Manufacturing method for shallow trench isolation with high aspect ratio
US6777308B2 (en) * 2002-05-17 2004-08-17 Micron Technology, Inc. Method of improving HDP fill process
JP3699956B2 (ja) 2002-11-29 2005-09-28 株式会社東芝 半導体装置の製造方法
JP2004273519A (ja) * 2003-03-05 2004-09-30 Clariant (Japan) Kk トレンチ・アイソレーション構造の形成方法
US6869860B2 (en) * 2003-06-03 2005-03-22 International Business Machines Corporation Filling high aspect ratio isolation structures with polysilazane based material
US7125815B2 (en) * 2003-07-07 2006-10-24 Micron Technology, Inc. Methods of forming a phosphorous doped silicon dioxide comprising layer
US20070123051A1 (en) * 2004-02-26 2007-05-31 Reza Arghavani Oxide etch with nh4-nf3 chemistry
US7053010B2 (en) * 2004-03-22 2006-05-30 Micron Technology, Inc. Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells
DE102005005327A1 (de) * 2004-05-17 2005-12-15 Infineon Technologies Ag Feldefekttansistor, Transistoranordnung sowie Verfahren zur Herstellung eines halbleitenden einkristallinen Substrats und einer Transistoranordnung
US7521378B2 (en) * 2004-07-01 2009-04-21 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification
JP2006054353A (ja) * 2004-08-13 2006-02-23 Az Electronic Materials Kk フラットバンドシフトの少ないシリカ質膜およびその製造法
US7235459B2 (en) * 2004-08-31 2007-06-26 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry
JP2006128246A (ja) 2004-10-27 2006-05-18 Toshiba Corp 半導体製造装置、液体容器および半導体装置の製造方法
KR100645189B1 (ko) * 2004-12-24 2006-11-10 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR100607785B1 (ko) * 2004-12-31 2006-08-02 동부일렉트로닉스 주식회사 스플릿 게이트 플래시 이이피롬의 제조방법
US7217634B2 (en) * 2005-02-17 2007-05-15 Micron Technology, Inc. Methods of forming integrated circuitry
US7510966B2 (en) * 2005-03-07 2009-03-31 Micron Technology, Inc. Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines
US7682927B2 (en) * 2005-03-25 2010-03-23 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US8012847B2 (en) 2005-04-01 2011-09-06 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry
JP4417882B2 (ja) 2005-05-27 2010-02-17 株式会社東芝 半導体装置の製造方法
JP4509868B2 (ja) * 2005-06-07 2010-07-21 株式会社東芝 半導体装置の製造方法
JP5091428B2 (ja) 2005-06-14 2012-12-05 株式会社東芝 半導体装置の製造方法
JP2007221058A (ja) * 2006-02-20 2007-08-30 Toshiba Corp 半導体装置の製造方法
JPWO2008029834A1 (ja) * 2006-09-08 2010-01-21 Azエレクトロニックマテリアルズ株式会社 シリカ質膜形成用組成物およびそれを用いたシリカ質膜の製造法
KR100870322B1 (ko) * 2007-02-09 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
JP2009071168A (ja) 2007-09-14 2009-04-02 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2010003983A (ja) * 2008-06-23 2010-01-07 Az Electronic Materials Kk シャロー・トレンチ・アイソレーション構造とその形成方法
US7994002B2 (en) 2008-11-24 2011-08-09 Applied Materials, Inc. Method and apparatus for trench and via profile modification
US8105956B2 (en) 2009-10-20 2012-01-31 Micron Technology, Inc. Methods of forming silicon oxides and methods of forming interlevel dielectrics
JP5781323B2 (ja) * 2011-02-18 2015-09-16 メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングMerck Patent GmbH 絶縁膜の形成方法
JP6060460B2 (ja) 2012-11-22 2017-01-18 アーゼット・エレクトロニック・マテリアルズ(ルクセンブルグ)ソシエテ・ア・レスポンサビリテ・リミテ シリカ質膜の形成方法及び同方法で形成されたシリカ質膜
US9935000B2 (en) 2016-02-29 2018-04-03 Intel Corporation Slit stress modulation in semiconductor substrates
CN111599675A (zh) * 2020-05-25 2020-08-28 上海华力集成电路制造有限公司 一种自对准双重图形化的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59189650A (ja) 1983-04-13 1984-10-27 Fujitsu Ltd 素子間分離方法
JPS6148935A (ja) 1984-08-16 1986-03-10 Matsushita Electronics Corp 半導体装置の製造方法
JPH0656866B2 (ja) 1985-11-12 1994-07-27 日本電気株式会社 半導体素子分離領域の形成方法
JPH01223742A (ja) 1988-03-02 1989-09-06 Nec Corp トレンチ絶縁分離層の形成方法
JPH05243212A (ja) 1992-02-28 1993-09-21 Fujitsu Ltd 半導体装置の製造方法
JP2790163B2 (ja) 1993-07-29 1998-08-27 富士通株式会社 シリコン酸化膜の形成方法、半導体装置の製造方法及びフラットディスプレイ装置の製造方法
JPH088248A (ja) 1994-06-16 1996-01-12 Fujitsu Ltd 半導体装置の製造方法
JP3390890B2 (ja) 1994-10-13 2003-03-31 富士通株式会社 半導体装置の製造方法
US6064104A (en) * 1996-01-31 2000-05-16 Advanced Micro Devices, Inc. Trench isolation structures with oxidized silicon regions and method for making the same
JP2904110B2 (ja) 1996-04-02 1999-06-14 日本電気株式会社 半導体装置の製造方法

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001082357A1 (en) * 2000-04-25 2001-11-01 Tonen General Sekiyu K.K. Method for sealing fine groove with siliceous material and substrate having siliceous coating formed thereon
EP1278238A1 (en) * 2000-04-25 2003-01-22 Tonen General Sekiyu K.K. Method for sealing fine groove with siliceous material and substrate having siliceous coating formed thereon
US6767641B1 (en) 2000-04-25 2004-07-27 Clariant Finance (Bvi) Limited Method for sealing fine groove with siliceous material and substrate having siliceous coating formed thereon
EP1278238A4 (en) * 2000-04-25 2009-07-15 Az Electronic Materials Usa METHOD FOR SEALING A FINE RILE WITH SILICON DIOXIDE-CONTAINING MATERIAL AND SUBSTRATE WITH A SILICON-DIOXID-CONTAINING COATING THEREWITH
JP2001308090A (ja) * 2000-04-25 2001-11-02 Tonengeneral Sekiyu Kk 微細溝をシリカ質材料で埋封する方法及びシリカ質膜付き基材
KR100724301B1 (ko) * 2000-04-25 2007-06-04 에이제토 엘렉토로닉 마티리알즈 가부시키가이샤 미세한 홈을 실리카질 재료로 매립 밀봉하는 방법 및실리카질 막 부착 기재
DE10053201B4 (de) * 2000-05-02 2010-03-04 Samsung Electronics Co., Ltd., Suwon Herstellung einer Siliziumoxidschicht bei einem Halbleiterherstellungsprozess unter Verwendung einer Aufschleuder-Glaszusammensetzung
US7413987B2 (en) 2002-10-02 2008-08-19 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device
US7214595B2 (en) 2003-06-27 2007-05-08 Kabushiki Kaisha Toshiba Method of producing semiconductor devices
JP2005045230A (ja) * 2003-07-21 2005-02-17 Samsung Electronics Co Ltd スピンオンガラスによるシリコン酸化膜の形成方法
JP2005116706A (ja) * 2003-10-06 2005-04-28 Tokyo Electron Ltd 熱処理方法及び熱処理装置
US7279769B2 (en) 2004-05-25 2007-10-09 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
JP2005340446A (ja) * 2004-05-26 2005-12-08 Toshiba Corp 半導体装置およびその製造方法
JP4594648B2 (ja) * 2004-05-26 2010-12-08 株式会社東芝 半導体装置およびその製造方法
WO2005119758A1 (ja) * 2004-06-04 2005-12-15 Az Electronic Materials (Japan) K.K. トレンチ・アイソレーション構造の形成方法
JP2005347636A (ja) * 2004-06-04 2005-12-15 Az Electronic Materials Kk トレンチ・アイソレーション構造の形成方法
US7238587B2 (en) * 2005-02-09 2007-07-03 Kabushiki Kaisha Toshiba Semiconductor device fabrication method
US7598151B2 (en) 2005-02-09 2009-10-06 Kabushki Kaisha Toshiba Semiconductor device fabrication method
JP2006253310A (ja) * 2005-03-09 2006-09-21 Toshiba Corp 過水素化ポリシラザン溶液およびそれを用いた半導体装置の製造方法
JP4672400B2 (ja) * 2005-03-09 2011-04-20 株式会社東芝 過水素化ポリシラザン溶液およびそれを用いた半導体装置の製造方法
US7402499B2 (en) 2005-06-02 2008-07-22 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US8106475B2 (en) 2005-06-02 2012-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2007214278A (ja) * 2006-02-08 2007-08-23 Fujitsu Ltd 半導体装置の製造方法および半導体装置
JP2008101206A (ja) * 2006-09-21 2008-05-01 Jsr Corp シリコーン樹脂、シリコーン樹脂組成物およびトレンチアイソレーションの形成方法
WO2008035820A1 (fr) * 2006-09-21 2008-03-27 Jsr Corporation Composition de résine de silicone et procédé de formation d'une isolation de tranchée
JP2008266119A (ja) * 2006-11-24 2008-11-06 Jsr Corp シリコーン樹脂、シリコーン樹脂組成物およびトレンチアイソレーションの形成方法
JPWO2009096603A1 (ja) * 2008-02-01 2011-05-26 Jsr株式会社 トレンチアイソレーションの形成方法
WO2009107768A1 (ja) * 2008-02-29 2009-09-03 Azエレクトロニックマテリアルズ株式会社 シリカ質膜の形成方法およびそれにより形成されたシリカ質膜
JP2009206440A (ja) * 2008-02-29 2009-09-10 Az Electronic Materials Kk シリカ質膜の形成方法およびそれにより形成されたシリカ質膜
US8889229B2 (en) 2008-02-29 2014-11-18 AA Electronics Materials USA Corp. Method for formation of siliceous film and siliceous film formed by the method
JP2009212433A (ja) * 2008-03-06 2009-09-17 Az Electronic Materials Kk シリカ質膜の製造に用いる浸漬用溶液およびそれを用いたシリカ質膜の製造法
JP2010177647A (ja) * 2009-02-02 2010-08-12 Asahi Kasei E-Materials Corp ポリシラザン系トレンチ埋め込み用組成物
JP2010232433A (ja) * 2009-03-27 2010-10-14 Toshiba Corp 半導体装置の製造方法
US8941162B2 (en) 2010-10-13 2015-01-27 Ps4 Luxco S.A.R.L. Semiconductor device, method for forming the same, and data processing system
JP6524369B1 (ja) * 2018-03-20 2019-06-05 日本碍子株式会社 圧電性材料基板と支持基板との接合体
WO2019181087A1 (ja) * 2018-03-20 2019-09-26 日本碍子株式会社 圧電性材料基板と支持基板との接合体
KR20200115654A (ko) * 2018-03-20 2020-10-07 엔지케이 인슐레이터 엘티디 압전성 재료 기판과 지지 기판의 접합체
US10965268B2 (en) 2018-03-20 2021-03-30 Ngk Insulators, Ltd. Bonded body of piezoelectric material substrate and supporting substrate

Also Published As

Publication number Publication date
KR100334474B1 (ko) 2002-04-26
CN1234607A (zh) 1999-11-10
CN1113407C (zh) 2003-07-02
US6191002B1 (en) 2001-02-20
KR19990083521A (ko) 1999-11-25
JP3178412B2 (ja) 2001-06-18

Similar Documents

Publication Publication Date Title
JP3178412B2 (ja) トレンチ・アイソレーション構造の形成方法
US6417073B2 (en) Method for forming element isolating region
US7351661B2 (en) Semiconductor device having trench isolation layer and a method of forming the same
KR100568100B1 (ko) 트렌치형 소자 분리막 형성 방법
KR100574731B1 (ko) 반도체 장치의 제조 방법
US7442620B2 (en) Methods for forming a trench isolation structure with rounded corners in a silicon substrate
JP2006156471A (ja) 半導体装置および半導体装置の製造方法
US6649488B2 (en) Method of shallow trench isolation
JP2005150500A (ja) 半導体装置および半導体装置の製造方法
KR20010030004A (ko) 반도체 장치의 제조 방법
JP2000183150A (ja) 半導体装置の製造方法
US6368973B1 (en) Method of manufacturing a shallow trench isolation structure
US7214595B2 (en) Method of producing semiconductor devices
KR20060036948A (ko) 반도체 장치의 제조 방법 및 이를 이용한 반도체 장치의 소자 분리막 제조 방법
US7579256B2 (en) Method for forming shallow trench isolation in semiconductor device using a pore-generating layer
JP2003258082A (ja) 半導体装置の製造方法
KR100369338B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100782789B1 (ko) 반도체 소자의 제조 방법
JP2000306990A (ja) 半導体装置の製造方法
JPH11274286A (ja) 素子分離領域の形成方法
KR20010109544A (ko) 반도체 장치의 소자분리막 형성 방법
US20020127863A1 (en) Method of fabricating recessed locos isolation for semiconductor device
KR20030009634A (ko) 트렌치 소자분리 구조체 및 그 형성 방법
JP2000049220A (ja) 浅簿トレンチ絶縁構造の製造方法及び基板プレ―ナ化方法
KR20020009882A (ko) 반도체 집적회로의 트렌치 소자분리 방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees