KR100645189B1 - 반도체 소자의 소자 분리막 형성 방법 - Google Patents

반도체 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR100645189B1
KR100645189B1 KR1020040111879A KR20040111879A KR100645189B1 KR 100645189 B1 KR100645189 B1 KR 100645189B1 KR 1020040111879 A KR1020040111879 A KR 1020040111879A KR 20040111879 A KR20040111879 A KR 20040111879A KR 100645189 B1 KR100645189 B1 KR 100645189B1
Authority
KR
South Korea
Prior art keywords
trench
forming
film
semiconductor substrate
insulating layer
Prior art date
Application number
KR1020040111879A
Other languages
English (en)
Other versions
KR20060073047A (ko
Inventor
장영근
김상덕
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040111879A priority Critical patent/KR100645189B1/ko
Publication of KR20060073047A publication Critical patent/KR20060073047A/ko
Application granted granted Critical
Publication of KR100645189B1 publication Critical patent/KR100645189B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 반도체 기판의 소자 분리 영역에 트렌치를 형성한 후 절연 물질 증착 전에 유기용매제를 이용한 표면 처리를 실시하여, O3 TEOS를 이용한 트렌치 매립 공정 시 하부 막의 종류에 상관없이 모든 면에서 균일한 속도로 절연물질의 증착이 이루어지도록 함으로써, 폭이 좁은 영역에서도 소자 분리막 내부에 보이드가 발생되는 것을 방지하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
소자 분리막, STI, O3 TEOS, 증착속도, 유기용매제, 보이드

Description

반도체 소자의 소자 분리막 형성 방법{Method of forming a isolation layer in a semiconductor device}
도 1은 STI 공정으로 소자 분리막을 형성하는 방법을 설명하기 위한 단면도이다.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
101, 201 : 반도체 기판 102, 202 : 패드 산화막
103, 203 : 패드 질화막 104, 204 : 트렌치
105, 205 : 산화막 106, 206 : 절연층
107 : 보이드 207 : 소자 분리막
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 STI(Shallow Trench Isolation) 공정을 적용한 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라, 반도체 소자의 제조 공정에서 소자 분리막을 STI 공정으로 형성하고 있다.
도 1은 STI 공정으로 소자 분리막을 형성하는 방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 반도체 기판(101) 상에는 패드 산화막(102) 및 패드 질화막(103)을 순차적으로 형성한다. 이어서, 소자 분리 영역의 패드 질화막(103) 및 패드 산화막(102)을 순차적으로 식각하여 소자 분리 영역을 노출시킨다. 이후, 반도체 기판(101)을 소정 깊이로 식각하여 트렌치(104)를 형성한다.
계속해서, 트렌치(104)를 형성하는 과정에서 발생된 식각 손상을 완화시키기 위하여 열공정으로 트렌치(104)의 측벽 및 저면을 산화시킨다. 이로 인해, 트렌치(104)의 측벽 및 저면에는 산화막(105)이 형성된다.
이후, 트렌치(104)가 매립되도록 전체 구조 상에 절연층(106)을 형성한다. 이때, O3 TEOS를 이용하여 절연층(106)을 형성하는데, O3 TEOS를 이용한 갭필 방식은 하부 막질에 따라 증착 속도의 차이가 발생한다. 증착 속도는 실리콘-질화막-산화막순으로 느려진다. 이로 인해, 산화막(105)이 형성된 트렌치(104)에서보다 반도 체 기판(101) 상부의 패드 질화막(103)에서 절연 물질이 더 빠르게 증착된다.
그 결과, 패드 질화막(103)의 측벽에서는 오버행이 발생되고, 트렌치(104)로 절연물질이 증착되는 것을 방해하여 내부에 보이드(107)가 발생된다.
이에 대하여, 본 발명이 제시하는 반도체 소자의 소자 분리막 형성 방법은 반도체 기판의 소자 분리 영역에 트렌치를 형성한 후 절연 물질 증착 전에 유기용매제를 이용한 표면 처리를 실시하여, O3 TEOS를 이용한 트렌치 매립 공정 시 하부 막의 종류에 상관없이 모든 면에서 균일한 속도로 절연물질의 증착이 이루어지도록 함으로써, 폭이 좁은 영역에서도 소자 분리막 내부에 보이드가 발생되는 것을 방지하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법은 소자 분리 영역에 트렌치가 형성된 반도체 기판이 제공되는 단계와, 트렌치를 포함한 전체 구조를 유기용매제로 표면처리하는 단계와, 트렌치가 완전히 매립되도록 전체 구조 상에 절연층을 형성하는 단계, 및 절연층을 트렌치에만 잔류시켜 소자 분리막을 형성하는 단계를 포함하며, 표면처리에 의해 절연층이 반도체 기판 상에 형성된 막의 종류에 상관없이 균일한 증착 속도로 형성되어 소자 분리막에 보이드가 형성되는 것을 방지할 수 있다.
본 발명의 다른 실시예에 따른 반도체 소자의 소자 분리막 형성 방법은 반도체 기판 상에 패드 산화막 및 패드 질화막을 순차적으로 형성하는 단계와, 반도체 기판의 소자 분리 영역이 노출되도록 패드 질화막 및 패드 산화막을 순차적으로 식각하는 단계와, 반도체 기판의 소자 분리 영역에 트렌치를 형성하는 단계와, 트렌치를 포함한 전체 구조를 유기용매제로 표면처리하는 단계와, 트렌치가 완전히 매립되도록 전체 구조 상에 절연층을 형성하는 단계, 및 화학적 기계적 연마 공정으로 절연층을 트렌치에만 잔류시켜 소자 분리막을 형성하는 단계를 포함하며, 표면처리에 의해 절연층이 반도체 기판 상에 형성된 막의 종류에 상관없이 균일한 증착 속도로 형성되어 소자 분리막에 보이드가 형성되는 것을 방지할 수 있다.
상기에서, 표면 처리를 실시하기 전에, 트렌치의 측벽 및 저면에 발생된 식각 손상을 보상하고 절연층의 접착 특성을 향상시키기 위하여, 트렌치의 측벽 및 저면에 산화막을 형성하는 단계를 더 포함할 수 있다.
표면 처리는 스핀 코팅 방식으로 유기용매제를 공급하는 방식으로 실시한다.
표면 처리 시 반도체 기판을 1000rpm 내지 2500rpm의 속도로 회전시키며, 유기용매제의 스프레딩 타임을 1초 내지 10초로 설정하는 것이 바람직하다.
표면 처리 후 유기용매제를 스핀 드라잉 방식으로 제거하며, 스핀 드라잉 방식은 0.01기압 내지 1기압의 저압 산소 분위기에서 온도를 0℃ 내지 30℃로 유지하고 기판을 1초 내지 10초 동안 1000rpm 내지 2000rpm의 속도로 회전시킨다.
유기용매제로 에탄올이나 메탄올을 사용한다.
절연층은 O3 TEOS를 이용한 갭필 방식으로 형성하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 막이 개재되어질 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 2a를 참조하면, 반도체 기판(201) 상에 패드 산화막(202) 및 패드 질화막(203)을 순차적으로 형성한다. 패드 질화막(203)은 소자 분리막이 형성된 후에 제거되며, 패드 질화막(203)의 두께에 따라 반도체 기판(201)보다 높게 돌출되는 소 자 분리막의 높이가 결정되므로, 이를 고려하여 적절한 두께로 형성한다.
도 2b를 참조하면, 소자 분리 마스크를 이용한 식각 공정으로 패드 질화막(203) 및 패드 산화막(202)을 순차적으로 식각한다. 이로써, 반도체 기판(201)의 소자 분리 영역이 노출된다. 이이서, 반도체 기판(201)의 소자 분리 영역을 소정의 깊이로 식각하여 트렌치(204)를 형성한다.
식각 공정 후, 반도체 기판(201) 표면에 잔류하는 자연 산화막이나 식각 찌꺼기를 제거하기 위하여, 순수(DI water)에 희석시킨 HF 용액을 사용하여 세정 공정을 실시한다.
도 2c를 참조하면, 트렌치(204) 형성 시 발생된 식각 손상을 완화하고 트렌치(205)에 형성될 절연 물질과의 계면 특성을 향상시키기 위하여, 산화 공정을 실시하여 트렌치(204)의 측벽 및 저면에 산화막(205)을 형성한다.
도 2d를 참조하면, 후속 공정으로 소자 분리막을 형성하기 위하여 절연 물질을 증착할 때 하부 물질의 종류에 상관없이 모든 면에서 균일한 증착 속도를 얻기 위하여, 반도체 기판(201)의 전체 표면을 유기용매제로 표면 처리한다.
이때, 유기용매제로는 에탄올이나 메탄올을 사용할 수 있으며, 스핀 코팅 방식으로 유기 용매제를 공급하면서 표면 처리를 실시할 수 있다. 유기용매제 공급 시 기판을 1000rpm 내지 2500rpm의 속도로 회전시키며, 유기용매제의 스프레딩 타임을 1초 내지 10초로 설정한다.
유기용매제를 이용한 표면 처리를 실시한 후에는, 유기용매제를 완전히 제거한다. 유기용매제는 스핀 드라잉 방식으로 제거할 수 있다. 구체적으로 설명하면, 0.01기압 내지 1기압의 저압 산소 분위기에서 온도를 0℃ 내지 30℃로 유지하고 기판을 1초 내지 10초 동안 1000rpm 내지 2000rpm의 속도로 회전시켜 유기용매제를 제거한다.
도 2e를 참조하면, O3 TEOS를 이용한 절연물질 증착 공정을 실시한다. 이때, 도 2d에서 실시한 표면 처리에 의해, 하부 막의 종류에 상관없이 모든 면에서 절연 물질의 증착 속도가 균일해진다. 즉, 종래에는 패드 질화막(203)과 산화막(205)에서 절연 물질의 증착 속도가 상이하였으나, 유기용매제를 이용한 표면처리를 실시함으로써, 패드 질화막(203)과 산화막(205)에서 절연 물질의 증착 속도가 균일해진다. 이로써, 트렌치(204) 상부 측벽에서도 절연 물질이 균일한 속도로 증착되어 오버행이 발생되는 것을 방지할 수 있다.
도 2f를 참조하면, O3 TEOS를 이용한 절연물질 증착 공정에 의해 트렌치(204)가 절연층(206)으로 완전히 매립된다. 이때, 균일한 증착 속도로 절연층(206)이 형성되기 때문에 절연층(206)에 보이드가 형성되는 것을 방지할 수 있다.
도 2g를 참조하면, 화학적 기계적 연마 공정으로 패드 질화막(203) 상부의 절연층(도 2f의 206)을 제거하고, 트렌치(204) 내부에만 절연층(도 2f의 206)을 잔류시켜 소자 분리막(207)을 형성한다.
상술한 바와 같이, 본 발명은 반도체 기판의 소자 분리 영역에 트렌치를 형 성한 후 절연 물질 증착 전에 유기용매제를 이용한 표면 처리를 실시하여, O3 TEOS를 이용한 트렌치 매립 공정 시 하부 막의 종류에 상관없이 모든 면에서 균일한 속도로 절연물질의 증착이 이루어지도록 함으로써, 폭이 좁은 영역에서도 소자 분리막 내부에 보이드가 발생되는 것을 방지하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.

Claims (9)

  1. 소자 분리 영역에 트렌치가 형성된 반도체 기판이 제공되는 단계;
    상기 트렌치를 포함한 전체 구조를 유기용매제로 표면처리하는 단계;
    상기 트렌치가 완전히 매립되도록 전체 구조 상에 절연층을 형성하는 단계;
    상기 절연층을 상기 트렌치에만 잔류시켜 소자 분리막을 형성하는 단계를 포함하며,
    상기 표면처리에 의해 상기 절연층이 상기 반도체 기판 상에 형성된 막의 종류에 상관없이 균일한 증착 속도로 형성되어 상기 소자 분리막에 보이드가 형성되는 것을 방지하는 반도체 소자의 소자 분리막 형성 방법.
  2. 반도체 기판 상에 패드 산화막 및 패드 질화막을 순차적으로 형성하는 단계;
    상기 반도체 기판의 소자 분리 영역이 노출되도록 상기 패드 질화막 및 상기 패드 산화막을 순차적으로 식각하는 단계;
    상기 반도체 기판의 상기 소자 분리 영역에 트렌치를 형성하는 단계;
    상기 트렌치를 포함한 전체 구조를 유기용매제로 표면처리하는 단계;
    상기 트렌치가 완전히 매립되도록 전체 구조 상에 절연층을 형성하는 단계; 및
    화학적 기계적 연마 공정으로 상기 절연층을 상기 트렌치에만 잔류시켜 소자 분리막을 형성하는 단계를 포함하며,
    상기 표면처리에 의해 상기 절연층이 상기 반도체 기판 상에 형성된 막의 종류에 상관없이 균일한 증착 속도로 형성되어 상기 소자 분리막에 보이드가 형성되는 것을 방지하는 반도체 소자의 소자 분리막 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 표면 처리를 실시하기 전에,
    상기 트렌치의 측벽 및 저면에 발생된 식각 손상을 보상하고 상기 절연층의 접착 특성을 향상시키기 위하여, 상기 트렌치의 측벽 및 저면에 산화막을 형성하는 단계를 더 포함하는 반도체 소자의 소자 분리막 형성 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 유기용매제로 에탄올이나 메탄올을 사용하는 반도체 소자의 소자 분리막 형성 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 표면 처리는 스핀 코팅 방식으로 상기 유기용매제를 공급하는 방식으로 실시되는 반도체 소자의 소자 분리막 형성 방법.
  6. 제 5 항에 있어서,
    상기 표면 처리 시 상기 반도체 기판을 1000rpm 내지 2500rpm의 속도로 회전시키며, 상기 유기용매제의 스프레딩 타임을 1초 내지 10초로 설정하는 반도체 소자의 소자 분리막 형성 방법.
  7. 제 5 항에 있어서,
    상기 표면 처리 후 유기용매제를 스핀 드라잉 방식으로 제거하는 반도체 소자의 소자 분리막 형성 방법.
  8. 제 7 항에 있어서,
    상기 스핀 드라잉 방식은 0.01기압 내지 1기압의 저압 산소 분위기에서 온도를 0℃ 내지 30℃로 유지하고 기판을 1초 내지 10초 동안 1000rpm 내지 2000rpm의 속도로 회전시키는 반도체 소자의 소자 분리막 형성 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 절연층은 O3 TEOS를 이용한 갭필 방식으로 형성되는 반도체 소자의 소자 분리막 형성 방법.
KR1020040111879A 2004-12-24 2004-12-24 반도체 소자의 소자 분리막 형성 방법 KR100645189B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040111879A KR100645189B1 (ko) 2004-12-24 2004-12-24 반도체 소자의 소자 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040111879A KR100645189B1 (ko) 2004-12-24 2004-12-24 반도체 소자의 소자 분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20060073047A KR20060073047A (ko) 2006-06-28
KR100645189B1 true KR100645189B1 (ko) 2006-11-10

Family

ID=37166174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040111879A KR100645189B1 (ko) 2004-12-24 2004-12-24 반도체 소자의 소자 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR100645189B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01286435A (ja) * 1988-05-13 1989-11-17 Hitachi Ltd 半導体装置の製造方法および装置
KR970030652A (ko) * 1995-11-21 1997-06-26 니시무로 타이조 소자분리반도체기판 및 그 제조방법
KR19990062444A (ko) * 1997-12-24 1999-07-26 다니구찌 이찌로오, 기타오카 다카시 반도체 집적 회로 및 반도체 집적 회로의 제조 방법 및 반도체장치 및 반도체 장치의 제조 방법
KR19990083521A (ko) * 1998-04-27 1999-11-25 가네꼬 히사시 트렌치분리구조체의형성방법
KR20020071169A (ko) * 2001-03-05 2002-09-12 삼성전자 주식회사 트렌치형 소자 분리막 형성 방법
KR20020072657A (ko) * 2001-03-12 2002-09-18 삼성전자 주식회사 트렌치 소자 분리형 반도체 장치 및 트렌치형 소자 분리막형성방법
KR20030071710A (ko) * 2003-08-14 2003-09-06 삼성전자주식회사 트렌치 소자 분리형 반도체 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01286435A (ja) * 1988-05-13 1989-11-17 Hitachi Ltd 半導体装置の製造方法および装置
KR970030652A (ko) * 1995-11-21 1997-06-26 니시무로 타이조 소자분리반도체기판 및 그 제조방법
KR19990062444A (ko) * 1997-12-24 1999-07-26 다니구찌 이찌로오, 기타오카 다카시 반도체 집적 회로 및 반도체 집적 회로의 제조 방법 및 반도체장치 및 반도체 장치의 제조 방법
KR19990083521A (ko) * 1998-04-27 1999-11-25 가네꼬 히사시 트렌치분리구조체의형성방법
KR20020071169A (ko) * 2001-03-05 2002-09-12 삼성전자 주식회사 트렌치형 소자 분리막 형성 방법
KR20020072657A (ko) * 2001-03-12 2002-09-18 삼성전자 주식회사 트렌치 소자 분리형 반도체 장치 및 트렌치형 소자 분리막형성방법
KR20030071710A (ko) * 2003-08-14 2003-09-06 삼성전자주식회사 트렌치 소자 분리형 반도체 장치

Also Published As

Publication number Publication date
KR20060073047A (ko) 2006-06-28

Similar Documents

Publication Publication Date Title
KR0151051B1 (ko) 반도체장치의 절연막 형성방법
US5981402A (en) Method of fabricating shallow trench isolation
US20040169005A1 (en) Methods for forming a thin film on an integrated circuit including soft baking a silicon glass film
KR101002548B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100645189B1 (ko) 반도체 소자의 소자 분리막 형성 방법
US20020086496A1 (en) Method of producing a semiconductor device
KR100881135B1 (ko) 유동성 절연막을 이용한 반도체 소자의 소자분리막형성방법
KR100422959B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR20070113861A (ko) 플래쉬 메모리 소자의 소자분리막 제조 방법
KR100866142B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20110024513A (ko) 반도체 소자 제조 방법
KR100733693B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100502671B1 (ko) 반도체 소자의 갭필 방법
KR100474863B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20010008560A (ko) 반도체소자의 소자분리막 형성방법
KR100497207B1 (ko) 반도체 소자의 제조방법
KR100461329B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100821484B1 (ko) 반도체 소자 제조 방법
KR100517351B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100826791B1 (ko) 반도체 소자 제조 방법
KR20040069769A (ko) 반도체 소자의 제조방법
KR20060075402A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20040055350A (ko) 반도체 소자의 제조방법
KR100509846B1 (ko) 반도체 소자를 위한 아이솔레이션 방법
KR20080062582A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee