KR100870322B1 - 반도체 소자의 소자 분리막 형성 방법 - Google Patents

반도체 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR100870322B1
KR100870322B1 KR1020070013676A KR20070013676A KR100870322B1 KR 100870322 B1 KR100870322 B1 KR 100870322B1 KR 1020070013676 A KR1020070013676 A KR 1020070013676A KR 20070013676 A KR20070013676 A KR 20070013676A KR 100870322 B1 KR100870322 B1 KR 100870322B1
Authority
KR
South Korea
Prior art keywords
gas
forming
film
trench
heat treatment
Prior art date
Application number
KR1020070013676A
Other languages
English (en)
Other versions
KR20080074482A (ko
Inventor
전광석
주광철
신완섭
윤광현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070013676A priority Critical patent/KR100870322B1/ko
Priority to CNA2008100062712A priority patent/CN101241858A/zh
Priority to JP2008024754A priority patent/JP2008199015A/ja
Priority to US12/026,431 priority patent/US20080194074A1/en
Publication of KR20080074482A publication Critical patent/KR20080074482A/ko
Application granted granted Critical
Publication of KR100870322B1 publication Critical patent/KR100870322B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 메모리 소자의 소자 분리막 형성 방법에 관한 것으로, 트렌치를 PSZ막으로 갭필한 후, 후처리 공정으로 습식 산화 공정을 진행할 시 H2O 라인과 별도로 O2 가스를 추가 공급할 수 있는 라인을 설치하여 H2O, O2 가스를 혼합하여 적절한 분압을 조절하여 균일도 향상과 불순물 제거에 충분하도록 조절하는 반도체 소자의 소자 분리막 형성 방법을 개시한다.
소자 분리막, PSZ, 보이드

Description

반도체 소자의 소자 분리막 형성 방법{Method of forming isolation film of semiconductor device}
도 1은 종래 기술에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2는 PSZ 물질의 불순물 함유량을 나타내는 SIMS 데이터 그래프이다.
도 3은 본 발명의 일실시 예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 4는 본 발명의 일실시 예에 따른 PSZ막의 열처리 공정을 설명하기 위한 챔버 및 가스 라인의 간략도이다.
도 5는 본 발명의 일실시 예에 따른 PSZ막의 열처리 공정을 설명하기 위한 공정 그래프이다.
도 6은 본 발명의 일실예에 따른 FTIR을 이용한 결합 에너지 분설 결과이다.
<도면의 주요 부분에 대한 부호 설명>
200 : 반도체 기판 201 : 스크린 산화막
202 : 패드 질화막 203 : 하드 마스크막
204 : 트렌치 205 : 라이너 산화막
206 : PSZ 막
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 PSZ막의 불순물을 제거할 수 있는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
일반적으로 70nm 이하의 디자인 룰(design rule)을 요구하는 반도체 소자에서는 웨이퍼 기판에 가해지는 스트레스를 크게 줄이는 STI(Shallow Trench Isolation) 공정을 주로 사용하고 있다. STI는 반도체 기판에 일정한 깊이를 갖는 트렌치를 형성하고, 이 트렌치에 화학 기상 증착법(Chemical Vapor Deposition: 이하 CVD라함)으로 산화막을 증착하고, 화학적 기계적 연마(Chemical Mechanical Polishing: 이하 CMP라함) 공정으로 불필요한 산화막을 식각하여 소자 분리막을 형성하는 기술이다.
도 1은 종래 기술에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도이다.
종래 기술의 STI형 소자 분리막은 반도체 기판(100) 상에 스크린 산화막(101)과 질화막(102)을 순차적으로 형성하고, 스크린 산화막(101)과 질화막(102)과 반도체 기판(100)을 선택적으로 식각하여 트렌치(100a)를 형성한 후, 트렌치를 O3-TEOS(103)으로 매립하고, 후속 스팀 어닐(stem anneal) 공정을 진행하여 형성한다.
그러나 상술한 공정은 소자 분리막(103)내에 보이드(104)와 심(105)이 잔존하게되는 문제점이 발생할 수 있다. 따라서 근래에는 보이드(104)와 심(105)이 발생하지 않도록 갭필 능력이 우수한 PSZ막(Polysilazene)을 이용하여 소자 분리막을 형성한다.
도 2는 PSZ 물질의 불순물 함유량을 나타내는 SIMS 데이터 그래프이다.
도 2를 참조하면, PSZ 물질은 불순물 함유량이 많아 소자 분리막 형성 공정 시 후속으로 이를 적절하게 제거하지 못하게 되면 또 다른 방식으로 소자 특성을 저하시키고, 보이드를 포함한 공정 불량을 발생시키게 되었다. 이에 따라 많은 PSZ 코팅 후처리 공정의 연구가 활발히 진행되고 있는데, 이를 위해 O2 가스를 이용하는 일반적인 방법을 주로 사용하여 적용하여 왔다. 이는 많은 불순물을 그대로 함유하고 있고, 또한 적절한 SiO2 결합을 이루고 있지않는 등의 부적절한 상태로 후속 공정들을 진행하게 되어 전기적 특성이나, 수율의 저하, 신뢰성 감소 등의 많은 문제점을 야기하게 되었다.
본 발명이 이루고자 하는 기술적 과제는 트렌치를 PSZ막으로 갭필한 후, 후처리 공정으로 습식 산화 공정을 진행할 시 H2O 라인과 별도로 O2 가스를 추가 공 급할 수 있는 라인을 설치하여 H2O, O2 가스를 혼합하여 적절한 분압을 조절하여 균일도 향상과 불순물 제거에 충분하도록 조절하는 반도체 소자의 소자 분리막 형성 방법을 제공하는 데 있다.
본 발명의 일실시 예에 따른 반도체 소자의 소자 분리막 형성 방법은 반도체 기판에 트렌치를 형성하는 단계와, 상기 트렌치를 포함한 상기 반도체 기판 상에 PSZ막을 형성하는 단계와, 상기 PSZ막의 불순물이 제거되도록 O2 및 H2O 가스를 이용한 열처리 공정을 실시하는 단계, 및 평탄화 공정을 실시하여 상기 트렌치가 형성된 영역에 소자 분리막을 형성하는 단계를 포함하며, 상기 O2 및 H2O 가스는 서로 다른 라인을 통해 공급된다.
상기 트렌치 형성 후, 상기 PSZ막 형성 전에 상기 트렌치 내부에 라이너 산화막을 형성하는 단계를 더 포함한다. 상기 라이너 산화막은 CVD, PECVD, 산화공정, 또는 레디컬 산화공정 중 하나의 방식으로 상기 트렌치 측벽 및 저면에 50Å~250Å의 두께로 형성한다.
상기 열처리 공정은 300~450℃ 온도 구간에서 10분 내지 600분 동안 O2 가스를 1~100 slm, H2O 가스를 1~30 slm 공급한다. 상기 열처리 공정은 O2 가스 라인을 통해 들어가는 가스 양과 이미 생성된 H2O 가스 라인을 통해 들어가는 가스 양의 비율을 1:1~50:1이다. 상기 열처리 공정은 150torr~760torr 수준의 압력에서 실시 한다. 상기 혼합 가스 열처리 공정은 수증기 발생 장치(불꽃반응(torch), 촉매반응수분발생장치, 수증기발생장치)와 발생된 수증기를 로에 공급하는 가스 라인과 산소 가스를 별도로 공급할수 있는 라인 및 N2, He, Ar 가스등 불활성 기체를 공급하도록 구성된 라인이 갖추어진 장치에서 실시한다.
상기 PSZ막은 3000 내지 9000Å의 두께로 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.
도 3은 본 발명의 일실시 예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 3을 참조하면, 반도체 기판(200)을 세정 공정을 이용하여 세정한다. 세정 공정은 희석된 HF + SC-1(NH4OH/H2O2/H2O) 용액 또는 BOE + SC-1(NH4OH/H2O2/H2O) 용액을 사용하여 실시하는 것이 바람직하다. 그 후, 반도체 기판(200) 상에 스크린 산화막(201), 패드 질화막(202), 및 하드 마스크막(203)이 순차적으로 형성된다. 스크린 산화막(201)은 50Å~80Å의 두께로 형성하는 것이 바람직하다. 또한 스크린 산화막(201)은 습식 또는 건식 산화 방식으로 750℃~800℃의 온도에서 형성하는 것이 바람직하다. 패드 질화막(202)은 50Å~200Å의 두께로 형성하는 것이 바람직하다. 또한 패드 질화막(202)은 저압 화학 기상 증착법(Low Pressure Vapor Deposition; LPCVD)으로 형성하는 것이 바람직하다. 하드 마스크막(203)을 선택적으로 식각 하여 하드 마스크 패턴을 형성하고, 하드 마스크 패턴을 이용한 식각 공정으로 질화막(202), 스크린 산화막(201), 및 반도체 기판(100)을 순차적으로 식각하여 트렌치(204)를 형성한다. 이때 트렌치(204)의 측벽이 75°~87°정도로 경사지도록 반도체 기판(200)을 식각하는 것이 바람직하다. 이는 후속 공정시 갭필 물질이 트렌치(204) 안으로 잘 흘러들어가 매립되도록 하기 위한 것이다. 그 후, 식각 공정에 의한 손상을 완화하기 위하여 트렌치(204)를 포함한 반도체 전체 구조상에 라이너 산화막(205)을 형성한다. 라이너 산화막(205)은 CVD, PECVD, 산화공정, 또는 레디컬 산화공정 중 하나의 방식으로 50Å~250Å의 두께로 형성하는 것이 바람직하다. 라이너 산화막(205)은 후속 공정에서 트렌치(204)내에 채워질 PSZ막으 수축에 의해 반도체 기판(200)이 받을 수 있는 스트레스를 완화하기 위하여 형성한다. 이 후, 라이너 산화막(205)을 포함한 전체 구조 상에 PSZ막(206)을 형성하여 트렌치(204) 내를 매립한다. PSZ막(206)은 3000 내지 9000Å의 두께로 형성하는 것이 바람직하다.
이 후, PSZ막(206) 내의 불순물을 제거하기 위한 열처리 공정을 진행한다.
도 4는 본 발명의 일실시 예에 따른 PSZ막의 열처리 공정을 설명하기 위한 챔버 및 가스 라인의 간략도이다.
도 5는 본 발명의 일실시 예에 따른 PSZ막의 열처리 공정을 설명하기 위한 공정 그래프이다.
도 4 및 도 5를 참조하면, 수증기 발생 장치(불꽃반응(torch), 촉매반응수분발생장치, 수증기발생장치)와 발생된 수증기를 로에 공급하는 가스 라인과 산소 가스를 별도로 공급할 수 있는 라인 및 N2, He, Ar 가스등 불활성 기체를 공급하도록 구성된 라인이 갖추어진 장치에서 열처리 공정을 진행한다.
열처리 공정은 먼저 150 내지 250℃의 온도에서 보트(Boat) 및 웨이퍼 로딩을 실시한다. 이 후, 웨이퍼에서 PSZ막(206)에 의한 발생 가스(out gas)의 영향을 받지 않는 저온(150 내지 250℃)에서 로 또는 챔버의 Gas leakage 가능성을 확인한 다. 이 후, 300~450℃ 공정 온도까지 로 또는 챔버를 가열한 다음, 혼합 가스 열처리 공정을 실시한다.
혼합 가스 열처리 공정은 300~450℃ 온도 구간에서 10분 내지 600분 동안 O2 가스를 1~100 slm, H2O 가스를 1~30 slm 공급한다. 혼합 가스 열처리 공정은 O2 가스 라인과 H2O 가스 라인이 별도로 설치된 로를 이용하며, 이때 O2 가스 라인을 통해 들어가는 가스 양과 이미 생성된 H2O 가스 라인을 통해 들어가는 가스 양의 비율을 1:1~50:1의 조건을 유지하는 것이 바람직하다. 이는 O2 가스가 50% 이하가 되면 H2O 가스가 과다하게 되어 트렌치(204) 측벽에 모우트(Moat)가 발생하게 되고, O2 가스가 98% 이상 또는 O2 가스만을 사용하게 되면 넓은 패턴 지역에서 PSZ막(206) 중간 부분이 내려앉는 현상이 발생할 수 있기 때문이다.
혼합 가스 열처리 공정시 주입되는 가스의 순서는 O2→ H2O→ O2+H2O 또는 O2→ O2+H2O→ H2O, 또는 O2→ H2O→ O2+H2O→ H2O 방식으로 실시한다. 이는 초반에 O2 가스를 가급적 PSZ막(206) 내로 많이 밀어 넣어 후속 H2O 분자가 공급되는 주 열처리 과정에서의 효과를 극대화시키기 위함이다.
혼합 가스 열처리 공정은 150torr~760torr 수준의 압력에서 실시하는 것이 바람직하다.
O2 가스와 H2O 가스를 별도로 공급할 수 있는 라인 및 N2, He, Ar 가스등 불활성 기체를 공급하도록 구성된 라인이 갖추어진 장치에서 열처리 공정을 진행함으로써, 열처리 공정의 초반 단계부터 균일성(Uniformity)과 상태(Profile)을 확보하여 그 효과가 극대화되며, 부가적으로 공정 스텝(process step)을 쪼개어 진행하지 않아도 되므로 공정 스텝 수와 공정 시간을 개선할 수 있다.
도 6은 본 발명의 일실예에 따른 FTIR을 이용한 결합 에너지 분설 결과이다.
도 6을 참조하면, 본 발명의 혼합 열처리 공정을 진행한 PSZ막은 SiO2에 유사한 수준의 막질을 확보할 수 있으며, 파장을 이용한 Optical 분석에서 반사지수(RI)가 SiO2 film과 거의 유사한 수준으로 평가가 되었다. 그러나 PSZ막 재료에 최초 함유되어 있던 N, H 등에서 기인되는 불순물의 수준은 상술한 조건에서 O2:H2O의 비율을 어떤 식으로 구성하여 적절하게 설정하는가에 그 수준을 정할 수 있으므로, PSZ막 물질의 불순물 함유량, 코팅된 두께, STI의 깊이, 코팅 전에 형성된 층의 종류 등에 따라 적정 수준의 비율을 확보할 수 있다. 이러한 공정 절차와 조건을 이용하여 차후 공정에서 EFH 관리 등이 용이한 공정 마진을 확보하고 불순 물을 줄이는 등의 개선을 할 수 있어 소자의 수율 향상을 얻어낼 수 있다.
이 후, CMP 공정을 실시하여 트렌치(204) 내에 PSZ막(206)을 잔류시켜 소자 분리막을 형성한다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
본 발명의 일실시 예에 따르면, 트렌치를 PSZ막으로 갭필한 후, 후처리 공정으로 습식 산화 공정을 진행할 시 H2O 라인과 별도로 O2 가스를 추가 공급할 수 있는 라인을 설치하여 H2O, O2 가스를 혼합하여 적절한 분압을 조절하여 균일도 향상과 불순물 제거에 충분하도록 조절 가능하다.

Claims (11)

  1. 반도체 기판에 트렌치를 형성하는 단계;
    상기 트렌치를 포함한 상기 반도체 기판 상에 PSZ막을 형성하는 단계;
    상기 PSZ막의 불순물이 제거되도록 O2 및 H2O 가스를 O2→ H2O→ O2+H2O의 순서대로 주입하는 열처리 공정을 실시하는 단계; 및
    평탄화 공정을 실시하여 상기 트렌치가 형성된 영역에 소자 분리막을 형성하는 단계를 포함하는 반도체 소자의 소자 분리막 형성 방법.
  2. 제 1 항에 있어서,
    상기 트렌치 형성 후, 상기 PSZ막 형성 전에 상기 트렌치 내부에 라이너 산화막을 형성하는 단계를 더 포함하는 반도체 소자의 소자 분리막 형성 방법.
  3. 제 2 항에 있어서,
    상기 라이너 산화막은 CVD, PECVD, 산화공정, 또는 레디컬 산화공정 중 하나 의 방식으로 상기 트렌치 측벽 및 저면에 50Å~250Å의 두께로 형성하는 반도체 소자의 소자 분리막 형성 방법.
  4. 제 1 항에 있어서,
    상기 열처리 공정은 300~450℃ 온도 구간에서 10분 내지 600분 동안 O2 가스를 1~100 slm, H2O 가스를 1~30 slm 공급하는 반도체 소자의 소자 분리막 형성 방법.
  5. 제 1 항에 있어서,
    상기 열처리 공정은 O2 가스 라인을 통해 들어가는 O2 가스 양과 H2O 가스 라인을 통해 들어가는 H2O 가스 양의 비율을 1:1~50:1인 반도체 소자의 소자 분리막 형성 방법.
  6. 제 1 항에 있어서,
    상기 열처리 공정은 150torr~760torr 수준의 압력에서 실시하는 반도체 소자의 소자 분리막 형성 방법.
  7. 제 1 항에 있어서,
    상기 열처리 공정은 수증기 발생 장치(불꽃반응(torch), 촉매반응수분발생장치, 수증기발생장치)와 N2, He, 또는 Ar 가스를 공급하도록 구성된 라인이 갖추어진 장치에서 실시하는 반도체 소자의 소자 분리막 형성 방법.
  8. 제 1 항에 있어서,
    상기 열처리 공정은 주입되는 가스의 순서를 상기 O2→ H2O→ O2+H2O 대신 O2→ O2+H2O→ H2O, 또는 O2→ H2O→ O2+H2O→ H2O 방식으로 실시하는 반도체 소자의 소자 분리막 형성 방법.
  9. 제 1 항에 있어서,
    상기 PSZ막은 3000 내지 9000Å의 두께로 형성하는 반도체 소자의 소자 분리막 형성 방법.
  10. 제 1 항에 있어,
    상기 O2 및 H2O 가스는 서로 다른 라인을 통해 공급되는 반도체 소자의 소자 분리막 형성 방법.
  11. 반도체 기판에 트렌치를 형성하는 단계;
    상기 트렌치를 포함한 상기 반도체 기판 상에 PSZ막을 형성하는 단계;
    상기 PSZ막의 불순물이 제거되도록 서로 다른 라인을 통해 공급되는 O2 및 H2O 가스를 이용한 열처리 공정을 실시하는 단계; 및
    평탄화 공정을 실시하여 상기 트렌치가 형성된 영역에 소자 분리막을 형성하는 단계를 포함하며,
    상기 O2 및 H2O 가스 양의 비율은 1:1~50:1인 반도체 소자의 소자 분리막 형성 방법.
KR1020070013676A 2007-02-09 2007-02-09 반도체 소자의 소자 분리막 형성 방법 KR100870322B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070013676A KR100870322B1 (ko) 2007-02-09 2007-02-09 반도체 소자의 소자 분리막 형성 방법
CNA2008100062712A CN101241858A (zh) 2007-02-09 2008-02-04 聚硅氮烷层的退火工艺及其形成半导体器件隔离层的方法
JP2008024754A JP2008199015A (ja) 2007-02-09 2008-02-05 Ｐｓｚ膜の熱処理方法及びこれを適用した半導体素子の素子分離膜形成方法
US12/026,431 US20080194074A1 (en) 2007-02-09 2008-02-05 Annealing process of polysilizane layer and method of forming isolation layer of semiconductor device employing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070013676A KR100870322B1 (ko) 2007-02-09 2007-02-09 반도체 소자의 소자 분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20080074482A KR20080074482A (ko) 2008-08-13
KR100870322B1 true KR100870322B1 (ko) 2008-11-25

Family

ID=39686189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070013676A KR100870322B1 (ko) 2007-02-09 2007-02-09 반도체 소자의 소자 분리막 형성 방법

Country Status (4)

Country Link
US (1) US20080194074A1 (ko)
JP (1) JP2008199015A (ko)
KR (1) KR100870322B1 (ko)
CN (1) CN101241858A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5043770B2 (ja) * 2008-07-24 2012-10-10 キヤノン株式会社 画像形成装置
US7851325B1 (en) * 2008-09-12 2010-12-14 Acorn Technologies, Inc. Strained semiconductor using elastic edge relaxation, a buried stressor layer and a sacrificial stressor layer
CN103646908B (zh) * 2013-12-02 2016-04-06 上海华力微电子有限公司 一种利用高深宽比工艺的器件隔离方法
US10281263B2 (en) * 2016-05-02 2019-05-07 Kla-Tencor Corporation Critical dimension measurements with gaseous adsorption
CN107359136B (zh) * 2017-08-09 2018-10-02 睿力集成电路有限公司 隔离沟槽的填充方法、设备及隔离沟槽的填充结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990083521A (ko) * 1998-04-27 1999-11-25 가네꼬 히사시 트렌치분리구조체의형성방법
KR20040028713A (ko) * 2001-08-20 2004-04-03 맷슨 써멀 프로덕츠 게엠베하 다층 기판을 열처리하기 위한 방법
KR20040104398A (ko) * 2003-06-03 2004-12-10 인터내셔널 비지네스 머신즈 코포레이션 폴리실라잔계 재료가 매립된 큰 종횡비의 아이솔레이션구조체
JP2005116706A (ja) 2003-10-06 2005-04-28 Tokyo Electron Ltd 熱処理方法及び熱処理装置
KR20070002304A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 반도체 소자의 트렌치 소자분리막 형성방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7077159B1 (en) * 1998-12-23 2006-07-18 Applied Materials, Inc. Processing apparatus having integrated pumping system
JP2005166700A (ja) * 2003-11-28 2005-06-23 Toshiba Corp 半導体装置及びその製造方法
US20060032833A1 (en) * 2004-08-10 2006-02-16 Applied Materials, Inc. Encapsulation of post-etch halogenic residue
JP4417882B2 (ja) * 2005-05-27 2010-02-17 株式会社東芝 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990083521A (ko) * 1998-04-27 1999-11-25 가네꼬 히사시 트렌치분리구조체의형성방법
KR20040028713A (ko) * 2001-08-20 2004-04-03 맷슨 써멀 프로덕츠 게엠베하 다층 기판을 열처리하기 위한 방법
KR20040104398A (ko) * 2003-06-03 2004-12-10 인터내셔널 비지네스 머신즈 코포레이션 폴리실라잔계 재료가 매립된 큰 종횡비의 아이솔레이션구조체
JP2005116706A (ja) 2003-10-06 2005-04-28 Tokyo Electron Ltd 熱処理方法及び熱処理装置
KR20070002304A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 반도체 소자의 트렌치 소자분리막 형성방법

Also Published As

Publication number Publication date
KR20080074482A (ko) 2008-08-13
JP2008199015A (ja) 2008-08-28
CN101241858A (zh) 2008-08-13
US20080194074A1 (en) 2008-08-14

Similar Documents

Publication Publication Date Title
KR100898580B1 (ko) 반도체 소자의 소자분리막 형성방법
US6635586B2 (en) Method of forming a spin-on-glass insulation layer
KR100839529B1 (ko) 반도체소자의 소자분리막 형성 방법
US8211779B2 (en) Method for forming isolation layer in semiconductor device
KR100505419B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100870322B1 (ko) 반도체 소자의 소자 분리막 형성 방법
US8241994B2 (en) Method for fabricating isolation layer in semiconductor device
KR100477810B1 (ko) Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자 제조방법
JP4977855B2 (ja) フラッシュメモリ素子の誘電体膜製造方法
KR100831681B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100972675B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100842749B1 (ko) 반도체소자의 트렌치 소자분리막 형성방법
JP2010171231A (ja) シリコン酸化膜の形成方法
KR100422959B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR20060105852A (ko) 반도체 소자의 트렌치 소자분리막 형성방법
KR100779370B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100799057B1 (ko) 플래시 메모리 소자의 제조 방법
KR20070102271A (ko) 반도체 소자의 트렌치 소자분리막 형성방법
KR20040048458A (ko) 반도체 소자의 소자분리막 형성방법
KR100968153B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20060117431A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100437541B1 (ko) 반도체소자의소자분리절연막형성방법
KR100327589B1 (ko) 반도체장치의 ｓｔｉ형 소자분리막 형성방법
KR20060011611A (ko) 반도체 소자의 소자분리 방법
KR20010066383A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee